CN101346709A - 在co期间的自刷新机制 - Google Patents
在co期间的自刷新机制 Download PDFInfo
- Publication number
- CN101346709A CN101346709A CNA2006800493021A CN200680049302A CN101346709A CN 101346709 A CN101346709 A CN 101346709A CN A2006800493021 A CNA2006800493021 A CN A2006800493021A CN 200680049302 A CN200680049302 A CN 200680049302A CN 101346709 A CN101346709 A CN 101346709A
- Authority
- CN
- China
- Prior art keywords
- free time
- memory access
- self
- state
- access free
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007246 mechanism Effects 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000008859 change Effects 0.000 claims abstract description 21
- 238000011156 evaluation Methods 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 2
- AVAACINZEOAHHE-VFZPANTDSA-N doripenem Chemical compound C=1([C@H](C)[C@@H]2[C@H](C(N2C=1C(O)=O)=O)[C@H](O)C)S[C@@H]1CN[C@H](CNS(N)(=O)=O)C1 AVAACINZEOAHHE-VFZPANTDSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000035508 accumulation Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
实施例可以是一种装置，包括：与存储器耦合的链路；以及与所述链路耦合的电路，用来计算存储器访问空闲时间的量、确定存储器访问空闲时间是否足以改变到自刷新状态、以及基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知。另一实施例可以是一种用于存储器进入自刷新的方法，包括：计算存储器访问空闲时间的量；确定存储器访问空闲时间是否足以改变到自刷新状态；以及基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知。各种其他的实施例系统、方法、机器可读介质和装置可提供与这些示范实施例相似的功能性。
Description
背景技术
2004年9月2日发布的高级配置和电源接口标准Rev 3.0(“ACPI”)提供了用于硬件部件的操作系统控制的接口，从而能进行灵活的电源管理。ACPI提供一种通过在需要时将不用设备转变到较低功率状态并可将整个系统设在低功率休眠状态而保存能量的方法。根据ACPI标准的计算机系统可降低至较少活动部件(如显示屏或硬驱动器)的功率，或可将可用设备开启或关闭。ACPI标准因此定义一种使兼容ACPI的操作系统能控制兼容ACPI的硬件平台以及与兼容ACPI的硬件平台通信的接口机制。
根据ACPI标准，处理器功率状态(Cx状态)是处理器功耗和热管理状态并且还可在全局工作状态G0内得以定义。Cx状态包括C0、C1、C2、C3直到Cn。而且，Cx状态具有在下文中简单定义的特定进入和退出语义。
根据ACPI标准，处理器可在它处于C0处理器功率状态时执行指令。在C1功率状态中，硬件延迟时间足够低，使得操作软件在决定是否使用它时不用考虑状态的延迟时间方面。如标准所定义的，该状态除了将处理器放在非执行的功率状态之外没有其他软件可见的影响。
C2功率状态在C1状态之上提供了改进的功率节省。该状态的最差情况的硬件延迟时间由ACPI系统固件提供并且操作软件可使用该信息来确定何时应当使用C1状态而不是C2状态。也如标准所定义的，C2状态除了将处理器放在非执行功率状态之外没有其他软件可见的影响。
C3功率状态在C1和C2状态之上提供了改进的功率节省。该状态的最差情况的硬件延迟时间由ACPI系统固件提供并且操作软件可使用该信息来在状态之间进行确定。当在C3状态中时，处理器的高速缓存维持状态但却忽略任何窥探，并且操作软件负责确保高速缓存维持一致性。对于各Cx状态的更加详细的定义，请参见ACPI标准的8.1部分：处理器功率状态。
动态随机访问存储器(DRAM)是用来存储信息的典型存储器。DRAM由存储器单元阵列/矩阵构成，其中各存储器单元可耦合到多个读出放大器、位线和字线中的一个。存储器单元矩阵还可被细分成许多存储体。
DRAM存储器单元由单个晶体管和电容器构成。在DRAM存储器单元中存储的电荷由于泄漏电流而衰弱并且信息最终丢失，除非电荷被周期性地刷新。因为电荷必须被周期性地刷新，所以该存储器被称作动态的。示例刷新操作包括存储器控制器从单元阵列读取数据并将该数据重写在单元阵列中、将存储器单元中的电容器刷新到先前电荷。同步DRAM(SDRAM)当前支持自刷新。自刷新是一种由存储器而非存储器控制器执行的刷新操作。在自刷新期间，存储器可使用内部振荡器以产生刷新周期从而维持存储器单元中存储的数据。
在自刷新中的存储器耗费较少功率，但是存在恢复正常操作的相关联的退出延迟时间。因为性能取决于存储器访问时间，所以当存储器控制器清楚处理器需要它时需要多长时间准备就绪并唤醒存储器时性能得以提高。
常规的功率节省方法是快速存储器功率管理(RMPM)。RMPM是存储器控制器中通过检查处理器利用率来节省平台功率的特征。如果与存储器控制器耦合的处理器处于C2-C4 ACPI状态，则它可能未访问存储器，从而允许存储器进入自刷新。存储器控制器还可关闭与读/写存储器相关的逻辑以便节省功率。功率可由于在该状态期间控制器上的时钟门控和延迟锁定环(DLL)处于关闭的程度而被节省。
DRAM行功率管理(DRPM)是另一种用来降低功率需求的方法。在DRPM中，存储器行可在正常操作期间基于存储器的该行的空闲状况而被降低功率。如果行的页在功率降低时都被关闭，则设备可进入活动的功率降低状态。如果页在功率降低时保持打开，则设备可进入预充电功率降低状态。
通常，存储器仅仅在由处理器明确地通知处理器将不活动时(比如处于ACPI状态C1、C2和C3中)进入自刷新。在C0期间，处理器不会明确地指出它将不活动。所需要的是一种方法和装置，用来在未明确地通知耦合的部件未处于完全活动时进入自刷新。
附图说明
本发明的实施例可通过参考附图阅读公开的内容而被最好地理解。其中：
图1是说明计算机系统示例的框图。
图2是说明根据一个实施例的计算机系统中的芯片组示例的框图。
图3是说明用于降低存储器或图形控制器的功耗的示范实施例的状态图。
图4是说明根据一个实施例、用于降低存储器和图形控制器的功耗的过程的示例的流程图。
具体实施方式
在以下描述中，陈述了大量的特定细节。然而，应当理解，本发明的实施例可在没有这些特定细节的前提下被实施。在其他实例中，公知的电路、结构和技术没有被详细示出以不致妨碍对描述的理解。
在说明书中，对“一个实施例”或“实施例”等的引述意味着结合该实施例描述的具体特征、结构或特性包括在本发明的至少一个方面中。词组“在一个实施例中”在说明书各处的出现并不一定都指相同的实施例。
公开了多种方法和装置用于控制计算机系统的功耗。在示范实施例中，当计算机系统的处理器是在常规功率模式中时，可以对与处理器耦合的存储器的一个或多个部件并对具有与向存储器进行请求相关联的控制器的其他系统部件降低功耗。实施例可通过计算硬件状态来实现此方面并因此可在没有由操作系统(OS)或处理器明确地告知的前提下进入较低功率状态。
图1是说明计算机系统示例的框图。计算机系统100可包括系统存储器115可通过总线25耦合到的处理器、中央处理器单元(CPU)等105。计算机系统100还可包括显示单元125，比如液晶显示器(LCD)、等离子屏、阴极射线管(CRT)、投影屏等。在显示单元125上显示的包括图形、文本、图像等的信息可由图形控制器(比如芯片组，其未示出)控制。计算机系统100可包括字母数字输入设备120、光标控制设备124和磁盘存储器130。
磁盘存储器130可包括机器可读介质(未示出)，其上存储了实施本文描述的一些实施例的一组指令(如软件应用)。指令可完全地或至少部分地驻留在主存储器115内和/或处理器105内。还可从连接到一个或多个网络的网络接口设备135发送或接收指令。可使用一个或多个电池通过交流(AC)电源或通过直流(AC)电源对计算机系统100供电。此外，系统100可以是服务器并可包括多个存储器115块、多个处理器105、图1中块的任何子集，或者甚至可包括其他部件。
尽管并未示出，但是总线25可包括地址总线、总线控制信号和数据总线和/或甚至在所有存储器访问请求之间进行仲裁的存储器控制器中的一个或多个。处理器105可控制总线25，因此在输入/输出(I/O)设备之间的通信可能需要处理器105参与。
此外(未示出)，在计算机系统100中可能存在其他控制器，其能够在进行对存储器115的访问请求时与处理器105进行轮换。这可使得控制器能够在处理器105的最小干预下驱动总线25的地址总线和控制信号。作为示例，处理器105可以忙于执行其他不需要总线25的任务，或处理器105可以空闲在低功率状态。控制器可包括其自己的处理器或微处理器或引擎来生成对存储器115的请求。示例控制器包括以太网控制器、通用串行总线(USB)控制器、声音换能器控制器、图形控制器等。
出于解释的目的，该描述提供了示例集成图形控制器作为能够具有以下功能的控制器：能够通过监视硬件中的状态而不需来自OS或连接的一个或多个处理器的明确指令来检测将存储器置于自刷新状态的时机。
此外，示例将被说明为将存储器置于自刷新中而不会由处理器明确地告知有关处理器的功率状态。除了存储器中的功率节省外，存储器控制器可基于相同的机制和方法节省功率。本领域技术人员将认识到说明还可应用到其他控制器。
此外，随着技术的改变，控制器可嵌入在处理器中或甚至在存储器中，即，功能性可在硬件实现，但是实施例可以不限制于此并可应用于在各种硬件配置中分布的功能性。
图2是说明根据实施例的计算机系统200中的芯片组示例的框图。计算机系统200可包括处理器105和芯片组210。芯片组210有时在本文中称为更通用的描述符电路210。计算机系统200还可包括存储器115。在实施例中，芯片组210可以是集成图形芯片组，比如来自位于美国加州圣克拉拉的英特尔公司的Intel 845G集成图形芯片组。
而且，芯片组210可包括集成图形控制器212以提供图形/视频支持。芯片组210还可包括图形接口222、例如加速图形端口(AGP)接口，以便支持用于高级图形能力的外部图形控制器(未示出)。外部图形控制器可包括存储器。
芯片组210还可包括与存储器115接口的存储器控制器213，以便满足来自处理器105的读/写请求。存储器115例如可以是动态随机访问存储器(DRAM)、同步动态随机访问存储器(SDRAM)、双数据速率(DDR)SDRAM、DDR2SDRAM等。
芯片组210还可包括与外围设备(未示出)接口的I/O控制器214。尽管图2将处理器105说明为与图形控制器212不同的模块，但是处理器105、图形控制器212以及I/O控制器214中的一个或多个可实现在一个模块中或在多个模块中。如上所述，例如，存储器控制213的功能性可集成在处理器105中。
图形控制器212和存储器115可接收来自时钟发生器205的参考时钟信号。图形控制器212、存储器控制器213和存储器115还可包括用来例如控制定时等的延迟锁定环(DLL)电路(未示出)。
图形控制器212可执行计算以得到来自存储器115的显示数据并将该显示数据输出到具有视频输出端口220的显示单元125。图形控制器212还可控制显示单元125的其他操作行为，包括，例如刷新率、背光亮度等。由图形控制器212执行的活动可增加由芯片组210和系统200消耗的功率。
在实施例中，装置可包括与存储器115耦合的链路、与该链路耦合的电路210，该电路用来计算存储器115访问空闲时间的量，确定存储器访问空闲时间是否足以改变到自刷新状态，并基于存储器115访问空闲时间改变到自刷新状态而不需要来自处理器105的有关处理器功率状态的明确通知。
在一些实施例中，存储器115访问空闲时间是在评估间隔期间的工作循环(duty cycle)阈值。在另一实施例中，存储器访问空闲时间是在特定功率状态中的最小持续时间。本实施例还可包括控制位以便可选地在相同空闲周期内升级。在再一实施例中，电路213还可在存储器115访问空闲时间小于阈值时降级到较高功率状态。
在一些实施例中，访问空闲时间可在滑动窗口中测量。例如，可不仅仅在静态时间间隔上而且还可以在自任何查询起回退某个时间量上确定访问空闲时间，其中该滑动窗口将提供用于确定存储器何时进入自刷新的更为动态的方法。一些实施例可使用有限脉冲响应(FIR)滤波器来实现滑动窗口评估周期。另一示范实施例可使用无限脉冲响应(HR)滤波器来例如对滑动窗口中最近的信息赋予比较旧的信息高的权重。
在另一实施例中，系统可包括用来对电路210进行供电的集成电池280电源、与链路耦合的存储器115以及与链路耦合的电路210，电路210用来计算存储器115访问空闲时间量，确定存储器115访问空闲时间是否足以改变到自刷新状态，并基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器105的有关处理器功率状态的明确通知。
在一些实施例中，存储器115访问空闲时间是在评估间隔期间的工作循环阈值。在一些实施例中，存储器115访问空闲时间是在特定功率状态中的最小持续时间。在一些实施例中，电路210还可包括控制位以便可选地在相同空闲周期内升级(promote)。在再一实施例中，电路还可配置成在存储器115访问空闲时间小于阈值时降级到较高的功率状态。
图3是说明用于降低存储器或图形控制器功耗的示范实施例的状态图。在没有OS明确地指示，并且还在连接的处理器处于根据ACPI标准的C0状态时，可在存储器控制器中切换这些状态。在一些实施例中，在处理器处于C0状态时或者处理器未明确地向控制器或存储器指明它将不活动的情况下，由于i/o缓冲器、干线时钟、时钟分配器、DLL和/或锁相环(PLL)的关闭的程度而可以节省功率。
在下文中一些示范实施例中，硬件可被监控并且存储器的实施例控制器可基于某种硬件行为而将存储器置于自刷新状态。例如，如果处理器在某个空闲周期内未访问存储器，或如果处理器试图在某个周期内访问存储器，则存储器可变动到自刷新功率节省状态或者从自刷新功率节省状态变动。此外，如果跨评估间隔的空闲或活动时间达到某个阈值，则可触发相同的状态改变，因此节省存储器中以及存储器的任何控制器中的功率。
一些实施例还可调整存储器访问以便创建进入存储器中的自刷新的时机。例如，在支持显示器125的实施例存储器系统中，可在较长的突发脉冲中进行显示器刷新访问以便改善在C0期间自刷新的时机的窗口。而且，可以在不同的存储器访问之间协调管理进入自刷新的时机的能力。
例如，因为处理器105可具有与在刷新的显示器125不同的存储器115访问需求，所以可以按允许进入自刷新的时机的方式协调这些单独的访问需求。因此，显示器125可基于处理器105具有某种存储器访问活动(如某种存储器访问空闲时间)或提供协调自刷新存储器状态的时机的其他存储器访问活动来对显示刷新访问使用较长的突发脉冲。
参考图3中的示范实施例，包括不同的存储器控制器功率状态(MCx)的状态图示出为包含状态MC0320、状态MC1340以及状态MC2360。根据该实施例，MC0可定义为正常的存储器状态，MC1可定义为DRPM状态，以及MC2可定义为自刷新状态。图3因此说明了在任何两个状态MC0320、MC1/DRPM 340以及MC2/自刷新360之间的切换，以及在状态之间在任一方向(朝自刷新或朝满功率状态)进行切换。此外，当连接的处理器处于ACPI C0状态时所有这些状态可起作用。
因此，假定存储器控制器工作在MC0320状态，它可通过达到MC1升级限制312而升级到MC1/DRPM 340状态或者它可通过达到MC2升级限制310而升级到MC2/自刷新360状态。此外，如果存储器控制器在MC1/DRPM 340状态，则它可通过达到如图3所示的MC12升级限制314而升级到MC2/自刷新360状态。
图3还说明了降级功率状态的示例。即，如果存储器控制器是在MC2/自刷新360状态，则它可降级到MC1/DRPM 340状态或MC0320状态，如与图3左侧的升级相类似的降级所示。按此方式，连接的处理器的允许退出延迟时间可用来指示存储器控制器和/或存储器何时可转变到自刷新或从自刷新转变，并因此降低平均功率状态。
因此，在C0期间，实施例可基于DRAM访问而从DRAM行功率管理(DRPM)向自刷新升级/从自刷新降级，可在DRPM状态中的时间具有足够的持续时间时立即或在下一时机进入自刷新状态，可在自刷新时间不具有足够的持续时间时在下一时机进入DRPM状态，以及采取重复频繁步骤直到命中目标控制器利用率为止。一些实施例可对于DRPM和自刷新两者保证最小的持续时间。此外，实施例可选地禁用DLL以便节省甚至更多的功率。现在将参考图3的状态图更详细地解释示范实施例。
根据一个实施例，空闲时间可跨评估间隔累积并且基于这些跨间隔的空闲时间累积作出有关存储器功率级别状态的决定。以下示例引用了计算百分比，但是实施例并不受限于此，并且事实上可利用任何合适的阈值。以下描述使用伪代码表示，但是其实描述公开了一种用来跨评估间隔累积空闲时间的方式以便如所附权利要求一样使用。
在本示例中，空闲百分比(Idle_percentage)可定义为(空闲时间之和)/(采样间隔)*100％。于是，Idle_percentage可用来确定实施例是否应当升级或降级到新的MCx状态。因此可在可编程的持续时间处设置限制(如MCx升级限制＝100ms，和MCx降级限制＝100ms)。这两个限制说明对于任何MC状态，可编程限制可被设置使得在达到或超过它们时，控制器或连接的存储器可被升级或降级到较低或较高功率状态。
本实施例还可提供可根据控制器或存储器工作在AC还是DC电源下来改变空闲百分比。例如：
在AC电源时，示例限制可以是：
MC0升级百分比＝50％
MC2降级百分比＝40％
MC2升级百分比＝60％
而在DC电源时，示例限制可以是：
MC1升级百分比＝20％，如果空闲20％的时间，则在空闲时进入MC 1
MC2降级百分比＝20％，如果处于MC2中，但是现在空闲20％的时间，则进入MC1
MC2升级百分比＝40％，如果空闲40％的时间，则在空闲时进入MC2
因此，根据本实施例，如果控制器对于足够阈值不空闲，例如若空闲＜8个时钟，则它可停留在MC0中。但是如果对于该阈值它是空闲的，则空闲时间可跨评估间隔而累积并且可作出确定来转换存储器及所附存储器控制器中的功率节省状态。
例如，MC2升级百分比可等于图3中的MC2升级限制312，并且一旦达到40％限制，则控制器和存储器可在空闲时进入MC2/自刷新360状态。参考图3，在示例伪代码中其他的升级/降级百分比如何应用到图3的状态图是清楚的。
根据另一实施例，可简单地基于存储器不被访问的持续时间而计算空闲时间。该示范实施例可确保在切换到另一状态之前在MC状态中的最小时间，例如，可在每次控制器进入MCx状态时计算空闲时间。因此，该实施例的伪代码可以是：
当先前图形空闲时间大于MCx_Time_Promote(MCx_时间_升级)时升级到MCx+1
当先前图形空闲时间持续空闲时间小于MCx_Time_Demote(MCx_时间_降级)时，降级到MCx-1
因此，如果：
MC1_Time_Promote＝100μsec，如果上次在空闲中的时间＞100μsec，则转到MC1
MC1_Time_Demote＝40μsec，如果上次在MC4中的时间＜20μsec，则转到MC0
MC2_Time_Promote＝200μsec，如果上次在MC4中的时间＞200μsec，则转到MC2
MC1_Time_Demote＝200μsec，如果上次在MC5中的时间＜200μsec，则转到MC1
此外，可使用控制位来可选地在相同空闲周期内允许升级。本实施例的符号状态机与跨评估间隔(evaluation interval)的空闲时间累积实施例非常相似，除了使用了MCx_Time_y阈值而不是MCx_y_Limits。
图4是说明用于降低存储器和/或图形控制器功耗的实施例方法400的流程图。参考图4，用于存储器进入自刷新的实施例方法可包括如框410所示的计算存储器访问空闲时间的量，在框420中，实施例方法400可包括确定存储器访问空闲时间是否足以改变到自刷新状态，以及在框430中，实施例方法400可包括基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知。
在一些实施例方法中，存储器访问空闲时间可以是在评估间隔期间的工作循环阈值。作为示例，当利用活动处理器工作在电池电源下时，移动实施例可检测20％的空闲时间然后转变到DRPM状态，而对于连接的存储器，40％的空闲时间导致转变到自刷新状态，如参考图3所述。
此外，在一些实施例方法中，存储器访问空闲时间可以是在特定功率状态中的最小持续时间。例如，如果在控制器状态中达到最小时间，例如，则已处于DRPM状态某个持续时间的存储器控制器可升级到自刷新状态并且连接的存储器可进入自刷新，或者如果存储器控制器在某阈值下，则它降级到正常存储器状态。一些实施例可包括设置控制位以便可选地在相同空闲周期内升级。
本发明可在不背离它的精神或基本特性的前提下按其他特定形式实现。所描述的实施例在所有方面均应仅作为说明性考虑而不是限定或限制的。因此，本发明的范围由所附的权利要求书而不是前面的说明书指明。在权利要求书等价的意义、精神和范围内产生的所有变化、修改和改变都包括在所附权利要求书的范围内。
Claims (20)
1.一种用于存储器进入自刷新的方法，包括：
计算存储器访问空闲时间的量；
确定存储器访问空闲时间是否足以改变到自刷新状态；以及
基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知。
2.如权利要求1所述的方法，其中所述存储器访问空闲时间是在评估间隔期间的工作循环阈值。
3.如权利要求1所述的方法，其中所述存储器访问空闲时间是在特定功率状态中的最小持续时间。
4.如权利要求3所述的方法，还包括设置控制位以便可选地在相同空闲周期内升级。
5.如权利要求1所述的方法，还包括在所述存储器访问空闲时间小于阈值时降级到较高功率状态。
6.一种装置，包括：
与存储器耦合的链路；以及
与所述链路耦合的电路，所述电路用来：
计算在所述链路上的存储器访问空闲时间的量；
确定存储器访问空闲时间是否足以改变到自刷新状态；以及
基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知。
7.如权利要求6所述的装置，其中所述存储器访问空闲时间是在评估间隔期间的工作循环阈值。
8.如权利要求6所述的装置，其中所述存储器访问空闲时间是在特定功率状态中的最小持续时间。
9.如权利要求8所述的装置，还包括控制位以便可选地在相同空闲周期内升级。
10.如权利要求6所述的装置，所述电路还用来在所述存储器访问空闲时间小于阈值时降级到较高功率状态。
11.一种装置，包括：
用于与存储器通信的组件；
用于计算存储器访问空闲时间的量的组件；
用于确定存储器访问空闲时间是否足以改变到自刷新状态的组件；以及
用于基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知的组件。
12.如权利要求11所述的装置，其中所述存储器访问空闲时间是在评估间隔期间的工作循环阈值。
13.如权利要求11所述的装置，其中所述存储器访问空闲时间是在特定功率状态中的最小持续时间。
14.如权利要求13所述的装置，还包括控制位以便可选地在相同空闲周期内升级。
15.如权利要求11所述的装置，还包括用于在所述存储器访问空闲时间小于阈值时降级到较高功率状态的组件。
16.一种系统，包括：
用于对电路供电的集成电池电源；
与链路耦合的存储器；以及
与所述链路耦合的电路，所述电路用来：
计算在所述链路上的存储器访问空闲时间的量；
确定存储器访问空闲时间是否足以改变到自刷新状态；以及
基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知。
17.如权利要求16所述的系统，其中所述存储器访问空闲时间是在评估间隔期间的工作循环阈值。
18.如权利要求16所述的系统，其中所述存储器访问空闲时间是在特定功率状态中的最小持续时间。
19.如权利要求18所述的系统，所述电路还包括控制位以便可选地在相同空闲周期内升级。
20.如权利要求16所述的系统，其中所述电路还用来在所述存储器访问空闲时间小于阈值时降级到较高功率状态。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/323,344 | 2005-12-29 | ||
| US11/323,344 US7613941B2 (en) | 2005-12-29 | 2005-12-29 | Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state |
| PCT/US2006/048091 WO2007078894A1 (en) | 2005-12-29 | 2006-12-14 | Mechanism for self refresh during c0 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101346709A true CN101346709A (zh) | 2009-01-14 |
| CN101346709B CN101346709B (zh) | 2011-10-05 |
Family
ID=38015413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800493021A Expired - Fee Related CN101346709B (zh) | 2005-12-29 | 2006-12-14 | 用于存储器进入自刷新的方法、装置和系统 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7613941B2 (zh) |
| JP (1) | JP4922306B2 (zh) |
| KR (1) | KR100993995B1 (zh) |
| CN (1) | CN101346709B (zh) |
| DE (1) | DE112006002905B4 (zh) |
| GB (1) | GB2447155B (zh) |
| TW (1) | TWI341969B (zh) |
| WO (1) | WO2007078894A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956260A (zh) * | 2011-08-19 | 2013-03-06 | 华邦电子股份有限公司 | 动态存储器的重刷新电路及方法 |
| CN107209736A (zh) * | 2015-02-13 | 2017-09-26 | 高通股份有限公司 | 用于提供对易失性存储器维护事件的内核调度的系统和方法 |
| CN104076900B (zh) * | 2013-03-28 | 2019-09-27 | 超威半导体(上海)有限公司 | Dram控制方法和系统以及计算机节电控制方法和系统 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8181051B2 (en) * | 2006-02-09 | 2012-05-15 | Freescale Semiconductor, Inc. | Electronic apparatus and method of conserving energy |
| US8314806B2 (en) * | 2006-04-13 | 2012-11-20 | Intel Corporation | Low power display mode |
| US8704833B2 (en) * | 2007-06-06 | 2014-04-22 | Apple Inc. | Method and apparatus for displaying a video signal on a computer system |
| US8284179B2 (en) * | 2008-02-21 | 2012-10-09 | Himax Technologies Limited | Timing controller for reducing power consumption and display device having the same |
| US8266393B2 (en) * | 2008-06-04 | 2012-09-11 | Microsoft Corporation | Coordination among multiple memory controllers |
| TWI395096B (zh) * | 2009-05-12 | 2013-05-01 | Via Tech Inc | 電源管理方法及其相關晶片組及電腦系統 |
| JP5390967B2 (ja) * | 2009-07-07 | 2014-01-15 | キヤノン株式会社 | プロセッサシステム及びその制御方法 |
| US8352759B2 (en) * | 2010-01-11 | 2013-01-08 | Qualcomm Incorporated | System and method of monitoring a central processing unit in real time |
| US8656198B2 (en) * | 2010-04-26 | 2014-02-18 | Advanced Micro Devices | Method and apparatus for memory power management |
| JP2011238124A (ja) * | 2010-05-12 | 2011-11-24 | Fujitsu Toshiba Mobile Communications Ltd | 携帯型電子機器 |
| US9026829B2 (en) * | 2010-09-25 | 2015-05-05 | Intel Corporation | Package level power state optimization |
| TWI473090B (zh) * | 2011-08-08 | 2015-02-11 | Winbond Electronics Corp | 動態記憶體的重刷新電路及方法 |
| US8539146B2 (en) | 2011-11-28 | 2013-09-17 | International Business Machines Corporation | Apparatus for scheduling memory refresh operations including power states |
| TWI493850B (zh) * | 2012-10-08 | 2015-07-21 | Univ Nat Cheng Kung | 具相關性系統識別功能之監測方法 |
| JP5715670B2 (ja) * | 2013-10-10 | 2015-05-13 | キヤノン株式会社 | 通信装置 |
| US10296067B2 (en) * | 2016-04-08 | 2019-05-21 | Qualcomm Incorporated | Enhanced dynamic clock and voltage scaling (DCVS) scheme |
| KR102480017B1 (ko) * | 2017-08-11 | 2022-12-21 | 삼성전자 주식회사 | 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법 |
| US10955901B2 (en) | 2017-09-29 | 2021-03-23 | Advanced Micro Devices, Inc. | Saving power in the command processor using queue based watermarks |
| US10671148B2 (en) | 2017-12-21 | 2020-06-02 | Advanced Micro Devices, Inc. | Multi-node system low power management |
| US10503670B2 (en) * | 2017-12-21 | 2019-12-10 | Advanced Micro Devices, Inc. | Dynamic per-bank and all-bank refresh |
| US11054887B2 (en) | 2017-12-28 | 2021-07-06 | Advanced Micro Devices, Inc. | System-wide low power management |
| US11435813B2 (en) | 2018-08-29 | 2022-09-06 | Advanced Micro Devices, Inc. | Neural network power management in a multi-GPU system |
| US11620230B2 (en) * | 2019-05-24 | 2023-04-04 | Texas Instruments Incorporated | Methods and apparatus to facilitate read-modify-write support in a coherent victim cache with parallel data paths |
| US11100698B2 (en) | 2019-06-28 | 2021-08-24 | Ati Technologies Ulc | Real-time GPU rendering with performance guaranteed power management |
| US11175856B2 (en) | 2019-11-08 | 2021-11-16 | Micron Technology, Inc. | Background operation selection based on host idle time |
| CN112925592A (zh) | 2019-12-05 | 2021-06-08 | 超威半导体公司 | 渲染主页面的内核软件驱动的颜色重新映射 |
| US11914905B1 (en) * | 2021-07-15 | 2024-02-27 | Xilinx, Inc. | Memory self-refresh re-entry state |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US693641A (en) * | 1901-07-26 | 1902-02-18 | Harry B Cramer | Staging bracket or support. |
| US5404543A (en) * | 1992-05-29 | 1995-04-04 | International Business Machines Corporation | Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes |
| CA2186349C (en) * | 1994-05-12 | 2008-09-23 | James C. Bunnell | Cpu activity monitoring through cache watching |
| US5455801A (en) * | 1994-07-15 | 1995-10-03 | Micron Semiconductor, Inc. | Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal |
| JPH09306164A (ja) * | 1996-05-13 | 1997-11-28 | Internatl Business Mach Corp <Ibm> | メモリ・リフレッシュ・システム |
| US6334167B1 (en) * | 1998-08-31 | 2001-12-25 | International Business Machines Corporation | System and method for memory self-timed refresh for reduced power consumption |
| US6693641B1 (en) * | 2000-05-25 | 2004-02-17 | Intel Corporation | Calculating display mode values |
| JP4765222B2 (ja) * | 2001-08-09 | 2011-09-07 | 日本電気株式会社 | Ｄｒａｍ装置 |
| US6816977B2 (en) * | 2001-12-03 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Power reduction in computing devices using micro-sleep intervals |
| US7149909B2 (en) * | 2002-05-09 | 2006-12-12 | Intel Corporation | Power management for an integrated graphics device |
| US6971034B2 (en) * | 2003-01-09 | 2005-11-29 | Intel Corporation | Power/performance optimized memory controller considering processor power states |
| KR20050120344A (ko) * | 2004-06-18 | 2005-12-22 | 엘지전자 주식회사 | 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법 |
-
2005
- 2005-12-29 US US11/323,344 patent/US7613941B2/en not_active Expired - Fee Related
-
2006
- 2006-12-14 GB GB0807329A patent/GB2447155B/en not_active Expired - Fee Related
- 2006-12-14 JP JP2008539135A patent/JP4922306B2/ja not_active Expired - Fee Related
- 2006-12-14 WO PCT/US2006/048091 patent/WO2007078894A1/en active Application Filing
- 2006-12-14 DE DE112006002905.3T patent/DE112006002905B4/de not_active Expired - Fee Related
- 2006-12-14 KR KR1020087015812A patent/KR100993995B1/ko not_active IP Right Cessation
- 2006-12-14 CN CN2006800493021A patent/CN101346709B/zh not_active Expired - Fee Related
- 2006-12-18 TW TW095147458A patent/TWI341969B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956260A (zh) * | 2011-08-19 | 2013-03-06 | 华邦电子股份有限公司 | 动态存储器的重刷新电路及方法 |
| CN102956260B (zh) * | 2011-08-19 | 2015-12-16 | 华邦电子股份有限公司 | 动态存储器的重刷新电路及方法 |
| CN104076900B (zh) * | 2013-03-28 | 2019-09-27 | 超威半导体(上海)有限公司 | Dram控制方法和系统以及计算机节电控制方法和系统 |
| CN107209736A (zh) * | 2015-02-13 | 2017-09-26 | 高通股份有限公司 | 用于提供对易失性存储器维护事件的内核调度的系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200732891A (en) | 2007-09-01 |
| DE112006002905B4 (de) | 2015-10-01 |
| GB0807329D0 (en) | 2008-05-28 |
| JP4922306B2 (ja) | 2012-04-25 |
| TWI341969B (en) | 2011-05-11 |
| US7613941B2 (en) | 2009-11-03 |
| GB2447155B (en) | 2011-07-20 |
| WO2007078894A1 (en) | 2007-07-12 |
| US20070157046A1 (en) | 2007-07-05 |
| JP2009515263A (ja) | 2009-04-09 |
| CN101346709B (zh) | 2011-10-05 |
| KR20080072957A (ko) | 2008-08-07 |
| GB2447155A (en) | 2008-09-03 |
| KR100993995B1 (ko) | 2010-11-11 |
| DE112006002905T5 (de) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101346709B (zh) | 用于存储器进入自刷新的方法、装置和系统 | |
| US7752470B2 (en) | Method and system for power management including device controller-based device use evaluation and power-state control | |
| US10347306B2 (en) | Self-optimized power management for DDR-compatible memory systems | |
| US6633987B2 (en) | Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system | |
| US7800621B2 (en) | Apparatus and methods for control of a memory controller | |
| CN117524276A (zh) | 用于节省存储器刷新功率的部分刷新技术 | |
| US8209480B2 (en) | DRAM selective self refresh | |
| US20130232364A1 (en) | Hardware Automatic Performance State Transitions in System on Processor Sleep and Wake Events | |
| US20110112798A1 (en) | Controlling performance/power by frequency control of the responding node | |
| CN101981548B (zh) | 借助细粒度的预充电管理来提高存储器吞吐量 | |
| CN101673191B (zh) | 数据写入方法、装置及数据存储系统 | |
| US20110296098A1 (en) | System and Method for Reducing Power Consumption of Memory | |
| US7796458B2 (en) | Selectively-powered memories | |
| CN1856837A (zh) | 有选择的存储体刷新 | |
| Lee et al. | Partial row activation for low-power dram system | |
| US20170228168A1 (en) | Memory state management for electronic device | |
| US7958380B2 (en) | Coarsely controlling memory power states | |
| CN113223566B (zh) | 存储器的控制系统及其控制方法 | |
| Alawneh et al. | High-performance and Power-Saving Mechanism for Page Activations Based on Full Independent DRAM Sub-Arrays in Multi-Core Systems | |
| KR20220091358A (ko) | 접속된 대기 상태에 있는 메모리 디바이스의 전력 제어 | |
| Cai | Joint power management of memory and hard disks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20191214 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |