TWI473090B - 動態記憶體的重刷新電路及方法 - Google Patents

動態記憶體的重刷新電路及方法 Download PDF

Info

Publication number
TWI473090B
TWI473090B TW100128176A TW100128176A TWI473090B TW I473090 B TWI473090 B TW I473090B TW 100128176 A TW100128176 A TW 100128176A TW 100128176 A TW100128176 A TW 100128176A TW I473090 B TWI473090 B TW I473090B
Authority
TW
Taiwan
Prior art keywords
refresh
cell array
memory cell
self
action
Prior art date
Application number
TW100128176A
Other languages
English (en)
Other versions
TW201308331A (zh
Inventor
Che Min Lin
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to TW100128176A priority Critical patent/TWI473090B/zh
Publication of TW201308331A publication Critical patent/TW201308331A/zh
Application granted granted Critical
Publication of TWI473090B publication Critical patent/TWI473090B/zh

Links

Description

動態記憶體的重刷新電路及方法
本發明是有關於一種動態記憶體的重刷新電路及方法體。
動態記憶體(Dynamic Random Access Memory,DRAM)由於其架構的關係，需利用重刷新動作(refresh)來維持其記憶胞中所儲存的資料的正確性。在習知技術中，重刷新動作可以透過所謂的叢發式(burst mode)的重刷新方式或是分配式(distribute mode)重刷新方式來進行。
在動態記憶體的自動重刷新(auto-refresh)階段中，是採用叢發式的重刷新方式，而當其由自動重刷新階段切換至自刷新(self-refresh)階段時，重刷新動作則被切換成分配式重刷新方式來進行。請參照圖1，圖1為習知的動態記憶體的重刷新狀態的示意圖。其中，當在時間T1 時，動態記憶體由自動重刷新階段切換至自刷新階段，並啟動分配式重刷新模式。在分配式重刷新模式，動態記憶體的每一條字元線(word line)是依據一個延遲時間來依序進行重刷新的。由於時間T1 可能會隨時發生，因此字元線Wn 被重刷新的時間點與前一次進行叢發式重刷新動作BR的時間點，很容易產生間隔過長的情形，而導致字元線Wn 上的記憶胞所儲存的資料產生漏失的現象。
有鑑於此，本發明提供一種動態記憶體的重刷新電路及其重刷新方法，使動態記憶體進入待機模式時，不會因過慢執行重刷新動作而造成記憶資料的漏失。
本發明提出一種動態記憶體的重刷新電路，包括控制器及重刷新信號產生器。控制器傳送自刷新啟動信號。重刷新信號產生器耦接控制器，依據自刷新啟動信號以啟動自刷新模式，重刷新信號產生器在自刷新模式被啟動時，先針對動態記憶體的記憶胞陣列執行叢發式重刷新動作後，接著再針對該記憶胞陣列執行分配式重刷新動作。
本發明提出一種動態記憶體的重刷新方法，包括：首先依據自刷新啟動信號以啟動自刷新模式。並在自刷新模式被啟動時，先針對動態記憶體的記憶胞陣列執行叢發式重刷新動作後，接著再針對記憶胞陣列執行分配式重刷新動作。
基於上述，本發明利用在動態記憶體進入自刷新模式時，先行執行叢發式重刷新動作，再進行分配式重刷新動作。如此一來，可避免在進入自刷新模式時，字元線Wn 被重刷新的時間點與前次叢發式重刷新動作BR發生的時間點間隔過久，而導致字元線Wn 上記憶胞儲存的資料因未及時被重刷新而產生漏失的問題，進以提升動態記憶體的可靠度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明。
請參照圖2，圖2為本發明動態記憶體的重刷新電路一實施例的示意圖。重刷新電路200包括控制器210及重刷新信號產生器220。控制器210耦接重刷新信號產生器220。控制器210用以在當動態記憶體要進入自刷新模式時，傳送自刷新啟動信號SREN至重刷新信號產生器220。
重刷新信號產生器220接收自刷新啟動信號SREN後，依據自刷新啟動信號SREN來啟動自刷新模式，並在自刷新模式被啟動後，先針對動態記憶體的記憶胞陣列230執行叢發式重刷新動作。在叢發式重刷新動作完成後，重刷新信號產生器220會計算一個延遲時間，並在一個延遲時間後，針對動態記憶體其中的一個字元線(例如第一條字元線)進行重刷新動作。接著，重刷新信號產生器220繼續下一個延遲時間的計數，並在下一個延遲時間後，針對動態記憶體的其中的另一個字元線(例如第二條字元線)進行重刷新動作。
需注意的是，在進行分配式的重刷新動作時，上述的延遲時間是固定的。而延遲時間的設定，可依據動態記憶體的規格中所制定的字元線需要進行重刷新的時間距離來計算獲得。簡單來說，同一條字元線進行兩次重刷新的時間距離不能超過規格所訂定的最大值。
請同時參照圖2及圖3，其中圖3為本發明動態記憶體的重刷新電路一實施例的重刷新動作波形圖。其中在時間點TS 時，控制器210發送自刷新啟動信號SREN至重刷 新信號產生器220，重刷新信號產生器220並據以啟動自刷新模式。緊接著重刷新信號產生器220先產生重刷新信號並將其傳送至記憶胞陣列230以針對記憶胞陣列230執行叢發式重刷新動作BR1 。在完成叢發式重刷新動作BR1 後，重刷新信號產生器220並在每隔一個延遲時間Td 後的多個時間點Tb1 ~Tbn ，來依序對記憶胞陣列230中不同的單一條字元線進行重刷新的動作，即對記憶胞陣列230執行分配式重刷新動作。
由圖3可知，由於在自刷新模式被啟動後，本實施例的重刷新電路200立即先對動態記憶體的記憶胞陣列230執行叢發式的重刷新動作BR1 。因此，不管自刷新模式被啟動的時間點TS 發生在何時，都不會因為後續分配式重刷新動作發生的時間點Tb1~Tbn 過晚，而出現記憶胞陣列230中有字元線因來不及進行重刷新動作，使其上記憶胞的資料發生衰減而導致漏失的現象。
請參照圖4，圖4為本發明重刷新信號產生器一實施例的示意圖。重刷新信號產生器220包括重刷新信號產生電路221、計時電路222以及重刷新計數電路223。重刷新信號產生電路221耦接於控制器220及記憶胞陣列230間。重刷新信號產生電路接收自刷新啟動信號SREN以啟動自刷新模式。另外，重刷新信號產生電路221還依據重刷新觸發信號RTRI發送重刷新信號FS以重刷新記憶胞陣列230。
計時電路222耦接至重刷新信號產生電路221。在自刷新模式啟動時，計時電路222進行計時動作，並依據比較計時動作的計時結果以及計時臨界值來產生重刷新觸發信號RTRI。重刷新計數電路223耦接計時電路222。重刷新計數電路223接收並依據重刷新觸發信號RTRI以產生計時臨界值控制信號STCTRL以改變計時臨界值。
具體來說，當重刷新信號產生電路221接收到自刷新啟動信號SREN，重刷新信號產生電路221依據自刷新啟動信號SREN來啟動自刷新模式。同時，重刷新信號產生電路221在自刷新模式被啟動時，會藉由致能信號STEN來啟動計時電路222的計時功能。計時電路222則依據計時的結果以及計時臨界值來產生重刷新觸發信號RTRI。由於在本發明的實施例中，此時必須先執行一次性的叢發式重刷新動作，因此，此時的計時臨界值是一個預先設定好，且很小的數值。也就是說，重刷新觸發信號RTRI可以很快速的被產生。而重刷新信號產生電路221則可以依據快速產生的重刷新觸發信號RTRI來對應產生重刷新信號FS以快速的重刷新記憶體陣列230上的每一個字元線，也就是針對記憶體陣列230進行所謂的叢發性重刷新動作。
在此同時，重刷新計數電路223會接收重刷新觸發信號RTRI並據以進行計數的動作。當重刷新計數電路223的計數結果等於記憶體陣列230的字元線的個數時，表示記憶體陣列230的叢發式重刷新動作已經完成。藉此，重刷新計數電路223傳送計時臨界值控制信號STCTRL以改變計時電路222中的計時臨界值為較大的數值。
之後，由於計時電路222中的計時臨界值被調整為相對於原先設定的計時臨界值較大的數值。因此，計時電路222依據比較計時結果與計時臨界值而產生的重刷新觸發信號RTRI的頻率會對應降低。具體來說，計時電路222在每隔一個延遲時間後產生一個重刷新觸發信號RTRI。而重刷新信號產生電路221則對應在每一個延遲時間後對記憶胞陣列230的其中一個字元線進行重刷新的動作，也就是對記憶胞陣列230進行所謂的分配式重刷新動作。
附帶一提的，本實施例中的重刷新信號產生電路221在未進入自刷新模式時，會週期性的對記憶胞陣列230執行多數次的叢發式重刷新動作。另外，本實施例中的重刷新計數電路223在自刷新模式由啟動變更為結束時，重刷新計數電路223的計數結果會被重置為“0”，而計時電路222中的計時臨界值則被還原為原先設定的較小的數值。
請參照圖5，圖5為本發明動態記憶體的重刷新方法一實施例的流程圖。其中的步驟包括：首先，依據自刷新啟動信號以啟動自刷新模式(S510)，而在自刷新模式被啟動時，先針對動態記憶體的記憶胞陣列執行叢發式重刷新動作後，接著再針對記憶胞陣列執行分配式重刷新動作(S520)。而關於上述的動態記憶體的重刷新方法的動作細節，請參照圖6的說明。
請參照圖6，圖6為本發明動態記憶體的重刷新方法一實施例的流程圖。首先，依據所接收的自刷新啟動信號以啟動自刷新模式(S610)，並在自刷新模式被啟動後，執行叢發式重刷新動作(S620)。另外，在自刷新模式被啟動後，同時啟動計時動作(S630)，並且在當計時結果大於或等於計時臨界值時(S640)，進行重刷新的計數動作(S650)。步驟S660中則依據判斷重刷新的計數動作的計數結果來獲知叢發式重刷新動作是否已經完成，若叢發式重刷新動作已經完成，則變更計時臨界值(S670)，使動態記憶體進行分配式重刷新動作。
綜上所述，本發明利用在動態記憶體進入自刷新模式後，先行執行叢發式重刷新動作，再針對記憶胞陣列執行分配式重刷新動作。有效確保動態記憶體的所有的記憶胞陣列皆可以在規定的時間內進行重刷新，消除動態記憶體因重刷新動作過慢，而產生的資料衰減並漏失的現象。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200．．．重刷新電路
210．．．控制器
220．．．重刷新信號產生器
230．．．記憶胞陣列
221．．．重刷新信號產生電路
222．．．計時電路
223．．．重刷新計數電路
FS．．．重刷新信號
RTRI．．．重刷新觸發信號
SREN．．．自刷新啟動信號
STCTRL．．．計時臨界值控制信號
Td ．．．延遲時間
td ．．．時間點的距離
Wn ．．．字元線
STEN．．．致能信號
T1 、TS 、Tb1 ~Tbn ．．．時間
BR、BR1 ．．．叢發式的重刷新動作
S510~S520、S610~S670．．．重刷新方法的步驟
圖1為習知的動態記憶體的重刷新狀態的示意圖。
圖2為本發明動態記憶體的重刷新電路一實施例的示意圖。
圖3為本發明實施例的動態記憶體的重刷新電路的重刷新動作波形圖。
圖4為本發明重刷新信號產生器一實施例的示意圖。
圖5為本發明動態記憶體的重刷新方法一實施例的流程圖。
圖6為本發明動態記憶體的重刷新方法一實施例的流程圖。
200．．．重刷新電路
210．．．控制器
220．．．重刷新信號產生器
230．．．記憶胞陣列
SREN．．．自刷新啟動信號

Claims (11)

  1. 一種動態記憶體的重刷新電路，包括：一控制器，傳送一自刷新啟動信號；以及一重刷新信號產生器，耦接該控制器，依據該自刷新啟動信號以啟動一自刷新模式，該重刷新信號產生器在該自刷新模式被啟動時，先針對該動態記憶體的一記憶胞陣列執行一叢發式重刷新動作後，接著再針對該記憶胞陣列執行一分配式重刷新動作。
  2. 如申請專利範圍第1項所述之動態記憶體的重刷新電路，其中該叢發式重刷新動作為針對該記憶胞陣列的多數個字元線進行連續的重刷新動作。
  3. 如申請專利範圍第1項所述之動態記憶體的重刷新電路，其中該分配式重刷新動作為針對該記憶胞陣列的多數個字元線的其中之一進行重刷新動作，接著等待一延遲時間，再針對該記憶胞陣列的該些字元線的另一進行重刷新動作。
  4. 如申請專利範圍第1項所述之動態記憶體的重刷新電路，其中該重刷新信號產生器在該自刷新模式未啟動時，週期性的對該記憶胞陣列執行該叢發式重刷新動作。
  5. 如申請專利範圍第1項所述之動態記憶體的重刷新電路，其中該重刷新信號產生器包括：一重刷新信號產生電路，耦接該控制器及該記憶胞陣列，用以依據一重刷新觸發信號發送一重刷新信號以重刷新該記憶胞陣列，該重刷新信號產生電路接收該自刷新啟動信號以啟動該自刷新模式；一計時電路，耦接該重刷新信號產生電路，在該自刷新模式啟動時進行一計時動作，並依據比較該計時動作的計時結果以及一計時臨界值來產生該重刷新觸發信號；以及一重刷新計數電路，耦接該計時電路，接收並依據該重刷新觸發信號以改變該計時臨界值。
  6. 一種動態記憶體的重刷新方法，包括：依據該自刷新啟動信號以啟動一自刷新模式；以及在該自刷新模式被啟動時，先針對該動態記憶體的一記憶胞陣列執行一叢發式重刷新動作後，接著再針對該記憶胞陣列執行一分配式重刷新動作。
  7. 如申請專利範圍第6項所述之動態記憶體的重刷新方法，其中該叢發式重刷新動作為針對該記憶胞陣列的多數個字元線進行連續的重刷新動作。
  8. 如申請專利範圍第6項所述之動態記憶體的重刷新方法，其中該分配式重刷新動作為針對該記憶胞陣列的多數個字元線的其中之一進行重刷新動作，接著等待一延遲時間，再針對該記憶胞陣列的該些字元線的另一進行重刷新動作。
  9. 如申請專利範圍第6項所述之動態記憶體的重刷新方法，其中更包括：在該自刷新模式未啟動時，週期性的對該記憶胞陣列執行該叢發式重刷新動作。
  10. 如申請專利範圍第6項所述之動態記憶體的重刷新方法，其中“針對該動態記憶體的該記憶胞陣列執行該叢發式重刷新動作”的步驟包括：在該自刷新模式啟動時進行一計時動作，並依據比較該計時動作的計時結果以及一計時臨界值來產生該重刷新觸發信號；以及依據該重刷新觸發信號以發送一重刷新信號以對該記憶胞陣列執行該叢發式重刷新動作。
  11. 如申請專利範圍第10項所述之動態記憶體的重刷新方法，其中“針對該記憶胞陣列執行該分配式重刷新動作”的步驟中包括：依據該重刷新觸發信號以改變該計時臨界值；依據比較該計時動作的計時結果以及更新後的該計時臨界值來產生更新後的該重刷新觸發信號；以及依據更新後的該重刷新觸發信號以發送更新後的該重刷新信號以對該記憶胞陣列執行該分配式重刷新動作。
TW100128176A 2011-08-08 2011-08-08 動態記憶體的重刷新電路及方法 TWI473090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100128176A TWI473090B (zh) 2011-08-08 2011-08-08 動態記憶體的重刷新電路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100128176A TWI473090B (zh) 2011-08-08 2011-08-08 動態記憶體的重刷新電路及方法

Publications (2)

Publication Number Publication Date
TW201308331A TW201308331A (zh) 2013-02-16
TWI473090B true TWI473090B (zh) 2015-02-11

Family

ID=48169892

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128176A TWI473090B (zh) 2011-08-08 2011-08-08 動態記憶體的重刷新電路及方法

Country Status (1)

Country Link
TW (1) TWI473090B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276175B (zh) * 2018-12-05 2022-03-15 华邦电子股份有限公司 一种内存装置以及虚拟静态随机存取内存的刷新方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006071854A1 (en) * 2004-12-28 2006-07-06 Qualcomm Incorporated Directed auto-refresh synchronization
WO2008014183A2 (en) * 2006-07-26 2008-01-31 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
TWI341969B (en) * 2005-12-29 2011-05-11 Intel Corp Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system
US7961534B2 (en) * 2007-09-10 2011-06-14 Hynix Semiconductor Inc. Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006071854A1 (en) * 2004-12-28 2006-07-06 Qualcomm Incorporated Directed auto-refresh synchronization
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
TWI341969B (en) * 2005-12-29 2011-05-11 Intel Corp Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system
WO2008014183A2 (en) * 2006-07-26 2008-01-31 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
US7961534B2 (en) * 2007-09-10 2011-06-14 Hynix Semiconductor Inc. Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof

Also Published As

Publication number Publication date
TW201308331A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
US9940991B2 (en) Memory device and memory system performing request-based refresh, and operating method of the memory device
US10141042B1 (en) Method and apparatus for precharge and refresh control
US9007862B2 (en) Reducing memory refresh exit time
TWI655632B (zh) 偽靜態隨機存取記憶體及其刷新的方法
JP2008287873A5 (zh)
KR20150048429A (ko) 메모리 시스템 및 이의 동작 방법
US9159397B2 (en) Methods and apparatuses for refreshing memory
WO2014129438A1 (ja) 半導体装置
US20210223816A1 (en) Clock skew correction method, device and system
CN102855925A (zh) 自我刷新控制电路和包含自我刷新控制电路的存储器
JP6204631B1 (ja) バーストリフレッシュにおけるメモリのシステム内修復のための方法および装置
TWI473090B (zh) 動態記憶體的重刷新電路及方法
CN110633166A (zh) 复位装置及复位方法
JP2006134559A (ja) リフレッシュ方法、メモリシステム、ダイナミックランダムアクセスメモリ装置、メモリシステムの動作方法及びロジックエンベディッドメモリシステム
US8750067B2 (en) Semiconductor device having reset function
US20150228329A1 (en) Semiconductor devices and semiconductor systems including the same
JP2009224016A (ja) リフレッシュ制御装置及び方法
US20200381041A1 (en) Pseudo static random access memory and method for writing data thereof
TWI736710B (zh) 記憶體裝置、包括其的記憶體系統以及記憶體系統的操作方法
JP2007066490A (ja) 半導体記憶装置
KR20140042341A (ko) 반도체 장치 및 그 동작 방법
WO2017065802A1 (en) Scrubbing data in a memory device
CN102956260B (zh) 动态存储器的重刷新电路及方法
KR20150064879A (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
TWI740153B (zh) 偽靜態隨機存取記憶體及其資料寫入方法