TWI341969B - Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system - Google Patents

Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system Download PDF

Info

Publication number
TWI341969B
TWI341969B TW095147458A TW95147458A TWI341969B TW I341969 B TWI341969 B TW I341969B TW 095147458 A TW095147458 A TW 095147458A TW 95147458 A TW95147458 A TW 95147458A TW I341969 B TWI341969 B TW I341969B
Authority
TW
Taiwan
Prior art keywords
memory
state
memory access
power
threshold
Prior art date
Application number
TW095147458A
Other languages
English (en)
Other versions
TW200732891A (en
Inventor
Eric C Samson
Robert Riesenman
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200732891A publication Critical patent/TW200732891A/zh
Application granted granted Critical
Publication of TWI341969B publication Critical patent/TWI341969B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

1341969 九、發明說明： 【發明所屬之技術領域】 發明領域 本發明係關於用來在co處理器電力狀態期間自我復新 5 之機構。 C先前技術j 發明背景 2004年9月2曰（"ACPI")公告之先進組配與電力介面標 準修定版3.0 ’提供一種用於硬體構件之作業系統控制之介 10 面’允許彈性的電力管理。ACPI提供一種省電的方法，藉 由將位使用的裝置轉變到較低電力狀態，甚至可在有需要 時使一整個系統處於一低電力睡眠狀態。依據ACPI標準之 一電腦系統可減少供電至較少的動構件，例如顯示器螢幕 或硬碟機，或甚至可開關可用的裝置。因此ACPI標準定義 15 介面機構為允許一ACPI相容作業系統控制及通訊一 ACPI 相容硬體平臺。 依據ACPI標準，處理器電力狀態(Cx狀態）係處理器電 力消耗，而熱管理狀態可進一步定義於全域工作狀態，G0 中。Cx狀態包括CO、Cl、C2、C3、直至Cn。再者，Cx狀 20態處理特定登入與退出語義，如下述段落所定義。 依據ACPI標準，一處理器在C0處理器電力狀態下時可 執行指令。C1電力狀態中，硬體潛伏期構低，使得作業軟 體在決定是否使用狀態時不考慮狀態之潛伏期層面。依標 準所定義，此狀態除了令處理器進入一非執行電力狀態之 5 外沒有其他軟體可見效益。 ㈣電力狀態較ci狀態更節電。此狀態下m兄的硬 /㈣由ACPI系統浦所致，而作業軟體可利用此資 絲判斷何時應使用C1狀態而非C2狀態。亦如此標準所定 ’二除了令一處理器進入—非執行電力狀態之外、V» 有其他軟的見料。 " 電力狀態較C1和C2狀態更節電。此狀態下最差产 的^體潛伏期係由ACPH_體所致，而作業軟體可利用 此貝況來在狀態間進行判斷。在C3狀態下，-處理器的快 取-己隐體料狀態但忽略任何窺探，作業軟體貞責確保快 取記憶體維持連貫。有關各。狀 態更細節之定義，參看 ACPI標準8>1節：處理器電力狀態。 15 動態隨機存取記憶體(DRAM)係一種用來儲存資訊 之典型錢體。DRAM包含-記憶體胞元陣列/矩陣，其中 每一 胞元可减至多個感測放大器 、位元線、以及 字組線其巾—者。記憶體胞祕料再次分❹個排組。 dram記憶體胞元具有單一電晶體和電容器。茂漏電 流造成儲存蠆一DRAM記憶體胞元中電荷衰退，而除非週 期性地復新否則資訊最終會遺失。由於電荷必須週期性地 復新，此記憶體稱為動態的。一範例復新操作包括—記憶 體控制器自一胞元陣列讀取資料並將資料重新寫入胞元陣 列’復新記憶體胞元中之一電容器以預先充電。同步 DRAM(SDRAM)目前支援自我復新。自我復新係由記憶體 執行而非由一記憶體控制器執行之一復新操作。自我復新 20 1341969 冑間，-記憶體可使用-内部振盈器來產生復新週期以保 存儲存在記憶體胞元之資料。 記憶體自我復新時耗費較少的電力，但有一相對存在 t潛伏齡耗費正常操作。由於料與記憶體存取時間相 5 Μ ’ #一記㈣控制11知道需多少時間來喚醒記憶體並在 一處理器需要時準備就緒可使效率增加。 -傳統節電方式絲速記憶體電力管理（RMPM)。 • RMPM係記憶體控制器中之一特點：藉由查核處理器利用 來節省平臺電力。若與記憶體控制器搞接之—處理器在 10 C2-C4 ACPI狀態下，可不需存取記，隨，令記憶體進如自 錢新。-記龍控制器亦可_與讀/寫記憶體有關之邏 輯電路來節電。由於在此狀態期間一控制器上之時脈程度 受閘控而鎖延遲迴路(DLL)關閉，電力可被節省。 dram列電力管理（DRPM)係另一種減少電力需求之 15方法。DRPM中，—記憶體列可根據記憶體列中之間置條件 • 纟正常操作期間被停止供電。若一列之分頁在電力關閉時 被關閉，一裝置便可進入一主動電源關閉狀態。若分頁在 電力關閉時保持開啟’裝置會進人—預充電電源關閉狀態。 ' 傳統上，記憶體僅在被一處理器明確告知將進入不作 ，20動狀態時進入自我復新，例如在ACPI狀態C卜C2、及C3。 ^ 處理器不明確聲明其將進入不作動狀態。故吾 人所為者為一種在未被明確通知相耦接構件不完全作動時 會進入自我復新之方法與裝置。 【有^明内I】 1341969 發明概要 依據本發明之一較佳實施例，係特地提出一種用於使 記憶體進入自我復新功能之方法，其包含下列步驟：計算 一記憶體存取閒置時間量；判定記憶體存取閒置時間是否 5 充份至足以改變成一自我復新狀態；以及根據記憶體存取 閒置時間改變成一自我復新狀態，而無需來自一處理器關 於處理器電力狀態之明確通知。 圖式簡單說明 本發明之實施例可藉由讀取說明書及參考圖式而最為 10 人所瞭解，其令： 第1圖係繪示一電腦系統之一範例之一方塊圖。 第2圖係繪示依據一實施例的一電腦系統中一晶片組 之一範例的一方塊圖。 第3圖係繪示用來減少記憶體或一圖形控制器之電力 15 消耗之一範例實施例的一狀態圖。 第4圖係繪示依據一實施例用來減少記憶體和圖形控 制器之電力消耗之一方法範例的一流程圖。 【實施方式3 較佳實施例之詳細說明 20 下列敘述中，說明諸多特定細節。然而，理應瞭解的 是，本發明之實施例可沒有這些特定細節亦可實現。其他 例子中，未詳細顯示出習知電路，結構，以及技術係為免 模糊對本文敘述之瞭解。 說明書中所述「一實施例」或「一個實施例」等，表 8 1341969 示與實施例有關之一種特定特徵、結構、或特性包含於至 少本發明之一層面中。本文中多處出現之「在一實施例中」 之用語不一定指同一實施例。 本文揭露用來控制電腦系統之電力消耗之多種方法與 5 裝置。在一範例實施例，當一電腦系統之一處理器在一正 常電力模式下，與處理器耦接之一記憶體的一或更多構件 以及其他具有關於對記憶體進行請求之控制器的系統構件 電力消耗可被減少。本發明實施例之實現係可藉由計算硬 體狀態並因此進入較低電力狀態而不需一作業系統(0S)或 10 一處理器告知。 第1圖係繪示一電腦系統之一範例之一方塊圖。電腦系 統100可包括一處理器、中央處理單元(CPU)等105，其可藉 匯流排25與一系統記憶體115耦接。電腦系統100可進一步 包括一顯示器單元125，例如一液晶顯示器（LCD)，電漿螢 15 幕，陰極射線管（CRT)，投影螢幕等。資訊包括顯示在顯示 器單元125上可為一圖形控制器，例如一晶片組（圖上未示） 所控制之之圖形，文字，影像等。電腦系統100可包括一文 數輸入裝置120，一游標控制裝置124以及一碟片記憶體 130。 20 碟片記憶體130可包括一機器可讀式媒體（圖上未 示），其上儲存有一組實施本文所述之一些實施例之指令 (例如，軟體應用程式）。指令亦可完全或至少部份地位於主 記憶體115及/或處理器105中。指令亦可自一網路介面裝置 135發射或接收來連接至一或更多網路。電腦系統100可由 9 1341969 一交流(AC)電源或利用一或更多電池之一直流(DC)電源供 電。另外，系統100可為一伺服器’並可包含多個記憶體115 區塊、多處理器105、第1圖中之任何方塊子集、或甚至可 包含額外構件。 5 僅管未示，匯流排25可包括一或更多定址匯流排、匯 流排控制信號、以及資料匯流排、及/或甚至在所有記憶體 存取請求之間仲裁的一記憶體控制器。處理器105可控制匯 流排25，因此輸入/輸出（I/O)裝置間之通訊可需求處理器 105涉入。 10 另外（未示），電腦系統1〇〇中可具有其他控制器，能夠 與處理器105輪流向記憶體115請求存取。此可允許一控制 器驅動定址匯流排，以及以最少處理器105介入地控制匯流 排25之信號。例如，處理器105可能忙著執行其他不需匯流 排25之任務、或處理器105可能間置於一低電力狀態。一控 15 制器可包含其自身處理器或微控制器或產生請求至記憶體 115之引擎。範例控制器包括一乙太網路控制器、一通用串 列匯流排(USB)控制器、一聲音換能器控制器、一圖形控制 器等。 為了解釋，本段敘述中提供一範例積體圖形控制器作 20 為一控制器範例，其能夠檢測令記憶體進入一自我復新狀 態之機會，藉由監視硬體中之狀態而不需來自一OS或一附 接處理器或處理器之明確指示。 另外，將說明令記憶體進入自我復新而不需由一處理 器告知相關處理器電力狀態之實施例。除了節省記憶體電 10 1341969 力，根據同樣的機構與方法亦可節省記憶體控制器之電 力。一熟於此技藝者將明瞭本說明書之敘蓮亦可應用於其 他控制器。 另外，隨著技術之演變，控制器可嵌於處理器或甚至 5 5己憶體中，即，功能可隨硬體而異，但實施例可不受此限， 且可應用於各種硬體組配中分散之功能。 第2圖係依據本發明之一實施例’繪示一電腦系統2〇〇 中一晶片組之一範例方塊圖。電腦系統2〇〇可包括一處理器 105與一晶片組21〇。晶片組210在本文中有時指更一般的描 10述符電路2丨〇。電腦系統200亦可包括一記憶體115〇 一實施 例中，晶片組210可為一積體圖形晶片組，例如美國加州聖 塔克萊拉市之英特爾公司的Intel 845G積體圖形晶片組。 此外，晶片組210可包括一積體圖形控制器212來提供 圖形/視訊支援。晶片組210亦可包括一圖形介面222，例如 15 —圖形加速埠(AGP)介面，用以支援外部圖形控制器（未示） 供進一步的圖形能力。一外部圖形控制器可包含記憶體。 晶片組210亦可包括一記憶體控制器213，其介接記憶 體115來滿足來自處理器1〇5之讀/寫請求。記憶體115可為， 譬如，動態隨機存取記憶體(DRAM)、同步動態隨機存取記 20 憶體（SDRAM)、雙倍資料率（DDR) SDRAM、DDR2 SDRAM 等。
晶片組210亦可包括一 I/O控制器214來與周邊裝置（未 示）介接。第2圖雖將處理器1〇5繪示成一與圖形控制器212 不同之模組，一或更多處理器105、圖形控制器212、及I/O 11 1341969 控制器214可實施以一模組或多個模組。如前所述，譬如， 記憶體控制器213之功能可積設於處理器105中。 圖形控制器212和記憶體115可接收來自一時脈產生器 205之參考時脈信號。圖形控制器212、記憶體控制器213、 5 及記憶體115，亦可包括使用延遲鎖定迴路（DLL)電路（未 示），譬如，來控制時脈等。 圖形控制器212可執行計算以從記憶體115獲得顯示器 資料，並以視訊輸出埠220輸出顯示器資料至顯示器單元 125。圖形控制器212亦可控制顯示器單元125之其他選擇性 10 運作狀態，包括，譬如復新率、背光亮度等。圖形控制器 212進行之動作會增加晶片組210與系統200之電力消耗。 一實施例中，一裝置可包含與一記憶體115耦接之一鏈 路，以及與鏈路耦接之電路210，電路係用以計算一記憶體 115之存取閒置時間量，判定記憶體存取閒置時間是否足以 15 改變成一自我復新狀態，以及根據記憶體115存取閒置時間 改變成一自我復新狀態而不需一處理器105明確通知相關 處理器電力狀態。 一些實施例中，記憶體115存取閒置時間係一估算區間 期間的一工作週期臨界值。在另一實施例中，記憶體存取 20 閒置時間係一特定電力狀態下之一最小持續期間。本實施 例可進一步包含一控制位元來選擇性地在同一閒置週期内 上升。有另一實施例為當記憶體115存取閒置時間少於一臨 界值時，電路213可進一步降至一較高電力狀態。 一些實施例中，存取閒置時間可在一滑動視窗中測 12 1341969 量。譬如，存取閒置時間不止可在一靜止的時間區間内判 定，亦可從任一查詢溯回至一特定時間量，其中此滑動視 窗會提供一更動態之方式來判定記憶體何時可進入自我復 新。有些實施例可利用一有限脈衝響應(FIR)濾波器來實施 5 一滑動視窗估算週期。另一範例實施例可使用一無限脈衝 響應（IIR)濾波器，譬如用來在動視窗内加權更新的資訊使 之高於較舊的資訊。 在另一實施例，一系統可包含供電至電力電路210之一 積體電池280、與一鏈路耦接之一記憶體115、及與鏈路耦 10 接之電路210，電路210用來計算一記憶體115存取閒置時間 量，判定記憶體115存取閒置時間是否充分以改變成一自我 復新狀態，以及根據記憶體存取閒置時間改變成一自我復 新狀態而不需一處理器105明確通知相關處理器電力狀態。 一些系統實施例中，記憶體115存取閒置時間係一估算 15 區間期間之一工作週期臨界值。一些系統實施例中，記憶 體115存取閒置時間係一特定電力狀態下侄一最小持續期 間。一些實施例中，電路210可進一步包含一控制位元來選 擇性地在同一閒置週期内上升。在又另一實施例中，電路 可進一步被組配來在記憶體115存取閒置時間少於一臨界 20 值時降至一較高電力狀態。 第3圖係繪示用來減少記憶體或一圖形控制器中之電 力消耗之一範例實施例的一狀態圖。這些狀態可在一記憶 體控制器中被切換，而不需藉由一OS明確地指示，同時依 據ACPI標準一附接處理器係在C0狀態下。一些實施例中， 13 1341969 電力可因ι/ο緩衝、時脈中繼、時脈分配器、DLL及/或鎖相 迴路(PLL)之關閉程度而被節省，同時處理器係在c〇狀態下 或不需處理器明確向控制器或記憶體指明其將不作動。 下列某些範例實施例中，硬體可受監示，而一記憶體 5實施例控制器可根據某種硬體運作狀態令記憶體進入一自 我復新狀態。譬如，當—處理器不存取一記憶體一段間置 週期之時間，或當一處理器在一特定週期内試圖存取一記 憶體，記憶體可移至/從自我復新節電狀態。另外，若在經 過一估算區間之閒置或主動時間已達到一特定臨界值，亦 10可觸發相同的狀態變化，故而節省記憶體以及記憶體中任 何控制器之電力。 同樣實施例亦可調整記憶體存取來創造記憶體進入自 我復新之機會。譬如，在一實施例中，支援一顯示器125之 3己憶體系統，可進行較長之顯示器復新存取以增進c〇期間 15自我復新之機會試窗。再者，管理進入自我復新之機會之 能力可在不同的記憶體存取之間被協調。 譬如’由於一處理器105可具有與正在復新之一顯示器 125不同的記憶體115存取需求，這些個別的存取需求可利 用一種方式來協調：允許進入自我復新之機會。因此，一 20 顯示器125可根據具有某種記憶體存取能力之一處理器1〇5 針對顯示器復新存取使用較長的叢發，例如某一記憶體存 取間置時間，或其他提供協調自我復新記憶體狀態之機會 的記憶體存取能力。 參考第3圖之範例實施例，包括不同記憶體控制器電力 14 1341969 狀態（MCx) —狀態圖顯示包含有狀態MC0/320、狀態 MC1/340、及狀態MC2/360。依據此實施例，MCO可定義為 一正常記憶體狀態，MCI可定義為一 DRPM狀態，而MC2 可定義為一自我復新狀態。因此第3圖繪示MC0/320、 5 MC1/DRPM340、及MC2/自我復新360中任兩狀態間之切 換’以及至自我復新或至一滿電力狀態之方向上的狀態間 切換。另外，當一附接處理器在ACPIC0狀態下時，這些狀 態全都為可操作的。 因此’假設一記憶體控制器正於MC0 320狀態下作 10業’其可藉由達到一 MCI升限312升至MC1/DRPM340狀態 或可藉由達到一MC2升限310升至一MC2/自我復新360狀 態。另外’若記憶體控制器係於MC1/DRPM340狀態下，其 可藉由達到一MC12升限314而升至MC2/自我復新360狀 態，如第3圖所繪。 15 第3圖亦繪示下降電力狀態之一範例。即，若一記憶體 控制器在一 MC2/自我復新360狀態下，其可降至一 MC1/DRPM340狀態或MC0 320狀態，所示下降類似第3圖 左側所示之上升《以此方式’當一記憶體控制器及/或記憶 體可轉變成或從自我復新並因而降低平均電力狀態時，一 2〇 附接處理器可允許之退出潛伏期可用來授命。 因此，在C0期間’此實施例可根據DRAM存取從DRAM 列電力管理（DRPM)升/降至/從自我復新，若DRPM狀態下 具有足夠的持續時間可馬上進入自我復新狀態或等下次機 會’若自我復新時間的持續時間不夠充足可在下次機會進 15 矛I RPM狀態，且可採用反覆的頻率步進直至一目標控制器 =用命中為止。有些實施例中可針對DRPM和自我復新確保 :最，續期間。另外，實施例可選擇性地停用DLL以節 、夕的電力。現將參考第3圖之狀態圖進一步詳細解釋範 例實施例。 止依據一實施例，閒置時間可累增一估算區間並根據這 ~置時間累增區間進行關於記憶體電力位準狀態之判 下列範例提及計算百分比’但實施例不僅限於此，事 實上可利用任何適用的臨界值。下列敘述使用虛擬碼表示 法’但主要說明揭示一種累增間置時間於一估算區間來使 用之方法。 本例中’一閒置_百分比可定義為（閒置時間總和)/(取 樣區間）* 1 〇 〇 %。閒置_百分比可用來判定實施例是否應升或 降至一新的MCx狀態。因此，限制可設為可規劃的持續時 15 間，例如MCx升限= l〇〇ms，而MCx降限= 100ms。這兩個限 制例說在任何MC狀態下，可設定成可規劃限制，使得當到 達或超過限制時，一控制器或附接的記憶體可被上升或下 降至一較低或較高的電力狀態。 本實施例可另外提供：閒置百分比可視一控制器或記 20 憶體以AC或DC電源操作來變化。譬如： AC電源下，範例限制可為： MC0升百分比=50% MC2降百分比=40% MC2升百分比=60% 16 1341969 而DC電源下，範例限制可為： MCI升百分比=20% 當閒置20%的時間時，在閒置時進入MCI狀態 MC2降百分比=20%
5 若在MC2狀態下，但此時閒置20%的時間，進入MCI 狀態 MC2升百分比=40% 若閒置40%的時間，在閒置時進入MC2狀態 因此，依據本實施例，若一控制器未閒置到一充分的 10 臨界值，譬如當閒置<8時脈週期時，其可留在MC0狀態。 但若其閒置到了臨界值，閒置時間可累加到一估算區間， 並可判斷在記憶體與所伴隨之記憶體控制器中移到節電 狀態。 譬如，MC2升百分比可等於第3圖中之MC2升限312， 15 且一旦達到40%之限制，控制器和記憶體可在閒置時進入 MC2/自我復新360狀態。參考第3圖便可明白範例虛擬碼中 之其他升/降百分比如何應用於第3圖之狀態圖。 依據另一實施例，閒置時間可簡單根據記憶體不被存 取的一持續期間來計算。此範例實施例可確保在切換到另 20 一狀態之前之一MC狀態下的最小時間，譬如，每次一控制 器進入一MCx狀態下時閒置時間可被計算。因此，此實施 例之虛擬碼可為： 當前一圖形閒置時間大於MCx__Time_Promote時升至 MCx+1 17 1341969 當前一圖形閒置時間持續期間少於MCx_Time_Demote 時降至MCx-1 因此，若： MC l_Time__Promote= 1 OOpsec 5 若最後一次花在閒置的時間>l〇〇Msec，進入MCI狀態； MC1—Time__Demote=40psec 若最後一次花在MC4狀態的時間<20psec，則進入 MC0 ； MC2_Time 一 Promote=200psec 1〇 若最後一次花在MC4的時間>200psec，則進入MC2 ; MC l_Time_Demote=200psec 若最後一次花在MC5的時間<200psec，則進入MCI ; 另外，一控制位元可用來選擇性地允許在同一間置週 期内上升。本實施例之一象徵性的狀態機非常類似於閒置 15 時間累積一估真區間之實施例，除了其係使用MCx_Time_y 臨界值而不是MCx_y_Limits。 第4圖係繪示用來減少一記憶體及/或一圖形控制器之 電力消耗的方法流程圖實施例400。參考第4圖，此用於令 一記憶體進入自我復新之方法實施例可包含計算記憶體存 20 取間置時間量，如方塊410所示；方塊420中，方法實施例 400可包括判定記憶體存取閒置時間是否足以改變成一自 我復新狀態，而在方塊430中，方法實施例400可包括根據 記憶體存取閒置時間改變成一自我復新狀態，而不需一處 理器明確通知相關處理器電力狀態。 18 1341969 有些方法實施例中，記憶體存取閒置時間可為一估算 區間期間的一工作週期臨界值。例如，當以一主動處理器 作業於電池電力下，一行動實施例可檢測20百分比之一閒 置時間然後可轉變成一 D R Ρ Μ狀態，而4 0百分比之一閒置時 5 間造成附接記憶體轉變至一自我復新狀態，如參考第3圖之 討論。 另外，有些方法實施例中，記憶體存取閒置時間可為 一特定電力狀態下之一最小持續期間。譬如，若在一控制 器狀態下達到一最小時間，譬如已在一DRPM狀態下一段持 10 續期間之一記憶體控制器可升至一自我復新狀態，而附接 記憶體可進入自我復新，或當記憶體控制器在否一臨界值 時可降至一正常記憶體狀態。有些實施例可包含設定一控 制位元來選擇性地在同一閒置週期内上升。 本發明可實現以其他特定形式而不脫離本發明之精神 15 或主要特徵。所述實施例考量所有層面，但僅為例說性而 非限制性的。因此，本發明之範圍係如後附申請專利範圍 所指，而非先前之敘述。所有符合本發明請求項之等效意 義、精神、與範圍的變化、修改、及替換屬於所附請求項 界定之範疇。 20 【圖式簡單說明】 第1圖係繪示一電腦系統之一範例之一方塊圖。 第2圖係繪示依據一實施例的一電腦系統中一晶片組 之一範例的一方塊圖。 第3圖係繪示用來減少記憶體或一圖形控制器之電力
J 19 1341969 消耗之一範例實施例的一狀態圖。 第4圖係繪示依據一實施例用來減少記憶體和圖形控 制器之電力消耗之一方法範例的一流程圖。
【主要元件符號說明】 100 電腦糸統 280 積體電池 105 處理器 310 MC2升限 115 記憶體 312 MCI升限 25 匯流排 314 MC12升限 120 文數輸入裝置 320 狀態MC0 124 游標控制裝置 330 MC2降限 125 顯示器單元 332 MCI降限 130 碟片記憶體 334 MC21降限 200 電腦系統 340 狀態MCI 205 時脈產生器 360 狀態MC2 210 晶片組 410 步驟 212 積體圖形控制器 420 步驟 213 記憶體控制器 430 步驟 214 I/O控制器 222 圖形介面 20

Claims (1)

1341969
申請專利_修正本
5 第95147458號申請案 99.06.09. 、申請專利範圍： 一種用以使記㈣進人自我復新之方法，其包含下列步 計算一記憶體存取閒置時間之大小； 判定記憶體存取間置時間是否超過一交流臨界值 及一直流臨界值之其中之―，以改變成—自我復新狀 態，其中駭《隸是對應於提供錢㈣操作時，
及該直流臨界值是龍於提供直流魏操作時；以及 10 根據記憶體存取間置時間改變成一自我復新狀 態’而無需來自-處理器關於處理器電力狀態之明確通 知。 2. 如申請專利範圍第旧之方法，其中該記憶體存取間置 時間係一特定電力狀態下的一最小持續期間。 15 3. 如申請專利範圍第丨項之方法，其更包含若該記憶體存 取閒置時間少於一臨界值時降級至—較高電力狀態。 4. 如申請專利範圍第〗項之方法，其中該記憶體存取間置 時間係在一估算區間期間内的一工作週期臨界值。 20 5. 如申請專利範圍第1項之方法，其中該記憶體存取閒置 時間係使用一有限脈衝響應（FIR)濾波器來評估一滑動 視窗估算週期。 6. 如申請專利範圍第1項之方法，其中該記憶體存取間置 時間係使用一無限脈衝響應（IIR)濾波器來評估一滑動 視窗估算週期。 λ —種可進入自我復新之記憶體裝置，該記憶體裝置包 21 與5己憶體相接之一鏈路；以及 與該鏈路耦接之電路，該電路係用於： δ十算在該鏈路上之一記憶體存取閒置時間之 大小； 判定記憶體存取閒置時間是否超過一交流臨 界值及一直流臨界值之其中之一以改變成一自我 復新狀態，其中該交流臨界值是對應於提供交流電 源操作時，及該直流臨界值是對應於提供直流電源 操作時；以及 根據記憶體存取間置時間改變成一自我復新 狀態’而不需來自一處理器關於處理器電力狀態之 明確通知。 如申w專利範圍第7項之記憶體裝置，其中該記憶體存 取間置時間係在一特定電力狀態下之一最小持續期間。 9.如申請專利範圍第7項之記憶體裝置，該電路進一步於 若邊記憶體存取閒置時間少於一臨界值時降級至一較 高電力狀態。 10·如申請專利範圍第7項之記憶體裝置，其中該記憶體存 取閒置時間係在一估算區間期間内之一工作週期臨界 值。 U.如申請專利範圍第7項之記憶體裝置，其中該記憶體存 取閒置時間係使用一有限脈衝響應（FIR)濾波器來評估 一滑動視窗估算週期。
‘日絛.丨丨印石I 12·如申請專利範圍第7項之記憶體裝置，其中該記憶體存 取閒置時間係使用一無限脈衝響應（IIR)濾波器來評估 一滑動視窗估算週期。 13· 一種電腦運算系統，其包含： 用來供電給電力電路之一積體電池電源； 與一鏈路耦接之一記憶體；以及 該電力電路係與該鏈路耦接，該電路係用來： 計算該鏈路上之一記憶體存取閒置時間之大 小； 判疋έ己憶體存取閒置時間是否超過一交流臨 界值及一直流臨界值之其中之一以改變成一自我 復新狀態’其中該交流臨界值是對應於提供交流電 源操作時，及該直流臨界值是對應於提供直流電源 操作時；以及 根據記憶體存取閒置時間改變成一自我復新 狀態，而不需來自一處理器關於處理器電力狀態之 明確通知。 4·如申凊專利範圍第丨3項之系統，其中該記憶體存取閒置 時間係一特定電力狀態下之一最小持續期間。 如申凊專利範圍第13項之系統，其中該電路更進一步用 來降級至一較高電力狀態。 16.如申請專利範圍第13項之系統，其中該記憶體存取間置 時間係一估算區間期間内之一工作週期臨界值。 .如申凊專利範圍第13項之系統，其中該記憶體存取閒置 1 ^ 1341969 時間係使用一有限脈衝響應（FIR)濾波器來評估一滑動 視窗估算週期。 18.如申請專利範圍第13項之系統，其中該記憶體存取閒置 時間係使用一無限脈衝響應（I1R)濾波器來評估一滑動 5 視窗估算週期。
24
TW095147458A 2005-12-29 2006-12-18 Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system TWI341969B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/323,344 US7613941B2 (en) 2005-12-29 2005-12-29 Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state

Publications (2)

Publication Number Publication Date
TW200732891A TW200732891A (en) 2007-09-01
TWI341969B true TWI341969B (en) 2011-05-11

Family

ID=38015413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095147458A TWI341969B (en) 2005-12-29 2006-12-18 Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system

Country Status (8)

Country Link
US (1) US7613941B2 (zh)
JP (1) JP4922306B2 (zh)
KR (1) KR100993995B1 (zh)
CN (1) CN101346709B (zh)
DE (1) DE112006002905B4 (zh)
GB (1) GB2447155B (zh)
TW (1) TWI341969B (zh)
WO (1) WO2007078894A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473090B (zh) * 2011-08-08 2015-02-11 Winbond Electronics Corp 動態記憶體的重刷新電路及方法
TWI493850B (zh) * 2012-10-08 2015-07-21 Univ Nat Cheng Kung 具相關性系統識別功能之監測方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8181051B2 (en) * 2006-02-09 2012-05-15 Freescale Semiconductor, Inc. Electronic apparatus and method of conserving energy
US8314806B2 (en) * 2006-04-13 2012-11-20 Intel Corporation Low power display mode
US8704833B2 (en) * 2007-06-06 2014-04-22 Apple Inc. Method and apparatus for displaying a video signal on a computer system
US8284179B2 (en) * 2008-02-21 2012-10-09 Himax Technologies Limited Timing controller for reducing power consumption and display device having the same
US8266393B2 (en) * 2008-06-04 2012-09-11 Microsoft Corporation Coordination among multiple memory controllers
TWI395096B (zh) * 2009-05-12 2013-05-01 Via Tech Inc 電源管理方法及其相關晶片組及電腦系統
JP5390967B2 (ja) * 2009-07-07 2014-01-15 キヤノン株式会社 プロセッサシステム及びその制御方法
US8352759B2 (en) * 2010-01-11 2013-01-08 Qualcomm Incorporated System and method of monitoring a central processing unit in real time
US8656198B2 (en) * 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
JP2011238124A (ja) * 2010-05-12 2011-11-24 Fujitsu Toshiba Mobile Communications Ltd 携帯型電子機器
US9026829B2 (en) * 2010-09-25 2015-05-05 Intel Corporation Package level power state optimization
CN102956260B (zh) * 2011-08-19 2015-12-16 华邦电子股份有限公司 动态存储器的重刷新电路及方法
US8539146B2 (en) 2011-11-28 2013-09-17 International Business Machines Corporation Apparatus for scheduling memory refresh operations including power states
CN104076900B (zh) * 2013-03-28 2019-09-27 超威半导体(上海)有限公司 Dram控制方法和系统以及计算机节电控制方法和系统
JP5715670B2 (ja) * 2013-10-10 2015-05-13 キヤノン株式会社 通信装置
US20160239442A1 (en) * 2015-02-13 2016-08-18 Qualcomm Incorporated Scheduling volatile memory maintenance events in a multi-processor system
US10296067B2 (en) * 2016-04-08 2019-05-21 Qualcomm Incorporated Enhanced dynamic clock and voltage scaling (DCVS) scheme
KR102480017B1 (ko) * 2017-08-11 2022-12-21 삼성전자 주식회사 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법
US10955901B2 (en) 2017-09-29 2021-03-23 Advanced Micro Devices, Inc. Saving power in the command processor using queue based watermarks
US10503670B2 (en) * 2017-12-21 2019-12-10 Advanced Micro Devices, Inc. Dynamic per-bank and all-bank refresh
US10671148B2 (en) 2017-12-21 2020-06-02 Advanced Micro Devices, Inc. Multi-node system low power management
US11054887B2 (en) 2017-12-28 2021-07-06 Advanced Micro Devices, Inc. System-wide low power management
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US11636040B2 (en) * 2019-05-24 2023-04-25 Texas Instruments Incorporated Methods and apparatus for inflight data forwarding and invalidation of pending writes in store queue
US11100698B2 (en) 2019-06-28 2021-08-24 Ati Technologies Ulc Real-time GPU rendering with performance guaranteed power management
US11175856B2 (en) 2019-11-08 2021-11-16 Micron Technology, Inc. Background operation selection based on host idle time
CN112925592A (zh) 2019-12-05 2021-06-08 超威半导体公司 渲染主页面的内核软件驱动的颜色重新映射
US11914905B1 (en) * 2021-07-15 2024-02-27 Xilinx, Inc. Memory self-refresh re-entry state

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US693641A (en) * 1901-07-26 1902-02-18 Harry B Cramer Staging bracket or support.
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
WO1995031782A1 (en) * 1994-05-12 1995-11-23 Ast Research, Inc. Cpu activity monitoring through cache watching
US5455801A (en) * 1994-07-15 1995-10-03 Micron Semiconductor, Inc. Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
US6334167B1 (en) * 1998-08-31 2001-12-25 International Business Machines Corporation System and method for memory self-timed refresh for reduced power consumption
US6693641B1 (en) * 2000-05-25 2004-02-17 Intel Corporation Calculating display mode values
JP4765222B2 (ja) * 2001-08-09 2011-09-07 日本電気株式会社 Ｄｒａｍ装置
US6816977B2 (en) * 2001-12-03 2004-11-09 Hewlett-Packard Development Company, L.P. Power reduction in computing devices using micro-sleep intervals
US7149909B2 (en) * 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
US6971034B2 (en) * 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
KR20050120344A (ko) * 2004-06-18 2005-12-22 엘지전자 주식회사 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473090B (zh) * 2011-08-08 2015-02-11 Winbond Electronics Corp 動態記憶體的重刷新電路及方法
TWI493850B (zh) * 2012-10-08 2015-07-21 Univ Nat Cheng Kung 具相關性系統識別功能之監測方法

Also Published As

Publication number Publication date
WO2007078894A1 (en) 2007-07-12
US7613941B2 (en) 2009-11-03
DE112006002905T5 (de) 2008-11-06
TW200732891A (en) 2007-09-01
GB2447155B (en) 2011-07-20
US20070157046A1 (en) 2007-07-05
CN101346709A (zh) 2009-01-14
DE112006002905B4 (de) 2015-10-01
KR100993995B1 (ko) 2010-11-11
JP2009515263A (ja) 2009-04-09
KR20080072957A (ko) 2008-08-07
GB2447155A (en) 2008-09-03
GB0807329D0 (en) 2008-05-28
JP4922306B2 (ja) 2012-04-25
CN101346709B (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
TWI341969B (en) Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system
US6820209B1 (en) Power managed graphics controller
JP5697278B2 (ja) プロセッサスリープ及びウェイクイベントに対するシステムのハードウェア自動性能状態移行
US6971034B2 (en) Power/performance optimized memory controller considering processor power states
US7237131B2 (en) Transaction-based power management in a computer system
US6631474B1 (en) System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
TWI472914B (zh) 具有可移除式非揮發性半導體記憶體模組之硬碟驅動器、硬碟總成、膝上型電腦和用於非揮發性半導體記憶體模組移除檢測之硬碟控制器積體電路
KR101773175B1 (ko) 유휴 디스플레이 상황에서의 메모리 절전
CN102646446B (zh) 硬件动态高速缓存电源管理
US7529955B2 (en) Dynamic bus parking
US8677162B2 (en) Reliability-aware disk power management
US11922172B2 (en) Configurable reduced memory startup
Deng et al. Active low-power modes for main memory with memscale
KR20220091358A (ko) 접속된 대기 상태에 있는 메모리 디바이스의 전력 제어

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees