KR100993995B1 - Ｃｏ 중의 셀프 리프레시를 위한 메커니즘 - Google Patents

Ｃｏ 중의 셀프 리프레시를 위한 메커니즘 Download PDF

Info

Publication number
KR100993995B1
KR100993995B1 KR1020087015812A KR20087015812A KR100993995B1 KR 100993995 B1 KR100993995 B1 KR 100993995B1 KR 1020087015812 A KR1020087015812 A KR 1020087015812A KR 20087015812 A KR20087015812 A KR 20087015812A KR 100993995 B1 KR100993995 B1 KR 100993995B1
Authority
KR
South Korea
Prior art keywords
memory
idle time
memory access
state
threshold
Prior art date
Application number
KR1020087015812A
Other languages
English (en)
Other versions
KR20080072957A (ko
Inventor
에릭 씨. 삼손
로버트 리젠맨
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20080072957A publication Critical patent/KR20080072957A/ko
Application granted granted Critical
Publication of KR100993995B1 publication Critical patent/KR100993995B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

일 실시예는 메모리에 연결되는 링크 및 상기 링크와 연결되는 회로를 포함하고, 상기 회로는 상기 링크 상에서 메모리 액세스 유휴 시간량을 계산하고, 메모리 액세스 유휴 시간이 셀프 리프레시 상태로 전환하기에 충분한지를 판정하고, 프로세서 전력 상태에 관한 프로세서로부터의 명시적인 통지 없이 메모리 액세스 유휴 시간에 기초하여 셀프 리프레시 상태로 전환하는 장치일 수 있다. 다른 실시예는 메모리가 셀프 리프레시에 들어가는 방법으로서, 메모리 액세스 유휴 시간량을 계산하는 단계, 메모리 액세스 유휴 시간이 셀프 리프레시 상태로 전환하기에 충분한지를 판정하는 단계 및 프로세서 전력 상태에 관한 프로세서로부터의 명시적인 통지 없이 메모리 액세스 유휴 시간에 기초하여 셀프 리프레시 상태로 전환하는 단계를 포함하는 방법일 수 있다. 시스템, 방법, 머신 판독 가능 매체 및 장치의 다양한 다른 실시예들은 이들 실시예와 유사한 기능을 제공할 수 있다.
셀프 리프레시, 메모리, 메모리 액세스 유휴 시간, 메모리 컨트롤러, 프로세서

Description

ＣＯ 중의 셀프 리프레시를 위한 메커니즘{MECHANISM FOR SELF REFRESH DURING C0}
2004년 9월 2일자로 발표된 "ACPI"(Advanced Configuration and Power Interface) 표준 개정안 3.0은 유연한 전력 관리를 가능케 하는, 하드웨어 컴포넌트들의 운영 체제 제어용 인터페이스를 제공한다. ACPI는 사용되지 않는 장치들을 보다 낮은 전력 상태로 전환 시킴으로써 에너지를 절약하는 방법을 제공하며, 필요에 따라 전체 시스템까지도 저전력 슬리핑 상태로 설정할 수 있다. ACPI 표준에 따르는 컴퓨터 시스템은 표시 스크린 또는 하드 드라이브와 같이 덜 활성적인 컴포넌트들에 대한 전력을 줄이거나, 이용 가능 장치들을 턴 온 또는 턴 오프할 수도 있다. 따라서, ACPI 표준은 ACPI 호환 운영 체제가 ACPI 호환 하드웨어 플랫폼을 제어하고 그와 통신하는 것을 가능하게 하는 인터페이스 메커니즘을 정의한다.
ACPI 표준에 따르면, 프로세서 전력 상태(Cx 상태)는 프로세서 전력 소비 및 열 관리 상태이고, 글로벌 작업 상태(G0) 내에 더 정의될 수 있다. Cx 상태들은 C0, C1, C2, C3 내지 Cn을 포함한다. 또한, Cx 상태들은 이하의 본문에서 간략하게 정의되는 바와 같은 특정 입장(entry) 및 퇴장(exit) 시맨틱을 소유한다.
ACPI 표준에 따르면, 프로세서는 C0 프로세서 전력 상태에 있는 동안 명령들을 실행할 수 있다. C1 전력 상태에서, 하드웨어 대기 시간은 운영 소프트웨어가 하드웨어를 사용할지를 결정할 때 상태의 대기 시간 양상을 고려하지 않을 만큼 충분히 낮다. 표준에서 정의되는 바와 같이, 이 상태는 프로세서를 비 실행 전력 상태로 설정하는 것을 제외하고는 어떠한 다른 소프트웨어 가시적 효과도 갖지 않는다.
C2 전력 상태는 C1 상태보다 향상된 전력 절감을 제공한다. 이 상태의 최악의 하드웨어 대기 시간은 ACPI 시스템 펌웨어에 의해 제공되며, 운영 소프트웨어는 이 정보를 이용하여 C2 상태 대신에 언제 C1 상태를 사용해야 하는지를 결정할 수 있다. 또한, 표준에 정의되는 바와 같이, C2 상태는 프로세서를 비 실행 전력 상태로 설정하는 것을 제외하고는 어떠한 다른 소프트웨어 가시적 효과도 갖지 않는다.
C3 전력 상태는 C1 및 C2 상태들보다 향상된 전력 절감을 제공한다. 이 상태의 최악의 하드웨어 대기 시간은 ACPI 시스템 펌웨어에 의해 제공되며, 운영 소프트웨어는 이 정보를 이용하여 상태들을 결정할 수 있다. C3 상태에 있을 때, 프로세서의 캐시들은 상태를 유지하지만, 임의의 스누프(snoop)들을 무시하며, 운영 소프트웨어는 캐시들이 일관성(coherency)을 유지하는 것을 보장하는 것을 담당한다. 각각의 Cx 상태의 더 상세한 정의에 대해서는 ACPI 표준의 8.1 장의 프로세서 전력 상태(Processor Power States)를 참조한다.
동적 랜덤 액세스 메모리(DRAM)는 정보를 저장하는 대표적인 메모리이다. DRAM은 메모리 셀 어레이/매트릭스로 구성되는데, 각각의 메모리 셀은 복수의 감지 증폭기, 비트 라인 및 워드 라인 중 하나에 연결될 수 있다. 메모리 셀 매트릭스 는 다수의 뱅크로 더 세분될 수 있다.
DRAM 메모리 셀은 단일 트랜지스터 및 커패시터로 구성된다. DRAM 메모리 셀에 저장된 전하는 누설 전류로 인해 소실되며, 전하가 주기적으로 리프레시되지 않으면 정보는 결국 손실된다. 전하가 주기적으로 리프레시되어야 하므로, 이러한 메모리를 동적이라고 한다. 예시적인 리프레시 동작은 메모리 컨트롤러가 셀 어레이로부터 데이터를 판독하고 셀 어레이에 데이터를 재기입하여, 메모리 셀 내의 커패시터를 이전 전하로 리프레시하는 동작을 포함한다. 동기 DRAM(SDRAM)은 현재 셀프 리프레시를 지원한다. 셀프 리프레시는 메모리 컨트롤러가 아니라 메모리에 의해 실행되는 리프레시 동작이다. 셀프 리프레시 동안, 메모리는 내부 발진기를 이용하여 리프레시 사이클들을 생성함으로써 메모리 셀들 내에 저장된 데이터를 유지할 수 있다.
셀프 리프레시 중의 메모리는 보다 적은 전력을 소비하지만, 정상 동작을 재개하기위한 관련 퇴장 대기 시간이 존재한다. 성능은 메모리 액세스 시간에 달려있기 때문에 프로세서가 메모리를 필요로 할 때 메모리 컨트롤러가 메모리를 웨이크 업 시키고 준비시키는데 얼마나 많은 시간을 쓰는지를 알아야 성능이 향상될 수 있다.
통상적인 전력 절감 방법은 RMPM(Rapid Memory Power Management)이다. RMPM은 프로세서 이용을 검사함으로써 플랫폼 전력을 절감하는 메모리 컨트롤러의 특징이다. 메모리 컨트롤러에 연결된 프로세서가 C2-C4의 ACPI 상태에 있는 경우, 프로세서는 메모리에 액세스하지 않음으로써 메모리가 셀프 리프레시에 들어가는 것을 가능하게 할 수 있다. 메모리 컨트롤러는 또한 전력을 절감하기 위하여 메모리의 판독/기입에 관련된 로직을 턴오프할 수 있다. 이 상태 동안의 제어기 상에서의 클럭 게이팅 및 DLL(Delay-Locked Loop) 셧다운 단계로 인해 전력이 절감될 수 있다.
DRPM(DRAM Row Power Management)은 전력 수요를 줄이는 다른 하나의 방법이다. DRPM에서, 메모리 행은 그 메모리 행에서의 유휴 조건들에 기초하여 정상 동작 동안 파워 다운될 수 있다. 파워 다운시에 행에 대한 페이지들이 모두 닫힌 경우, 장치는 활성 파워 다운 상태에 들어갈 수 있다. 파워 다운 시에 페이지들이 열려 있는 경우, 장치는 사전 충전 파워 다운 상태에 들어갈 수 있다.
통상적으로, 메모리는 프로세서가 ACPI 상태 C1, C2 및 C3에서와 같이 비활성 상태가 되려고 한다는 것이 프로세서에 의해 명시적으로 통지될 때에만 셀프 리프레시에 들어간다. C0 중에, 프로세서는 비활성 상태가 될 것이라는 것을 명시적으로 밝히지 않는다. 연결된 컴포넌트들이 완전한 활성 상태가 아니라는 것이 명시적으로 통지되지 않을 때 셀프 리프레시에 들어가는 방법 및 장치가 필요하다.
본 발명의 실시예들은 도면들을 참조하여 명세서를 읽음으로써 가장 잘 이해될 수 있다.
도 1은 컴퓨터 시스템의 일례를 도시하는 블록도.
도 2는 일 실시예에 따른 컴퓨터 시스템 내의 칩셋의 일례를 도시하는 블록도.
도 3은 메모리 또는 그래픽 컨트롤러의 전력 소비를 줄이기 위한 일 실시예를 도시하는 상태도.
도 4는 일 실시예에 따른, 메모리 및 그래픽 컨트롤러의 전력 소비를 줄이는 데 사용되는 프로세스의 일례를 도시하는 흐름도.
아래의 설명에서는, 다양한 특정 상세 사항이 설명된다. 그러나, 본 발명의 실시예들은 이러한 특정 상세 사항 없이도 실시될 수 있음을 이해할 것이다. 다른 사례들에서, 공지된 회로, 구조 및 기술은 본 설명의 이해를 모호하게 하지 않기 위해 상세히 나타내지 않았다.
명세서에서 "하나의 실시예" 또는 "일 실시예"에 대한 참조는 그 실시예와 관련하여 설명되는 특정 특징, 구조 또는 특성이 본 발명의 적어도 한 태양에 포함된다는 것을 의미한다. 명세서의 다양한 곳에 기재된 "일 실시예에서"라는 문구들 모두가 동일 실시예를 지칭하는 것은 아니다.
컴퓨터 시스템의 전력 소비를 제어하기 위한 다양한 방법 및 시스템이 개시된다. 일 실시예에서, 컴퓨터 시스템의 프로세서가 정규 전력 모드에 있을 때, 프로세서에 연결된 메모리의 하나 이상의 컴포넌트에 대해, 그리고 컨트롤러들을 메모리에 대한 요청을 행하는 것과 연관시키는 다른 시스템 컴포넌트들에 대해 전력 소비가 삭감될 수 있다. 실시예들은 하드웨어 상태들을 계산함으로써 이를 달성할 수 있으며, 따라서 운영 체제(0S) 또는 프로세서에 의해 명시적으로 통지되지 않고도 보다 낮은 전력 상태에 들어갈 수 있다.
도 1은 컴퓨터 시스템의 일례를 나타내는 블록도이다. 컴퓨터 시스템(100)은 시스템 메모리(115)가 버스(25)를 통해 연결될 수 있는 프로세서인 중앙 처리 장치(CPU; 105) 등을 포함할 수 있다. 컴퓨터 시스템(100)은 LCD, 플라즈마 스크린, CRT, 프로젝션 스크린 등과 같은 표시 장치(125)를 더 포함할 수 있다. 표시 장치(125) 상에 표시되는 그래픽, 텍스트, 이미지 등을 포함하는 정보는 칩셋(도시되지 않음)과 같은 그래픽 컨트롤러에 의해 제어될 수 있다. 컴퓨터 시스템은 영숫자 입력 장치(120), 커서 제어 장치(124) 및 디스크 메모리(130)를 포함할 수 있다.
디스크 메모리(130)는 여기에 설명되는 실시예들의 일부를 구현하는 명령들의 세트(예를 들어, 소프트웨어 애플리케이션)가 저장되는 머신 판독 가능 매체(도시되지 않음)를 포함할 수 있다. 명령들은 또한 완전히 또는 적어도 부분적으로 메인 메모리(115) 및/또는 프로세서(105) 내에 위치할 수 있다. 명령들은 또한 하나 이상의 네트워크에 접속하기 위한 네트워크 인터페이스 장치(135)로부터 송수신될 수 있다. 컴퓨터 시스템(100)은 교류(AC) 전원에 의해 또는 하나 이상의 배터리를 이용하는 직류(DC) 전원에 의해 전력을 공급받을 수 있다. 또한, 컴퓨터 시스템(100)은 서버일 수 있고, 복수의 메모리(115) 블록, 복수의 프로세서(105), 도 1의 블록들의 임의의 부분 집합을 포함하거나, 추가 컴포넌트들을 포함할 수도 있다.
도시되지 않았지만, 버스(25)는 어드레스 버스, 버스 제어 신호 및 데이터 버스 및/또는 모든 메모리 액세스 요청을 조정하는 메모리 컨트롤러 중 하나 이상을 포함할 수 있다. 프로세서(105)는 버스(25)를 제어할 수 있으며, 따라서 입출력(I/O) 장치들 간의 통신은 프로세서(105)의 관여를 필요로 할 수 있다.
추가적으로, 컴퓨터 시스템(100) 내에는 메모리(115)에 대한 액세스 요청시 프로세서(105)와 교대할 수 있는 다른 컨트롤러들이 존재할 수 있다(도시되지 않음). 이로써 프로세서(105)의 최소한의 개입만으로 컨트롤러가 어드레스 버스 및 버스(25)의 제어 신호들을 구동하는 것이 가능하게 된다. 일례로, 프로세서(105)는 버스(25)를 필요로 하지 않는 다른 태스크들을 수행하기에 바쁠 수 있거나, 저전력 상태에서 유휴 상태일 수 있다. 컨트롤러는 메모리(115)에 대한 요청을 생성하는 자신의 프로세서 또는 마이크로컨트롤러 또는 엔진을 포함할 수 있다. 컨트롤러의 예는 이더넷 컨트롤러, USB 컨트롤러, 사운드 트랜스듀서 컨트롤러, 그래픽 컨트롤러 등을 포함한다.
설명의 목적으로, 본 설명은 OS 또는 부착된 프로세서 또는 프로세서들로부터의 명시적인 명령이 없는 상태에서 하드웨어 내의 상태들을 모니터링함으로써 메모리를 셀프 리프레시 상태로 설정하기 위한 기회들을 검출할 수 있는 컨트롤러의 일례로서 예시적인 통합 그래픽 컨트롤러를 제공한다.
또한, 프로세서의 전력 상태에 관하여 프로세서에 의해 명시적으로 통지받지 않고 메모리를 셀프 리프레시 상태로 설정하는 예들이 설명될 것이다. 메모리에서의 전력 절감 외에도, 메모리 컨트롤러는 동일 메커니즘들 및 방법들에 기초하여 전력을 절감할 수 있다. 당업자는 본 설명이 다른 컨트롤러들에도 적용될 수 있음을 인식할 것이다.
또한, 기술들이 변함에 따라, 컨트롤러는 프로세서 내에 또는 심지어 메모리 내에 내장될 수 있는데, 즉 하드웨어 내에서 기능이 이동할 수 있는데, 실시예들은 그에 한정되지 않을 수 있으며, 다양한 하드웨어 구성에 분산된 기능에 적용될 수도 있다.
도 2는 일 실시예에 따른 컴퓨터 시스템(200) 내의 칩셋의 일례를 나타내는 블록도이다. 컴퓨터 시스템(200)은 프로세서(105) 및 칩셋(210)을 포함할 수 있다. 여기서 칩셋(210)은 때때로 보다 일반적인 설명자 회로(descriptor circuitry; 210)로 지칭된다. 컴퓨터 시스템(200)은 또한 메모리(115)를 포함할 수 있다. 일 실시예에서, 칩셋(210)은 캘리포니아 산타 클라라의 인텔사에서 나온 인텔 845G 통합 그래픽 칩셋과 같은 통합 그래픽 칩셋일 수 있다.
또한, 칩셋(210)은 그래픽/비디오 지원을 제공하는 통합 그래픽 컨트롤러(212)를 포함할 수 있다. 칩셋(210)은 또한 향상된 그래픽 성능을 위해 외부 그래픽 컨트롤러들(도시되지 않음)을 지원하는 가속 그래픽 포트(AGP) 인터페이스와 같은 그래픽 인터페이스(222)를 포함할 수 있다. 외부 그래픽 컨트롤러는 메모리를 포함할 수 있다.
칩셋(210)은 또한 프로세서(104)로부터의 판독/기입 요청을 충족시키기 위해 메모리(115)와 인터페이스하는 메모리 컨트롤러(213)를 포함할 수 있다. 메모리(115)는 예를 들어 DRAM, SDRAM, 더블 데이터 레이트(DDR) SDRAM, DDR2 SDRAM 등일 수 있다.
칩셋(210)은 또한 주변 장치들(도시되지 않음)과 인터페이스하는 I/O 컨트롤러(214)를 포함할 수 있다. 도 2는 프로세서(105)를 그래픽 컨트롤러(212)와 별개의 모듈로서 도시하고 있지만, 프로세서(105), 그래픽 컨트롤러(212) 및 I/O 컨트롤러(214) 중 하나 이상은 하나의 모듈 내에 또는 다수의 모듈 내에 구현될 수 있다. 예를 들어, 전술한 바와 같이, 메모리 컨트롤러(213)의 기능들은 프로세서(105) 내에 통합될 수 있다.
그래픽 컨트롤러(212) 및 메모리(115)는 클럭 생성기(205)로부터 기준 클럭 신호들을 수신할 수 있다. 그래픽 컨트롤러(212), 메모리 컨트롤러(213) 및 메모리(115)는 또한 예를 들어 타이밍 등을 제어하는 데 사용되는 DLL 회로(들)(도시되지 않음)를 포함할 수 있다.
그래픽 컨트롤러(212)는 메모리(115)로부터 표시 데이터를 취득하고 표시 데이터를 비디오 출력 포트(220)를 이용하여 표시 장치(125)로 출력하기 위한 계산들을 수행할 수 있다. 그래픽 컨트롤러(212)는 또한, 예를 들어 리프레시 레이트, 백라이트 명도 등을 포함하는 표시 장치(125)의 다른 동작 거동들을 제어할 수 있다. 그래픽 컨트롤러(212)에 의해 수행되는 활동들은 칩셋(210) 및 시스템(200)에 의해 소비되는 전력의 원인이 될 수 있다.
일 실시예에서, 장치는 메모리(115)와 연결되는 링크 및 링크와 연결되는 회로(210)를 포함할 수 있고, 회로는 메모리(115) 액세스 유휴 시간량을 계산하고, 메모리 액세스 유휴 시간이 셀프 리프레시 상태로 전환하기에 충분한지를 판단하고, 프로세서 전력 상태에 관한 프로세서(115)로부터의 명시적인 통지 없이 메모리(115) 액세스 유휴 시간에 기초하여 셀프 리프레시 상태로 전환할 수 있다.
소정 실시예들에서, 메모리(115) 액세스 유휴 시간은 평가 간격 동안의 듀티 사이클 임계치이다. 다른 실시예에서, 메모리 액세스 유휴 시간은 특정 전력 상태에서의 최소 지속 기간이다. 본 실시예는 동일 유휴 기간 내에서 선택적으로 승격하기(promote) 위하여 제어 비트를 더 포함할 수 있다. 또 다른 실시예에서, 회로(210)는 또한 메모리(115) 액세스 유휴 시간이 임계치보다 작은 경우에 보다 높은 전력 상태로 강등(demote)할 수 있다.
소정의 실시예들에서, 액세스 유휴 시간은 슬라이딩 윈도우 내에서 측정될 수 있다. 예를 들어, 액세스 유휴 시간은 정적 시간 간격 동안만이 아니라 임의의 조회로부터 소정의 시간량 동안 역으로 결정될 수 있는데, 여기서 슬라이딩 윈도우는 메모리가 언제 셀프 리프레시에 들어갈 수 있는지를 판정하는 보다 동적인 방법을 제공할 것이다. 소정의 실시예들은 유한 임펄스 응답(FIR) 필터를 이용하여 슬라이딩 윈도우 평가 기간을 구현할 수 있다. 다른 실시예는 예를 들어 무한 임펄스 응답(IIR) 필터를 이용하여, 슬라이딩 윈도우에서 오래된 정보에 비해 최근의 정보에 가중치를 줄 수 있다.
다른 실시예에서, 시스템은 회로(210)에 전원을 공급하는 통합 배터리(280) 전원, 링크와 연결되는 메모리(115) 및 링크와 연결되는 회로(210)를 포함할 수 있으며, 회로(210)는 메모리(115) 액세스 유휴 시간량을 계산하고, 메모리(115) 액세스 유휴 시간이 셀프 리프레시 상태로 전환하기에 충분한지를 판단하고, 프로세서 전력 상태에 관한 프로세서(115)로부터의 명시적인 통지 없이 메모리 액세스 유휴 시간에 기초하여 셀프 리프레시 상태로 전환할 수 있다.
소정의 시스템 실시예들에서, 메모리(115) 액세스 유휴 시간은 평가 간격 동안의 듀티 사이클 임계치이다. 소정의 시스템 실시예들에서, 메모리(115) 액세스 유휴 시간은 특정 전력 상태에서의 최소 지속기간이다. 소정의 실시예들에서, 회로(210)는 동일 유휴 기간 내에 선택적으로 승격하기 위하여 제어 비트를 더 포함할 수 있다. 또 다른 실시예에서, 회로는 메모리(115) 액세스 유휴 시간이 임계치보다 작은 경우에 보다 높은 전력 상태로 강등하도록 더 구성될 수 있다.
도 3은 메모리 또는 그래픽 컨트롤러의 전력 소비를 줄이기 위한 일 실시예를 나타내는 상태도이다. 이 상태들은 OS에 의해 명시적으로 지시되지 않고서, 또한 부착된 프로세서가 ACPI 표준에 따른 C0 상태에 있는 동안에 메모리 컨트롤러에서 전환될 수 있다. 소정의 실시예들에서는, 프로세서가 C0 상태에 있는 동안이라도, 또는 프로세서가 자신이 비활성 상태가 될 것이라는 것을 컨트롤러들 또는 메모리에 명시적으로 통지하지 않고도 I/O 버퍼들, 클럭 트렁크들, 클럭 분할기들, DLL들 및/또는 위상 동기 루프(PLL)들의 셧다운 정도로 인해 전력이 절감될 수 있다.
아래의 소정의 실시예들에서, 하드웨어가 모니터링될 수 있고, 일 실시예의 메모리 컨트롤러는 소정의 하드웨어 거동에 기초하여 메모리를 셀프 리프레시 상태로 설정할 수 있다. 예를 들어, 프로세서가 소정의 유휴 기간 동안 메모리에 액세스하지 않는 경우 또는 프로세서가 소정 기간 내에 메모리에 액세스하려고 하는 경우, 메모리는 셀프 리프레시 절전 상태로 또는 셀프 리프레시 절전 상태로부터 전이할 수 있다. 또한, 평가 간격 동안의 유휴 또는 활성 시간과 관련하여 소정 임계치에 도달하는 경우, 동일한 상태 전환들이 트리거되어, 메모리에서는 물론 임의의 메모리 컨트롤러에서 전력을 절감할 수 있게 된다.
소정의 실시예들은 또한 메모리에서 셀프 리프레시에 들어가기 위한 기회를 만들기 위해 메모리 액세스를 조정할 수 있다. 예를 들어, 표시 장치(125)를 지원하는 일 실시예의 메모리 시스템에서, C0 중의 셀프 리프레시를 위한 기회의 범위를 확대하기 위해 표시 리프레시 액세스가 보다 긴 버스트에서 행해질 수 있다. 또한, 셀프 리프레시에 들어가기 위한 기회를 관리하는 능력이 상이한 메모리 액세스들 사이에서 조정될 수 있다.
예를 들어, 프로세서(105)는 리프레시 중에 표시 장치(125)와 다른 메모리(115) 액세스 요구를 가질 수 있으며, 이러한 개별 액세스 요구는 셀프 리프레시에 들어가기 위한 기회를 허가하는 방식으로 조정될 수 있다. 따라서, 표시 장치(125)는 프로세서(105)가 소정의 메모리 액세스 유휴 시간과 같은 소정의 메모리 액세스 활동, 또는 셀프 리프레시 메모리 상태들을 조정하기 위한 기회를 제공하는 다른 메모리 액세스 활동을 갖는 것에 기초하여 표시 리프레시 액세스를 위해 보다 긴 버스트를 이용할 수 있다.
도 3의 실시예를 참조하면, 상태 MC0(320), 상태 MC1(340) 및 상태 MC2(360)를 포함하는 상이한 메모리 컨트롤러 전력 상태들(MCx)을 포함하는 상태도가 도시되어 있다. 이 실시예에 따르면, MC0는 정상 메모리 상태로서 정의될 수 있고, MC1은 DRPM 상태로서 정의될 수 있으며, MC2는 셀프 리프레시 상태로서 정의될 수 있다. 따라서, 도 3은 임의의 두 상태 MC0(320), MC1/DRPM(340) 및 MC2/셀프 리프레시(360) 간의 전환은 물론, 셀프 리프레시 또는 최대 전력 상태를 향하는 방향 중 어느 한 방향으로의 상태들 간의 전환을 나타낸다. 또한, 이들 상태 모두는 부착된 프로세서(들)가 ACPI C0 상태에 있는 동안 유효할 수 있다.
따라서, 메모리 컨트롤러가 MC0(320) 상태에서 동작하고 있는 것으로 가정하면, 메모리 컨트롤러는 MC1 승격 한계(312)에 도달함으로써 MC1/DRPM(340) 상태로 승격하거나, MC2 승격 한계(310)에 도달함으로써 MC2/셀프 리프레시(360) 상태로 승격할 수 있다. 또한, 메모리 컨트롤러가 MC1/DRPM(340) 상태에 있었던 경우, 메모리 컨트롤러는 도 3에 도시된 바와 같이 MC12 승격 한계(314)에 도달함으로써 MC2/셀프 리프레시(360) 상태로 승격할 수 있다.
도 3은 또한 전력 상태들을 강등시키는 일례를 나타낸다. 즉, 메모리 컨트롤러가 MC2/셀프 리프레시(360) 상태에 있는 경우, 메모리 컨트롤러는 도 3의 좌측의 승격들과 유사한 강등들로 도시된 바와 같이 MC1/DRPM(340) 상태 또는 MC0(320) 상태로 강등할 수 있다. 이와 같이, 부착된 프로세서의 허용 가능한 퇴장 대기 시간을 이용하여, 메모리 컨트롤러 및/또는 메모리가 언제 셀프 리프레시로 또는 셀프 리프레시로부터 전환되어 평균 전력 상태를 낮출 수 있는지를 나타낼 수 있다.
따라서, C0 동안, 실시예들은 DRAM 액세스에 기초하여 DRPM으로부터 셀프 리프레시로/로부터 승격/강등할 수 있고, DRPM 상태 내의 시간이 충분한 지속 기간이었던 경우 다음 기회에 또는 즉시 셀프 리프레시 상태에 들어갈 수 있으며, 셀프 리프레시 시간이 충분한 지속 기간이 아니었던 경우 다음 기회에 DRPM 상태에 들어갈 수 있고, 목표로 한 컨트롤러 이용에 도달할 때까지 반복 빈도 단계들을 취할 수 있다. 소정의 실시예들은 DRPM 및 셀프 리프레시 양자에 대한 최소 지속 기간을 보장할 수 있다. 또한, 실시예들은 훨씬 더 많은 전력을 절감하기 위해 선택에 따라 DLL들을 디스에이블할 수 있다. 이제, 실시예들은 도 3의 상태도를 참조하여 더 상세히 설명된다.
일 실시예에 따르면, 유휴 시간은 평가 간격 동안 누적될 수 있으며, 이 간격 동안의 유휴 시간 누적에 기초하여 메모리 전력 레벨 상태에 관한 판정들이 이루어질 수 있다. 아래의 예는 컴퓨팅 비율들을 참조하지만, 실시예들은 그것으로 제한되지 않으며, 사실상 임의의 적절한 임계치를 이용할 수 있다. 아래의 설명은 의사 코드 표현들을 이용하지만, 본질적으로 이 설명은 청구된 발명의 요지와 같이 사용하기 위해 평가 간격 동안 유휴 시간을 누적하는 방법을 개시한다.
본 예에서, 유휴 비율(Idle_percentage)은 (유휴 시간(IdleTimes)의 합)/(샘플링 간격)* 100%로서 정의될 수 있다. 이어서, 유휴 비율은 실시예가 새로운 MCx 상태로 승격해야 하는지 또는 강등해야 하는지를 판정하는 데 사용될 수 있다. 따라서, 한계는 예를 들어 MCxPromoteLimit=100ms 및 MCxDemoteLimit=100ms와 같은 프로그램 가능 지속 기간으로 설정될 수 있다. 이러한 2개의 한계는, 임의의 MC 상태에 대해, 프로그램 가능 한계에 도달하거나 초과할 때, 컨트롤러 또는 부착된 메모리가 보다 낮거나 높은 전력 상태로 승격 또는 강등될 수 있도록 프로그램 가능 한계가 설정될 수 있음을 나타낸다.
본 실시예는 또한, 컨트롤러 또는 메모리가 AC 또는 DC 전력으로 동작하고 있는지에 따라 유휴 비율이 변할 수 있음을 규정할 수 있다. 예를 들어, AC 전력 하에서, 예시적인 한계들은 다음과 같을 수 있다.
MC0PromotePercent=50%
MC2DemotePercent=40%
MC2PromotePercent=60%
반면, DC 전력 하에서, 예시적인 한계들은 다음과 같을 수 있다.
MC1PromotePercent=20% 시간의 20%가 유휴 상태인 경우, 유휴시 MC1로 간다.
MC2DemotePercent=20% MC2에 있었지만, 현재 시간의 20%가 유휴 상태인 경우, MC1로 간다.
MC2PromotePercent=40% 시간의 40%가 유휴 상태인 경우, 유휴시 MC2로 간다.
따라서, 본 실시예에 따르면, 컨트롤러가 충분한 임계치에 대해 유휴 상태가 아닌 경우, 예를 들어 유휴 상태 < 8 클럭인 경우, 컨트롤러는 MC0을 유지할 수 있다. 그러나, 컨트롤러가 그 임계치에 대해 유휴 상태인 경우, 유휴 시간은 평가 간격 동안 누적될 수 있고, 메모리 및 관련 메모리 컨트롤러에서 절전 상태들로 이동하기 위한 결정이 이루어질 수 있다.
예를 들어, MC2PromotePercent는 도 3의 MC2 승격 한계(312)와 동일할 수 있고, 40% 한계에 도달하면, 컨트롤러 및 메모리는 유휴시 MC2/셀프 리프레시(360) 상태로 들어갈 수 있다. 예시적인 의사 코드에서 다른 승격/강등 비율들이 어떻게 도 3의 상태도에 적용되는지는 도 3을 참조할 때 명확해질 것이다.
다른 실시예에 따르면, 유휴 시간은 메모리가 액세스되지 않고 있는 채로 지속되는 기간에 기초하여 간단히 계산될 수 있다. 이 실시예는 다른 상태로 전환하기 전에 MC 상태에서의 최소 기간을 보장할 수 있으며, 예를 들어 컨트롤러가 MCx 상태에 들어갈 때마다 유휴 시간이 계산될 수 있다. 따라서, 이 실시예에 대한 의사 코드는 다음과 같을 수 있다.
이전 그래픽 유휴 시간이 MCx_Time_Promote보다 클 때 MCx+1로 승격한다.
이전 그래픽 유휴 시간 지속 기간이 MCx_Time_Demote보다 작을 때 MCx-1로 강등한다.
따라서,
MC1_Time_Promote=100μsec 유휴 상태로 소비된 최종 시간이 >100μsec인 경우, MC1로 간다.
MC1_Time_Demote=40μsec MC4에서 소비된 최종 시간이 <20μsec인 경우, MC0으로 간다.
MC2_Time_Promote=200μsec MC4에서 소비된 최종 시간이 >200μsec인 경우, MC2로 간다.
MC1_Time_Demote=200μsec MC5에서 소비된 최종 시간이 <200μsec인 경우, MC1로 간다.
또한, 동일 유휴 기간 내에 선택적으로 승격하는 것을 가능하게 하기 위해 제어 비트가 사용될 수 있다. 본 실시예의 심벌 상태 머신은 MCx_y_Limits가 아니라 MCx_Time_y 임계치가 사용된다는 점 외에는 평가 간격 동안의 유휴 시간 누적 실시예와 매우 유사하다.
도 4는 메모리 및/또는 그래픽 컨트롤러의 전력 소비를 줄이기 위한 방법(400)의 일 실시예를 나타내는 흐름도이다. 도 4를 참조하면, 메모리가 셀프 리프레시에 들어가기 위한 일 실시예의 방법은 블록(410)에 나타낸 바와 같이 메모리 액세스 유휴 시간량을 계산하는 단계를 포함할 수 있으며, 블록(420)에서 방법(400)의 일 실시예는 메모리 액세스 유휴 시간이 셀프 리프레시 상태로 전환하기에 충분한지를 판정하는 단계를 포함할 수 있고, 블록(430)에서 방법(400)의 일 실시예는 프로세서 전력 상태에 관한 프로세서로부터의 명시적인 통지 없이 메모리 액세스 유휴 시간에 기초하여 셀프 리프레시 상태로 전환하는 단계를 포함할 수 있다.
소정 실시예들의 방법에서, 메모리 액세스 유휴 시간은 평가 간격 동안의 듀티 사이클 임계치일 수 있다. 일례로, 도 3과 관련하여 설명되는 바와 같이, 활성 프로세서와 함께 배터리 전력으로 동작하는 동안, 이동 실시예는 20%의 유휴 시간을 검출한 후, DRPM 상태로 전환할 수 있는 반면, 40%의 유휴 시간의 경우에는 부착된 메모리에 대한 셀프 리프레시 상태로 전환된다.
또한, 소정 실시예들의 방법에서, 메모리 액세스 유휴 시간은 특정 전력 상태에서의 최소 지속기간일 수 있다. 예를 들어, 컨트롤러 상태에서 최소 시간에 도달하는 경우, 예를 들어 소정 지속 기간 동안 DRPM 상태에 있었던 메모리 컨트롤러는 셀프 리프레시 상태로 승격하고 부착된 메모리는 셀프 리프레시에 들어갈 수 있거나, 메모리 컨트롤러가 소정의 임계치 아래에 있는 경우에, 메모리 컨트롤러는 정상 메모리 상태로 강등할 수 있다. 소정의 실시예들은 동일 유휴 기간 내에 선택적으로 승격하도록 제어 비트를 설정하는 단계를 포함할 수 있다.
본 발명은 그 사상 또는 본질적인 특성들로부터 벗어나지 않고 다른 특정 형태들로 구현될 수 있다. 설명된 실시예들은 모든 면에서 제한적이거나 한정적인 것이 아니라 단지 예시적인 것으로 간주되어야 한다. 따라서, 본 발명의 범위는 상기의 설명이 아니라 첨부된 청구범위에 의해 결정된다. 청구범위의 균등물의 범주, 의미 및 사상 내에 있는 모든 변경, 수정 및 변형은 청구된 본 발명의 권리 범위 내에 있는 것으로 이해해야 한다.

Claims (20)

  1. 메모리가 셀프 리프레시에 들어가는 방법으로서,
    메모리 액세스 유휴 시간량을 계산하는 단계;
    메모리 액세스 유휴 시간이 셀프 리프레시 상태로 전환(change)하기 위해 AC 임계치 및 DC 임계치 중 하나를 초과하는지를 판정하는 단계 - 상기 AC 임계치는 AC 전력이 제공될 때의 동작에 대응하고, 상기 DC 임계치는 DC 전력이 제공될 때의 동작에 대응함 - ; 및
    프로세서로부터 상기 프로세서 전력 상태에 관한 명시적인 통지 없이 메모리 액세스 유휴 시간에 기초하여 셀프 리프레시 상태로 전환하는 단계
    를 포함하고,
    상기 메모리 액세스 유휴 시간은 평가 간격 동안의 듀티 사이클 임계치인, 셀프 리프레시 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 메모리 액세스 유휴 시간은 특정 전력 상태에서의 최소 지속 기간인, 셀프 리프레시 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 메모리 액세스 유휴 시간이 임계치보다 작은 경우에 보다 높은 전력 상태로 강등하는(demote) 단계를 더 포함하는, 셀프 리프레시 방법.
  6. 메모리와 연결된 링크; 및
    상기 링크와 연결된 회로
    를 포함하고,
    상기 회로는,
    상기 링크 상에서 메모리 액세스 유휴 시간량을 계산하고,
    메모리 액세스 유휴 시간이 셀프 리프레시 상태로 전환하기 위해 AC 임계치 및 DC 임계치 중 하나를 초과하는지를 판정하고 - 상기 AC 임계치는 AC 전력이 제공될 때의 동작에 대응하고, 상기 DC 임계치는 DC 전력이 제공될 때의 동작에 대응함 - , 및
    프로세서로부터 상기 프로세서 전력 상태에 관한 명시적인 통지 없이 메모리 액세스 유휴 시간에 기초하여 셀프 리프레시 상태로 전환하고,
    상기 메모리 액세스 유휴 시간은 평가 간격 동안의 듀티 사이클 임계치인, 장치.
  7. 삭제
  8. 제6항에 있어서,
    상기 메모리 액세스 유휴 시간은 특정 전력 상태에서의 최소 지속 기간인, 장치.
  9. 삭제
  10. 제6항에 있어서,
    상기 회로는 또한 상기 메모리 액세스 유휴 시간이 임계치보다 작은 경우에 보다 높은 전력 상태로 강등하는, 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제6항에 있어서,
    상기 메모리 액세스 유휴 시간이 임계치보다 작은 경우에 보다 높은 전력 상태로 강등하는 수단을 더 포함하는 장치.
  16. 회로에 전원을 공급하기 위한 통합 배터리 전원;
    링크와 연결된 메모리; 및
    상기 링크와 연결된 회로
    를 포함하고,
    상기 회로는,
    상기 링크 상에서 메모리 액세스 유휴 시간량을 계산하고,
    메모리 액세스 유휴 시간이 셀프 리프레시 상태로 전환하기 위해 AC 임계치 및 DC 임계치 중 하나를 초과하는지를 판정하고 - 상기 AC 임계치는 AC 전력이 제공될 때의 동작에 대응하고, 상기 DC 임계치는 DC 전력이 제공될 때의 동작에 대응함 - , 및
    프로세서로부터 상기 프로세서 전력 상태에 관한 명시적인 통지 없이 메모리 액세스 유휴 시간에 기초하여 셀프 리프레시 상태로 전환하고,
    상기 메모리 액세스 유휴 시간은 평가 간격 동안의 듀티 사이클 임계치인, 시스템.
  17. 삭제
  18. 제16항에 있어서,
    상기 메모리 액세스 유휴 시간은 특정 전력 상태에서의 최소 지속 기간인, 시스템.
  19. 삭제
  20. 제16항에 있어서,
    상기 회로는 또한 상기 메모리 액세스 유휴 시간이 임계치보다 작은 경우에 보다 높은 전력 상태로 강등하는, 시스템.
KR1020087015812A 2005-12-29 2006-12-14 Ｃｏ 중의 셀프 리프레시를 위한 메커니즘 KR100993995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/323,344 2005-12-29
US11/323,344 US7613941B2 (en) 2005-12-29 2005-12-29 Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state

Publications (2)

Publication Number Publication Date
KR20080072957A KR20080072957A (ko) 2008-08-07
KR100993995B1 true KR100993995B1 (ko) 2010-11-11

Family

ID=38015413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087015812A KR100993995B1 (ko) 2005-12-29 2006-12-14 Ｃｏ 중의 셀프 리프레시를 위한 메커니즘

Country Status (8)

Country Link
US (1) US7613941B2 (ko)
JP (1) JP4922306B2 (ko)
KR (1) KR100993995B1 (ko)
CN (1) CN101346709B (ko)
DE (1) DE112006002905B4 (ko)
GB (1) GB2447155B (ko)
TW (1) TWI341969B (ko)
WO (1) WO2007078894A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8181051B2 (en) * 2006-02-09 2012-05-15 Freescale Semiconductor, Inc. Electronic apparatus and method of conserving energy
US8314806B2 (en) * 2006-04-13 2012-11-20 Intel Corporation Low power display mode
US8704833B2 (en) * 2007-06-06 2014-04-22 Apple Inc. Method and apparatus for displaying a video signal on a computer system
US8284179B2 (en) * 2008-02-21 2012-10-09 Himax Technologies Limited Timing controller for reducing power consumption and display device having the same
US8266393B2 (en) * 2008-06-04 2012-09-11 Microsoft Corporation Coordination among multiple memory controllers
TWI395096B (zh) * 2009-05-12 2013-05-01 Via Tech Inc 電源管理方法及其相關晶片組及電腦系統
JP5390967B2 (ja) * 2009-07-07 2014-01-15 キヤノン株式会社 プロセッサシステム及びその制御方法
US8352759B2 (en) * 2010-01-11 2013-01-08 Qualcomm Incorporated System and method of monitoring a central processing unit in real time
US8656198B2 (en) * 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
JP2011238124A (ja) * 2010-05-12 2011-11-24 Fujitsu Toshiba Mobile Communications Ltd 携帯型電子機器
US9026829B2 (en) * 2010-09-25 2015-05-05 Intel Corporation Package level power state optimization
TWI473090B (zh) * 2011-08-08 2015-02-11 Winbond Electronics Corp 動態記憶體的重刷新電路及方法
CN102956260B (zh) * 2011-08-19 2015-12-16 华邦电子股份有限公司 动态存储器的重刷新电路及方法
US8539146B2 (en) 2011-11-28 2013-09-17 International Business Machines Corporation Apparatus for scheduling memory refresh operations including power states
TWI493850B (zh) * 2012-10-08 2015-07-21 Univ Nat Cheng Kung 具相關性系統識別功能之監測方法
CN104076900B (zh) * 2013-03-28 2019-09-27 超威半导体(上海)有限公司 Dram控制方法和系统以及计算机节电控制方法和系统
JP5715670B2 (ja) * 2013-10-10 2015-05-13 キヤノン株式会社 通信装置
US20160239442A1 (en) * 2015-02-13 2016-08-18 Qualcomm Incorporated Scheduling volatile memory maintenance events in a multi-processor system
US10296067B2 (en) * 2016-04-08 2019-05-21 Qualcomm Incorporated Enhanced dynamic clock and voltage scaling (DCVS) scheme
KR102480017B1 (ko) * 2017-08-11 2022-12-21 삼성전자 주식회사 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법
US10955901B2 (en) 2017-09-29 2021-03-23 Advanced Micro Devices, Inc. Saving power in the command processor using queue based watermarks
US10671148B2 (en) 2017-12-21 2020-06-02 Advanced Micro Devices, Inc. Multi-node system low power management
US10503670B2 (en) * 2017-12-21 2019-12-10 Advanced Micro Devices, Inc. Dynamic per-bank and all-bank refresh
US11054887B2 (en) 2017-12-28 2021-07-06 Advanced Micro Devices, Inc. System-wide low power management
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US11693790B2 (en) * 2019-05-24 2023-07-04 Texas Instmments Incorporated Methods and apparatus to facilitate write miss caching in cache system
US11100698B2 (en) 2019-06-28 2021-08-24 Ati Technologies Ulc Real-time GPU rendering with performance guaranteed power management
US11175856B2 (en) * 2019-11-08 2021-11-16 Micron Technology, Inc. Background operation selection based on host idle time
CN112925592A (zh) 2019-12-05 2021-06-08 超威半导体公司 渲染主页面的内核软件驱动的颜色重新映射
US11914905B1 (en) * 2021-07-15 2024-02-27 Xilinx, Inc. Memory self-refresh re-entry state

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030033472A1 (en) * 2001-08-09 2003-02-13 Nec Corporation Dram device and refresh control method therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US693641A (en) * 1901-07-26 1902-02-18 Harry B Cramer Staging bracket or support.
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
WO1995031782A1 (en) * 1994-05-12 1995-11-23 Ast Research, Inc. Cpu activity monitoring through cache watching
US5455801A (en) * 1994-07-15 1995-10-03 Micron Semiconductor, Inc. Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
US6334167B1 (en) * 1998-08-31 2001-12-25 International Business Machines Corporation System and method for memory self-timed refresh for reduced power consumption
US6693641B1 (en) 2000-05-25 2004-02-17 Intel Corporation Calculating display mode values
US6816977B2 (en) * 2001-12-03 2004-11-09 Hewlett-Packard Development Company, L.P. Power reduction in computing devices using micro-sleep intervals
US7149909B2 (en) 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
US6971034B2 (en) 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
KR20050120344A (ko) * 2004-06-18 2005-12-22 엘지전자 주식회사 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030033472A1 (en) * 2001-08-09 2003-02-13 Nec Corporation Dram device and refresh control method therefor

Also Published As

Publication number Publication date
CN101346709A (zh) 2009-01-14
GB2447155A (en) 2008-09-03
GB2447155B (en) 2011-07-20
TW200732891A (en) 2007-09-01
JP2009515263A (ja) 2009-04-09
GB0807329D0 (en) 2008-05-28
DE112006002905T5 (de) 2008-11-06
WO2007078894A1 (en) 2007-07-12
US7613941B2 (en) 2009-11-03
KR20080072957A (ko) 2008-08-07
TWI341969B (en) 2011-05-11
JP4922306B2 (ja) 2012-04-25
DE112006002905B4 (de) 2015-10-01
US20070157046A1 (en) 2007-07-05
CN101346709B (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
KR100993995B1 (ko) Ｃｏ 중의 셀프 리프레시를 위한 메커니즘
JP5697278B2 (ja) プロセッサスリープ及びウェイクイベントに対するシステムのハードウェア自動性能状態移行
KR100998389B1 (ko) 전력 절감을 위한 동적 메모리 크기 조정
US7532532B2 (en) System and method for hidden-refresh rate modification
EP1581856B1 (en) Memory controller considering processor power states
US7428644B2 (en) System and method for selective memory module power management
US6988218B2 (en) System and method for power saving delay locked loop control by selectively locking delay interval
US20050125702A1 (en) Method and system for power management including device controller-based device use evaluation and power-state control
JPH09306164A (ja) メモリ・リフレッシュ・システム
WO2005069148A2 (en) Memory management method and related system
Deng et al. Active low-power modes for main memory with memscale

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee