CN101091221A - 引导式自动刷新同步 - Google Patents

引导式自动刷新同步 Download PDF

Info

Publication number
CN101091221A
CN101091221A CNA2005800451749A CN200580045174A CN101091221A CN 101091221 A CN101091221 A CN 101091221A CN A2005800451749 A CNA2005800451749 A CN A2005800451749A CN 200580045174 A CN200580045174 A CN 200580045174A CN 101091221 A CN101091221 A CN 101091221A
Authority
CN
China
Prior art keywords
refresh
storehouse
address
self
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800451749A
Other languages
English (en)
Other versions
CN101091221B (zh
Inventor
罗伯特·迈克尔·沃克
佩里·威尔曼·小雷马克吕思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101091221A publication Critical patent/CN101091221A/zh
Application granted granted Critical
Publication of CN101091221B publication Critical patent/CN101091221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)

Abstract

在引导式自动刷新(DARF)模式中，由控制器发出刷新命令，且在存储器模块内部维持刷新行和库地址。在进入DARF模式时，所述存储器内部的库地址计数器被初始化为第一预定值。所述存储器响应于DARF命令刷新当前经定址的库，且以预定顺序递增所述库地址计数器。所述控制器跟踪所述库地址，且如果存储器存取和刷新是针对不同的库，那么所述控制器可在正执行DARF操作时发出一个或一个以上存储器存取命令。在退出自刷新模式时，库地址计数器采用第二预定值。所述第二预定值可以是固定的，或可为n+1，其中n是当起动自刷新模式时所述库地址计数器的值。

Description

引导式自动刷新同步
技术领域
本发明大体上涉及存储器领域，且明确地说，涉及用于在引导式自动刷新模式中使控制器与存储器之间的库地址同步的系统和方法。
背景技术
本申请案主张基于2004年12月28日申请的第60/640,100号美国临时申请案的优先权。
微处理器、数字信号处理器和其它控制器在众多应用中执行计算任务，所述应用包含例如便携式电子装置的嵌入式应用。存在这样的趋势：在每一代产品中，此类装置具有不断扩展的特征组和增强的功能性，包含增加的存储器以及计算能力更强大的处理器。便携式电子装置的另一趋势在于不断收缩的形态因数。此趋势的主要影响是用于为控制器、存储器和装置中其它电子设备提供电力的电池尺寸的不断减小，从而使得电力效率成为越来越重要的设计目标。因此，尤其对于便携式电子装置处理器来说，增加执行速度并降低电力消耗的对控制器和/或存储器的改进是合乎需要的。
在此项技术中众所周知，动态随机存取存储器(DRAM)是固态或电子数据存储技术中最节省成本的。DRAM通过对可个别定址的电容性电路进行充电或放电来存储二进制数据。为了实现较高的位密度且因此实现每个位的低成本，在DRAM技术中省略了无限期保持此电荷的电路。因此，所述电荷由于泄漏电流的缘故而耗散。为了保存存储在DRAM中的数据的状态，必须周期性地对存储位值的电容性电路进行充电或“刷新”。
DRAM阵列通常被实施为包括多个行和列的水平、矩形、二维阵列。通过提供行地址和行地址选通(RAS)控制信号且随后提供列地址和列地址选通(CAS)来存取数据位。一旦存取或“打开”给定行，便可通过递增列地址来存大量的位位置。因此，尤其对于较长的循序数据存取，在提供行地址和RAS信号中的延迟可分摊在许多列存取上。此特征进一步由快速页面模式(FPM)和扩展数据输出(EDO)DRAM技术利用，如此项技术中已知。当将较高密度的DRAM封装成多个模块时，另一组织技术将把存储器片段划分成可单独定址的库。在代表性实施方案中，存储器地址可映射到DRAM，如下文所示：
Figure A20058004517400071
较低级的位可包括字节选择字段，其中存储器模块在单个存取中提供横跨若干字节的数据。第二最重要的位是列地址，其允许迅速存取相同行内的数据。在行地址上方的是库选择位，其独立地定址多个DRAM库(在此实例中，有四个库)中的一者。行地址包括较重要的位。所属领域的技术人员将认识到，存储器地址可以多种方式映射到存储器；因此，以上映射仅是说明性的而并非限制性的。
传统的DRAM是在控制器的引导下明确被刷新的。所述控制器将待刷新的行地址置于地址总线上，且确立RAS信号以刷新所述行中的每个存储器存储位置。在刷新循环期间，中断所有存储器存取操作(即，在刷新循环期间不会发生任何读取或写入操作)。控制器中的刷新计数器提供刷新行地址，且在每一刷新循环之后递增所述计数器。可循序刷新DRAM阵列中的所有行。这在此项技术中已知为突发刷新，且必须在存储器阵列的总的所需的刷新时间内执行一次。或者，控制器可实施分布式刷新，其中针对连续行的刷新循环散布在存储器存取循环之间。分布式刷新循环之间的平均容许延迟是存储器阵列总的所需的刷新时间除以行数目。
随着CAS先于RAS刷新(CBR刷新)的出现，控制器不需要为刷新循环计算和供应行地址。支持CBR刷新的存储器模块包含内部行计数器，其在接收到每个CBR刷新循环时递增。控制器在任何给定时间不了解正在刷新哪一行；仅需要控制器在所需的时间周期内发出CBR刷新循环。CBR刷新是本文广义上被称为自动刷新的一个实例，其中控制器引导存储器发出刷新循环，但其不了解正在刷新的特定行地址。在现代的同步DRAM(SDRAM)实施方案中，自动刷新循环通常响应于同时确立的RAS和CAS信号来执行。
常规自动刷新技术(和另外，在传统刷新中，如果不是独立地刷新库，则由控制器供应刷新行地址)的一个缺点是，在发出自动刷新命令之前，迫使控制器针对存储器存取操作(即，读取和写入存取)关闭所有的DRAM行。这可通过延迟数据存取和/或指令获取而不利地影响处理器性能。
在独立刷新库的情况下，一个解决方案是使控制器通过为每一刷新命令提供行地址和库选择信息来明确处置刷新过程。在此情况下，控制器可将刷新循环引导到一个DRAM库，且同时对剩余库执行数据存取操作。高级控制器可组织其存储器操作来利用此能力，从而改进性能。
然而，此方法的缺点在于，控制器不能利用由多种现代存储器实施方案提供的自刷新模式，所述现代存储器实施方案对于便携式电子装置具有特定适用性。在自刷新模式中，数据在不活动周期期间保持在DRAM阵列中且具有最小电力消耗，且不允许数据存取。也就是说，在自刷新模式期间，不能将数据写入到DRAM阵列或从DRAM阵列读取数据。具有自刷新模式的DRAM使得许多电路(包含控制器)能够进入不活动或“休眠”模式，以节省电池电力。
在自刷新期间，存储器模式循环通过所述DRAM阵列，执行维持数据所必需的最少刷新行为。为了完成此，存储器模块维持控制器不能存取的内部行/库地址计数器。在退出自刷新模式时，控制器不了解在自刷新模式中上次刷新的是哪一行，且因此不能继续明确的刷新操作，除非其首先依次对每个行执行突发刷新。
发明内容
在引导式自动刷新(DARF)模式中，由控制器发出刷新命令，且在存储器模块内部维持刷新行和库地址。通过规定在进入DARF模式时将存储器内部的库地址计数器初始化为第一预定值来相对于库地址使控制器和存储器同步。存储器在接收到刷新命令时执行针对经定址的库的刷新循环，且在所述刷新循环之后，以预定顺序递增所述库地址计数器。控制器跟踪库地址，且如果存储器存取操作针对未被刷新的库，那么控制器可在执行刷新命令期间发出一个或一个以上存储器存取操作。在自刷新模式期间，在退出现有的自刷新模式时，通过规定库地址计数器采用第二预定值来重新建立失去的同步。所述第二预定值可以是固定的，或可为n+1，其中n是在起始自刷新模式时库地址计数器的值。
一个实施例涉及一种通过控制器使刷新库地址与存储器模块中的刷新库地址计数器同步的方法。所述存储器模块被命令进入引导式自动刷新模式。向存储器发出引导式自动刷新循环，所述自动刷新循环在第一预定库地址处开始。
另一实施例涉及一种通过存储器模块刷新多个存储器库的方法。从控制器处接受同步命令。响应于所述同步命令将库刷新计数器设置为预定库地址。
另一实施例涉及一种电子装置。所述电子装置包含控制器，所述控制器可操作以读取数据和将数据写入存储器模块，且可进一步操作以将存储器模块置于引导式自动刷新模式且发出引导式自动刷新命令。所述电子装置包含具有至少两个DRAM库的存储器模块，每一库可独立定址以用于执行刷新循环。存储器模块可在引导式自动刷新模式中操作，以响应于来自控制器的命令执行针对一个库的刷新循环及在所述刷新操作期间对不同的库执行存储器存取循环。存储器模块中的库地址计数器可操作以在存储器模块进入引导式自动刷新模式时采用第一预定值。
附图说明
图1是控制器和存储器模块的功能方框图。
图2是描绘在多种模式中的刷新操作和库地址计数器的值的时间线。
图3是DRAM刷新方法的流程图。
具体实施方式
图1描绘代表性计算机系统10，其包括控制器12和存储器模块14。控制器12可包括微处理器、数字信号处理器、在FPGA或ASIC中实施的高级状态机或其它控制器。存储器模块14可包括单个DRAM芯片、多芯片模块、DRAM模块的SIMM或DIMM阵列或类似物。在所描绘的实施例中，存储器模块14包含四个DRAM库16和刷新电路18，所述刷新电路18包含库地址计数器20和行地址计数器21。刷新电路18在引导式自动刷新模式中在接收到来自控制器12的刷新命令时对DRAM库16执行刷新循环，或在自刷新模式期间自主执行刷新循环。另外，所述刷新电路可支持此项技术中已知的其它刷新模式。存储器模块14还包含行和列地址锁存器、读出放大器、总线驱动器和DRAM存储器通用且此项技术中众所周知的各种其它电路(未图示)。
在图1所描绘的实施例中，控制器12包含存储器控制电路22，其可操作以对存储器模块14执行读取和写入操作。因此，图1描绘控制器12中的存储器控制电路22与存储器模块14之间的共同地址、数据和控制信号(例如，RAS、CAS和WE)连接。这些控制信号仅为代表性的而并非详尽的，且不包含在任何给定实施方案中可介接控制器12和存储器14的各种控制信号中的许多信号。
存储器控制电路22另外在至少一个模式中向存储器模块14产生刷新信号(如RFSH信号描绘)。所述信号RFSH仅为代表性的；在任何给定实施方案中，存储器控制电路22可经由其它控制信号发出自动刷新命令。存储器控制电路22还包含库地址计数器23，其可在引导式自动刷新模式期间镜射存储器模块14中的库地址寄存器20的值。
控制器12另外包含扩展模式寄存器(EMR)24。此寄存器可包含多个模式位和其它配置信息，如任何给定实施方案中所必需或需要的。在一个实施例中，EMR 24包含引导式自动刷新(DARF)位26。EMR 24另外包含自刷新(SR)位28。控制器12可包含多种额外电路、寄存器和此项技术中众所周知的其它组件(未图示)。
根据一个实施例，存储器模块14响应于在EMR 24中设置DARF位26的控制器12进入引导式自动刷新模式。当设置DARF位26时，存储器库地址计数器20被设置成预定值，且控制器库地址计数器23被设置成相同值。通常，库地址计数器20可被设置为零。然而，所属领域的技术人员将认识到，可将库地址设置为任何预定值，只要控制器12了解所利用的预定值。
当在每一引导式自动刷新循环之后递增时，库地址计数器20将以预定顺序循环通过库地址。在优选实施例中，库地址计数器20循环通过二进制计数(例如，对于m个库来说，0、1、……m-1)。然而，所属领域的技术人员将易于认识到，库地址计数器20可以任何顺序循环通过库地址位，只要控制器12了解所利用的特定顺序，使得库地址寄存器23可使用相同顺序。
在一个说明性实施例中，在引导式自动刷新模式期间，存储器模块14在接收到来自控制器12的刷新命令时将对相应计数器21、20中的行和库地址位执行刷新操作。库地址计数器20接着将在所述刷新操作之后递增一。当库地址计数器20已循环通过完整序列(即，已针对给定行地址向每一库发出刷新循环)时，将行地址计数器21递增一。
控制器12维持库地址计数器23以镜射库地址计数器20，且当向存储器模块14发出自动刷新命令时递增库地址计数器23。由于控制器12和存储器模块14初始化为相同预定库地址，且大致同时(在每一自动刷新命令之后)并以相同次序使库地址递增相同量，因而控制器12和存储器模块14在引导式自动刷新模式中相对于库地址得以同步。
此同步允许控制器12(其在发出刷新命令时了解库16正被刷新)继续对除正被刷新的库16之外的任何DRAM库16执行读取和写入存取。应注意，控制器12不需要了解刷新行地址。在刷新操作期间，仅在正被刷新的库16中必须关闭所有行；控制器12可读取或写入任何其它库16中的任何地址。因此，控制器12可通过调度存储器存取来“隐藏”引导式自动刷新循环，使得引导式自动刷新循环不影响存储器存取性能。
图2描绘控制器12与存储器模块14之间的刷新行为的时间线图。在时间线下方描绘控制器12的动作和状态。刷新循环被描绘为时间线上方的“记号”，且在时间线上方描绘库地址计数器20的值。在最左的点(所关注的时间的开始)处，使控制器12复位。这可对应于初始加电、软件复位或类似物。如果控制器12希望进入引导式自动刷新模式且获得最大的存储器存取性能，那么控制器12设置DARF位26。这将存储器模块14置于引导式自动刷新模式中，且迫使库地址计数器20到达预定值，例如在图2所描绘的实施例中为零。
控制器12可接着继续对存储器模块14执行存储器存取操作，在沿着时间线的周期性点处周期性地发出引导式自动刷新命令，如图2的箭头指示。期间必须刷新给定行内的所有DRAM库16的时间在图2中指示为tREF。相应地，控制器12可将每个库的引导式自动刷新命令分隔为平均值tREF/4，如图指示。在接收到每个引导式自动刷新命令时，存储器模块14对由库地址计数器20定址的库执行刷新，且接着递增库地址计数器20。当库地址计数器20循环通过完整序列(在所描绘的实施例中为0、1、2、3)时，行地址21递增。控制器在发出每一引导式自动刷新命令时递增库地址计数器23。因此，存储器控制器22了解库地址计数器20的值，且可在引导式自动刷新行为的同时通过将存储器存取引导到除当前正被刷新的库16之外的DRAM库16来对存储器模块14执行读取和写入操作。
根据本发明的一个或一个以上实施例，控制器12可利用存储器模块14的自刷新模式。具体地说，控制器12可(例如)通过设置EMR 24中的SR位28引导存储器模块14进入自刷新模式。使用SR位28来引导存储器模块14进入或离开自刷新模式仅为代表性的；所属领域的技术人员将认识到控制器12可通过除设置SR位28之外的多种方式将自刷新模式传送到存储器模块。举例来说，用以引导SDRAM进入自刷新模式的常用技术是同时将芯片选择(CS)、RAS、CAS和时钟启用(CKE)控制信号保持为低；在CKE返回为高时，退出自刷新。
在引导式自动刷新模式期间，存储器模块14维持拟刷新的行和库地址，但将刷新时序留给控制器12。因此，当存储器模块14接收到进入自刷新模式的命令时，其不了解自最后引导式自动刷新循环以来所逝去的时间。因而，根据一个实施例，存储器模块14的刷新电路18必须在进入自刷新模式时立即执行刷新循环。如本文使用，词语“立即”意味着在相对于tREF/4为短的预定时间周期内。刷新循环可针对当前被定址的库，或者存储器模块14可在进入自刷新模式时同时刷新所有DRAM库。
在自刷新模式期间，存储器模块14继续执行必要用以维持DRAM库16中的数据的刷新循环。一般来说，自刷新模式刷新循环的时序是与温度有关的，且刷新循环之间的时间可超过tREF/4。控制器12对于刷新行为没有可见性，不知道刷新循环的数目或时序，且不能跟踪库地址计数器20的内容。也就是说，在存储器模块14处于自刷新模式中时，控制器12和存储器模块14相对于库地址而成为去同步。
为了在退出自刷新模式时重新建立同步，库地址计数器20必须含有预定值，使得可将库地址计数器23设为相同值。另外，由于控制器12不了解在自刷新模式期间何时发生最后内部刷新循环，因而刷新电路18在检测到退出自刷新模式的命令时(例如，在所说明的实施例中，在控制器12清除SR位28时)立即发出至少一个刷新循环。这确保控制器12具有tREF/4来发出另一引导式自动刷新命令，而没有损失数据的风险。
在一个实施例中，在检测到退出自刷新模式的命令时，刷新电路18对当前被定址的库执行刷新循环，且递增库地址计数器20。如果库地址计数器20的内容接着不与自刷新退出预定值匹配，那么库地址计数器20递增通过其对被定址的库执行的序列和刷新循环，直到其内容与自刷新退出预定值匹配为止。一旦将库地址计数器20的值设置为自刷新退出预定值(且相应地设置库地址计数器23)，控制器12和存储器模块14已重新建立库地址同步。控制器12可接着继续发出引导式自动刷新命令，且同时对除正被刷新的库之外的库执行存储器存取操作。
在另一实施例中，不执行循序的库刷新循环直到库地址计数器20达到自刷新退出预定值为止，存储器模块14可同时刷新所有库，且将库地址计数器20设置为自刷新退出预定值。此方法可降低在退出自刷新模式直到存储器模块14准备好接受并实现来自控制器12的存储器存取请求的等待时间，特别是对于较大数目的库(例如八个或八个以上)来说。
对于自刷新退出预定库地址存在至少两种可能性。在一个实施例中，在退出自刷新模式时，始终将库地址20设置为预定值，例如零。然而，所属领域的技术人员将易于认识到，可将库地址计数器20设置为任何预定值，只要控制器12了解正被利用的值，使得可将库地址计数器23设置为相同值。
在另一实施例中，自刷新退出预定库地址是库地址计数器20在进入自刷新模式时的内容。也就是说，如果在自刷新模式之前在引导式自动刷新模式中刷新的最后库是n，那么自刷新退出预定库地址是n+1。在此实施例中，库地址计数器23不需要复位或另外被设置为预定值，而是控制器12可继续发出引导式自动刷新命令，就如同从未在自刷新模式中打断同步一般。
图3描绘根据一个或一个以上实施例的刷新存储器的方法的流程图。存储器14检查引导式自动刷新模式，例如通过检查DARF位26(方框50)。如果存储器14未被置于引导式自动刷新模式中，那么其执行常规的刷新循环(方框52)。这些可在以下模式中发生：传统的刷新模式，其中控制器12供应刷新行地址；或常规的自动刷新模式，其中存储器模块14维持行地址。在任何情况下，可在任何时间将存储器模块14命令为引导式自动刷新模式(方框50)(虽然在传统刷新模式的情况下具有损失数据的风险，因为在控制器12与存储器14之间不存在行地址同步)。
在检测到进入引导式自动刷新模式的命令时(方框50)，存储器模块14将库地址计数器20设置为第一预定库地址(例如零)(方框54)。存储器模块14接着如控制器12所命令的，对DRAM库16执行引导式自动刷新循环。在每一刷新循环之后，存储器模块14以预定次序递增库地址计数器20(方框56)。这允许控制器12通过类似地递增库地址计数器23来跟踪库地址计数器20的值。
控制器12可命令存储器模块14进入自刷新模式(方框58)。如果存储器模块14被置于自刷新模式中，其立即执行刷新循环(方框60)，因为其不了解自最后引导式自动刷新循环以来的延迟。存储器模块14接着将执行必要用以保持存储器中的数据的状态的DRAM刷新循环。在自刷新模式中不会执行任何存储器存取循环(例如，读取或写入)。
在被命令离开自刷新模式时(方框64)，存储器模块14必须执行至少一个刷新循环(方框66)。这确保控制器12(其不了解在自刷新模式中执行的最后刷新循环的时序)必须直到命令存储器模块14离开自刷新模式之后tREF/4时才发出下一引导式自动刷新。如果必要的话，存储器模块14接着将执行额外的刷新循环，递增库地址计数器20，以在库地址计数器20中留下第二预定值(方框68)。这对于与控制器12同步是必需的，控制器12还将在库地址计数器23中具有第二预定值。控制器12接着相对于刷新库地址而与存储器模块14同步，且可继续发出引导式自动刷新循环，同时对除正被刷新的库之外的DRAM库16执行存储器存取循环。
虽然已关于本发明的特定特征、方面和实施例描述了本发明，但将容易了解，多种变化、修改和其它实施例可能落入本发明的广泛范围内，且因此所有变化、修改和实施例将被视为在本发明的范围内。因此，本发明实施例的所有方面将被理解为说明性的而并非限制性的，且在所附权利要求书的意义和等效范围内的所有改变均欲包括在其中。

Claims (29)

1.一种通过控制器使刷新库地址与存储器模块中的刷新库地址计数器同步的方法，其包括：
命令所述存储器模块进入引导式自动刷新模式；以及
向所述存储器发出引导式自动刷新循环，所述引导式自动刷新循环始于第一预定库地址。
2.根据权利要求1所述的方法，其进一步包括在向所述存储器发出每一引导式自动刷新循环时递增所述库地址。
3.根据权利要求2所述的方法，其进一步包括在执行引导式自动刷新循环时执行存储器存取操作，所述存储器存取操作被定址到未由所述引导式自动刷新循环刷新的库。
4.根据权利要求1所述的方法，其进一步包括引导所述存储器进入自刷新模式，且在退出所述自刷新模式时，向所述存储器发出引导式自动刷新循环，所述引导式自动刷新循环始于第二预定库地址。
5.根据权利要求4所述的方法，其中所述第二预定库地址是固定的。
6.根据权利要求4所述的方法，其中所述第二预定库地址等于所述第一预定库地址。
7.根据权利要求4所述的方法，其中所述第二预定库地址为n+1，其中n是对应于在所述自刷新模式之前由所述控制器发出的最后引导式自刷新循环的库地址。
8.一种通过存储器模块刷新多个存储器库的方法，其包括：
接受来自控制器的同步命令；以及
响应于所述同步命令将库刷新计数器设置为预定库地址。
9.根据权利要求8所述的方法，其进一步包括在接收到来自所述控制器的引导式自动刷新命令时，刷新所述经定址的存储器库且以预定次序递增所述库刷新计数器。
10.根据权利要求9所述的方法，其进一步包括在所述库刷新计数器循环通过所有所述多个存储器库时递增行地址计数器。
11.根据权利要求9所述的方法，其进一步包括在接收到来自所述控制器的针对所述多个存储器库中的一者的引导式自动刷新命令和针对所述多个存储器库中的另一者的存储器存取请求时，执行所述刷新和所述存取操作两者。
12.根据权利要求8所述的方法，其进一步包括响应于从所述控制器接收到的自刷新命令进入自刷新模式，和以足以保持数据的速率来刷新所述存储器库而不从所述控制器接收刷新命令。
13.根据权利要求12所述的方法，其中在接收到所述自刷新命令时立即刷新由所述库地址计数器定址的所述存储器库。
14.根据权利要求12所述的方法，其中在接收到所述自刷新命令时，立即同时刷新所述所有存储器库。
15.根据权利要求12所述的方法，其进一步包括在退出所述自刷新模式时，将所述库刷新计数器设置为第二预定库地址。
16.根据权利要求15所述的方法，其中将所述库刷新计数器设置为第二预定库地址包括在必要时执行连续刷新操作并递增所述库刷新计数器，以将所述库刷新计数器设置为所述第二预定库地址。
17.根据权利要求15所述的方法，其中将所述库刷新计数器设置为第二预定库地址包括同时刷新所有库并将所述库刷新计数器设置为所述第二预定库地址。
18.根据权利要求15所述的方法，其中所述第二预定库地址是固定的。
19.根据权利要求15所述的方法，其中所述第二预定库地址等于所述第一预定库地址。
20.根据权利要求15所述的方法，其中所述第二预定库地址为n+1，其中n是对应于在所述自刷新模式之前从所述控制器接收到的最后引导式自动刷新循环的库地址。
21.一种电子装置，其包括：
控制器，其可操作以读取数据和将数据写入到存储器模块，且可进一步操作以将所述存储器模块置于引导式自动刷新模式中和发出引导式自动刷新命令；
存储器模块，其具有至少两个DRAM库，每一库可独立定址以用于执行刷新循环，所述存储器模块可在引导式自动刷新模式中操作以响应于来自所述控制器的命令执行针对一个库的刷新循环及在执行所述刷新循环时对不同库执行存储器存取循环；以及
库地址计数器，其位于所述存储器模块中且可操作以在所述存储器模块进入引导式自动刷新模式时采用第一预定值。
22.根据权利要求21所述的电子装置，其中所述库地址计数器可进一步操作以在每一引导式自动刷新循环之后以预定顺序进行递增。
23.根据权利要求21所述的电子装置，其中所述控制器可进一步操作以将所述存储器模块置于自刷新模式中，且其中所述存储器模块在进入自刷新模式时立即执行针对DRAM库的刷新循环。
24.根据权利要求23所述的电子装置，其中所述控制器可进一步操作以将所述存储器模块从自刷新模式中移除，且其中所述库地址计数器可操作以在退出自刷新模式时采用第二预定值。
25.根据权利要求24所述的电子装置，其中所述存储器模块可操作以在必要时对所述DRAM库执行连续刷新循环及在退出自刷新模式时递增所述库地址计数器以将所述库地址计数器设置为所述第二预定值。
26.根据权利要求24所述的电子装置，其中所述存储器模块可操作以同时刷新所有DRAM库且在退出自刷新模式时将所述库地址设置为所述第二预定值。
27.根据权利要求24所述的电子装置，其中所述第二预定值是固定的。
28.根据权利要求24所述的电子装置，其中所述第二预定库地址等于所述第一预定库地址。
29.根据权利要求24所述的电子装置，其中所述第二预定值是n+1，其中n是对应于在所述自刷新模式之前由所述控制器发出的最后引导式自动刷新循环的库地址。
CN2005800451749A 2004-12-28 2005-12-23 引导式自动刷新同步 Active CN101091221B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US64010004P 2004-12-28 2004-12-28
US60/640,100 2004-12-28
US11/115,915 US7953921B2 (en) 2004-12-28 2005-04-27 Directed auto-refresh synchronization
US11/115,915 2005-04-27
PCT/US2005/047037 WO2006071854A1 (en) 2004-12-28 2005-12-23 Directed auto-refresh synchronization

Publications (2)

Publication Number Publication Date
CN101091221A true CN101091221A (zh) 2007-12-19
CN101091221B CN101091221B (zh) 2012-04-18

Family

ID=36178030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800451749A Active CN101091221B (zh) 2004-12-28 2005-12-23 引导式自动刷新同步

Country Status (12)

Country Link
US (1) US7953921B2 (zh)
EP (2) EP3531421B1 (zh)
JP (5) JP5032337B2 (zh)
KR (1) KR101166949B1 (zh)
CN (1) CN101091221B (zh)
BR (1) BRPI0519703B1 (zh)
ES (1) ES2744354T3 (zh)
HK (1) HK1109492A1 (zh)
HU (1) HUE045655T2 (zh)
IL (1) IL184020A0 (zh)
TW (1) TWI385673B (zh)
WO (1) WO2006071854A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956260A (zh) * 2011-08-19 2013-03-06 华邦电子股份有限公司 动态存储器的重刷新电路及方法
US10216658B2 (en) 2017-02-16 2019-02-26 Via Alliance Semiconductor Co., Ltd. Refreshing of dynamic random access memory
CN113012737A (zh) * 2019-12-20 2021-06-22 美光科技公司 用于存储器刷新操作的精细粒度模式的选择性延长

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7751894B1 (en) * 2004-03-04 2010-07-06 Cardiac Pacemakers, Inc. Systems and methods for indicating aberrant behavior detected by an implanted medical device
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
US9286198B2 (en) 2005-04-21 2016-03-15 Violin Memory Method and system for storage of data in non-volatile media
US8452929B2 (en) 2005-04-21 2013-05-28 Violin Memory Inc. Method and system for storage of data in non-volatile media
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
KR100640722B1 (ko) * 2005-10-05 2006-11-01 삼성전자주식회사 반도체 제어장치, 반도체 장치, 및 이들을 구비하는 시스템
US20070086261A1 (en) * 2005-10-17 2007-04-19 Freebern Margaret C Directed auto-refresh for a dynamic random access memory
US9262326B2 (en) * 2006-08-14 2016-02-16 Qualcomm Incorporated Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem
US8028186B2 (en) 2006-10-23 2011-09-27 Violin Memory, Inc. Skew management in an interconnection system
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
CN101640065B (zh) * 2008-07-29 2012-07-04 国际商业机器公司 用于嵌入式dram的刷新控制器及刷新控制方法
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
US8392650B2 (en) * 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US20110296098A1 (en) * 2010-06-01 2011-12-01 Dell Products L.P. System and Method for Reducing Power Consumption of Memory
US9292426B2 (en) * 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
US9053812B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
TWI473090B (zh) * 2011-08-08 2015-02-11 Winbond Electronics Corp 動態記憶體的重刷新電路及方法
US9293187B2 (en) * 2011-09-26 2016-03-22 Cisco Technology, Inc. Methods and apparatus for refreshing digital memory circuits
EP2620838B1 (en) * 2012-01-26 2015-04-22 ST-Ericsson SA Automatic partial array self-refresh
US9007862B2 (en) 2012-07-12 2015-04-14 Rambus Inc. Reducing memory refresh exit time
US9355704B2 (en) * 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
KR102194003B1 (ko) 2014-02-25 2020-12-22 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
KR102326018B1 (ko) * 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템
KR20170045795A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US10878879B2 (en) * 2017-06-21 2020-12-29 Mediatek Inc. Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window
US10262719B1 (en) * 2017-12-22 2019-04-16 Nanya Technology Corporation DRAM and refresh method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687107A (en) * 1985-05-02 1987-08-18 Pennwalt Corporation Apparatus for sizing and sorting articles
JPH06124587A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
JPH0877770A (ja) * 1994-08-31 1996-03-22 Sanyo Electric Co Ltd リフレッシュアドレスカウンタ
US5627791A (en) 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JP4000206B2 (ja) * 1996-08-29 2007-10-31 富士通株式会社 半導体記憶装置
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH1166843A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
AU1075599A (en) 1997-10-10 1999-05-03 Rambus Incorporated Dram core refresh with reduced spike current
WO1999046775A2 (en) * 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
KR100355226B1 (ko) * 1999-01-12 2002-10-11 삼성전자 주식회사 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
JP2000315385A (ja) * 1999-04-30 2000-11-14 Nec Ic Microcomput Syst Ltd セルフリフレッシュ回路及びセルフリフレッシュ方法
JP2001332083A (ja) * 2000-05-18 2001-11-30 Nec Corp 半導体記憶装置およびそのアドレス制御方法
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
JP2003123469A (ja) * 2001-10-05 2003-04-25 Seiko Epson Corp メモリ制御回路、メモリ制御方法及び情報処理装置
US6665224B1 (en) * 2002-05-22 2003-12-16 Infineon Technologies Ag Partial refresh for synchronous dynamic random access memory (SDRAM) circuits
DE10306062B3 (de) 2003-02-13 2004-08-19 Infineon Technologies Ag Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen und einer Refresh-Steuerschaltung
US7236416B2 (en) 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7200062B2 (en) * 2004-08-31 2007-04-03 Micron Technology, Inc. Method and system for reducing the peak current in refreshing dynamic random access memory devices
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956260A (zh) * 2011-08-19 2013-03-06 华邦电子股份有限公司 动态存储器的重刷新电路及方法
CN102956260B (zh) * 2011-08-19 2015-12-16 华邦电子股份有限公司 动态存储器的重刷新电路及方法
US10216658B2 (en) 2017-02-16 2019-02-26 Via Alliance Semiconductor Co., Ltd. Refreshing of dynamic random access memory
CN113012737A (zh) * 2019-12-20 2021-06-22 美光科技公司 用于存储器刷新操作的精细粒度模式的选择性延长
CN113012737B (zh) * 2019-12-20 2022-06-28 美光科技公司 用于存储器刷新操作的精细粒度模式的选择性延长

Also Published As

Publication number Publication date
HK1109492A1 (en) 2008-06-06
TWI385673B (zh) 2013-02-11
JP6169658B2 (ja) 2017-07-26
EP1839313B1 (en) 2019-06-05
KR101166949B1 (ko) 2012-07-23
US7953921B2 (en) 2011-05-31
US20060143372A1 (en) 2006-06-29
EP3531421A1 (en) 2019-08-28
KR20070103013A (ko) 2007-10-22
CN101091221B (zh) 2012-04-18
JP2012089231A (ja) 2012-05-10
EP3531421B1 (en) 2022-06-01
JP2018137034A (ja) 2018-08-30
JP2008525942A (ja) 2008-07-17
ES2744354T3 (es) 2020-02-24
WO2006071854A1 (en) 2006-07-06
HUE045655T2 (hu) 2020-01-28
BRPI0519703A2 (pt) 2009-03-10
EP1839313A1 (en) 2007-10-03
JP2016006713A (ja) 2016-01-14
IL184020A0 (en) 2007-10-31
BRPI0519703B1 (pt) 2018-02-06
TW200632939A (en) 2006-09-16
JP5032337B2 (ja) 2012-09-26
JP2017117510A (ja) 2017-06-29
JP6396515B2 (ja) 2018-09-26

Similar Documents

Publication Publication Date Title
CN101091221B (zh) 引导式自动刷新同步
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
EP1749300B1 (en) Method and system for providing directed bank refresh for volatile memories
US7342841B2 (en) Method, apparatus, and system for active refresh management
EP1751769B1 (en) Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US5889714A (en) Adaptive precharge management for synchronous DRAM
EP1756833B1 (en) Method and system for providing independent bank refresh for volatile memories
KR101125947B1 (ko) 상태 레지스터들의 동시 판독
CN102737706B (zh) 控制易失性存储器中的刷新的方法和系统
US20060044909A1 (en) Method and system for reducing the peak current in refreshing dynamic random access memory devices
CN101243420A (zh) 非dram指示符和存取未存储于dram阵列中的数据的方法
US20070247953A1 (en) Memory control method and apparatuses
TWI688857B (zh) 不增加接腳成本之對高容量類sdram記憶體進行定址的方法、使用其之記憶體裝置及其記憶體模組
KR20010059512A (ko) Ｓｄｒａｍ 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1109492

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1109492

Country of ref document: HK