ES2744354T3 - Sincronización de actualización automática dirigida - Google Patents

Sincronización de actualización automática dirigida Download PDF

Info

Publication number
ES2744354T3
ES2744354T3 ES05855572T ES05855572T ES2744354T3 ES 2744354 T3 ES2744354 T3 ES 2744354T3 ES 05855572 T ES05855572 T ES 05855572T ES 05855572 T ES05855572 T ES 05855572T ES 2744354 T3 ES2744354 T3 ES 2744354T3
Authority
ES
Spain
Prior art keywords
update
bank
controller
memory
bank address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES05855572T
Other languages
English (en)
Inventor
Robert Michael Walker
Perry Willmann Remaklus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2744354T3 publication Critical patent/ES2744354T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)

Abstract

Un procedimiento, mediante un módulo de memoria (14) y un controlador (12), de actualización de una pluralidad de bancos de memoria (16), que comprende: aceptar un comando de sincronización desde el controlador (12); configurar un contador de actualización de banco (20) del módulo de memoria (14) en una dirección de banco predeterminada en respuesta al comando de sincronización (54); al recibir un comando de actualización automática desde el controlador dirigido a un banco de memoria predeterminado, actualizar el banco de memoria direccionado (60) mientras que la pluralidad de bancos de memoria distintos de los bancos de memoria direccionados permanecen listos para realizar la operación de acceso a la memoria e incrementar el contador de actualización de banco (20) en un orden predeterminado por el cual el controlador mantiene un contador de direcciones de banco (23) para reflejar el contador de actualización de banco (20) del módulo de memoria; y al salir de un modo de actualización automática, establecer el contador de actualización de banco en una segunda dirección de banco predeterminada; caracterizado por: configurar el contador de actualización de banco (20) en una segunda dirección de banco predeterminada incluye: realizar sucesivas operaciones de actualización e incrementar el contador de actualización de banco según sea necesario para configurar el contador de actualización de banco a la segunda dirección de banco predeterminada (68), en el que la segunda dirección de banco predeterminada es n+1, donde n es la dirección de banco correspondiente al último ciclo de actualización automática dirigida recibido del controlador (12) antes del modo de actualización automática.

Description

DESCRIPCIÓN
Sincronización de actualización automática dirigida
ANTECEDENTES
[0001] Esta solicitud reivindica prioridad a la solicitud provisional de Estados Unidos con número 60/640 100, presentada el 28 de diciembre de 2004.
[0002] La presente invención se refiere en general al campo de la memoria y, en particular, a un sistema y procedimiento para sincronizar direcciones de banco entre un controlador y la memoria en un modo de actualización automática dirigida.
[0003] Los microprocesadores, los procesadores de señales digitales y otros controladores realizan tareas computacionales en una amplia variedad de aplicaciones, incluidas aplicaciones integradas como dispositivos electrónicos portátiles. La tendencia es expandir cada vez más los conjuntos de características y la funcionalidad mejorada de dichos dispositivos, incluido el aumento de la memoria, así como procesadores más potentes a nivel computacional, en cada generación de productos. Otra tendencia de los dispositivos electrónicos portátiles es un factor de forma cada vez más pequeño. Un impacto importante de esta tendencia es la disminución del tamaño de las baterías utilizadas para alimentar el controlador, la memoria y otros componentes electrónicos del dispositivo, lo cual hace que la eficiencia energética sea un objetivo de diseño cada vez más importante. Por lo tanto, son deseables mejoras en el controlador y/o la memoria que aumentan la velocidad de ejecución y reducen el consumo de energía, particularmente para los procesadores de dispositivos electrónicos portátiles.
[0004] La memoria dinámica de acceso aleatorio (DRAM) es bien conocida en la técnica por estar entre las tecnologías de almacenamiento de datos electrónicas o de estado sólido más rentables. La DRAM almacena datos binarios cargando o descargando circuitos capacitivos direccionables individualmente. Para lograr una alta densidad de bits y, por lo tanto, un bajo costo por bit, los circuitos que retienen esta carga de forma indefinida se omiten en las tecnologías DRAM. En consecuencia, la carga se disipa debido a las corrientes de fuga. Para preservar el estado de los datos almacenados en la DRAM, los circuitos capacitivos que almacenan valores de bit deben cargarse o "renovarse" periódicamente.
[0005] Las matrices DRAM se implementan comúnmente como matrices horizontales, rectangulares, bidimensionales que comprenden una pluralidad de filas y columnas. Se accede a los bits de datos proporcionando una dirección de fila y una señal de control de Señal de Dirección de Fila (RAS), seguido de una dirección de columna y una Señal de Dirección de Columna (CAS). Una vez que se accede o se “abre” una fila determinada, se puede acceder a un gran número de posiciones de bit incrementando la dirección de la columna. Por lo tanto, el retardo en proporcionar una dirección de fila y una señal RAS se puede amortizar en muchos accesos de columna, particularmente para accesos de datos largos y secuenciales. Esta característica se explota aún más mediante el modo de página rápida (FPM) y las tecnologías de DRAM de salida de datos extendida (EDO), como se conoce en la técnica. Dado que las densidades más altas de DRAM se empaquetan en módulos, otra técnica organizativa es dividir segmentos de memoria en bancos direccionables por separado. En una implementación representativa, la dirección de memoria se puede asignar a DRAM como se muestra a continuación:
Figure imgf000002_0001
[0006] Los bits de orden inferior pueden comprender un campo de selección de bytes, donde el módulo de memoria proporciona datos que abarcan varios bytes en un solo acceso. Los siguientes bits más significativos son la dirección de la columna, lo cual permite acceder rápidamente a los datos dentro de la misma fila. Encima de la dirección de la fila están los bits de selección de banco, que se dirigen independientemente a uno de una pluralidad de bancos DRAM (en este ejemplo, cuatro bancos). La dirección de la fila comprende los bits más significativos. Los expertos en la técnica reconocerán que las direcciones de memoria pueden asignarse a la memoria de diversas maneras; la asignación anterior es, por lo tanto, solo ilustrativa, y no limitativa.
[0007] La DRAM tradicional se actualiza explícitamente bajo la dirección de un controlador. El controlador coloca la dirección de una fila para actualizarse en el bus de direcciones y confirma la señal RAS para actualizar cada ubicación de almacenamiento de memoria en esa fila. Durante un ciclo de actualización, todas las operaciones de acceso a la memoria se detienen (es decir, no se puede producir ninguna operación de lectura ni escritura durante un ciclo de actualización). Un contador de actualización en el controlador proporciona la dirección de la fila de actualización, y el contador se incrementa después de cada ciclo de actualización. Todas las filas en la matriz DRAM pueden actualizarse secuencialmente. Esto se conoce en la técnica como una actualización de ráfaga, y debe ejecutarse una vez dentro del tiempo total de actualización requerido de la matriz de memoria. De forma alternativa, el controlador puede implementar una actualización distribuida, en la que los ciclos de actualización dirigidos a filas sucesivas se intercalan entre los ciclos de acceso a la memoria. El retardo permitido medio entre los ciclos de actualización distribuidos es el tiempo total de actualización requerido de la matriz de memoria dividido por el número de filas.
[0008] Con la llegada de la actualización de CAS-antes de-RAS (actualización de CBR), el controlador se vio aliviado de la necesidad de calcular y suministrar una dirección de fila para los ciclos de actualización. Un módulo de memoria que soporta la actualización de CBR incluye un contador de filas interno, que se incrementa al recibir cada ciclo de actualización de CBR. El controlador desconoce qué fila se está actualizando en un momento dado; el controlador simplemente debe emitir ciclos de actualización de CBR dentro del período de tiempo requerido. La actualización de CBR es un ejemplo de lo que en general se denomina actualización automática, en el que un controlador ordena a la memoria que emita un ciclo de actualización, pero desconoce la dirección de la fila específica que se está actualizando. En las implementaciones modernas de DRAM síncrona (SDRAM), un ciclo de actualización automática se realiza comúnmente en respuesta a las señales RAS y CAS que se activan simultáneamente.
[0009] Una desventaja de las técnicas convencionales de actualización automática (y, además, las actualizaciones tradicionales en las que el controlador proporciona la dirección de la fila de actualización, si los bancos no se actualizan de manera independiente) es que el controlador está obligado a cerrar todas las filas de DRAM a las operaciones de acceso a la memoria (es decir, accesos de lectura y escritura) antes de emitir un comando de actualización automática. Esto puede afectar negativamente al rendimiento del procesador al retardar los accesos de datos y/o las recuperaciones de instrucciones.
[0010] Una solución, donde los bancos se actualizan de forma independiente, es que el controlador maneje explícitamente el proceso de actualización proporcionando la dirección de fila y la información de selección de banco para cada comando de actualización. En este caso, el controlador puede dirigir un ciclo de actualización a un banco DRAM al mismo tiempo que realiza operaciones de acceso a datos a los bancos restantes. Un controlador sofisticado puede organizar sus operaciones de memoria para aprovechar esta capacidad, mejorando así el rendimiento.
[0011] Sin embargo, una desventaja de este enfoque es que el controlador no puede aprovechar el modo de actualización automática que ofrecen muchas implementaciones modernas de memoria, que tienen una aplicabilidad particular a los dispositivos electrónicos portátiles. En el modo de actualización automática, los datos se retienen en la matriz DRAM durante los períodos de inactividad, con un consumo mínimo de energía, y el acceso a los datos no está permitido. Es decir, los datos pueden no escribirse o leerse desde la matriz DRAM durante el modo de actualización automática. La DRAM con un modo de actualización automática permite que muchos circuitos, incluido el controlador, entren en modo inactivo o de "suspensión" para retener la energía de la batería.
[0012] Durante la actualización automática, el módulo de memoria recorre la matriz DRAM, realizando la actividad de actualización mínima necesaria para mantener los datos. Para lograr esto, el módulo de memoria mantiene un contador interno de direcciones de fila/banco que no es accesible para el controlador. Al salir del modo de actualización automática, el controlador no se da cuenta de qué fila se actualizó por última vez en el modo de actualización automática y, por lo tanto, no puede continuar con las operaciones de actualización explícitas a menos que primero realice una actualización de ráfaga de cada fila de forma secuencial.
La solicitud de patente US 2003/0007406 se refiere a un sistema de memoria, que es capaz de aumentar la eficiencia de utilización de un dispositivo de memoria de semiconductores, y un procedimiento para actualizar el dispositivo de memoria de semiconductores. El controlador de memoria puede realizar selectivamente una operación de actualización en un banco en particular aplicando un comando de actualización sin aplicar también una dirección de banco, y por lo tanto es posible aumentar la eficiencia de utilización de un dispositivo de memoria de semiconductores.
SUMARIO
[0013] Aspectos de la presente invención se exponen en las reivindicaciones adjuntas.
BREVE DESCRIPCIÓN DE LOS DIBUJOS
[0014]
La Figura 1 es un diagrama de bloques funcional de un controlador y un módulo de memoria.
La Figura 2 es una línea de tiempo que muestra las operaciones de actualización y los valores de un contador de direcciones de banco en varios modos.
La Figura 3 es un diagrama de flujo de un procedimiento de actualización DRAM.
DESCRIPCIÓN DETALLADA
[0015] La Figura 1 muestra un sistema informático representativo 10 que comprende un controlador 12 y un módulo de memoria 14. El controlador 12 puede comprender un microprocesador, un procesador de señales digitales, una máquina de estados sofisticada implementada en un FPGA o ASIC, u otro controlador. El módulo de memoria 14 puede comprender un único chip DRAM, un módulo de múltiples chips, una matriz SIMM o DIMM de módulos DRAM, o similares. El módulo de memoria 14 incluye, en el modo de realización representado, cuatro bancos DRAM 16 y un circuito de actualización 18, que incluye un contador de direcciones de banco 20 y un contador de direcciones de fila 21. El circuito de actualización 18 realiza ciclos de actualización a los bancos DRAM 16 al recibir los comandos de actualización del controlador 12 en un modo de actualización automática dirigida, o de manera autónoma durante un modo de actualización automática. Además, el circuito de actualización puede soportar otra actualización
[0016] En un modo de actualización automática dirigida (DARF), los comandos de actualización son emitidos por un controlador, y las direcciones de fila y banco de actualización se mantienen internamente en un módulo de memoria. El controlador y la memoria se sincronizan con respecto a la dirección de banco al especificar que un contador de direcciones de banco interno a la memoria se inicialice a un primer valor predeterminado al entrar en el modo DARF. La memoria realiza un ciclo de actualización dirigido al banco direccionado al recibir un comando de actualización, e incrementa el contador de direcciones de banco en una secuencia predeterminada después del ciclo de actualización. El controlador rastrea la dirección de banco y puede emitir una o más operaciones de acceso a la memoria durante la ejecución de un comando de actualización, si la operación de acceso a la memoria se dirige a un banco que no se está actualizando. La sincronización, perdida durante un modo de actualización automática, se restablece al salir del modo de actualización automática especificando que el contador de direcciones de banco asume un segundo valor predeterminado. El segundo valor predeterminado puede ser fijo, o puede ser n 1, donde n es el valor del contador de direcciones de banco cuando se inicia el modo de actualización automática.
BREVE DESCRIPCIÓN DE LOS DIBUJOS
[0017] La Figura 1 es un diagrama de bloques funcional de un controlador y un módulo de memoria.
[0018] La Figura 2 es una línea de tiempo que muestra las operaciones de actualización y los valores de un contador de direcciones de banco en varios modos.
[0019] La Figura 3 es un diagrama de flujo de un procedimiento de actualización DRAM.
DESCRIPCIÓN DETALLADA
[0020] La Figura 1 muestra un sistema informático representativo 10 que comprende un controlador 12 y un módulo de memoria 14. El controlador 12 puede comprender un microprocesador, un procesador de señales digitales, una máquina de estados sofisticada implementada en un FPGA o ASIC, u otro controlador. El módulo de memoria 14 puede comprender un único chip DRAM, un módulo de múltiples chips, una matriz SIMM o DIMM de módulos DRAM, o similares. El módulo de memoria 14 incluye, en el modo de realización representado, cuatro bancos DRAM 16 y un circuito de actualización 18, que incluye un contador de direcciones de banco 20 y un contador de direcciones de fila 21. El circuito de actualización 18 realiza ciclos de actualización a los bancos DRAM 16 al recibir los comandos de actualización del controlador 12 en un modo de actualización automática dirigida, o de manera autónoma durante un modo de actualización automática. Además, el circuito de actualización puede soportar otros modos de actualización como se conoce en la técnica. El módulo de memoria 14 también incluye pestañas de dirección de fila y columna, amplificadores de detección, controladores de bus y varios otros circuitos (no mostrados) comunes a la memoria DRAM y bien conocidos en la técnica.
[0021] El controlador 12, en el modo de realización representado en la Figura 1, incluye un circuito de control de memoria 22 operativo para realizar operaciones de lectura y escritura en el módulo de memoria 14. En consecuencia, la Figura 1 muestra las conexiones comunes de dirección, datos y señales de control (por ejemplo, RAS, CAS y WE) entre el circuito de control de memoria 22 en el controlador 12 y el módulo de memoria 14. Estas señales de control son solo representativas, no son exhaustivas y no incluyen muchas de las diversas señales de control que pueden interconectar un controlador 12 y la memoria 14 en cualquier implementación dada.
[0022] El circuito de control de memoria 22 genera adicionalmente una señal de actualización, como se muestra mediante la señal RFSH, al módulo de memoria 14 en al menos un modo. La señal RFSH es representativa solamente; en cualquier implementación dada, el circuito de control de memoria 22 puede emitir un comando de actualización automática a través de otras señales de control. El circuito de control de memoria 22 también incluye un contador de direcciones de banco 23, que refleja el valor del registro de dirección de banco 20 en el módulo de memoria 14 durante el modo de actualización automática dirigida.
[0023] El controlador 12 incluye adicionalmente un registro de modo extendido (EMR) 24. Este registro puede incluir una pluralidad de bits de modo y otra información de configuración, según sea necesario o deseado en cualquier implementación dada. En un modo de realización, el EMR 24 incluye un bit 26 dirigido de re-actualización automática (DARF). El EMR 24 adicionalmente incluye un bit 28 de actualización automática (SR). El controlador 12 puede incluir una variedad de circuitos, registros y otros componentes adicionales (no mostrados) como se conoce en la técnica.
[0024] De acuerdo con un modo de realización, el módulo de memoria 14 entra en un modo de actualización automática dirigida en respuesta al controlador 12 que establece el bit 26 DARF en el EMR 24. Cuando se establece el bit 26 de DARF, el contador de direcciones de banco de memoria 20 se establece en un valor predeterminado, y el contador de direcciones de banco de controlador 23 se establece en el mismo valor. Comúnmente, el contador de direcciones de banco 20 puede ponerse a cero. Sin embargo, los expertos en la técnica reconocerán que las direcciones de banco pueden establecerse en cualquier valor predeterminado, siempre que el controlador 12 tenga conocimiento del valor predeterminado utilizado.
[0025] Cuando se incrementa después de cada ciclo de actualización automática dirigida, el contador de direcciones de banco 20 realizará un ciclo a través de las direcciones de banco en una secuencia predeterminada. En un modo de realización preferente, el contador de direcciones de banco 20 pasa por un recuento binario (por ejemplo, 0, 1, ... m-1, para m bancos). Sin embargo, los expertos en la técnica reconocerán fácilmente que el contador de direcciones de banco 20 puede realizar un ciclo a través de los bits de dirección de banco en cualquier secuencia, siempre que el controlador 12 tenga conocimiento de la secuencia particular utilizada, de modo que el registro de dirección de banco 23 pueda usar la misma secuencia.
[0026] En un modo de realización ilustrativo, durante el modo de actualización automática dirigida, el módulo de memoria 14, al recibir un comando de actualización desde el controlador 12, realizará una operación de actualización a los bits de dirección de banco y fila en los contadores 21,20 correspondientes. El contador de direcciones de banco 20 se incrementará en uno después de la operación de actualización. Cuando el contador de direcciones de banco 20 ha pasado por una secuencia completa (es decir, después de haber emitido un ciclo de actualización para cada banco para una dirección de fila determinada), el contador de direcciones de la fila 21 se incrementa en uno.
[0027] El controlador 12 mantiene el contador de direcciones de banco 23 para reflejar el contador de direcciones de banco 20, e incrementa el contador de direcciones de banco 23 cada vez que se emite un comando de actualización automática al módulo de memoria 14. Dado que el controlador 12 y el módulo de memoria 14 se inicializan en la misma dirección de banco predeterminada, incremente la dirección de banco aproximadamente al mismo tiempo (después de cada comando de actualización automática) y en la misma cantidad y en el mismo orden, el controlador 12 y el módulo de memoria 14 está sincronizado con respecto a las direcciones de banco en el modo de actualización automática dirigida.
[0028] Esta sincronización le permite al controlador 12, que es consciente de que el banco 16 se está actualizando cuando emite un comando de actualización, para continuar realizando accesos de lectura y escritura a cualquier banco DRAM 16 diferente al banco 16 que se está actualizando. Tenga en cuenta que el controlador 12 no necesita conocer la dirección de la fila de actualización. Todas las filas deben cerrarse durante la operación de actualización solo en el banco 16 que se está actualizando; el controlador 12 puede leer o escribir cualquier dirección en cualquier otro banco 16. Por lo tanto, el controlador 12 puede "ocultar" los ciclos de actualización automática dirigida programando accesos a la memoria de manera que los ciclos de actualización automática dirigida no afecten el rendimiento del acceso a la memoria.
[0029] La Figura 2 muestra una vista de la línea de tiempo de la actividad de actualización entre el controlador 12 y el módulo de memoria 14. Las acciones y el estado del controlador 12 se muestran debajo de la línea de tiempo. Los ciclos de actualización se representan como "tics" sobre la línea de tiempo, y el valor del contador de direcciones de banco 20 se muestra sobre la línea de tiempo. En el punto más a la izquierda (el comienzo del tiempo de interés), el controlador 12 se reinicia. Esto puede corresponder a un encendido inicial, un reinicio del software o similar. Si el controlador 12 desea entrar en el modo de actualización automática dirigida y obtener el máximo rendimiento de acceso a la memoria, el controlador 12 establece el bit 26 DARF. Esto coloca al módulo de memoria 14 en el modo de actualización automática dirigida, y obliga al contador de direcciones de banco 20 a tener un valor predeterminado, tal como cero en el modo de realización representado en la Figura 2.
[0030] El controlador 12 luego puede proceder a realizar operaciones de acceso a la memoria en el módulo de memoria 14, emitiendo periódicamente comandos de actualización automática dirigida, como se indica con las flechas en la Figura 2, en puntos periódicos a lo largo de la línea de tiempo. El tiempo durante el cual se deben actualizar todos los bancos DRAM 16 dentro de una fila dada se indica en la Figura 2 como tREF. En consecuencia, el controlador 12 puede espaciar los comandos de actualización automática dirigida por banco a un valor medio de t ref/4, como se indica. Al recibir cada comando de actualización automática dirigida, el módulo de memoria 14 realiza una actualización al banco direccionado por el contador de direcciones de banco 20, y luego incrementa el contador de direcciones de banco 20. Cuando el contador de direcciones de banco 20 realiza un ciclo a través de una secuencia completa (0, 1, 2, 3 en el modo de realización representado), la dirección de la fila 21 se incrementa. El controlador incrementa el contador de direcciones de banco 23 al emitir cada comando de actualización automática dirigida. Por lo tanto, el controlador de memoria 22 es consciente del valor del contador de direcciones de banco 20, y puede realizar operaciones de lectura y escritura en el módulo de memoria 14 simultáneamente con la actividad de actualización automática dirigida, dirigiendo los accesos a la memoria a los bancos de DRAM 16 distintos al banco 16 que actualmente se está actualizando.
[0031] Según uno o más modos de realización de la presente invención, el controlador 12 puede aprovechar un modo de actualización automática del módulo de memoria 14. En particular, el controlador 12 puede dirigir al módulo de memoria 14 para que entre en un modo de actualización automática, por ejemplo, al establecer el bit SR 28 en el EMR 24. El uso de un bit SR 28 para dirigir el módulo de memoria 14 dentro y fuera del modo de actualización automática es solo representativo; los expertos en la técnica reconocerán que el controlador 12 puede comunicar el modo de actualización automática al módulo de memoria de una variedad de formas distintas a la configuración de un bit 28 SR. Por ejemplo, una técnica común para dirigir SDRAM al modo de actualización automática es mantener bajas las señales de control de Selección de Chip (CS), RAS, CAS y Clock Enable (CKE) simultáneamente; la salida de actualización automática se produce cuando CKE se devuelve alto.
[0032] Durante el modo de actualización automática dirigida, el módulo de memoria 14 mantiene la fila y la dirección de banco a actualizar, pero deja el tiempo de actualización al controlador 12. En consecuencia, cuando el módulo de memoria 14 recibe el comando para entrar en el modo de actualización automática, no es consciente del tiempo transcurrido desde el último ciclo de actualización automática dirigida. En consecuencia, de acuerdo con un modo de realización, el circuito de actualización 18 del módulo de memoria 14 debe realizar un ciclo de actualización inmediatamente después de entrar en el modo de actualización automática. Como se usa en el presente documento, el término "inmediatamente" significa dentro de un período de tiempo predeterminado que es corto en relación con tREF/4. El ciclo de actualización puede dirigirse al banco al que se dirige actualmente, o de forma alternativa, el módulo de memoria 14 puede actualizar simultáneamente todos los bancos DRAM inmediatamente después de entrar en el modo de actualización automática.
[0033] Durante el modo de actualización automática, el módulo de memoria 14 continúa realizando ciclos de actualización según sea necesario para mantener los datos en los bancos DRAM 16. En general, la temporización de los ciclos de actualización del modo de actualización automática depende de la temperatura, y el tiempo entre los ciclos de actualización puede ser superior a t REF/4. El controlador 12 no tiene visibilidad de la actividad de actualización, no conoce el número o el tiempo de los ciclos de actualización y no puede rastrear el contenido del contador de direcciones de banco 20. Es decir, el controlador 12 y el módulo de memoria 14 se desincronizan con respecto a la dirección de banco cuando el módulo de memoria 14 está en modo de actualización automática.
[0034] Para restablecer la sincronización al salir del modo de actualización automática, el contador de direcciones de banco 20 debe contener un valor predeterminado, de modo que el contador de direcciones de banco 23 pueda configurarse con el mismo valor. Además, dado que el controlador 12 no sabe cuándo se produjo el último ciclo de actualización interno durante el modo de actualización automática, el circuito de actualización 18 emite al menos un ciclo de actualización inmediatamente después de detectar el comando para salir del modo de actualización automática (por ejemplo, en el modo de realización ilustrado, sobre el controlador 12 borrando el bit 28 de SR). Esto asegura que el controlador 12 tenga tREF/4 para emitir otro comando de actualización automática dirigida, sin riesgo de pérdida de datos.
[0035] En un modo de realización, al detectar el comando para salir del modo de actualización automática, el circuito de actualización 18 realiza un ciclo de actualización al banco al que se dirige actualmente, e incrementa el contador de direcciones de banco 20. Si el contenido del contador de direcciones de banco 20 no coincide con el valor predeterminado de la salida de actualización automática, el contador de direcciones de banco 20 se incrementa a través de su secuencia y se realizan ciclos de actualización en los bancos direccionados, hasta que su contenido coincide con la salida de la actualización automática predeterminada valor. Una vez que el valor del contador de direcciones de banco 20 se establece en el valor predeterminado de salida de actualización automática (y el contador de direcciones de banco 23 se establece de manera correspondiente), el controlador 12 y el módulo de memoria 14 han restablecido la sincronización de la dirección de banco. El controlador 12 puede continuar emitiendo comandos de actualización automática dirigida, mientras realiza simultáneamente operaciones de acceso a la memoria en otros bancos que no sean el banco que se está actualizando.
[0036] En otro modo de realización, en lugar de realizar ciclos de actualización de banco secuenciales hasta que el contador de direcciones de banco 20 alcance el valor predeterminado de salida de actualización automática, el módulo de memoria 14 puede actualizar todos los bancos simultáneamente y configurar el contador de direcciones de banco 20 al valor predeterminado de salida de actualización automática. Este enfoque puede reducir la latencia al salir del modo de actualización automática hasta que el módulo de memoria 14 esté listo para aceptar y cumplir las solicitudes de acceso a la memoria desde el controlador 12, en particular para una gran cantidad de bancos, como ocho o más.
[0037] Hay al menos dos posibilidades para la dirección de banco predeterminada de salida de actualización automática. En un modo de realización, al salir del modo de actualización automática, la dirección de banco 20 siempre se establece en un valor predeterminado, por ejemplo, cero. Sin embargo, los expertos en la técnica reconocerán fácilmente que el contador de direcciones de banco 20 puede establecerse en cualquier valor predeterminado, siempre que el controlador 12 tenga conocimiento del valor que se está utilizando, de modo que el contador de direcciones de banco 23 se pueda configurar al mismo valor.
[0038] En otro modo de realización, la dirección de banco predeterminada de salida de actualización automática es el contenido del contador de direcciones de banco 20 cuando entró en el modo de actualización automática. Es decir, si el último banco actualizado en el modo de actualización automática dirigida antes del modo de actualización automática era n, la dirección de banco predeterminada de salida de actualización automática es n+1. En esta realización, el contador de direcciones de banco 23 no necesita ser reiniciado ni configurado de otra manera a un valor predeterminado, sino que el controlador 12 puede continuar emitiendo comandos de actualización automática dirigida como si la sincronización nunca se hubiera interrumpido en el modo de actualización automática.
[0039] La Figura 3 muestra un diagrama de flujo de un procedimiento para actualizar una memoria, de acuerdo con uno o más modos de realización. La memoria 14 comprueba el modo de actualización automática dirigida, por ejemplo, inspeccionando un bit 26 DARF (bloque 50). Si la memoria 14 no se coloca en el modo de actualización automática dirigida, realiza ciclos de actualización convencionales (bloque 52). Estos pueden ocurrir en un modo de actualización tradicional, en el que el controlador 12 suministra una dirección de actualización de fila, o un modo de actualización automática convencional, en el que el módulo de memoria 14 mantiene la dirección de la fila. En cualquier caso, se puede ordenar al módulo de memoria 14 que realice el modo de actualización automática dirigida en cualquier momento (bloque 50) (aunque con riesgo de pérdida de datos en el caso del modo de actualización tradicional, ya que no hay sincronización de direcciones de fila entre el controlador 12 y la memoria 14).
[0040] Al detectar un comando para entrar en el modo de actualización automática dirigida (bloque 50), el módulo de memoria 14 establece el contador de direcciones de banco 20 en una primera dirección de banco predeterminada, como por ejemplo cero (bloque 54). El módulo de memoria 14 a continuación realiza ciclos de actualización automática dirigida a los bancos DRAM 16 como lo ordena el controlador 12. Después de cada ciclo de actualización, el módulo de memoria 14 incrementa el contador de direcciones de banco 20 en un orden predeterminado (bloque 56). Esto permite al controlador 12 rastrear el valor del contador de direcciones de banco 20 incrementando de manera similar el contador de direcciones de banco 23.
[0041] El controlador 12 puede ordenar al módulo de memoria 14 que entre en un modo de actualización automática (bloque 58). Si el módulo de memoria 14 se coloca en el modo de actualización automática, realiza inmediatamente un ciclo de actualización (bloque 60), ya que no es consciente del retardo desde el último ciclo de actualización automática dirigida. El módulo de memoria 14 realizará ciclos de actualización de DRAM según sea necesario para preservar el estado de los datos en la memoria. No se pueden realizar ciclos de acceso a la memoria (por ejemplo, lectura o escritura) en el modo de actualización automática.
[0042] Al recibir la orden salir del modo de actualización automática (bloque 64), el módulo de memoria 14 debe realizar al menos un ciclo de actualización (bloque 66). Esto garantiza que el controlador 12, que desconoce la sincronización del último ciclo de actualización realizado en el modo de actualización automática, tiene hasta tREF/4 después de ordenar al módulo de memoria 14 que salga del modo de actualización automática para que emita la siguiente actualización automática dirigida. Si es necesario, el módulo de memoria 14 realizará a continuación ciclos de actualización adicionales, incrementando el contador de direcciones de banco 20, para dejar un segundo valor predeterminado en el contador de direcciones de banco 20 (bloque 68). Esto es necesario para sincronizar con el controlador 12, que también tendrá el segundo valor predeterminado en el contador de direcciones de banco 23. A continuación, el controlador 12 se sincroniza con el módulo de memoria 14 con respecto a las direcciones de banco de actualización, y puede continuar emitiendo ciclos de actualización automática dirigida, mientras realiza simultáneamente ciclos de acceso a la memoria a los bancos de DRAM 16 distintos al que se está actualizando.
[0043] Aunque la presente invención se ha descrito en el presente documento con respecto a características, aspectos y modos de realización particulares de la misma, será evidente que son posibles numerosas variaciones, modificaciones y otros modos de realización dentro del amplio alcance de la presente invención, y en consecuencia, se debe considerar que todas las variaciones, modificaciones y modos de realización están dentro del alcance de la invención. Por lo tanto, los presentes modos de realización deben interpretarse en todos los aspectos como ilustrativos y no restrictivos y todos los cambios que se encuentren dentro del rango de significado y equivalencia de las reivindicaciones adjuntas pretenden incluirse en los mismos.

Claims (13)

  1. REIVINDICACIONES
    i . Un procedimiento, mediante un módulo de memoria (14) y un controlador (12), de actualización de una pluralidad de bancos de memoria (16), que comprende:
    aceptar un comando de sincronización desde el controlador (12);
    configurar un contador de actualización de banco (20) del módulo de memoria (14) en una dirección de banco predeterminada en respuesta al comando de sincronización (54);
    al recibir un comando de actualización automática desde el controlador dirigido a un banco de memoria predeterminado, actualizar el banco de memoria direccionado (60) mientras que la pluralidad de bancos de memoria distintos de los bancos de memoria direccionados permanecen listos para realizar la operación de acceso a la memoria e incrementar el contador de actualización de banco (20) en un orden predeterminado por el cual el controlador mantiene un contador de direcciones de banco (23) para reflejar el contador de actualización de banco (20) del módulo de memoria; y
    al salir de un modo de actualización automática, establecer el contador de actualización de banco en una segunda dirección de banco predeterminada;
    caracterizado por:
    configurar el contador de actualización de banco (20) en una segunda dirección de banco predeterminada incluye:
    realizar sucesivas operaciones de actualización e incrementar el contador de actualización de banco según sea necesario para configurar el contador de actualización de banco a la segunda dirección de banco predeterminada (68), en el que la segunda dirección de banco predeterminada es n+1, donde n es la dirección de banco correspondiente al último ciclo de actualización automática dirigida recibido del controlador (12) antes del modo de actualización automática.
  2. 2. El procedimiento según la reivindicación 1, que además comprende, cuando el contador de actualización de banco (20) realiza un ciclo a través de dicha pluralidad de bancos de memoria (16), incrementar un contador de direcciones de fila (21).
  3. 3. El procedimiento según la reivindicación 1, que comprende además, al recibir un comando de actualización automática dirigida desde el controlador (12) dirigida a uno de la pluralidad de bancos de memoria (16) y una solicitud de acceso a la memoria dirigida a otra de la pluralidad de bancos de memoria, realizar tanto la actualización como las operaciones de acceso.
  4. 4. El procedimiento según la reivindicación 1, que comprende además, entrar en un modo de actualización automática en respuesta a un comando de actualización automática recibido desde el controlador (12), y actualizar los bancos de memoria (16) a una velocidad suficiente para retener datos sin recibir comandos de actualización del controlador.
  5. 5. El procedimiento según la reivindicación 4, en el que el banco de memoria (16) direccionado por el contador de direcciones de banco (20) se actualiza inmediatamente después de recibir el comando de actualización automática.
  6. 6. El procedimiento según la reivindicación 4, en el que todos los bancos de memoria (16) se actualizan simultáneamente inmediatamente después de recibir el comando de actualización automática.
  7. 7. El procedimiento de acuerdo con la reivindicación 1, en el que la segunda dirección de banco predeterminada es fija.
  8. 8. El procedimiento según la reivindicación 1, en el que la segunda dirección de banco predeterminada es igual a la primera dirección de banco predeterminada.
  9. 9. Un dispositivo electrónico, que comprende:
    un controlador (12) operativo para leer y escribir datos en un módulo de memoria (14), y otro operativo para colocar el módulo de memoria en un modo de actualización automática dirigida y para emitir comandos de actualización automática dirigida, con el controlador que mantiene una dirección de banco de actualización (23) en el controlador igual a un contador de direcciones de banco (20) en el módulo de memoria a lo largo del modo de actualización automática dirigida, siendo el controlador (12) además operativo para colocar el módulo de memoria en un modo de actualización automática y para eliminar el módulo de memoria del modo de actualización automática, siendo el contador de direcciones de banco (20) operativo para asumir un segundo valor predeterminado al salir del modo de actualización automática;
    un módulo de memoria (14) que tiene al menos dos bancos (16) de DRAM, cada banco DRAM se puede direccionar por separado para realizar ciclos de actualización, el módulo de memoria operativo en un modo de actualización automática dirigida para realizar un ciclo de actualización dirigido a un banco, y para realizar un ciclo de acceso a la memoria a un banco diferente mientras se realiza el ciclo de actualización, en respuesta a los comandos del controlador (12); y
    un contador de direcciones de banco (20) en el módulo de memoria operativo para asumir un primer valor predeterminado cuando el módulo de memoria entra en el modo de actualización automática dirigida; caracterizado por que:
    el módulo de memoria (14) es operativo para realizar ciclos de actualización sucesivos a los bancos DRAM (16) e incrementar el contador de direcciones de banco (20) según sea necesario para configurar el contador de direcciones de banco en un segundo valor predeterminado al salir del modo de actualización automática, en el que el segundo valor predeterminado es n+1, donde n es la dirección de banco correspondiente al último ciclo de actualización automática dirigida emitido por el controlador (12) antes del modo de actualización automática.
  10. 10. El dispositivo electrónico de la reivindicación 9, en el que el contador de direcciones de banco (20) es además operativo para incrementarse en una secuencia predeterminada después de cada ciclo de actualización automática dirigida.
  11. 11. El dispositivo electrónico de la reivindicación 9, en el que el módulo de memoria realiza un ciclo de actualización dirigido a un banco DRAM (16) inmediatamente después de entrar en el modo de actualización automática.
  12. 12. El dispositivo electrónico de la reivindicación 9, en el que el segundo valor predeterminado está fijado.
  13. 13. El dispositivo electrónico de la reivindicación 9, en el que la segunda dirección de banco predeterminada es igual a la primera dirección de banco predeterminada.
ES05855572T 2004-12-28 2005-12-23 Sincronización de actualización automática dirigida Active ES2744354T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US64010004P 2004-12-28 2004-12-28
US11/115,915 US7953921B2 (en) 2004-12-28 2005-04-27 Directed auto-refresh synchronization
PCT/US2005/047037 WO2006071854A1 (en) 2004-12-28 2005-12-23 Directed auto-refresh synchronization

Publications (1)

Publication Number Publication Date
ES2744354T3 true ES2744354T3 (es) 2020-02-24

Family

ID=36178030

Family Applications (1)

Application Number Title Priority Date Filing Date
ES05855572T Active ES2744354T3 (es) 2004-12-28 2005-12-23 Sincronización de actualización automática dirigida

Country Status (12)

Country Link
US (1) US7953921B2 (es)
EP (2) EP3531421B1 (es)
JP (5) JP5032337B2 (es)
KR (1) KR101166949B1 (es)
CN (1) CN101091221B (es)
BR (1) BRPI0519703B1 (es)
ES (1) ES2744354T3 (es)
HK (1) HK1109492A1 (es)
HU (1) HUE045655T2 (es)
IL (1) IL184020A0 (es)
TW (1) TWI385673B (es)
WO (1) WO2006071854A1 (es)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7751894B1 (en) * 2004-03-04 2010-07-06 Cardiac Pacemakers, Inc. Systems and methods for indicating aberrant behavior detected by an implanted medical device
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
US9286198B2 (en) 2005-04-21 2016-03-15 Violin Memory Method and system for storage of data in non-volatile media
US8452929B2 (en) 2005-04-21 2013-05-28 Violin Memory Inc. Method and system for storage of data in non-volatile media
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
KR100640722B1 (ko) * 2005-10-05 2006-11-01 삼성전자주식회사 반도체 제어장치, 반도체 장치, 및 이들을 구비하는 시스템
US20070086261A1 (en) * 2005-10-17 2007-04-19 Freebern Margaret C Directed auto-refresh for a dynamic random access memory
US9262326B2 (en) * 2006-08-14 2016-02-16 Qualcomm Incorporated Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem
US8028186B2 (en) 2006-10-23 2011-09-27 Violin Memory, Inc. Skew management in an interconnection system
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
CN101640065B (zh) * 2008-07-29 2012-07-04 国际商业机器公司 用于嵌入式dram的刷新控制器及刷新控制方法
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
US8392650B2 (en) * 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US20110296098A1 (en) * 2010-06-01 2011-12-01 Dell Products L.P. System and Method for Reducing Power Consumption of Memory
US9292426B2 (en) 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
US9053812B2 (en) 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
TWI473090B (zh) * 2011-08-08 2015-02-11 Winbond Electronics Corp 動態記憶體的重刷新電路及方法
CN102956260B (zh) * 2011-08-19 2015-12-16 华邦电子股份有限公司 动态存储器的重刷新电路及方法
US9293187B2 (en) * 2011-09-26 2016-03-22 Cisco Technology, Inc. Methods and apparatus for refreshing digital memory circuits
EP2620838B1 (en) * 2012-01-26 2015-04-22 ST-Ericsson SA Automatic partial array self-refresh
US9007862B2 (en) 2012-07-12 2015-04-14 Rambus Inc. Reducing memory refresh exit time
US9355704B2 (en) * 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9117542B2 (en) * 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
KR102194003B1 (ko) 2014-02-25 2020-12-22 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
KR102326018B1 (ko) * 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템
KR20170045795A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
CN106875971B (zh) * 2017-02-16 2021-01-22 上海兆芯集成电路有限公司 动态随机存取存储器控制器及其控制方法
US10878879B2 (en) * 2017-06-21 2020-12-29 Mediatek Inc. Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window
US10262719B1 (en) * 2017-12-22 2019-04-16 Nanya Technology Corporation DRAM and refresh method thereof
US11011217B1 (en) * 2019-12-20 2021-05-18 Micron Technology, Inc. Selective extension of a fine granularity mode for memory refresh operations

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687107A (en) * 1985-05-02 1987-08-18 Pennwalt Corporation Apparatus for sizing and sorting articles
JPH06124587A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
JPH0877770A (ja) * 1994-08-31 1996-03-22 Sanyo Electric Co Ltd リフレッシュアドレスカウンタ
US5627791A (en) 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JP4000206B2 (ja) * 1996-08-29 2007-10-31 富士通株式会社 半導体記憶装置
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH1166843A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
WO1999019879A1 (en) 1997-10-10 1999-04-22 Rambus Incorporated Dram core refresh with reduced spike current
WO1999046775A2 (en) * 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
KR100355226B1 (ko) * 1999-01-12 2002-10-11 삼성전자 주식회사 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
JP2000315385A (ja) * 1999-04-30 2000-11-14 Nec Ic Microcomput Syst Ltd セルフリフレッシュ回路及びセルフリフレッシュ方法
JP2001332083A (ja) * 2000-05-18 2001-11-30 Nec Corp 半導体記憶装置およびそのアドレス制御方法
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
JP2003123469A (ja) * 2001-10-05 2003-04-25 Seiko Epson Corp メモリ制御回路、メモリ制御方法及び情報処理装置
US6665224B1 (en) * 2002-05-22 2003-12-16 Infineon Technologies Ag Partial refresh for synchronous dynamic random access memory (SDRAM) circuits
DE10306062B3 (de) 2003-02-13 2004-08-19 Infineon Technologies Ag Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen und einer Refresh-Steuerschaltung
US7236416B2 (en) 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7200062B2 (en) * 2004-08-31 2007-04-03 Micron Technology, Inc. Method and system for reducing the peak current in refreshing dynamic random access memory devices
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization

Also Published As

Publication number Publication date
TW200632939A (en) 2006-09-16
JP6396515B2 (ja) 2018-09-26
CN101091221B (zh) 2012-04-18
JP2016006713A (ja) 2016-01-14
JP6169658B2 (ja) 2017-07-26
JP5032337B2 (ja) 2012-09-26
US7953921B2 (en) 2011-05-31
TWI385673B (zh) 2013-02-11
KR101166949B1 (ko) 2012-07-23
JP2008525942A (ja) 2008-07-17
JP2018137034A (ja) 2018-08-30
JP2017117510A (ja) 2017-06-29
BRPI0519703B1 (pt) 2018-02-06
BRPI0519703A2 (pt) 2009-03-10
EP3531421B1 (en) 2022-06-01
EP1839313A1 (en) 2007-10-03
HK1109492A1 (en) 2008-06-06
CN101091221A (zh) 2007-12-19
HUE045655T2 (hu) 2020-01-28
JP2012089231A (ja) 2012-05-10
WO2006071854A1 (en) 2006-07-06
EP1839313B1 (en) 2019-06-05
EP3531421A1 (en) 2019-08-28
IL184020A0 (en) 2007-10-31
US20060143372A1 (en) 2006-06-29
KR20070103013A (ko) 2007-10-22

Similar Documents

Publication Publication Date Title
ES2744354T3 (es) Sincronización de actualización automática dirigida
US9418723B2 (en) Techniques to reduce memory cell refreshes for a memory device
US7342841B2 (en) Method, apparatus, and system for active refresh management
JP5819125B2 (ja) 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム
ES2375230T3 (es) Sistema y procedimiento para reducir el consumo de potencia de ram dinámica a través de la utilización de indicadores de datos válidos.
BR112020001854A2 (pt) técnica de atualização parcial para economizar energia de atualização de memória
US7236416B2 (en) Method and system for controlling refresh in volatile memories
EP1751769A1 (en) Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
EP1749300A1 (en) Method and system for providing directed bank refresh for volatile memories
EP2245543A1 (en) Cascaded memory arrangement
US20040088472A1 (en) Multi-mode memory controller
Guoteng et al. Design and Implementation of a DDR3-based Memory Controller
JP4012393B2 (ja) 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法
JP2004055112A (ja) 高速データアクセスのためのｄｒａｍ
JP2007200359A (ja) 記憶装置、アドレス制御方法及びシステム