JP2016001719A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016001719A JP2016001719A JP2015036141A JP2015036141A JP2016001719A JP 2016001719 A JP2016001719 A JP 2016001719A JP 2015036141 A JP2015036141 A JP 2015036141A JP 2015036141 A JP2015036141 A JP 2015036141A JP 2016001719 A JP2016001719 A JP 2016001719A
- Authority
- JP
- Japan
- Prior art keywords
- linear
- trench
- region
- gate electrode
- cell region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 150
- 210000004027 cell Anatomy 0.000 claims description 285
- 239000000758 substrate Substances 0.000 claims description 81
- 210000000746 body region Anatomy 0.000 claims description 42
- 230000004888 barrier function Effects 0.000 claims description 22
- 210000004754 hybrid cell Anatomy 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 27
- 238000005468 ion implantation Methods 0.000 description 18
- 230000003071 parasitic effect Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 13
- 230000002265 prevention Effects 0.000 description 13
- NGVDGCNFYWLIFO-UHFFFAOYSA-N pyridoxal 5'-phosphate Chemical compound CC1=NC=C(COP(O)(O)=O)C(C=O)=C1O NGVDGCNFYWLIFO-UHFFFAOYSA-N 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 238000001459 lithography Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000004380 ashing Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- WKZNAWCDMVRAFO-UHFFFAOYSA-N PCOP Chemical compound PCOP WKZNAWCDMVRAFO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】セル形成領域を、線状アクティブセル領域LCa、線状ホールコレクタセル領域LCc、およびこれらの間の線状インアクティブセル領域LCiから構成する。そして、線状ホールコレクタセル領域LCcの両側を挟んで形成され、エミッタ電極EEと電気的に接続する第3および第4線状トレンチゲート電極TG3,TG4の上面を、線状アクティブセル領域LCaの両側を挟んで形成され、ゲート電極と電気的に接続する第1および第2線状トレンチゲート電極TG1,TG2の上面よりも低くする。
【選択図】図3
Description
≪IE型トレンチゲートIGBTの構造≫
本実施の形態1によるIE型トレンチゲートIGBTを含む半導体装置について図1〜図5を用いて説明する。図1は、本実施の形態1によるIE型トレンチゲートIGBTを形成する半導体チップの要部平面図である。図2は、本実施の形態1による半導体チップの活性部の一部を拡大して示す要部平面図である。図3〜図5は、本実施の形態1によるIE型トレンチゲートIGBTの要部断面図であり、図3は、図2に示すA−A線に沿った要部断面図、図4は、図2に示すB−B線に沿った要部断面図、図5は、図2に示すC−C線に沿った要部断面図である。本実施の形態1によるIE型トレンチゲートIGBTは、例えば600V程度の耐圧を有する。
1.IE型トレンチゲートIGBTのゲート容量
IE型トレンチゲートIGBTのオン電圧性能をさらに高める方法としては、セルをシュリンクして、IE効果を強めることが有効である。しかし、単純にセルをシュリンクすると、トレンチ密度が高くなることに伴うゲート容量の増大により、スイッチング損失の悪化を招く。そこで、本発明者は、ゲート容量を低減することのできる種々のIE型トレンチゲートIGBTの構造について検討した。
さらに、本実施の形態1によるIE型トレンチゲートIGBTでは、比較例によるIE型トレンチゲートIGBTと比べて、オン電圧を低くすることができる。
本実施の形態1では、アクティブセル間引き率は、セル形成領域の主要部における正孔流出経路を構成する各種セル領域(正孔流出セル部)の幅で、正孔流出経路を構成しない各種セル領域(正孔非流出セル部)の幅を割ったものと定義している。
本実施の形態1によるIE型トレンチゲートIGBTの製造方法を図9〜図28を用いて説明する。図9〜図28は、本実施の形態1によるIE型トレンチゲートIGBTの製造工程を示す要部断面図である。以下では、セル形成領域を中心に説明するが、周辺部等については、必要に応じて前記図1を参照する。また、以下では、線状アクティブセル領域LCaおよび線状インアクティブセル領域LCiを含む第1線状単位セル領域LC1並びに線状ホールコレクタセル領域LCcおよび線状インアクティブセル領域LCiを含む第2線状単位セル領域LC2について具体的に説明する。
本実施の形態2によるIE型トレンチゲートIGBTを図29を用いて説明する。図29は、本実施の形態2によるIE型トレンチゲートIGBTの要部断面図(前記図2のA−A線に沿った要部断面図)である。ここで説明するIE型トレンチゲートIGBTは、前述の実施の形態1によるIE型トレンチゲートIGBTと比較すると、第3線状トレンチゲート電極TG3および第4線状トレンチゲート電極TG4の構造が相違する。従って、以下の説明では原則として、前述の実施の形態1によるIE型トレンチゲートIGBTと異なる部分のみを説明する。
本実施の形態3によるIE型トレンチゲートIGBTを図30および図31を用いて説明する。図30は、本実施の形態3による半導体チップの活性部の一部を拡大して示す要部平面図である。図31は、本実施の形態3による半導体チップの活性部の一部を拡大して示す要部断面図(図30に示すD−D線に沿った要部断面図)である。ここで説明するIE型トレンチゲートIGBTは、前述の実施の形態1によるIE型トレンチゲートIGBTと比較すると、線状アクティブセル領域LCa、線状インアクティブセル領域LCiおよび線状ホールコレクタセル領域LCcの構造が相違する。従って、以下の説明では原則として、前述の実施の形態1によるIE型トレンチゲートIGBTと異なる部分のみを説明する。
本実施の形態4によるIE型トレンチゲートIGBTを図32を用いて説明する。図32は、本実施の形態4によるIE型トレンチゲートIGBTの要部断面図(前記図2のA−A線に沿った要部断面図)である。ここで説明するIE型トレンチゲートIGBTは、前述の実施の形態1によるIE型トレンチゲートIGBTと比較すると、第1、第2、第3および第4トレンチT1,T2,T3およびT4の内壁に形成されるゲート絶縁膜の構造が相違する。従って、以下の説明では原則として、前述の実施の形態1によるIE型トレンチゲートIGBTと異なる部分のみを説明する。
本実施の形態5によるIE型トレンチゲートIGBTを図33および図34を用いて説明する。図33および図34はそれぞれ、本実施の形態5によるIE型トレンチゲートIGBTの第1例の要部断面図(前記図2のA−A線に沿った要部断面図)およびIE型トレンチゲートIGBTの第2例の要部断面図(前記図2のA−A線に沿った要部断面図)である。ここで説明するIE型トレンチゲートIGBTは、前述の実施の形態1によるIE型トレンチゲートIGBTと比較すると、線状ホールコレクタセル領域LCcの構造が相違する。従って、以下の説明では原則として、前述の実施の形態1によるIE型トレンチゲートIGBTと異なる部分のみを説明する。
本実施の形態6によるIE型トレンチゲートIGBTを図35および図36を用いて説明する。図35および図36はそれぞれ、本実施の形態6によるIE型トレンチゲートIGBTの第1例の要部断面図(前記図2のA−A線に沿った要部断面図)およびIE型トレンチゲートIGBTの第2例の要部断面図(前記図2のA−A線に沿った要部断面図)である。ここで説明するIE型トレンチゲートIGBTは、前述の実施の形態1によるIE型トレンチゲートIGBTと比較すると、第1、第2、第3および第4線状トレンチゲート電極TG1,TG2,TG3およびTG4の構造が相違する。従って、以下の説明では原則として、前述の実施の形態1によるIE型トレンチゲートIGBTと異なる部分のみを説明する。
本実施の形態7によるIE型トレンチゲートIGBTを図37および図38を用いて説明する。図37および図38はそれぞれ、本実施の形態7によるIE型トレンチゲートIGBTの第1例の要部断面図およびIE型トレンチゲートIGBTの第2例の要部断面図である。ここで説明するIE型トレンチゲートIGBTは、前述の実施の形態1によるIE型トレンチゲートIGBTと比較すると、線状ホールコレクタセル領域LCcの構造が相違する。従って、以下の説明では原則として、前述の実施の形態1によるIE型トレンチゲートIGBTと異なる部分のみを説明する。
本実施の形態8によるIE型トレンチゲートIGBTを図39および図40を用いて説明する。図39および図40はそれぞれ、本実施の形態8によるIE型トレンチゲートIGBTの第1例の要部断面図およびIE型トレンチゲートIGBTの第2例の要部断面図である。ここで説明するIE型トレンチゲートIGBTは、前述の実施の形態3によるIE型トレンチゲートIGBTと比較すると、線状ハイブリッドセル領域LChのコンタクト溝CTの構造が相違する。従って、以下の説明では原則として、前述の実施の形態3によるIE型トレンチゲートIGBTと異なる部分のみを説明する。
本実施の形態9によるIE型トレンチゲートIGBTを図41〜図44を用いて説明する。図41、図42、図43および図44はそれぞれ、本実施の形態9によるGEEEGタイプのIE型トレンチゲートIGBTの第1例、第2例、第3例および第4例の要部断面図である。
以下を含む、IE型トレンチIGBTを備えた半導体装置:
(a)第1主面、および前記第1主面と反対側の第2主面を有する半導体基板;
(b)前記半導体基板内に形成され、第1導電型を有するコレクタ領域;
(c)前記コレクタ領域上の前記半導体基板内に形成され、前記第1導電型と異なる第2導電型を有するドリフト領域;
(d)前記ドリフト領域上の前記半導体基板内に、第1方向に沿って形成された複数の線状単位セル領域;
(e)前記第1主面側に設けられたゲート電極;
(f)前記第1主面側に設けられたエミッタ電極;
(g)前記第2主面側に設けられたコレクタ電極、
ここで、前記線状単位セル領域は、以下を有する:
(d1)前記第1主面から内部に亘って設けられた線状ハイブリッドセル領域;
(d2)前記線状ハイブリッドセル領域に、前記第1方向に対称に設けられた第1線状ハイブリッドサブセル領域および第2線状ハイブリッドサブセル領域;
(d3)前記第1線状ハイブリッドサブセル領域と前記第2線状ハイブリッドサブセル領域との境界に、前記第1主面から第1深さを有して形成された第1トレンチ;
(d4)前記ゲート電極と電気的に接続され、前記第1トレンチの内部に形成された第1線状トレンチゲート電極;
(d5)前記線状ハイブリッドセル領域の前記第1方向の両側を挟み、前記第1主面から前記第1深さを有して形成された第2トレンチおよび第3トレンチ;
(d6)前記エミッタ電極と電気的に接続され、前記第2トレンチおよび前記第3トレンチのそれぞれの内部に形成された第2線状トレンチゲート電極および第3線状トレンチゲート電極;
(d7)前記第1主面から第2深さを有して、前記線状ハイブリッドセル領域の中央部に前記第1トレンチと接して形成された前記第2導電型のエミッタ領域;
(d8)前記第1主面から前記第2深さよりも深い第3深さを有して、前記エミッタ領域下に形成された前記第1導電型のボディ領域;
(d9)前記第2トレンチおよび前記第3トレンチを介して、前記線状ハイブリッドセル領域の前記第1方向の両側に設けられた線状インアクティブセル領域;
(d10)前記第1主面から第4深さを有して前記線状インアクティブセル領域に形成された前記第1導電型のフローティング領域;
(d11)前記第1線状ハイブリッドサブセル領域の前記2トレンチ側の領域に、平面視において前記第2トレンチと重なり、前記第1主面から第3深さよりも浅い第5深さを有して形成された第1コンタクト溝;
(d12)前記第2線状ハイブリッドサブセル領域の前記第3トレンチ側の領域に、平面視において前記第3トレンチと重なり、前記第5深さを有して形成された第2コンタクト溝、
さらに、前記第2線状トレンチゲート電極および前記第3線状トレンチゲート電極の上面は、前記第1線状トレンチゲート電極の上面よりも低い位置にある。
以下を含む、IE型トレンチIGBTを備えた半導体装置:
(a)第1主面、および前記第1主面と反対側の第2主面を有する半導体基板;
(b)前記半導体基板内に形成され、第1導電型を有するコレクタ領域;
(c)前記コレクタ領域上の前記半導体基板内に形成され、前記第1導電型と異なる第2導電型を有するドリフト領域;
(d)前記ドリフト領域上の前記半導体基板内に、第1方向に沿って形成された複数の線状単位セル領域;
(e)前記第1主面側に設けられたゲート電極;
(f)前記第1主面側に設けられたエミッタ電極;
(g)前記第2主面側に設けられたコレクタ電極、
ここで、前記線状単位セル領域は、以下を有する:
(d1)前記線状単位セル領域の前記第1方向の両側を挟み、前記第1主面から第1深さを有して形成された第1トレンチおよび第2トレンチ;
(d2)前記ゲート電極と電気的に接続され、前記第1トレンチおよび前記第2トレンチのそれぞれの内部に形成された第1線状トレンチゲート電極および第2線状トレンチゲート電極;
(d3)前記第1トレンチおよび前記第2トレンチとの間に互いに離間して形成された、前記第1深さを有する複数の第3トレンチ;
(d4)前記エミッタ電極と電気的に接続され、前記複数の第3トレンチのそれぞれの内部に形成された複数の第3線状トレンチゲート電極;
(d5)前記第1主面から第2深さを有して、前記第1トレンチおよび前記第2トレンチにそれぞれ接して形成された第1エミッタ領域および第2エミッタ領域;
(d6)前記第1主面から前記第2深さよりも深い第3深さを有して、前記第1エミッタ領域下および前記第2エミッタ領域下のそれぞれに形成された前記第1導電型の第1ボディ領域および第2ボディ領域、
さらに、前記第1線状トレンチゲート電極および前記第2線状トレンチゲート電極の上面は、前記複数の第3線状トレンチゲート電極の上面よりも低い位置にある。
CR セル形成領域
CT コンタクト溝
DPS 多結晶シリコン膜
EE エミッタ電極
EP エミッタパッド
FP フィールドプレート
FPF ファイナルパッシベーション膜
GE ゲート電極
GI,GIb,GIe,GIi,GIo,GIu ゲート絶縁膜
GL ゲート配線
GP ゲートパッド
GR ガードリング
GTG ゲート配線−トレンチゲート電極接続部
HM ハードマスク膜
IL 層間絶縁膜
LC 線状単位セル領域
LC1 第1線状単位セル領域
LC2 第2線状単位セル領域
LCa 線状アクティブセル領域
LCaa アクティブセクション
LCai インアクティブセクション
LCc 線状ホールコレクタセル領域
LCh 線状ハイブリッドセル領域
LCh1 第1線状ハイブリッドサブセル領域
LCh2 第2線状ハイブリッドサブセル領域
LCi 線状インアクティブセル領域
ND N−型ドリフト領域
NE N+型エミッタ領域
NHB N型ホールバリア領域
Ns N型フィールドストップ領域
PB P型ボディ領域
PBC,PBCp P+型ボディコンタクト領域
PC P+型コレクタ領域
PCO P型接続領域
PF,PFp P型フローティング領域
PLP P+型ラッチアップ防止領域
PR P型領域
R1,R2,R3,R4 レジスト膜
Sa 表面
Sb 裏面
SC 半導体チップ
SS 半導体基板
T1 第1トレンチ
T2 第2トレンチ
T3 第3トレンチ
T4 第4トレンチ
TDG1 第1線状ダミートレンチゲート電極
TDG2 第2線状ダミートレンチゲート電極
TDG3 第3線状ダミートレンチゲート電極
TDG4 第4線状ダミートレンチゲート電極
TE 第2線状トレンチゲート電極
TG 第1線状トレンチゲート電極
TG1 第1線状トレンチゲート電極
TG2 第2線状トレンチゲート電極
TG3 第3線状トレンチゲート電極
TG4 第4線状トレンチゲート電極
TGc 連結トレンチゲート電極(エミッタ接続部)
TGE,TGG トレンチゲート電極
TGp 端部トレンチゲート電極
TGx 接続用ゲート引き出しパッド(エミッタ接続部)
TGw ゲート引き出し部
TGz 端部連結トレンチゲート電極
TR トレンチ
Claims (20)
- 以下を含む、IE型トレンチIGBTを備えた半導体装置:
(a)第1主面、および前記第1主面と反対側の第2主面を有する半導体基板;
(b)前記半導体基板内に形成され、第1導電型を有するコレクタ領域;
(c)前記コレクタ領域上の前記半導体基板内に形成され、前記第1導電型と異なる第2導電型を有するドリフト領域;
(d)前記ドリフト領域上の前記半導体基板内に、第1方向に沿って形成され、第1線状単位セル領域と第2線状単位セル領域とからなる複数の線状単位セル領域;
(e)前記第1主面側に設けられたゲート電極;
(f)前記第1主面側に設けられたエミッタ電極;
(g)前記第2主面側に設けられたコレクタ電極、
ここで、前記第1線状単位セル領域は、以下を有する:
(x1)前記第1主面から内部に亘って設けられた線状アクティブセル領域;
(x2)前記線状アクティブセル領域の前記第1方向の両側を挟み、前記第1主面から第1深さを有して形成された第1トレンチおよび第2トレンチ;
(x3)前記ゲート電極と電気的に接続され、前記第1トレンチおよび前記第2トレンチのそれぞれの内部に形成された第1線状トレンチゲート電極および第2線状トレンチゲート電極;
(x4)前記第1主面から第2深さを有して、前記線状アクティブセル領域に形成された前記第2導電型のエミッタ領域;
(x5)前記第1主面から前記第2深さよりも深い第3深さを有して、前記線状アクティブセル領域の前記エミッタ領域下に形成された前記第1導電型のボディ領域;
(x6)前記第1トレンチおよび前記第2トレンチを介して、前記線状アクティブセル領域の前記第1方向の両側に設けられた線状インアクティブセル領域;
(x7)前記第1主面から第4深さを有して、前記線状インアクティブセル領域に形成された前記第1導電型のフローティング領域、
さらに、前記第2線状単位セル領域は、以下を有する:
(y1)前記第1主面から内部に亘って設けられた線状ホールコレクタセル領域;
(y2)前記線状ホールコレクタセル領域の前記第1方向の両側を挟み、前記第1主面から前記第1深さを有して形成された第3トレンチおよび第4トレンチ;
(y3)前記エミッタ電極と電気的に接続され、前記第3トレンチおよび前記第4トレンチのそれぞれの内部に形成された第3線状トレンチゲート電極および第4線状トレンチゲート電極;
(y4)前記第1主面から前記第3深さを有して、前記線状ホールコレクタセル領域に形成された前記ボディ領域;
(y5)前記第3トレンチおよび前記第4トレンチを介して、前記線状ホールコレクタセル領域の前記第1方向の両側に設けられた前記線状インアクティブセル領域;
(y6)前記第1主面から前記第4深さを有して、前記線状インアクティブセル領域に形成された前記フローティング領域、
さらに、前記第3線状トレンチゲート電極および前記第4線状トレンチゲート電極の上面は、前記第1線状トレンチゲート電極および前記第2線状トレンチゲート電極の上面よりも低い位置にある。 - 請求項1記載の半導体装置において、
前記第3線状トレンチゲート電極および前記第4線状トレンチゲート電極の上面は、前記ボディ領域の前記第3深さよりも低い位置にある、半導体装置。 - 請求項1記載の半導体装置において、
前記第1線状単位セル領域は、
前記第1トレンチおよび前記第2トレンチの内壁に形成された第1ゲート絶縁膜、
を、さらに有し、
前記第1ゲート絶縁膜の前記線状インアクティブセル領域側の厚さは、前記第1ゲート絶縁膜の前記線状アクティブセル領域側の厚さよりも厚く、
前記第2線状単位セル領域は、
前記第3トレンチおよび前記第4トレンチの内壁に形成された第2ゲート絶縁膜、
を、さらに有し、
前記第2ゲート絶縁膜の前記線状インアクティブセル領域側の厚さは、前記第2ゲート絶縁膜の前記線状ホールコレクタセル領域側の厚さよりも厚い、半導体装置。 - 請求項1記載の半導体装置において、
前記第1線状単位セル領域は、
前記線状アクティブセル領域において、前記ボディ領域下に形成された前記第2導電型のホールバリア領域、
を、さらに有し、
前記ホールバリア領域の不純物濃度は、前記ドリフト領域の不純物濃度よりも高く、前記エミッタ領域の不純物濃度よりも低い、半導体装置。 - 請求項4記載の半導体装置において、
前記第2線状単位セル領域は、
前記線状ホールコレクタセル領域において、前記ボディ領域下に形成された前記第2導電型の前記ホールバリア領域、
を、さらに有する、半導体装置。 - 請求項5記載の半導体装置において、
前記第2線状単位セル領域は、
前記線状ホールコレクタセル領域において、前記ホールバリア領域下に形成され、前記線状ホールコレクタセル領域の前記第1方向の両側に設けられた前記線状インアクティブセル領域と繋がる前記第2導電型の接続領域、
を、さらに有する、半導体装置。 - 請求項1記載の半導体装置において、
前記第1線状単位セル領域は、
前記第1トレンチ内に、第1絶縁膜を介して前記第1線状トレンチゲート電極下に形成された第1線状ダミートレンチゲート電極;
前記第2トレンチ内に、第2絶縁膜を介して前記第2線状トレンチゲート電極下に形成された第2線状ダミートレンチゲート電極、
をさらに有する、半導体装置。 - 請求項7記載の半導体装置において、
前記第1線状トレンチゲート電極と前記第1トレンチの内壁との間に形成された第1ゲート絶縁膜の厚さが、前記第1線状ダミートレンチゲート電極と前記第1トレンチの内壁との間に形成された第1ダミー絶縁膜の厚さよりも薄く、
前記第2線状トレンチゲート電極と前記第2トレンチの内壁との間に形成された第2ゲート絶縁膜の厚さが、前記第2線状ダミートレンチゲート電極と前記第2トレンチの内壁との間に形成された第2ダミー絶縁膜の厚さよりも薄い、半導体装置。 - 請求項7記載の半導体装置において、
前記第2線状単位セル領域は、
前記第3トレンチ内に、第3絶縁膜を介して前記第3線状トレンチゲート電極下に形成された第3線状ダミートレンチゲート電極;
前記第4トレンチ内に、第4絶縁膜を介して前記第4線状トレンチゲート電極下に形成された第4線状ダミートレンチゲート電極、
をさらに有する、半導体装置。 - 請求項9記載の半導体装置において、
前記第3線状トレンチゲート電極と前記第3トレンチの内壁との間に形成された第3ゲート絶縁膜の厚さが、前記第3線状ダミートレンチゲート電極と前記第3トレンチの内壁との間に形成された第3ダミー絶縁膜の厚さよりも薄く、
前記第4線状トレンチゲート電極と前記第4トレンチの内壁との間に形成された第4ゲート絶縁膜の厚さが、前記第4線状ダミートレンチゲート電極と前記第4トレンチの内壁との間に形成された第4ダミー絶縁膜の厚さよりも薄い、半導体装置。 - 請求項1記載の半導体装置において、
前記フローティング領域の前記第4深さは、前記第1トレンチおよび前記第2トレンチの前記第1深さよりも深い、半導体装置。 - 以下を含む、IE型トレンチIGBTを備えた半導体装置:
(a)第1主面、および前記第1主面と反対側の第2主面を有する半導体基板;
(b)前記半導体基板内に形成され、第1導電型を有するコレクタ領域;
(c)前記コレクタ領域上の前記半導体基板内に形成され、前記第1導電型と異なる第2導電型を有するドリフト領域;
(d)前記ドリフト領域上の前記半導体基板内に、第1方向に沿って形成された、複数の線状単位セル領域;
(e)前記第1主面側に設けられたゲート電極;
(f)前記第1主面側に設けられたエミッタ電極;
(g)前記第2主面側に設けられたコレクタ電極、
ここで、前記線状単位セル領域は、以下を有する:
(d1)前記第1主面から内部に亘って設けられた線状ハイブリッドセル領域;
(d2)前記線状ハイブリッドセル領域に、前記第1方向に対称に設けられた第1線状ハイブリッドサブセル領域および第2線状ハイブリッドサブセル領域;
(d3)前記第1線状ハイブリッドサブセル領域と前記第2線状ハイブリッドサブセル領域との境界に、前記第1主面から第1深さを有して形成された第1トレンチ;
(d4)前記ゲート電極と電気的に接続され、前記第1トレンチの内部に形成された第1線状トレンチゲート電極;
(d5)前記線状ハイブリッドセル領域の前記第1方向の両側を挟み、前記第1主面から前記第1深さを有して形成された第2トレンチおよび第3トレンチ;
(d6)前記エミッタ電極と電気的に接続され、前記第2トレンチおよび前記第3トレンチのそれぞれの内部に形成された第2線状トレンチゲート電極および第3線状トレンチゲート電極;
(d7)前記第1主面から第2深さを有して、前記線状ハイブリッドセル領域の中央部に前記第1トレンチと接して形成された前記第2導電型のエミッタ領域;
(d8)前記第1主面から前記第2深さよりも深い第3深さを有して、前記エミッタ領域下に形成された前記第1導電型のボディ領域;
(d9)前記第2トレンチおよび前記第3トレンチを介して、前記線状ハイブリッドセル領域の前記第1方向の両側に設けられた線状インアクティブセル領域;
(d10)前記第1主面から第4深さを有して前記線状インアクティブセル領域に形成された前記第1導電型のフローティング領域、
さらに、前記第2線状トレンチゲート電極および前記第3線状トレンチゲート電極の上面は、前記第1線状トレンチゲート電極の上面よりも低い位置にある。 - 請求項12記載の半導体装置において、
前記第2線状トレンチゲート電極および前記第3線状トレンチゲート電極の上面は、前記ボディ領域の前記第3深さよりも低い位置にある、半導体装置。 - 請求項12記載の半導体装置において、
線状ハイブリッドセル領域は、
前記第1線状ハイブリッドサブセル領域および前記第2線状ハイブリッドサブセル領域において、前記ボディ領域下に形成された前記第2導電型のホールバリア領域、
を、さらに有し、
前記ホールバリア領域の不純物濃度は、前記ドリフト領域の不純物濃度よりも高く、前記エミッタ領域の不純物濃度よりも低い、半導体装置。 - 請求項12記載の半導体装置において、
前記フローティング領域の前記第4深さは、前記第1トレンチおよび前記第2トレンチの前記第1深さよりも深い、半導体装置。 - 以下を含む、IE型トレンチIGBTを備えた半導体装置:
(a)第1主面、および前記第1主面と反対側の第2主面を有する半導体基板;
(b)前記半導体基板内に形成され、第1導電型を有するコレクタ領域;
(c)前記コレクタ領域上の前記半導体基板内に形成され、前記第1導電型と異なる第2導電型を有するドリフト領域;
(d)前記ドリフト領域上の前記半導体基板内に、第1方向に沿って形成され、第1線状単位セル領域と第2線状単位セル領域とからなる複数の線状単位セル領域;
(e)前記第1主面側に設けられたゲート電極;
(f)前記第1主面側に設けられたエミッタ電極;
(g)前記第2主面側に設けられたコレクタ電極、
ここで、前記第1線状単位セル領域は、以下を有する:
(x1)前記第1主面から内部に亘って設けられた線状アクティブセル領域;
(x2)前記線状アクティブセル領域の前記第1方向の両側を挟み、前記第1主面から第1深さを有して形成された第1トレンチおよび第2トレンチ;
(x3)前記ゲート電極と電気的に接続され、前記第1トレンチおよび前記第2トレンチのそれぞれの内部に形成された第1線状トレンチゲート電極および第2線状トレンチゲート電極;
(x4)前記第1主面から第2深さを有して、前記線状アクティブセル領域に形成された前記第2導電型のエミッタ領域;
(x5)前記第1主面から前記第2深さよりも深い第3深さを有して、前記線状アクティブセル領域の前記エミッタ領域下に形成された前記第1導電型のボディ領域;
(x6)前記第1トレンチおよび前記第2トレンチを介して、前記線状アクティブセル領域の前記第1方向の両側に設けられた線状インアクティブセル領域;
(x7)前記第1主面から第4深さを有して、前記線状インアクティブセル領域に形成された前記第1導電型のフローティング領域;
(x8)前記第1トレンチと前記第2トレンチとの間隔よりも小さい幅を有し、かつ、前記第1主面から前記第3深さよりも浅い第5深さを有して前記線状アクティブセル領域に形成され、前記エミッタ電極が埋め込まれた第1コンタクト溝、
さらに、前記第2線状単位セル領域は、以下を有する:
(y1)前記第1主面から内部に亘って設けられた線状ホールコレクタセル領域;
(y2)前記線状ホールコレクタセル領域の前記第1方向の両側を挟み、前記第1主面から前記第1深さを有して形成された第3トレンチおよび第4トレンチ;
(y3)前記エミッタ電極と電気的に接続され、前記第3トレンチおよび前記第4トレンチのそれぞれの内部に形成された第3線状トレンチゲート電極および第4線状トレンチゲート電極;
(y4)前記第3トレンチおよび前記第4トレンチを介して、前記線状ホールコレクタセル領域の前記第1方向の両側に設けられた前記線状インアクティブセル領域;
(y5)前記第1主面から前記第4深さを有して、前記線状インアクティブセル領域に形成された前記フローティング領域;
(y6)前記第1主面から前記第5深さを有して前記線状ホールコレクタセル領域に形成され、前記エミッタ電極が埋め込まれた第2コンタクト溝、
さらに、前記第3線状トレンチゲート電極および前記第4線状トレンチゲート電極の上面は、前記第1線状トレンチゲート電極および前記第2線状トレンチゲート電極の上面よりも低い位置にあり、
前記第1コンタクト溝の前記第1方向の幅と、前記第2コンタクト溝の前記第1方向の幅とが互いに異なる。 - 請求項16記載の半導体装置において、
前記第2コンタクト溝の前記第1方向の幅が、前記第1コンタクト溝の前記第1方向の幅よりも大きい、半導体装置。 - 請求項16記載の半導体装置において、
前記第3トレンチと前記第4トレンチとの間隔が、前記第1トレンチと前記第2トレンチとの間隔よりも狭い、半導体装置。 - 請求項16記載の半導体装置において、
前記第2コンタクト溝の前記第1方向の幅が、前記第1コンタクト溝の前記第1方向の幅よりも大きく、かつ、前記第3トレンチと前記第4トレンチとの間隔が、前記第1トレンチと前記第2トレンチとの間隔よりも狭い、半導体装置。 - 請求項16記載の半導体装置において、
前記第2コンタクト溝は、平面視において前記第3トレンチ、前記第4トレンチ、または前記第3トレンチおよび前記第4トレンチと重なる、半導体装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015036141A JP6420175B2 (ja) | 2014-05-22 | 2015-02-26 | 半導体装置 |
TW104115701A TWI638455B (zh) | 2014-05-22 | 2015-05-18 | Semiconductor device |
TW107130921A TW201842671A (zh) | 2014-05-22 | 2015-05-18 | 半導體裝置 |
EP15167948.7A EP2953166B1 (en) | 2014-05-22 | 2015-05-18 | Semiconductor device |
KR1020150069590A KR102316183B1 (ko) | 2014-05-22 | 2015-05-19 | 반도체 장치 |
US14/715,648 US9368595B2 (en) | 2014-05-22 | 2015-05-19 | Semiconductor device provided with an IE type trench IGBT |
CN201510263945.7A CN105097894B (zh) | 2014-05-22 | 2015-05-21 | 半导体器件 |
US15/138,687 US9614066B2 (en) | 2014-05-22 | 2016-04-26 | Semiconductor device provided with an IE type trench IGBT |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014105788 | 2014-05-22 | ||
JP2014105788 | 2014-05-22 | ||
JP2015036141A JP6420175B2 (ja) | 2014-05-22 | 2015-02-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016001719A true JP2016001719A (ja) | 2016-01-07 |
JP6420175B2 JP6420175B2 (ja) | 2018-11-07 |
Family
ID=53177269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015036141A Active JP6420175B2 (ja) | 2014-05-22 | 2015-02-26 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9368595B2 (ja) |
EP (1) | EP2953166B1 (ja) |
JP (1) | JP6420175B2 (ja) |
KR (1) | KR102316183B1 (ja) |
CN (1) | CN105097894B (ja) |
TW (2) | TWI638455B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017157733A (ja) * | 2016-03-03 | 2017-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2018182279A (ja) * | 2017-04-03 | 2018-11-15 | 富士電機株式会社 | 半導体装置 |
JP2020107707A (ja) * | 2018-12-27 | 2020-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2022141955A (ja) * | 2016-10-14 | 2022-09-29 | 富士電機株式会社 | 半導体装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6385755B2 (ja) * | 2014-08-08 | 2018-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6495751B2 (ja) | 2015-06-10 | 2019-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017022798A (ja) * | 2015-07-07 | 2017-01-26 | ルネサスエレクトロニクス株式会社 | 電力変換装置および駆動装置 |
JP2017022311A (ja) * | 2015-07-14 | 2017-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6584893B2 (ja) * | 2015-09-25 | 2019-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN105702720B (zh) * | 2016-01-28 | 2018-07-20 | 东南大学 | 一种绝缘栅双极型晶体管的关断性能提升方法 |
DE102016117511B4 (de) | 2016-09-16 | 2021-02-11 | Infineon Technologies Austria Ag | Halbleiterbauteil und Herstellungsverfahren dafür |
US10319808B2 (en) * | 2017-04-03 | 2019-06-11 | Fuji Electric Co., Ltd. | Semiconductor device |
DE102017107174B4 (de) * | 2017-04-04 | 2020-10-08 | Infineon Technologies Ag | IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT |
US10872846B2 (en) | 2017-06-22 | 2020-12-22 | Renesas Electronics America Inc. | Solid top terminal for discrete power devices |
DE102017124871B4 (de) | 2017-10-24 | 2021-06-17 | Infineon Technologies Ag | Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung |
US10388726B2 (en) * | 2017-10-24 | 2019-08-20 | Semiconductor Components Industries, Llc | Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof |
DE102017124872B4 (de) | 2017-10-24 | 2021-02-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit |
US10361276B1 (en) * | 2018-03-17 | 2019-07-23 | Littelfuse, Inc. | Embedded field plate field effect transistor |
CN112687654B (zh) * | 2020-12-14 | 2024-02-23 | 株洲中车时代半导体有限公司 | 沟槽栅igbt器件 |
JP7475265B2 (ja) * | 2020-12-14 | 2024-04-26 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7472068B2 (ja) * | 2021-03-19 | 2024-04-22 | 株式会社東芝 | 半導体装置及び半導体回路 |
CN113764522B (zh) * | 2021-07-30 | 2023-11-21 | 广州华浦电子科技有限公司 | 一种绝缘栅双极性晶体管 |
EP4203069B1 (en) * | 2021-12-21 | 2024-07-03 | Hitachi Energy Ltd | Power semiconductor device and manufacturiing method |
CN115346934B (zh) * | 2022-08-25 | 2023-04-28 | 深圳市威兆半导体股份有限公司 | 一种绝缘栅双极型晶体管 |
CN115911118B (zh) * | 2022-11-10 | 2023-07-18 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
EP4394889A1 (en) * | 2022-12-30 | 2024-07-03 | Hitachi Energy Ltd | Semiconductor device and method for producing a semiconductor device |
EP4394888A1 (en) * | 2022-12-30 | 2024-07-03 | Hitachi Energy Ltd | Semiconductor device and method for producing a semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013080806A1 (ja) * | 2011-11-28 | 2013-06-06 | 富士電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP2013140885A (ja) * | 2012-01-05 | 2013-07-18 | Renesas Electronics Corp | Ie型トレンチゲートigbt |
JP2013175596A (ja) * | 2012-02-24 | 2013-09-05 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2014011418A (ja) * | 2012-07-03 | 2014-01-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2014060387A (ja) * | 2012-08-21 | 2014-04-03 | Rohm Co Ltd | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3657938B2 (ja) * | 2002-03-27 | 2005-06-08 | 株式会社東芝 | 半導体装置 |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
JP5223291B2 (ja) * | 2007-10-24 | 2013-06-26 | 富士電機株式会社 | 半導体装置の製造方法 |
US8264033B2 (en) * | 2009-07-21 | 2012-09-11 | Infineon Technologies Austria Ag | Semiconductor device having a floating semiconductor zone |
JP5604892B2 (ja) * | 2010-02-10 | 2014-10-15 | トヨタ自動車株式会社 | 絶縁ゲートバイポーラトランジスタ |
EP2546882B1 (en) * | 2010-03-09 | 2018-04-18 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2012142323A (ja) * | 2010-12-28 | 2012-07-26 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
JP2012169384A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP5969771B2 (ja) * | 2011-05-16 | 2016-08-17 | ルネサスエレクトロニクス株式会社 | Ie型トレンチゲートigbt |
JP2012256628A (ja) * | 2011-06-07 | 2012-12-27 | Renesas Electronics Corp | Igbtおよびダイオード |
US8829603B2 (en) * | 2011-08-18 | 2014-09-09 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET package |
US9299819B2 (en) * | 2012-03-28 | 2016-03-29 | Infineon Technologies Americas Corp. | Deep gate trench IGBT |
JP5979993B2 (ja) | 2012-06-11 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 狭アクティブセルie型トレンチゲートigbtの製造方法 |
JP6190206B2 (ja) * | 2012-08-21 | 2017-08-30 | ローム株式会社 | 半導体装置 |
KR20140038750A (ko) * | 2012-09-21 | 2014-03-31 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN104885227B (zh) * | 2012-12-28 | 2017-08-25 | 三菱电机株式会社 | 碳化硅半导体器件及其制造方法 |
WO2015019862A1 (ja) * | 2013-08-06 | 2015-02-12 | 富士電機株式会社 | トレンチゲートmos型半導体装置およびその製造方法 |
-
2015
- 2015-02-26 JP JP2015036141A patent/JP6420175B2/ja active Active
- 2015-05-18 EP EP15167948.7A patent/EP2953166B1/en not_active Not-in-force
- 2015-05-18 TW TW104115701A patent/TWI638455B/zh active
- 2015-05-18 TW TW107130921A patent/TW201842671A/zh unknown
- 2015-05-19 US US14/715,648 patent/US9368595B2/en active Active
- 2015-05-19 KR KR1020150069590A patent/KR102316183B1/ko active IP Right Grant
- 2015-05-21 CN CN201510263945.7A patent/CN105097894B/zh active Active
-
2016
- 2016-04-26 US US15/138,687 patent/US9614066B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013080806A1 (ja) * | 2011-11-28 | 2013-06-06 | 富士電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP2013140885A (ja) * | 2012-01-05 | 2013-07-18 | Renesas Electronics Corp | Ie型トレンチゲートigbt |
JP2013175596A (ja) * | 2012-02-24 | 2013-09-05 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2014011418A (ja) * | 2012-07-03 | 2014-01-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2014060387A (ja) * | 2012-08-21 | 2014-04-03 | Rohm Co Ltd | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017157733A (ja) * | 2016-03-03 | 2017-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2022141955A (ja) * | 2016-10-14 | 2022-09-29 | 富士電機株式会社 | 半導体装置 |
JP7428211B2 (ja) | 2016-10-14 | 2024-02-06 | 富士電機株式会社 | 半導体装置 |
JP2018182279A (ja) * | 2017-04-03 | 2018-11-15 | 富士電機株式会社 | 半導体装置 |
JP7056031B2 (ja) | 2017-04-03 | 2022-04-19 | 富士電機株式会社 | 半導体装置 |
JP2020107707A (ja) * | 2018-12-27 | 2020-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP7120916B2 (ja) | 2018-12-27 | 2022-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2953166A1 (en) | 2015-12-09 |
CN105097894A (zh) | 2015-11-25 |
TW201842671A (zh) | 2018-12-01 |
JP6420175B2 (ja) | 2018-11-07 |
KR102316183B1 (ko) | 2021-10-25 |
US20160240643A1 (en) | 2016-08-18 |
US9614066B2 (en) | 2017-04-04 |
KR20150135104A (ko) | 2015-12-02 |
TWI638455B (zh) | 2018-10-11 |
EP2953166B1 (en) | 2017-12-13 |
CN105097894B (zh) | 2019-11-12 |
US20150340480A1 (en) | 2015-11-26 |
TW201607034A (zh) | 2016-02-16 |
US9368595B2 (en) | 2016-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6420175B2 (ja) | 半導体装置 | |
JP6472714B2 (ja) | 半導体装置およびその製造方法 | |
JP5973730B2 (ja) | Ie型トレンチゲートigbt | |
US9673309B2 (en) | Semiconductor device and method for fabricating semiconductor device | |
JP5969771B2 (ja) | Ie型トレンチゲートigbt | |
JP6633867B2 (ja) | 半導体装置およびその製造方法 | |
JP5867617B2 (ja) | 半導体装置 | |
JP6495751B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI712174B (zh) | 半導體裝置 | |
JP2012054378A (ja) | 半導体装置 | |
JP2012256628A (ja) | Igbtおよびダイオード | |
JP6566835B2 (ja) | 半導体装置およびその製造方法 | |
JP6439033B2 (ja) | Igbtの製造方法 | |
JP2015213193A (ja) | Igbt | |
JP6606364B2 (ja) | 半導体装置およびその製造方法 | |
JP6584592B2 (ja) | トレンチゲートigbt | |
JP6412617B2 (ja) | 半導体装置 | |
JP2020004864A (ja) | 半導体装置 | |
JP2016181728A (ja) | トレンチゲートigbt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6420175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |