JP2016001673A - 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法 - Google Patents

薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法 Download PDF

Info

Publication number
JP2016001673A
JP2016001673A JP2014121162A JP2014121162A JP2016001673A JP 2016001673 A JP2016001673 A JP 2016001673A JP 2014121162 A JP2014121162 A JP 2014121162A JP 2014121162 A JP2014121162 A JP 2014121162A JP 2016001673 A JP2016001673 A JP 2016001673A
Authority
JP
Japan
Prior art keywords
film
oxide
oxide semiconductor
thin film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014121162A
Other languages
English (en)
Other versions
JP6494184B2 (ja
Inventor
津村　直樹
Naoki Tsumura
直樹 津村
顕祐 長山
Kensuke Nagayama
顕祐 長山
展昭 石賀
Nobuaki Ishiga
展昭 石賀
井上　和式
Kazunori Inoue
和式 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014121162A priority Critical patent/JP6494184B2/ja
Priority to US14/733,670 priority patent/US9673232B2/en
Publication of JP2016001673A publication Critical patent/JP2016001673A/ja
Application granted granted Critical
Publication of JP6494184B2 publication Critical patent/JP6494184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化物半導体膜を含む半導体層上に形成されるソース電極およびドレイン電極の配線の断線不良が防止され、ソース電極およびドレイン電極と酸化物半導体膜との接続界面における電気特性に優れる薄膜トランジスタおよびそれを備えるアクティブマトリックス基板、ならびにそれらの製造方法を提供する。【解決手段】酸化物半導体膜１５と酸化物導電膜１６とを積層して半導体層を形成する。酸化物導電膜１６は、たとえば、燐酸、硝酸および酢酸を含むＰＡＮ薬液によってエッチングされるときのエッチング速度が、酸化物半導体膜１５よりも高い材料で構成される。ソース電極１７およびドレイン電極１８は、少なくとも、互いに対向する側の端部が、酸化物導電膜１６を介して酸化物半導体膜１５と電気的に接続され、その間に、酸化物半導体膜１５によってチャネル領域１９が形成される。酸化物半導体膜１５は、端面の断面形状が略テーパー形状である。【選択図】図１

Description

本発明は、液晶ディスプレイ装置もしくは有機ＥＬ（electroluminescence）ディスプレイ装置などの電気光学表示装置、または半導体部品などに用いられる薄膜トランジスタおよびそれを備えるアクティブマトリックス基板、ならびに薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法に関する。
半導体装置の一例として、薄膜トランジスタ（Thin Film Transistor；略称：ＴＦＴ）をスイッチング素子として用いたＴＦＴアクティブマトリックス基板を備えたディスプレイ装置用の電気光学表示装置がある。この電気光学表示装置は、低消費電力および薄型という特徴を活かして、ＣＲＴ（Cathode Ray Tube）に代わるフラットパネルディスプレイの一つとして製品への応用が盛んになされている。
このような半導体装置では、低コスト化が要求されている。従来、ＴＦＴには、製造工程の簡略化のために、アモルファスシリコン（Ｓｉ）を半導体の活性層に用いた逆スタガ構造が主に採用されている。逆スタガ構造は、バックチャネルエッチング型またはバックチャネルエッチ型と呼ばれる。
従来のアモルファスシリコンよりも高い移動度を有する酸化物半導体を活性層に用いたＴＦＴ（以下「酸化物ＴＦＴ」という場合がある）の開発が盛んになされている（たとえば、特許文献１，２および非特許文献１参照）。酸化物半導体としては、主に酸化亜鉛（ＺｎＯ）系、またはこれに酸化ガリウム（Ｇａ２Ｏ３）および酸化インジウム（Ｉｎ２Ｏ３）を添加したＩｎＧａＺｎＯ系が主に用いられている。
従来から透光性導電膜としては、酸化インジウムＩｎ２Ｏ３と酸化錫ＳｎＯ２との化合物である酸化インジウム錫（Indium Tin Oxide；略称：ＩＴＯ）で構成されるＩＴＯ膜、および酸化インジウムＩｎ２Ｏ３と酸化亜鉛ＺｎＯとの化合物である酸化インジウム亜鉛（Indium Zinc Oxide；略称：ＩＺＯ）で構成されるＩＺＯ膜などの酸化物導電膜が知られている。
これらの酸化物導電膜と同様に、前述の酸化物半導体で構成される酸化物半導体膜は、フォトレジストのアルカリ系現像液に不溶であるとともに、シュウ酸およびカルボン酸などの弱酸系溶液でエッチングすることが可能である。したがって、薬液を用いた方法であるウエットエッチング法でパターン加工が容易であるという利点がある。
しかし、前述の酸化物半導体膜は、ＴＦＴのソース電極およびドレイン電極となる金属膜、たとえばクロム（Ｃｒ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）もしくはアルミニウム（Ａｌ）、またはこれらの合金から成る金属膜をエッチング加工するときに用いられる、公知の酸系溶液にも容易に溶けてしまう。
したがって、酸化物半導体膜を活性層に用いた酸化物ＴＦＴを製造する場合には、ソース電極およびドレイン電極となる金属膜のみをエッチングし、酸化物半導体膜をエッチングせずに残すような選択エッチングが可能となるように、金属膜、金属膜のエッチング溶液、および酸化物半導体膜の種類が選択される（たとえば、特許文献３参照）。
また、酸化物ＴＦＴを低コストで製造するための技術が、たとえば特許文献４に開示されている。特許文献４には、活性層となる半導体膜の加工プロセスと、ソース電極およびドレイン電極となる金属膜の加工プロセスと、ソース電極およびドレイン電極と酸化物半導体膜との接続界面に形成したオーミックコンタクト層を分離する加工プロセスとを、ハーフトーンマスクを用いて１回のマスク工程によって製造する方法が開示されている。
特許文献４に開示される技術では、前述の加工プロセスを全てウエットエッチングによって行い、端面をテーパー形状に加工している。このときのウエットエッチングは、エッチング液として、燐酸と酢酸と硝酸との混合液、過酸化水素とアンモニアと水との混合液、および市販のシュウ酸系のエッチング液であるＩＴＯ０７Ｎ（関東化学株式会社製）を適宜使い分けて行われている。
特開２００５−７７８２２号公報 特開２００７−２８１４０９号公報 特開２００８−７２０１１号公報 特開２０１０−１２３９３７号公報
Kenji Nomura等著、「Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors」、Ｎａｔｕｒｅ ２００４年，第４３２巻，第４８８頁〜第４９２頁
従来のアモルファスシリコン（Ｓｉ）を半導体の活性層に用いる場合には、ドライエッチングによってパターン加工を行うので、半導体パターンの端面である側壁の断面形状をなだらかな傾斜状に加工する、いわゆるテーパー加工が容易である。
これに対し、酸化物半導体膜を半導体の活性層に用いる場合には、ウエットエッチングによってパターン加工が行われる。ウエットエッチングは、等方性エッチングであるので、パターンニングされた酸化物半導体の側壁は、ほぼ垂直となる。
したがって、酸化物半導体膜の上に形成される膜のカバレッジ不良を引き起こす原因となっている。たとえば、ＴＦＴ構造において、酸化物半導体膜のパターンの側壁を覆うように形成されたソース電極およびドレイン電極、ならびにこれらの配線の側壁でのステップカバレッジ特性が悪くなり、配線膜の断線などの問題が生じる。さらには、その上に形成される保護絶縁膜のステップカバレッジ特性も悪化させるという問題が生じる。
さらに、ＴＦＴのソース電極およびドレイン電極を、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）などの金属膜またはこれらの合金などで形成する場合には、ソース電極およびドレイン電極と酸化物半導体膜との電気的接合部において、界面の良好な電気特性を安定的に得るのが難しいという問題がある。また、界面での電気抵抗の増大によって、高い移動度を有する酸化物半導体の性能を充分に発揮することができないという問題がある。
これらの問題を解決するための技術として、前述の特許文献４には、酸化物半導体膜とオーミックコンタクト層とソース電極およびドレイン電極のパターンとによって形成される端面である側壁を、ウエットエッチングによってテーパー加工する技術が開示されている。
しかし、特許文献４には、テーパー加工するためのポイントとなる具体的なウエットエッチング方法、条件などが開示されていない。特に、多層膜のパターニング加工に関して、ドライエッチングを用いたテーパー加工と異なり、ウエットエッチングを用いたテーパー加工においては、庇構造（以下「ノッチ構造」という場合がある）などが形成される場合がある。したがって、現実的にソース電極およびドレイン電極、ならびにこれらの配線の側壁でのステップカバレッジ特性を良くするような、パターン端面である側壁の形状を得ることは容易ではない。
本発明の目的は、酸化物半導体膜を含む半導体層上に形成されるソース電極およびドレイン電極の配線の断線不良が防止され、ソース電極およびドレイン電極と酸化物半導体膜との接続界面における電気特性に優れる薄膜トランジスタおよびそれを備えるアクティブマトリックス基板、ならびにそれらを容易に高歩留りで製造することができる薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法を提供することである。
本発明の薄膜トランジスタは、基板上に順に積層されるゲート電極、ゲート絶縁膜および半導体層と、前記半導体層上で互いに離間して対向するように設けられるソース電極およびドレイン電極とを備え、前記半導体層は、前記ゲート絶縁膜上に積層され、酸化物半導体で構成される酸化物半導体膜と、前記酸化物半導体膜上に積層され、導電性酸化物で構成される酸化物導電膜との２層を含み、前記ソース電極および前記ドレイン電極は、少なくとも、互いに対向する側の端部が、前記酸化物導電膜を介して前記酸化物半導体膜と電気的に接続され、対向する前記ソース電極と前記ドレイン電極との間の前記半導体層には、前記酸化物半導体膜によってチャネル領域が形成されており、前記酸化物半導体膜は、端面の断面形状が略テーパー形状であることを特徴とする。
本発明のアクティブマトリックス基板は、画素電極と、前記画素電極に接続される複数のスイッチング素子とを備えるアクティブマトリックス基板であって、前記スイッチング素子は、前記本発明の薄膜トランジスタであることを特徴とする。
本発明の薄膜トランジスタの製造方法は、基板上に順に積層されるゲート電極、ゲート絶縁膜および半導体層と、前記半導体層上で互いに離間して対向するように設けられるソース電極およびドレイン電極とを備える薄膜トランジスタの製造方法であって、基板上に、ゲート電極およびゲート絶縁膜を順に形成する工程と、前記ゲート絶縁膜上に、酸化錫を含む酸化物半導体で構成される酸化物半導体膜を形成する工程と、前記酸化物半導体膜上に、酸化亜鉛を含む導電性酸化物で構成される酸化物導電膜を形成して、前記酸化物半導体膜と前記酸化物導電膜とが積層された２層を含む前記半導体層を形成する工程と、前記半導体層をウエットエッチングする工程とを備えることを特徴とする。
本発明のアクティブマトリックス基板の製造方法は、画素電極と、前記画素電極に接続される複数のスイッチング素子とを備えるアクティブマトリックス基板の製造方法であって、前記本発明の薄膜トランジスタの製造方法によって、前記スイッチング素子として、薄膜トランジスタを形成する工程を備えることを特徴とする。
本発明の薄膜トランジスタによれば、基板上に順に積層されるゲート電極、ゲート絶縁膜および半導体層と、半導体層上で互いに離間して対向するように設けられるソース電極およびドレイン電極とを備えて、薄膜トランジスタが構成される。半導体層は、ゲート絶縁膜上に積層され、酸化物半導体で構成される酸化物半導体膜と、酸化物半導体膜上に積層され、導電性酸化物で構成される酸化物導電膜との２層を含む。
ソース電極およびドレイン電極は、少なくとも、互いに対向する側の端部が、酸化物導電膜を介して酸化物半導体膜と電気的に接続される。対向するソース電極とドレイン電極との間の半導体層には、酸化物半導体膜によってチャネル領域が形成されている。これによって、ソース電極およびドレイン電極と酸化物半導体膜との接続界面における電気特性を向上させて、薄膜トランジスタの電気特性を向上させることができる。
また酸化物半導体膜は、端面の断面形状が略テーパー形状である。これによって、酸化物半導体膜を含む半導体層上に形成されるソース電極およびドレイン電極の配線の断線不良を防止することができる。
したがって、酸化物半導体膜を含む半導体層上に形成されるソース電極およびドレイン電極の配線の断線不良が防止され、ソース電極およびドレイン電極と酸化物半導体膜との接続界面における電気特性に優れる薄膜トランジスタを実現することができる。
本発明のアクティブマトリックス基板によれば、画素電極と、画素電極に接続される複数のスイッチング素子とを備えて、アクティブマトリックス基板が構成される。スイッチング素子は、前記本発明の薄膜トランジスタであるので、酸化物半導体膜を含む半導体層上に形成されるソース電極およびドレイン電極の配線の断線不良が防止され、ソース電極およびドレイン電極と酸化物半導体膜との接続界面における電気特性に優れる薄膜トランジスタを備えるアクティブマトリックス基板を実現することができる。
本発明の薄膜トランジスタの製造方法によれば、基板上に、ゲート電極およびゲート絶縁膜が順に形成され、ゲート絶縁膜上に、酸化錫を含む酸化物半導体で構成される酸化物半導体膜が形成される。この酸化物半導体膜上に、酸化亜鉛を含む導電性酸化物で構成される酸化物導電膜が形成されて、酸化物半導体膜と酸化物導電膜とが積層された２層を含む半導体層が形成される。この半導体層がウエットエッチングされる。
これによって、酸化物半導体膜を含む半導体層の端面の断面形状を、容易に略テーパー形状にすることができる。したがって、半導体層上に形成されるソース電極およびドレイン電極の配線の断線の発生を抑制することができるので、薄膜トランジスタの製品としての歩留を向上させることができる。
また、ソース電極およびドレイン電極の少なくとも互いに対向する側の端部を、酸化物導電膜を介して酸化物半導体膜と電気的に接続されるようにすることができる。これによって、ソース電極およびドレイン電極と酸化物半導体膜との接続界面における電気特性を向上させて、薄膜トランジスタの電気特性を向上させることができる。
したがって、酸化物半導体膜を含む半導体層上に形成されるソース電極およびドレイン電極の配線の断線不良が防止され、ソース電極およびドレイン電極と酸化物半導体膜との接続界面における電気特性に優れる薄膜トランジスタを、容易に、高歩留りで製造することができる。
本発明のアクティブマトリックス基板の製造方法によれば、画素電極に接続される複数のスイッチング素子として、薄膜トランジスタが、前記本発明の薄膜トランジスタの製造方法によって形成される。これによって、酸化物半導体膜を含む半導体層上に形成されるソース電極およびドレイン電極の配線の断線不良が防止され、ソース電極およびドレイン電極と酸化物半導体膜との接続界面における電気特性に優れる薄膜トランジスタを備えるアクティブマトリックス基板を、容易に、高歩留りで製造することができる。
本発明の実施の一形態である薄膜トランジスタ１を備えるアクティブマトリックス基板１０の構成を示す平面図である。 図１の切断面線ＩＩ−ＩＩにおける断面構成を示す断面図である。 ゲート電極１２および補助容量電極１３の形成が終了した段階の状態を示す断面図である。 ゲート絶縁膜１４、酸化物半導体膜１５および酸化物導電膜１６の形成が終了した段階の状態を示す断面図である。 ソース電極１７およびドレイン電極１８の形成が終了した段階の状態を示す図である。 保護絶縁膜２０の形成が終了した段階の状態を示す断面図である。 透明画素電極２２の形成が終了した段階の状態を示す断面図である。 フォトレジストパターン２３の形成が終了した段階の状態を示す断面図である。 酸化物半導体膜１５および酸化物導電膜１６のエッチングが終了した段階の状態を示す断面図である。 フォトレジストパターン２３の除去が終了した段階の状態を示す断面図である。 酸化物導電膜１６の形成が終了した段階の状態を示す断面図である。 フォトレジストパターン２３の形成が終了した段階の状態を示す断面図である。 酸化物半導体膜１５および酸化物導電膜１６のエッチングの途中段階の状態を示す断面図である。 酸化物半導体膜１５および酸化物導電膜１６のエッチングが終了した段階の状態を示す断面図である。 フォトレジストパターン２３の除去が終了した段階の状態を示す断面図である。
図１は、本発明の実施の一形態である薄膜トランジスタ１を備えるアクティブマトリックス基板１０の構成を示す平面図である。図２は、図１の切断面線ＩＩ−ＩＩにおける断面構成を示す断面図である。本実施の形態では、薄膜トランジスタ（Thin Film Transistor；略称：ＴＦＴ）１を備える薄膜トランジスタ基板として、スイッチング素子としてＴＦＴ１を備えるアクティブマトリックス基板１０について説明する。本実施の形態のアクティブマトリックス基板１０は、表示装置に使用される表示装置用ＴＦＴアクティブマトリックス基板である。
アクティブマトリックス基板１０は、ガラスなどの透明絶縁性基板１１、ゲート電極１２、ゲート配線１２Ａ、補助容量電極１３、ゲート絶縁膜１４、酸化物半導体膜１５、酸化物導電膜１６、ソース電極１７、ソース配線１７Ａ、ドレイン電極１８、保護絶縁膜２０および画素電極２２を備えて構成される。
ゲート配線１２Ａは、図１の紙面に向かって左右方向に延在し、ゲート電極１２と接続される。ソース配線１７Ａは、図１の紙面に向かって上下方向に延在し、ソース電極１７と接続される。ゲート配線１２Ａおよび補助容量電極１３は、ゲート電極１２と同時に形成される。ソース配線１７Ａは、ソース電極１７と同時に形成される。
酸化物半導体膜１５および酸化物導電膜１６は、半導体層を構成する。換言すれば、半導体層は、酸化物半導体膜と酸化物導電膜との２層を含む。具体的には、酸化物半導体膜１５は、ゲート絶縁膜１４上に積層され、酸化物半導体で構成される。酸化物導電膜１６は、酸化物半導体膜上に積層され、導電性酸化物で構成される。この酸化物半導体膜１５と酸化物導電膜１６とが積層された２層を含んで、半導体層が構成される。
ゲート電極１２、ゲート絶縁膜１４および半導体層は、この順に、透明絶縁性基板１１上に積層される。本実施の形態では、半導体層は、酸化物半導体膜１５と酸化物導電膜１６との２層で構成される。
図２に示す断面構成において、ソース電極１７およびドレイン電極１８は、半導体層上で互いに離間して対向するように設けられる。対向するソース電極１７とドレイン電極１８との間の半導体層の領域、すなわちソース電極７のパターンとドレイン電極１８のパターンとに挟まれた半導体層の領域は、ＴＦＴ１のチャネル領域１９となっている。チャネル領域１９は、酸化物導電膜１６が除去されて、酸化物半導体膜によって形成されており、バックチャネル領域となっている。
ソース電極１７およびドレイン電極１８は、少なくとも、互いに対向する側の端部が、酸化物導電膜１６を介して酸化物半導体膜１５と電気的に接続されている。すなわち、ソース電極１７およびドレイン電極１８は、互いに対向する側の端部のみが、酸化物導電膜１６を介して酸化物半導体膜１５と電気的に接続されてもよいし、互いに対向する側の端部を含む一部分、またはソース電極１７およびドレイン電極１８の全体が、酸化物導電膜１６を介して酸化物半導体膜１５と電気的に接続されてもよい。
酸化物半導体膜１５は、端面の断面形状、具体的にはソース電極１７およびドレイン電極１８で覆われる端面の断面形状が、略テーパー形状になっている。ここで、「略テーパー形状」とは、テーパー形状、およびテーパー形状に類似する形状を含む。テーパー形状に類似する形状としては、たとえば、後述する順階段形状がある。
保護絶縁膜２０は、チャネル領域１９を保護して、透明絶縁性基板１１全体に形成される。保護絶縁膜２０には、下層のドレイン電極１８の表面まで貫通した画素ドレインコンタクトホール２１が形成されている。画素電極２２は、透光性導電膜で構成され、画素ドレインコンタクトホール２１を介して、下層のドレイン電極１８に電気的に接続される。
本実施の形態のＴＦＴ１を備えるアクティブマトリックス基板１０は、たとえば以下のようにして製造される。図３〜図７は、アクティブマトリックス基板１０の製造工程を示す図である。
図３は、ゲート電極１２および補助容量電極１３の形成が終了した段階の状態を示す断面図である。まず、ガラス基板などの透明絶縁性基板１１を洗浄液または純水を用いて洗浄し、ゲート電極１２および補助容量電極１３となる第１の金属膜を成膜する。第１の金属膜としては、たとえばクロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）またはこれらに他の元素を微量に添加した合金などを用いる。またこれらの金属または合金を２層以上形成した積層構造としてもよい。これらの金属または合金を用いることによって、第１の金属膜として、比抵抗値が５０μΩｃｍ以下の低抵抗膜を得ることができる。
本実施の形態では、第１の金属膜としてＭｏ膜を、たとえば、アルゴン（Ａｒ）ガスを用いたスパッタリング法によって、たとえば２００ｎｍの厚さで成膜する。第１の金属膜の厚さは、これに限定されない。第１金属膜の厚さは、所望の配線抵抗が得られる値に設定すればよく、たとえば、第１金属膜として用いる金属膜の比抵抗値によって適正な値が決まる。
第１金属膜の厚さは、膜質を維持するためには、５ｎｍ以上にすることが好ましく、生産性の低下および応力による膜剥がれを防止するためには、５００ｎｍ以下にすることが好ましい。すなわち、第１金属膜の厚さは、５ｎｍ以上５００ｎｍ以下であることが好ましい。
その後、第１回目の写真製版工程でフォトレジストパターンを形成する。形成したフォトレジストパターンをマスクとして、エッチング液を用いてウエットエッチングを行う。エッチング液としては、たとえば、リン酸（Phosphoric acid）、酢酸（Acetic acid）および硝酸（Nitric acid）を含む薬液であるＰＡＮ薬液を用いる。ＰＡＮ薬液の液温は、たとえば４０℃に設定する。
ウエットエッチング後、フォトレジストパターンを除去する。以上のウエットエッチングプロセスによって、ゲート電極１２および補助容量電極１３を形成する。
このウエットエッチングプロセスに用いるＰＡＮ薬液としては、リン酸が４０ｗｔ％（重量％）以上９３ｗｔ％以下であり、酢酸が１ｗｔ％以上４０ｗｔ％以下であり、硝酸が０．５ｗｔ％以上１５ｗｔ％以下である範囲のものが好ましい。本実施の形態では、たとえば、リン酸が７０ｗｔ％であり、酢酸が７ｗｔ％であり、硝酸が５ｗｔ％であり、残部が水のＰＡＮ薬液を用いる。これによって、図３に示すように、Ｍｏ膜から成るゲート電極１２および補助容量電極１３のパターン側壁の断面形状を概略テーパー状に加工することができる。
図４は、ゲート絶縁膜１４、酸化物半導体膜１５および酸化物導電膜１６の形成が終了した段階の状態を示す断面図である。前述のようにしてゲート電極１２および補助容量電極１３を形成した後、ゲート絶縁膜１４、酸化物半導体膜１５および酸化物導電膜１６を順次成膜して、ＴＦＴ１の半導体パターンを形成する。以下に、図４に示すゲート絶縁膜１４、酸化物半導体膜１５および酸化物導電膜１６を形成する工程を、図８〜図１０を用いて具体的に説明する。
図８は、フォトレジストパターン２３の形成が終了した段階の状態を示す断面図である。前述のようにして図３に示すゲート電極１２および補助容量電極１３の形成が終了した後、ゲート電極１２および補助容量電極１３が形成された透明絶縁性基板（以下、単に「基板」という場合がある）１１上に、まず、全面にわたって、ゲート絶縁膜１４を形成する。
本実施の形態では、たとえば、化学気相成長（Chemical Vapor Deposition；略称：ＣＶＤ）法を用いて、約３００℃の基板加熱条件下で、ゲート絶縁膜１４として酸化シリコン（ＳｉＯ）膜を３００ｎｍの厚さで成膜する。ゲート絶縁膜１４の成膜方法、基板１１の加熱温度およびゲート絶縁膜１４の厚さは、これに限定されない。
ゲート絶縁膜１４の厚さは、ＴＦＴ１の動作をさせるための所望の電界強度が得られる値に設定すればよく、たとえば、ゲート絶縁膜１４として用いる絶縁膜の誘電率値によって適正な値が決まる。ゲート絶縁膜１４の厚さは、膜質を維持するためには、５ｎｍ以上にすることが好ましく、応力による膜剥がれを防止するためには、３０００ｎｍ以下にすることが好ましい。すなわち、ゲート絶縁膜１４の厚さは、５ｎｍ以上３０００ｎｍ以下であることが好ましい。また、ゲート絶縁膜１４として、塗布によって形成された絶縁膜を用いる場合には、ゲート絶縁膜１４の厚さは、１０００ｎｍ以上３０００ｎｍ以下であることが好ましい。
酸化シリコン膜は、水分（Ｈ２Ｏ）および水素（Ｈ２）、ならびにナトリウム（Ｎａ）およびカリウム（Ｋ）などのＴＦＴ特性に影響を及ぼす不純物元素に対するバリア性、すなわち遮断性が弱い。したがって、ゲート絶縁膜１４として酸化シリコン膜を用いる場合には、酸化シリコン膜の下層に、バリア性に優れる膜、たとえば窒化シリコン（ＳｉＮ）膜などを設けて、ゲート絶縁膜１４を積層構造としてもよい。
次に、酸化物半導体膜１５を下層、酸化物導電膜１６を上層とする積層構造を、たとえばスパッタリング法で成膜する。ここで、酸化物半導体とは、原則としてｎ型の導電型を有し、導電率が１×１０−７Ｓ／ｃｍ以上１０Ｓ／ｃｍ以下であるもの、または、キャリアとなる電子の濃度（以下「キャリア濃度」という場合がある）が１×１０１１個／ｃｍ３以上１０１８個／ｃｍ３以下であるものとする。
導電率が１０Ｓ／ｃｍよりも大きい場合、およびキャリア濃度が１×１０１８個／ｃｍ３よりも大きい場合は、電流が常時流れやすくなり、ＴＦＴがオフ状態でも、オフ電流と呼ばれる電流が流れ、半導体膜としてのスイッチングの機能を示さない場合がある。したがって、導電率は１０Ｓ／ｃｍ以下であることが好ましく、キャリア濃度は１０１８個／ｃｍ３以下であることが好ましい。
また、導電率が１×１０−７Ｓ／ｃｍよりも小さい場合、およびキャリア濃度が１×１０１１個／ｃｍ３よりも小さい場合は、ＴＦＴがオン状態でもオン電流がほとんど流れず、スイッチングの機能を示さない場合がある。したがって、導電率は１×１０−７Ｓ／ｃｍ以上であることが好ましく、キャリア濃度は１×１０１１個／ｃｍ３以上であることが好ましい。
以上のことから、前述のように酸化物半導体は、導電率が１×１０−７Ｓ／ｃｍ以上１０Ｓ／ｃｍ以下であるか、または、キャリア濃度が１×１０１１個／ｃｍ３以上１０１８個／ｃｍ３以下であることが好ましい。酸化物半導体は、導電率が１×１０−５Ｓ／ｃｍ以上１×１０−１Ｓ／ｃｍ以下であるか、またはキャリア濃度が１×１０１２個／ｃｍ３以上１×１０１７個／ｃｍ３以下であることが、さらに好ましい。
このような酸化物半導体で構成される酸化物半導体膜１５でチャネル領域１９を形成することによって、アモルファスシリコンよりも高い移動度を有するＴＦＴ１を実現することができる。これに対して、上層の酸化物導電膜１６は、導電率が１×１０Ｓ／ｃｍ以上、より好ましくは１×１０２Ｓ／ｃｍ以上のいわゆる導電性の膜とする。
本実施の形態では、下層の酸化物半導体膜１５の材料として、酸化亜鉛（ＺｎＯ）に酸化インジウム（Ｉｎ２Ｏ３）、および酸化錫（ＳｎＯ２）を添加したＩｎ―Ｚｎ−Ｓｎ−Ｏ系の酸化物を用いる。具体的には、Ｉｎ、Ｚｎ、Ｓｎ、Ｏの原子組成比が２：６：２：１３であるＩｎ−Ｚｎ−Ｓｎ−Ｏターゲット[Ｉｎ２Ｏ３・（ＺｎＯ）６・（ＳｎＯ２）２]を用いて、Ａｒガスに対して分圧比で１０％の酸素（Ｏ２）ガスを添加した混合ガスによるスパッタリングを行い、４０ｎｍの厚さで酸化物半導体膜１５を成膜する。酸化物半導体膜１５の材料、成膜方法および厚さは、これに限定されない。酸化物半導体膜１５の厚さは、膜質を維持するためには、５ｎｍ以上であることが好ましい。
その後、上層の酸化物導電膜１６として、酸化亜鉛（ＺｎＯ）に酸化インジウム（Ｉｎ２Ｏ３）を添加したＩｎ−Ｚｎ−Ｏ系の酸化物導電膜を成膜する。具体的には、Ｉｎ２Ｏ３が９０重量％、ＺｎＯが１０重量％の配合比であるＩｎ−Ｚｎ−Ｏターゲットを用いて、Ａｒガスによるスパッタリングを行い、２０ｎｍの厚さで酸化物導電膜１６を成膜する。
酸化物導電膜１６の材料、成膜方法および厚さは、これに限定されない。酸化物導電膜１６の厚さは、良好なテーパー形状を形成する観点からは、酸化物半導体膜１５の厚さよりも小さくすることが好ましく、酸化物半導体膜１５の厚さの半分以下とすることがさらに好ましい。
以上の条件で成膜したＩｎ−Ｚｎ−Ｓｎ−Ｏ系酸化物半導体膜１５は、たとえば、導電率が１．５×１０−５Ｓ／ｃｍであり、キャリア濃度が１．１×１０１４個／ｃｍ３である。また、Ｉｎ−Ｚｎ−Ｏ系酸化物導電膜１６は、たとえば、導電率が１．８×１０３Ｓ／ｃｍであり、キャリア濃度が７．４×１０２０個／ｃｍ３である。
酸化物半導体膜１５および酸化物導電膜１６は、いずれも酸化物系の膜であるので、両者を積層した場合でも、界面の還元反応が生じることがない。したがって、ダメージ層が形成されることはない。
次に、第２回目の写真製版工程でフォトレジストパターン２３を形成する。本実施の形態では、まず、ノボラック樹脂系のポジ型フォトレジストを、スリットコータまたはスピンコータによって、たとえば約１．６μｍの厚さで塗布した後に、フォトマスクを用いて露光を行う。その後、水酸化テトラメチルアンモニウム（Tetramethylammonium hydroxide；略称：ＴＭＡＨ）を含む有機アルカリ系の現像液を用いて現像を行い、フォトレジストパターン２３を形成する。フォトレジストパターン２３の材料、形成方法、厚さおよび現像液は、これに限定されない。
図９は、酸化物半導体膜１５および酸化物導電膜１６のエッチングが終了した段階の状態を示す断面図である。前述のようにしてフォトレジストパターン２３を形成した後、形成したフォトレジストパターン２３をマスクとして、エッチング液として、たとえばシュウ酸溶液を用いて、フォトレジストパターン２３で覆われていない部分の酸化物導電膜１６および酸化物半導体膜１５をエッチングによって除去する。
図１０は、フォトレジストパターン２３の除去が終了した段階の状態を示す断面図である。前述のようにして酸化物導電膜１６および酸化物半導体膜１５のエッチングが終了した後、フォトレジストパターン２３を、たとえば剥離剤によって剥離させて除去する。これによって、図１０に示すテーパー形状の酸化物導電膜１６および酸化物半導体膜１５が形成される。
図８〜図１０に示すゲート絶縁膜１４、酸化物半導体膜１５および酸化物導電膜１６を形成する工程を、図１１〜図１５を用いて、以下に、さらに具体的に説明する。図１１〜図１５では、理解を容易にするために、ゲート絶縁膜１４、酸化物半導体膜１５、酸化物導電膜１６およびフォトレジストパターン２３の部分のみを記載する。
図１１は、酸化物導電膜１６の形成が終了した段階の状態を示す断面図である。図１１に示す状態は、前述の図８に示すゲート絶縁膜１４、酸化物半導体膜１５、酸化物導電膜１６およびフォトレジストパターン２３を形成する工程において、酸化物導電膜１６の形成が終了した段階の状態に相当する。図１１に示すように、前述のようにしてゲート絶縁膜１４、酸化物半導体膜１５および酸化物導電膜１６を形成する。
図１２は、フォトレジストパターン２３の形成が終了した段階の状態を示す断面図である。図１２に示す状態は、前述の図８に示すゲート絶縁膜１４、酸化物半導体膜１５、酸化物導電膜１６およびフォトレジストパターン２３を形成する工程において、フォトレジストパターン２３の形成が終了した段階の状態に相当する。前述のようにして形成された酸化物導電膜１６上に、図１２に示すように、フォトレジストパターン２３を形成する。
図１３は、酸化物半導体膜１５および酸化物導電膜１６のエッチングの途中段階の状態を示す断面図である。図１４は、酸化物半導体膜１５および酸化物導電膜１６のエッチングが終了した段階の状態を示す断面図である。図１５は、フォトレジストパターン２３の除去が終了した段階の状態を示す断面図である。
前述のようにしてフォトレジストパターン２３を形成した後、たとえば、エッチング液としてシュウ酸溶液を用いて、液温４５℃の条件で、酸化物導電膜であるＩｎ−Ｚｎ−Ｏ系酸化物導電膜１６とＩｎ−Ｚｎ−Ｓｎ−Ｏ系の酸化物半導体膜１５の同時エッチングを行う。
このとき、酸化物半導体膜１５の単層膜におけるエッチング速度（エッチングレート）は、たとえば９２ｎｍ／分であり、酸化物導電膜６の単層膜におけるエッチング速度は、たとえば２２０ｎｍ／分である。この場合、酸化物半導体膜１５のエッチング速度は、酸化物導電膜１６のエッチング速度の２分の１（１／２）以下である。酸化物半導体膜１５および酸化物導電膜１６のエッチング速度は、これに限定されない。
薬液を用いたウエットエッチング法の場合、エッチングは、等方的に進行するので、酸化物導電膜１６であるＩｎ−Ｚｎ−Ｏ膜は、横方向、すなわち膜の面内方向にも酸化物半導体膜１５よりも速くエッチングが進行する。エッチングの初期から中間段階では、図１３に示すように、酸化物導電膜１６の幅が、フォトレジストパターン２３の幅よりも狭くなる。つまり、酸化物導電膜１６の端面がフォトレジストパターン２３の端面よりも後退する。これに対し、酸化物半導体膜１５は、酸化物導電膜１６よりもエッチングの進行が遅い。したがって、酸化物導電膜１６が後退したことによるアンダーカット状のノッチ２４が形成される。
このようなノッチ２４が形成されると、このノッチ２４の部分に薬液が浸み込みやすくなり、他の部分よりもエッチングが加速される。この状態で、上層の酸化物導電膜１６と下層の酸化物半導体膜１５とが同時にエッチングされることによって、図１４に示すように、酸化物導電膜１６と酸化物半導体膜１５との積層構造に、テーパー形状が形成される。
このようにしてテーパー形状を形成した後、残存するフォトレジストパターン２３を前述のようにして除去することによって、図１５に示すテーパー形状の酸化物導電膜１６および酸化物半導体膜１５が得られる。
以上のようなエッチングの進行を実現するために、エッチング条件は、酸化物導電膜１６のエッチング速度が、酸化物半導体膜１５のエッチング速度よりも高くなるような条件とすることが好ましい。これに加えて、酸化物半導体膜１５の膜厚ｔ１と酸化物導電膜１６の膜厚ｔ２との関係を、「酸化物半導体膜１５の膜厚ｔ１が、酸化物導電膜１６の膜厚ｔ２よりも大きい（ｔ１＞ｔ２）」とすることがより好ましい。
酸化物半導体膜１５の膜厚ｔ１と酸化物導電膜１６の膜厚ｔ２とを等しくした場合は、上層の酸化物導電膜１６と下層の酸化物半導体膜１５とがそれぞれ独立した階段形状になる。このような場合でも、「酸化物導電膜１６のエッチング速度Ｖ２が、酸化物半導体膜１６のエッチング速度Ｖ１よりも高い（Ｖ２＞Ｖ２）」となる条件であれば、上層の酸化物導電膜１６の端面が下層の酸化物半導体膜１５の端面よりも後退して順階段形状となる。これによって、この後に形成される保護絶縁膜１０のカバレッジを改善することができるので好ましい。
酸化物半導体膜１５の膜厚ｔ１は、酸化物導電膜１６の膜厚ｔ２の２倍以上（ｔ１≧２（ｔ２））とすることが好ましい。このように酸化物半導体膜１５の膜厚ｔ１を、酸化物導電膜１６の膜厚ｔ２の２倍以上（ｔ１≧２（ｔ２））とすることによって、酸化物半導体膜１５および酸化物導電膜１６の端面を順階段状ではなく、図１５に示す本実施の形態のようにテーパー形状にすることができる。テーパー形状にすることによって、順階段形状の場合に比べて、保護絶縁膜２０のカバレッジ性を向上させることができるので好ましい。
以上のようにして図９に示す酸化物半導体膜１５および酸化物導電膜１６のエッチングを行った後、フォトレジストパターン２３を、たとえばアミン系の剥離液を用いて剥離することによって除去する。これによって、図１０に示す酸化物半導体膜１５と酸化物導電膜１６との半導体パターンを形成する。図１０に示す状態は、図１５に示す状態に相当する。
以上のようにして図４に示すテーパー形状の酸化物半導体膜１５および酸化物導電膜１６を形成した後、図５に示すソース電極１７およびドレイン電極１８を形成する工程に移行する。図５は、ソース電極１７およびドレイン電極１８の形成が終了した段階の状態を示す図である。
酸化物半導体膜１５および酸化物導電膜１６のエッチング後、テーパー形状の酸化物半導体膜１５および酸化物導電膜１６が形成された透明絶縁性基板１１上に、ソース電極１７およびドレイン電極１８となる第２の金属膜を成膜する。成膜した第２の金属膜をパターニングして、ソース電極１７およびドレイン電極１８を、互いに対向するように形成する。さらに、互いに対向するソース電極１７のパターンとドレイン電極１８のパターンとに挟まれた領域の酸化物導電膜１６を除去して、ＴＦＴ１のバックチャネル領域であるチャネル領域１９を形成する。
第２の金属膜としては、たとえばアルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）もしくはタングステン（Ｗ）、またはこれらに他の元素を微量に添加した合金などを用いることができる。また、第２の金属膜は、これらの金属および合金のいずれかで構成される金属膜を２層以上形成した積層構造としてもよい。これらの金属および合金のいずれかを用いることによって、第２の金属膜として、比抵抗値が５０μΩｃｍ以下の低抵抗膜を得ることができる。
本実施の形態では、第２の金属膜としてＭｏ膜を、たとえば、公知のＡｒガスを用いたスパッタリング法で、２００ｎｍの厚さで成膜する。その後、図示は省略するが、第３回目の写真製版工程でフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前述の図３に示すゲート電極１２および補助容量電極１３を形成したときと同じエッチング液、具体的にはリン酸、硝酸および酢酸を含むＰＡＮ薬液を用いて、第２の金属膜であるＭｏ膜、および酸化物導電膜１６を、連続でウエットエッチングする。
このとき、ＴＦＴ１のチャネル領域１９においては、ＰＡＮ薬液で第２の導電膜がエッチング除去された後に表面が露出したＩｎ−Ｚｎ−Ｏ系の酸化物導電膜１６が、さらにＰＡＮ薬液中でエッチング除去される。またＩｎ−Ｚｎ−Ｏ系の酸化物導電膜１６がエッチング除去された後に表面が露出するＩｎ−Ｚｎ−Ｓｎ−Ｏ系の酸化物半導体膜１５は、ＰＡＮ薬液にほとんど溶けないのでエッチングされずに残り、チャネル領域１９となる。
その後、フォトレジストパターンを除去することによって、図５に示すソース電極１７、ドレイン電極１８、およびＴＦＴ１のチャネル領域１９が得られる。
本実施の形態のように第２の金属膜としてＭｏ膜を用いた場合、Ｍｏ膜の横方向のエッチング量が、Ｉｎ−Ｚｎ−Ｏ系の酸化物導電膜１６に比べて大きい、換言すれば、Ｍｏ膜の横方向のエッチング速度が、Ｉｎ−Ｚｎ−Ｏ系の酸化物導電膜１６に比べて高いので、酸化物導電膜１６とソース電極１７およびドレイン電極１８のチャネル領域１９側の端面とが段差形状となる。
これによって、後述する保護絶縁膜２０のカバレッジ性を向上させることができる。したがって、ソース電極１７およびドレイン電極１７の端部へのボイドの発生を抑制することができるので、ＴＦＴ特性に影響を与える水分などの影響を除外することができ、高品質のＴＦＴ１およびそれを備えるデイバスを高歩留で製造することができる。
チャネル領域１９の酸化物導電膜１６を除去した後には、酸化物半導体膜１５のチャネル領域１９の表面を、さらにＴＭＡＨを含むアルカリ溶液で洗浄してもよいし、またはプラズマを照射する処理（以下「プラズマ処理」という場合がある）を行ってもよい。
プラズマ処理は、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、窒素（Ｎ２）、または六フッ化硫黄（ＳＦ６）、四フッ化炭素（ＣＦ４）、フッ素（Ｆ２）、フッ化水素（ＨＦ）、三フッ化窒素（ＮＦ３）、三フッ化メタン（ＣＨＦ３）もしくは六フッ化エタン（Ｃ２Ｆ６）などのフッ素を含むガスなどのプラズマを用いて行うことができる。
これらのガスを用いてプラズマ処理を行うことによって、チャネル領域１９の表面の異物および汚染物を除去して、ＴＦＴ１のオフ特性を良好にする、具体的にはオフ電流を低減することができる。
また、酸素（Ｏ２）ガスまたは一酸化二窒素（Ｎ２Ｏ）ガスを用いてプラズマ処理を行ってもよい。この場合は、チャネル領域１９の表面の異物および汚染物を除去するとともに、酸化物半導体膜１５のチャネル領域１９の表面に酸素原子を供給することによって表面近傍を高抵抗化させ、ＴＦＴ１のオフ特性をさらに良好にすることができる。
図６は、保護絶縁膜２０の形成が終了した段階の状態を示す断面図である。前述のようにしてソース電極１７およびドレイン電極１８を形成した後に、保護絶縁膜２０を成膜する。本実施の形態では、保護絶縁膜２０として、たとえば、ＣＶＤ法を用いて、約２５０℃の基板加熱条件下で酸化シリコンＳｉＯ膜を３００ｎｍの厚さで成膜する。保護絶縁膜２０の材料、成膜方法、基板加熱温度および厚さは、これに限定されない。
その後、第４回目の写真製版工程でフォトレジストパターンを形成して、公知のフッ素系ガスを用いたドライエッチング法を用いてＳｉＯ膜をエッチングした後に、フォトレジストパターンを除去して、画素ドレインコンタクトホール２１を形成する。
酸化シリコン膜は、水分（Ｈ２Ｏ）および水素（Ｈ２）、ならびにナトリウム（Ｎａ）およびカリウム（Ｋ）などのアルカリ金属のようなＴＦＴ特性に影響を及ぼす不純物元素に対するバリア性（遮断性）が弱いので、酸化シリコン膜の上層に、たとえばバリア性に優れる窒化シリコン（ＳｉＮ）膜などを設けて、保護絶縁膜２０を積層構造としてもよい。このような積層構造の場合でも、公知のフッ素ガスを用いたドライエッチング法を用いて、画素ドレインコンタクトホール２１を形成することができる。
図７は、透明画素電極２２の形成が終了した段階の状態を示す断面図である。前述のようにして画素ドレインコンタクトホール２１を形成した後、全面にわたって、透明画素電極２２となる透明導電性膜を成膜する。成膜した透明導電性膜をパターニングし、画像表示用の透明画素電極２２を形成する。
本実施の形態では、透明導電性膜として、たとえば、前述の酸化物導電膜１６と同じ材料であるＩｎ−Ｚｎ−Ｏ膜を、公知のＡｒガスを用いたスパッタリング法で、１００ｎｍの厚さで成膜する。透明導電成膜の材料、成膜方法および厚さは、これに限定されない。
次いで、第５回目の写真製版工程でフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、たとえば公知のシュウ酸系溶液でウエットエッチングする。その後、フォトレジストパターンを除去して、透明画素電極２２を形成する。以上のようにして、図１に示す本実施の形態における液晶ディスプレイ用のＴＦＴアクティブマトリックス基板１０を製造する。
以上の５回の写真製版工程によって製造されたＴＦＴアクティブマトリックス基板１０を用いて液晶表示装置を製造する場合、図示は省略するが、製造されたＴＦＴアクティブマトリックス基板１０の表面に、液晶を配列させるためのポリイミドなどからなる配向膜、およびスペーサーを形成する。
その後、ＴＦＴアクティブマトリックス基板１０と、カラーフィルタおよび配向膜を備える対向基板とを貼り合わせ、前述のスペーサーによって両基板の間に形成される隙間に液晶を注入して保持する。さらに両基板の外側に偏光板、位相差板およびバックライトユニットなどを配設することによって、液晶表示装置を得ることができる。
以上のように本実施の形態によれば、酸化物半導体膜１５と酸化物導電膜１６とが積層された２層を含む半導体層が形成される。酸化物導電膜１６は、エッチング液によってエッチングされるときのエッチング速度が、酸化物半導体膜のエッチング速度よりも高くなるように形成される。具体的には、酸化物導電膜１６は、燐酸、硝酸および酢酸を含むＰＡＮ薬液によってエッチングされるときのエッチング速度が、酸化物半導体膜１５のエッチング速度よりも高い材料で構成される。これによって、酸化物半導体膜１５および酸化物導電膜１６を含む半導体層を、容易に、端面の断面形状が略テーパー形状にすることができる。
具体的には、エッチング液として、シュウ酸を含む薬液、または燐酸、硝酸および酢酸を含むＰＡＮ薬液を用いて、半導体層をウエットエッチングすることによって、酸化物半導体膜１５および酸化物導電膜１６を含み、端面の断面形状が略テーパー形状の半導体層を、容易に形成することができる。
このように、酸化物半導体膜１５および酸化物導電膜１６を含む半導体層を、端面の断面形状が略テーパー形状にすることによって、酸化物半導体膜１５の上層にあるソース電極１７およびドレイン電極１８の断線を抑制することができる。
また、酸化物導電膜１６を設けることによって、ソース電極１７およびドレイン電極１８とチャネル層である半導体層との接合端部において、ソース電極１７およびドレイン電極１８との接続界面部を有する第２の半導体材料である酸化物導電膜１６の端部が、ソース電極１７およびドレイン電極１８の端部よりも内側に後退された構成となるので、電極端部における電界集中を抑制して、良好なＴＦＴ特性を得ることができる。
また、ソース電極１７およびドレイン電極１８は、少なくとも、互いに対向する側の端部が、それぞれ酸化物導電膜１６を介して酸化物半導体膜１５と電気的に接続された構成となっているので、ソース電極１７およびドレイン電極１８と酸化物半導体膜１５の活性層との接続界面における電気特性を向上させることができる。これによって、酸化物半導体膜１５の比較的高いキャリア移動度を活かして、動作速度が比較的速い高性能のＴＦＴアクティブマトリックス基板１０およびそれを備える表示装置を、高い歩留で生産性よく製造することができる。
本実施の形態では、酸化物半導体膜１５の材料としてＩｎ−Ｚｎ−Ｓｎ−Ｏ系の酸化物を用い、酸化物導電膜１６の材料としてＩｎ−Ｚｎ−Ｏ系の酸化物を用い、エッチング薬液としてシュウ酸系薬液を用いたが、これらに限定されるものではない。ウエットエッチングのエッチング速度として、酸化物導電膜１６のエッチング速度Ｖ２が酸化物半導体膜１５のエッチング速度Ｖ１よりも高い（Ｖ２＞Ｖ１）となるような酸化物およびエッチング薬液であれば、好適に用いることができる。
酸化物系の導電膜および半導体膜のエッチング薬液として、よく用いられるシュウ酸系薬液を選択した場合は、酸化物半導体膜１５として、Ｉｎ−Ｚｎ−Ｓｎ−Ｏ系の他にも、たとえば、Ｚｎ−Ｓｎ−Ｏ系、Ｉｎ−Ａｌ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｉ−Ｓｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｓｎ−Ｏ系のような錫（Ｓｎ）を含む酸化物半導体膜を選択することができる。すなわち、酸化物半導体膜１５は、酸化錫を含んでもよい。
酸化錫を含む酸化物半導体膜を用いることによって、酸化錫を含まない酸化物半導体膜を用いる場合に比べて、シュウ酸系またはカルボン酸系の薬液に対する酸化物半導体膜１３のエッチング速度を低下させることができる。
酸化物導電膜１６としては、Ｉｎ−Ｚｎ−Ｏ系の他にも，Ｚｎ−Ｏ系、ガリウム（Ｇａ）−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系のようなＺｎ−Ｏを含む酸化物導電膜を選択することができる。すなわち、酸化物導電膜１６は、酸化亜鉛（ＺｎＯ）を含んでもよい。酸化亜鉛（ＺｎＯ）を含む酸化物導電膜１６を用いることによって、シュウ酸薬液に対するエッチング速度が、酸化物導電膜１６のエッチング速度Ｖ２が酸化物半導体膜１５のエッチング速度Ｖ１よりも大きい（Ｖ２＞Ｖ１）という条件を満足する酸化物導電膜１６を容易に実現することができる。
酸化物半導体膜１５を成膜した後には、２００℃以上４５０℃以下の熱処理を行ってもよい。この熱処理の温度は、さらに好ましくは３００℃以上４００℃以下である。熱処理を行うことによって、シュウ酸系薬液に対する酸化物半導体膜１５のエッチング速度をさらに低下させることができる。
以上に述べた酸化物半導体膜１５および酸化物導電膜１６の各材料の元素の組成比は、導電率およびキャリア濃度がそれぞれ所望の値となるように決めればよい。
また、前述の酸化物半導体膜１５と酸化物導電膜１６との組み合わせに対して、エッチング薬液として、金属膜のエッチング薬液である前述のＰＡＮ薬液を用いることも可能である。
この場合は、ＰＡＮ薬液に対するエッチング速度が、ソース電極１７およびドレイン電極１８のエッチング速度Ｖ３、酸化物導電膜１６のエッチング速度Ｖ２、酸化物半導体膜１５のエッチング速度Ｖ１の順に小さくなる（Ｖ３＞Ｖ２＞Ｖ１）ようにそれぞれの材料を決めてやればよい。
このような条件を満たすソース電極１７およびドレイン電極１８を構成する金属膜として、ＭｏもしくはＣｕの膜、またはこれらの合金膜を好適に用いることができる。
すなわち、ソース電極１７およびドレイン電極１８は、ＰＡＮ薬液によってエッチングすることが可能な金属材料で構成されてもよく、この場合の金属材料は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）および銅（Ｃｕ）、ならびにこれらの合金から選ばれる少なくとも１つを含む。
このような材料でソース電極１７およびドレイン電極１８を構成することによって、ソース電極１７およびドレイン電極１８と、酸化物半導体膜１５および酸化物導電膜１６とを同時にエッチングすることができる。したがって、写真製版工程の数を削減することができるので、製造工程を簡略化することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせることが可能である。また、各実施の形態の任意の構成要素を適宜、変更または省略することが可能である。
１ 薄膜トランジスタ（ＴＦＴ）、１０ アクティブマトリックス基板、１１ 透明絶縁性基板、１２ ゲート電極、１２Ａ ゲート配線、１３ 補助容量電極、１４ ゲート絶縁膜、１５ 酸化物半導体膜、１６ 酸化物導電膜、１７ ソース電極、１７Ａ ソース配線、１８ ドレイン電極、１９ チャネル領域、２０ 保護絶縁膜、２１ 画素ドレインコンタクトホール、２２ 画素電極、２３ フォトレジストパターン、２４ ノッチ。

Claims (12)

  1. 基板上に順に積層されるゲート電極、ゲート絶縁膜および半導体層と、
    前記半導体層上で互いに離間して対向するように設けられるソース電極およびドレイン電極とを備え、
    前記半導体層は、
    前記ゲート絶縁膜上に積層され、酸化物半導体で構成される酸化物半導体膜と、
    前記酸化物半導体膜上に積層され、導電性酸化物で構成される酸化物導電膜との２層を含み、
    前記ソース電極および前記ドレイン電極は、少なくとも、互いに対向する側の端部が、前記酸化物導電膜を介して前記酸化物半導体膜と電気的に接続され、
    対向する前記ソース電極と前記ドレイン電極との間の前記半導体層には、前記酸化物半導体膜によってチャネル領域が形成されており、
    前記酸化物半導体膜は、端面の断面形状が略テーパー形状であることを特徴とする薄膜トランジスタ。
  2. 前記酸化物導電膜は、燐酸、硝酸および酢酸を含むＰＡＮ薬液によってエッチングされるときのエッチング速度が、前記酸化物半導体膜の前記エッチング速度よりも高い材料で構成されることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記酸化物半導体膜は、酸化錫を含むことを特徴とする請求項１または２に記載の薄膜トランジスタ。
  4. 前記酸化物導電膜は、酸化亜鉛を含むことを特徴とする請求項１から３のいずれか１つに記載の薄膜トランジスタ。
  5. 前記ソース電極および前記ドレイン電極は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）および銅（Ｃｕ）、ならびにこれらの合金から選ばれる少なくとも１つを含む金属材料で構成されることを特徴とする請求項１から４のいずれか１つに記載の薄膜トランジスタ。
  6. 前記酸化物半導体膜の膜厚は、前記酸化物導電膜の膜厚の２倍以上であることを特徴とする請求項１から５のいずれか１つに記載の薄膜トランジスタ。
  7. 画素電極と、前記画素電極に接続される複数のスイッチング素子とを備えるアクティブマトリックス基板であって、
    前記スイッチング素子は、請求項１から６のいずれか１つに記載の薄膜トランジスタであることを特徴とするアクティブマトリックス基板。
  8. 基板上に順に積層されるゲート電極、ゲート絶縁膜および半導体層と、前記半導体層上で互いに離間して対向するように設けられるソース電極およびドレイン電極とを備える薄膜トランジスタの製造方法であって、
    基板上に、ゲート電極およびゲート絶縁膜を順に形成する工程と、
    前記ゲート絶縁膜上に、酸化錫を含む酸化物半導体で構成される酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜上に、酸化亜鉛を含む導電性酸化物で構成される酸化物導電膜を形成して、前記酸化物半導体膜と前記酸化物導電膜とが積層された２層を含む半導体層を形成する工程と、
    前記半導体層をウエットエッチングする工程とを備えることを特徴とする薄膜トランジスタの製造方法。
  9. 前記半導体層をウエットエッチングする工程では、
    シュウ酸を含む薬液によって、前記半導体層をウエットエッチングすることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
  10. 前記半導体層をウエットエッチングする工程では、
    燐酸、硝酸および酢酸を含むＰＡＮ薬液によって、前記半導体層をウエットエッチングすることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
  11. 前記半導体層を形成する工程と、前記半導体層をウエットエッチングする工程との間に、前記半導体層上に、ソース電極およびドレイン電極となる金属膜を形成する工程を備え、
    前記ソース電極およびドレイン電極となる金属膜を形成する工程では、
    前記ＰＡＮ薬液によってエッチングすることが可能な金属材料によって、前記金属膜を形成することを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 画素電極と、前記画素電極に接続される複数のスイッチング素子とを備えるアクティブマトリックス基板の製造方法であって、
    請求項８から１１のいずれか１つに記載の薄膜トランジスタの製造方法によって、前記スイッチング素子として、薄膜トランジスタを形成する工程を備えることを特徴とするアクティブマトリックス基板の製造方法。
JP2014121162A 2014-06-12 2014-06-12 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法 Active JP6494184B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014121162A JP6494184B2 (ja) 2014-06-12 2014-06-12 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
US14/733,670 US9673232B2 (en) 2014-06-12 2015-06-08 Thin-film transistor, active matrix substrate, method of manufacturing thin-film transistor, and method of manufacturing active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014121162A JP6494184B2 (ja) 2014-06-12 2014-06-12 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法

Publications (2)

Publication Number Publication Date
JP2016001673A true JP2016001673A (ja) 2016-01-07
JP6494184B2 JP6494184B2 (ja) 2019-04-03

Family

ID=54836829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014121162A Active JP6494184B2 (ja) 2014-06-12 2014-06-12 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法

Country Status (2)

Country Link
US (1) US9673232B2 (ja)
JP (1) JP6494184B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017200104A1 (de) 2016-01-07 2017-07-13 Yazaki Corporation Verbindungsaufbau eines Anschlussformteils und Verbindungsverfahren für ein Anschlussformteil
JP6234642B1 (ja) * 2016-03-18 2017-11-22 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784120B2 (en) * 2016-03-14 2020-09-22 Japan Advanced Institute Of Science And Technology Laminate, etching mask, method of producing laminate, method of producing etching mask, and method of producing thin film transistor
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123937A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011029628A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011119718A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012178493A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2012231153A (ja) * 2004-11-10 2012-11-22 Canon Inc 非晶質酸化物を利用した半導体デバイス
JP2013229495A (ja) * 2012-04-26 2013-11-07 Fujifilm Corp 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP2008072011A (ja) 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
EP2660869B1 (en) * 2010-12-27 2020-10-21 Sharp Kabushiki Kaisha Semiconductor device
KR102102589B1 (ko) * 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231153A (ja) * 2004-11-10 2012-11-22 Canon Inc 非晶質酸化物を利用した半導体デバイス
JP2010123937A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011029628A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011119718A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012178493A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2013229495A (ja) * 2012-04-26 2013-11-07 Fujifilm Corp 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017200104A1 (de) 2016-01-07 2017-07-13 Yazaki Corporation Verbindungsaufbau eines Anschlussformteils und Verbindungsverfahren für ein Anschlussformteil
JP6234642B1 (ja) * 2016-03-18 2017-11-22 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法
US10747081B2 (en) 2016-03-18 2020-08-18 Mitsubishi Electric Corporation Thin-film transistor, thin-film transistor substrate, and liquid crystal display device

Also Published As

Publication number Publication date
US20150364503A1 (en) 2015-12-17
JP6494184B2 (ja) 2019-04-03
US9673232B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
JP6078063B2 (ja) 薄膜トランジスタデバイスの製造方法
US9245966B2 (en) Wiring, thin film transistor, thin film transistor panel and methods for manufacturing the same
JP6004308B2 (ja) 薄膜デバイス
WO2014020892A1 (ja) 薄膜トランジスタ及びその製造方法
KR101486180B1 (ko) 액티브 매트릭스 기판의 제조 방법, 표시 패널 및 표시 장치
KR20110053739A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8643010B2 (en) Semiconductor device, method for fabricating the same, active matrix substrate, and display device
JP6494184B2 (ja) 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
WO2009093410A1 (ja) 半導体素子およびその製造方法
TWI416736B (zh) 薄膜電晶體及其製造方法
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP5865634B2 (ja) 配線膜の製造方法
JP2011082380A (ja) 薄膜トランジスタおよびその製造方法
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW201803130A (zh) 半導體裝置及半導體裝置之製造方法
WO2012169397A1 (ja) 薄膜トランジスタ、その製造方法、および表示素子
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
WO2012005030A1 (ja) 薄膜トランジスタ、その製造方法、および表示装置
JP5488525B2 (ja) 薄膜トランジスタおよびその製造方法
WO2013042608A1 (ja) 半導体装置およびその製造方法
KR20150141452A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법
KR20140091401A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP2010192660A (ja) 薄膜トランジスタおよびその製造方法
JP2014032998A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190305

R150 Certificate of patent or registration of utility model

Ref document number: 6494184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250