JP2015164278A - 撮像装置、撮像装置の駆動方法、撮像システム - Google Patents

Abstract

【課題】各列毎にＡＤ変換部を持つ撮像素子で、回路規模の増大を抑える。
【解決手段】ノイズ信号に対し、単位時間当たりの電位の変化量が互いに異なる第１の参照信号と第２の参照信号との一方ずつと比較し、光電変換信号に対し、第１の参照信号と第２の参照信号の一方と比較する比較器を有する撮像装置である。また、ノイズ信号に対し、ゲインが異なる第１のゲインと第２のゲインとの一方ずつで増幅したそれぞれの信号をＡＤ変換し、光電変換信号を第１のゲインと第２のゲインの一方で増幅した信号をＡＤ変換する。
【選択図】図２

Description

本発明は、画素が出力する画素信号をデジタル信号に変換するＡＤ変換部を有する撮像装置、撮像システムに関する。

画素が出力する画素信号をデジタル信号に変換するＡＤ変換部を有する撮像装置がある。特許文献１に記載の撮像装置では、ＡＤ変換部が画素列に対応して設けられている。また、特許文献１に記載の撮像装置では、画素はノイズ信号と、入射光を光電変換して得た光電変換信号とをそれぞれＡＤ変換部に出力する。各列のＡＤ変換部は、ノイズ信号と単位時間当たり第１の変化量で変化する第１の参照信号とを比較し、さらに、光電変換信号と第１の参照信号とを比較する第１比較器を有する。さらに各列のＡＤ変換部は、ノイズ信号と単位時間当たり第１の変化量よりも変化量の大きい第２の変化量で電位が変化する第２の参照信号とを比較し、さらに、光電変換信号と第２の参照信号とを比較する第２比較器を有している。

特開２００７−２８１９８７号公報

特許文献１に記載の撮像装置では、各列のＡＤ変換部に第１比較器と第２比較器とを備えるため、回路規模が増大してしまう課題があった。

本発明は上記の課題を鑑みて為されたものであり、一の態様は、入射光に基づく光電変換信号を出力する画素を有するアナログ信号出力部と、比較器を有するＡＤ変換部とを有する撮像装置であって、前記比較器は、第１、第２、第３の比較を行う比較器であって、
前記第１の比較は、前記アナログ信号出力部が出力するノイズ信号と、単位時間当たり第１の変化量で電位が変化する第１の参照信号との比較であり、前記第２の比較は、前記ノイズ信号と、前記第１の変化量よりも単位時間当たりの変化量の大きい第２の変化量で電位が変化する第２の参照信号との比較であり、前記第３の比較は、前記第１の参照信号と、前記第２の参照信号との一方と、前記光電変換信号に基づいて前記アナログ信号出力部が出力する信号との比較であり、前記ＡＤ変換部が、前記第１の比較、前記第２の比較、前記第３の比較のそれぞれの結果に基づくデジタル信号をそれぞれ生成することを特徴とする撮像装置である。

また、別の態様は、入射光に基づく光電変換信号を出力する画素と、参照信号と入力ノードに与えられる信号とを比較する比較器を有するＡＤ変換部とを有する撮像装置であって、
前記比較器は、第１、第２、第３の比較を行う比較器であって、前記第１の比較は、リセットされた前記比較器の前記入力ノードの電位と、単位時間当たり第１の変化量で電位が変化する第１の参照信号との比較であり、前記第２の比較は、リセットされた前記比較器の前記入力ノードの電位と、前記第１の変化量よりも単位時間当たりの変化量の大きい第２の変化量で電位が変化する第２の参照信号との比較であり、前記第３の比較は、前記第１の参照信号と、前記第２の参照信号との一方と、前記光電変換信号に基づく前記比較器の前記入力ノードの電位との比較であり、前記ＡＤ変換部が、前記第１の比較、前記第２の比較、前記第３の比較のそれぞれの結果に基づくデジタル信号をそれぞれ生成することを特徴とする撮像装置である。

また、別の態様は、ノイズ信号と入射光に基づく光電変換信号を出力する画素と、前記ノイズ信号と前記光電変換信号とをそれぞれ増幅するゲイン部とを有するアナログ信号出力部と、比較器を有するＡＤ変換部とを有する撮像装置であって、前記ＡＤ変換部は、第１、第２、第３のデジタル信号を生成し、前記第１のデジタル信号は、前記ゲイン部が前記ノイズ信号を第１のゲインで増幅した信号と、時間に依存して変化する参照信号とを、前記比較器が比較する第１の比較によって生成するデジタル信号であり、前記第２のデジタル信号は、前記ゲイン部が前記ノイズ信号を第２のゲインで増幅した信号と、前記参照信号とを、前記比較器が比較する第２の比較によって生成するデジタル信号であり、前記第３のデジタル信号は、前記ゲイン部が前記光電変換信号を前記第１または前記第２のゲインで増幅した信号と、前記参照信号とを、前記比較器が比較する第３の比較によって生成するデジタル信号であり、前記第２のゲインの絶対値は、前記第１のゲインの絶対値よりも小さいことを特徴とする撮像装置である。

また、別の態様は、入射光に基づく光電変換信号を出力する画素を有するアナログ信号出力部と、比較器を有するＡＤ変換部とを有する撮像装置の駆動方法であって、前記アナログ信号出力部が出力するノイズ信号と、単位時間当たり第１の変化量で電位が変化する第１の参照信号とを前記比較器に比較させる第１の工程と、前記ノイズ信号と、前記第１の変化量よりも単位時間当たりの変化量の大きい第２の変化量で電位が変化する第２の参照信号とを前記比較器に比較させる第２の工程と、前記第１の参照信号と、前記第２の参照信号との一方と、前記光電変換信号に基づく信号とを前記比較器に比較させる第３の工程とを有することを特徴とする撮像装置の駆動方法である。

また、別の態様は、ノイズ信号と入射光に基づく光電変換信号を出力する画素と、前記ノイズ信号と前記光電変換信号とをそれぞれ増幅するゲイン部とを有するアナログ信号出力部と、比較器を有するＡＤ変換部とを有する撮像装置の駆動方法であって、前記ゲイン部は、前記ノイズ信号を第１のゲインで増幅した第１の増幅ノイズ信号と、前記ノイズ信号を第２のゲインで増幅した第２の増幅ノイズ信号とを前記比較器に出力し、前記第１のゲインと前記第２のゲインは、所定の信号値の信号を前記第２のゲインで増幅した信号の振幅が、前記所定の信号値の信号を前記第１のゲインで増幅した信号よりも振幅が小さくなる関係であり、前記ゲイン部は、前記光電変換信号を、前記第１のゲインと前記第２のゲインとの一方で増幅した増幅光電変換信号を前記比較器に出力し、前記比較器は、第１、第２、第３の比較を行う比較器であって、前記第１の比較は、前記第１の増幅ノイズ信号と時間に依存して電位が変化する参照信号との比較であり、前記第２の比較は、前記第２の増幅ノイズ信号と前記参照信号との比較であり、前記第３の比較は、前記増幅光電変換信号と前記参照信号との比較であり、前記ＡＤ変換部が、前記第１の比較、前記第２の比較、前記第３の比較のそれぞれの結果に基づくデジタル信号をそれぞれ生成することを特徴とする撮像装置の駆動方法である。

本発明によれば、ＡＤ変換部は、単位時間当たりの電位の変化量が互いに異なる第１、第２の参照信号の一方と光電変換信号との比較を行う。そして、第１、第２の参照信号の一方ずつとノイズ信号との比較を行う。このＡＤ変換部を有する撮像装置を、ＡＤ変換部の回路規模の増大を低減しながら実現することができる。

異なる傾きの参照信号を用いた場合に生じるオフセットの一例を示した図 撮像装置の一例の図 画素の構成の一例の図 増幅部の構成の一例の図と、比較部の一部の構成の一例の図 撮像装置の動作の一例のタイミング図 撮像装置の一部の構成を示した図と、第２メモリの構成を示した図 カウンタの構成を示した図と、撮像装置の動作を示した図 撮像装置の動作を示した図 撮像装置の他の一例の図と、テスト信号供給部の一例の図 撮像装置の動作の他の一例のタイミング図と、入射光量とデジタル信号値との関係を示した図 撮像装置の他の構成を示した図 ゲイン選択回路と比較回路との構成を示した図 撮像装置の他の動作を示した図 撮像装置の一部の構成を示した図 撮像装置の他の動作を示した図と、撮像装置の他の動作を示した図 撮像装置の他の構成を示した図 撮像装置の他の動作を示した図 撮像システムの一例の模式図

まず、ノイズ信号に基づくデジタル信号と光電変換信号に基づくデジタル信号を、互いに異なる傾きの参照信号を用いて生成した場合に生じうるオフセットについて説明する。以下では、説明を簡易にするために、同じ信号値のアナログ信号を異なる傾きの参照信号でＡＤ変換した形態を説明する。以下、図１（ａ）、図１（ｂ）、図２を参照しながら説明する。

図２は後述する実施例１の撮像装置の模式図である。ここでは図２について、図１（ａ）、図１（ｂ）に関わる構成を説明し、詳細については、実施例１の中で説明する。

図２に示した撮像装置１００は、画素１が配された画素列と画素行のそれぞれが複数並んで配された画素部１０を有している。

画素部１０から出力された画素信号ＰＩＸＯＵＴは、増幅部２０に入力される。増幅部２０は、画素信号ＰＩＸＯＵＴを増幅した信号Ｏｕｔ＿Ａｍｐを比較回路３０１に出力する。比較回路３０１は、参照信号供給部２５から出力される参照信号Ｖｒ１、Ｖｒ２と、信号Ｏｕｔ＿Ａｍｐを比較し、比較した結果を示す比較結果信号ＣＭＰをラッチ回路３０４に出力する。ラッチ回路３０４は、比較結果信号ＣＭＰの信号値の変化に応じて信号値が変化するラッチ信号ＬＡＴＣＨをメモリ部５０に出力する。カウンタ４０は、クロック信号ＣＬＫを計数したカウント信号をメモリ部５０に出力する。メモリ部５０は、ラッチ信号ＬＡＴＣＨの信号値が変化した時に、カウンタ４０から出力されるカウント信号を保持する。

図１（ａ）は、信号Ｏｕｔ＿Ａｍｐを、参照信号Ｖｒ１，Ｖｒ２のそれぞれと比較した場合を示した模式図である。時刻ｔ２０に、参照信号供給部２５は参照信号Ｖｒ１、Ｖｒ２の時間に依存した電位の変化を開始する。一方、カウンタ４０は、参照信号Ｖｒ１、Ｖｒ２の電位の変化の開始から遅れて、時刻ｔ２１にクロック信号の計数動作を開始する。

信号Ｏｕｔ＿Ａｍｐを参照信号Ｖｒ２と比較する場合には、時刻ｔ２２に比較結果信号が変化する。信号Ｏｕｔ＿Ａｍｐを参照信号Ｖｒ１と比較する場合には、時刻ｔ２３に比較結果信号が変化する。時刻ｔ２４に、参照信号Ｖｒ１、Ｖｒ２の時間に依存した電位の変化が停止する。また、カウンタ４０はクロック信号の計数動作を停止する。

まず、参照信号Ｖｒ１を用いてデジタル信号を生成する形態について説明する。参照信号Ｖｒ１が時間に依存した電位の変化を開始してから、比較結果信号ＣＭＰの信号値が変化するまでの期間Ｌ１は、
Ｌ１＝ｔ２３−ｔ２０ （１）
である。カウンタ４０がクロック信号の計数動作を開始してから、比較結果信号ＣＭＰの信号値が変化するまでの期間ＬＳ１は、
ＬＳ１＝ｔ２３−ｔ２１ （２）
である。さらに、参照信号Ｖｒ２が時間に依存した電位の変化を開始してから、カウンタ４０が動作を開始するまでの期間Ｌ０は、
Ｌ０＝ｔ２１−ｔ２０ （３）
である。ＬＳ１をＬ１，Ｌ０を用いて表すと、
ＬＳ１＝Ｌ１−Ｌ０ （４）
である。期間ＬＳ１に相当するカウント信号が、参照信号Ｖｒ１を用いて生成したデジタル信号である。

同様に、参照信号Ｖｒ２を用いてデジタル信号を生成する形態について説明する。参照信号Ｖｒ２が時間に依存した電位の変化を開始してから、比較結果信号ＣＭＰの信号値が変化するまでの期間Ｌ２は、
Ｌ２＝ｔ２２−ｔ２０ （５）
である。カウンタ４０がクロック信号の計数動作を開始してから、比較結果信号ＣＭＰの信号値が変化するまでの期間ＬＳ２は、
ＬＳ２＝ｔ２２−ｔ２１ （６）
である。ＬＳ２をＬ２，Ｌ０を用いて表すと、
ＬＳ２＝Ｌ２−Ｌ０ （７）
である。期間ＬＳ２に相当するカウント信号が、参照信号Ｖｒ２を用いて生成したデジタル信号である。

ここでは、参照信号Ｖｒ１の単位時間当たりの電位の変化量に対し、参照信号Ｖｒ２の単位時間当たりの電位の変化量が４倍であるとする。この場合、Ｌ１とＬ２は、
Ｌ１＝４×Ｌ２ （８）
の関係が成り立つ。参照信号Ｖｒ２を用いて生成したデジタル信号を、参照信号Ｖｒ１を用いて生成した場合のデジタル信号に変換するには、参照信号Ｖｒ２を用いて生成したデジタル信号の信号値を４倍する処理を行う。よって、参照信号Ｖｒ２を用いて生成したデジタル信号の信号値を４倍して得られる信号は、期間ＬＳ２を４倍した期間に相当するカウント信号となる。

ここで、期間ＬＳ２を４倍した期間である４ＬＳ２を、ＬＳ１、Ｌ０を用いて表すと、
４ＬＳ２＝４Ｌ２−４Ｌ０＝Ｌ１−４Ｌ０＝ＬＳ１−３Ｌ０ （９）
となる。

図１（ａ）では、同じ信号値の増幅部２０の出力する信号を参照信号Ｖｒ１，Ｖｒ２を用いてそれぞれデジタル信号に変換している。従って、参照信号Ｖｒ２を用いて得たデジタル信号を４倍して得た信号値は、理想的には参照信号Ｖｒ１を用いて得たデジタル信号の信号値と一致する。しかし、（９）式に示したように、参照信号Ｖｒ１、Ｖｒ２の時間に依存した電位の変化の開始タイミングと、カウンタ４０のクロック信号の計数の開始タイミングとの差があると、（９）式の３Ｌ０に相当するカウント信号のオフセットが発生する。

このオフセットを、図１（ｂ）を用いて説明する。図１（ｂ）では、後述する実施例１の補正を行わない場合の、ＤＳＰ９０が出力するデジタル信号について説明する。図１（ｂ）は、横軸に画素１の光電変換部への入射光の光量を示し、縦軸に、ＤＳＰ９０が出力するデジタル信号の信号値を取っている。（Ｘ）は、参照信号Ｖｒ１を用いてデジタル信号を生成した場合、（Ｙ）は、参照信号Ｖｒ２を用いてデジタル信号を生成した場合をそれぞれ示している。Ｉ−Ｌは、増幅部２０の出力する信号と比較する参照信号Ｖｒを参照信号Ｖｒ１とする領域である。Ｉ−Ｈは、増幅部２０の出力する信号と比較する参照信号Ｖｒを参照信号Ｖｒ２とする領域である。領域Ｉ−Ｌは、領域Ｉ−Ｈよりも入射光の光量が小さい領域である。入射光の光量が小さい時には、参照信号Ｖｒ１を用いることで、ＡＤ変換部１１０が、参照信号Ｖｒ２を用いる場合よりも高い分解能でＡＤ変換を行うことができる。一方、入射光の光量が大きい時には、ＡＤ変換部１１０は参照信号Ｖｒ２を用いてＡＤ変換を行う。これにより、比較回路３０１が参照信号Ｖｒ１を用いて時刻ｔ２０から時刻ｔ２４の期間に比較動作する形態に比して、同じ時刻ｔ２０から時刻ｔ２４の期間で比較可能なアナログ信号の信号範囲を大きくすることができる。図１（ｂ）のＩＯはＩ−Ｌ、Ｉ−Ｈとの境界である。この境界ＩＯの光量値において、３Ｌ０のオフセットが生じる。

以上のように、同じ信号値のアナログ信号を異なる傾きの参照信号を用いてＡＤ変換した場合オフセットが生じる。このオフセットは、異なる信号値のアナログ信号を異なる傾きの参照信号を用いてＡＤ変換した場合でも生じうる。つまり、ノイズ信号と光電変換信号と、のそれぞれに基づく信号Ｏｕｔ＿Ａｍｐの各々を、異なる傾きの参照信号でＡＤ変換した場合にも生じうる。従って、異なる傾きの参照信号で生成した、光電変換信号に基づくデジタル信号と、ノイズ信号に基づくデジタル信号とを差し引いたデジタル信号にオフセットが含まれてしまう場合がある。

上記では、単位時間当たりの電位の変化量の異なる参照信号を用いて、信号レベルの異なる光電変換信号を異なるＡＤ変換ゲインのいずれかでＡＤ変換する場合を例に示した。異なるＡＤ変換ゲインの生成手段として、光電変換信号に基づくアナログ信号に対して異なるゲインを掛けた場合においても、同様の原理で、光電変換信号に基づくデジタル信号と、ノイズ信号に基づくデジタル信号とを差し引いたデジタル信号にオフセットが生じる。

本明細書の一部の撮像装置では、同じＡＤ変換ゲインを用いて生成した、光電変換信号に基づくデジタル信号と、ノイズ信号に基づくデジタル信号との差分処理を行う。また、本明細書の他の撮像装置では、増幅された光電変換信号と増幅されたノイズ信号とに対して、さらに同じ増幅率で増幅した信号を、それぞれＡＤ変換して生成したデジタル信号同士で差分処理を行う。これにより以下の各実施例の撮像装置では、デジタル信号に含まれる、図１（ａ）、図１（ｂ）を参照しながら説明したオフセットが低減できる。つまり、以下の各実施例の撮像装置は、ノイズ成分の少ないデジタル信号を得ることができる。

（実施例１）
以下、図面を参照しながら本実施例の撮像装置について説明する。

先述した図２について、さらに詳しく説明する。撮像装置１００は、画素１が配された画素列と画素行のそれぞれが複数並んで配された画素部１０を有している。画素１の各々は、垂直走査回路１５の走査によって画素信号ＰＩＸＯＵＴを、垂直信号線２を介して増幅部２０に出力する。本実施例のアナログ信号出力部１５０は、画素１と増幅部２０を有する。画素１は入射光を光電変換する光電変換部を有する。画素信号ＰＩＸＯＵＴとは、画素のノイズ成分の信号と、入射光を光電変換して得た電荷に基づいて出力する光電変換信号とを含む。垂直走査回路１５はタイミングジェネレータ（以下、ＴＧと表記する）７０から出力される信号に基づいて、画素１の行ごとの走査を行う。増幅部２０は、画素信号ＰＩＸＯＵＴを増幅して比較部３０が有する比較回路３０１に出力する。増幅部２０は、比較部３０と画素１との間の電気的経路に設けられている。参照信号供給部２５は複数の参照信号を各列の選択回路３０２に出力する。選択回路３０２は選択信号ＳＥＬに基づいて、複数の参照信号から比較回路３０１に出力する参照信号Ｖｒを選択する。選択信号ＳＥＬは後述するフラグメモリ５０１が生成する信号である。また、選択回路３０２は、信号Ｍ１＿Ｅｎ、Ｍ２＿Ｅｎをそれぞれ第１メモリ５０２、第２メモリ５０３に出力する。比較回路３０１は、増幅部２０が出力する信号と参照信号とを比較した結果を示す比較結果信号ＣＭＰをラッチ回路３０４に出力する。ラッチ回路３０４は、比較結果信号ＣＭＰの信号値の変化に応じて信号値が変化するラッチ信号ＬＡＴＣＨをメモリ部５０と選択回路３０２に出力する。メモリ部５０はフラグメモリ５０１、第１メモリ５０２、第２メモリ５０３を有する。カウンタ４０はクロック信号ＣＬＫを計数したカウント信号を、第１メモリ５０２、第２メモリ５０３に出力する。水平走査回路６０は各列のフラグメモリ５０１、第１メモリ５０２、第２メモリ５０３が保持したデジタル信号を順次ＤＳＰ９０に出力させる。ＤＳＰ９０は、各列のフラグメモリ５０１、第１メモリ５０２、第２メモリ５０３から出力された信号を処理し、撮像装置の外部に信号を出力する。

図２に示した撮像装置では、各列のＡＤ変換部１１０は、比較部３０、メモリ部５０を有している。また、各列のＡＤ変換部１１０は、画素１の各列に対応して設けられている。

図３は、図２に示した画素１の構成を示したものである。画素１は、光電変換部１０１、ＭＯＳトランジスタ１０２、１０３、１０４、１０５を有している。ＭＯＳトランジスタ１０２の制御ノードには、垂直走査回路１５から信号ＰＴＸが与えられる。垂直走査回路１５が信号ＰＴＸをＨｉｇｈレベル（以下、Ｈレベルと表記する）とすると、光電変換部１０１が蓄積した電荷がＭＯＳトランジスタ１０４の入力ノードに転送される。ＭＯＳトランジスタ１０４は、一方の主ノードに電源電圧ＳＶＤＤが与えられている。ＭＯＳトランジスタ１０４は、ＭＯＳトランジスタ１０４の入力ノードの電位に基づく信号をＭＯＳトランジスタ１０５に出力する。ＭＯＳトランジスタ１０５の制御ノードには、垂直走査回路１５から信号ＰＳＥＬが与えられる。垂直走査回路１５が信号ＰＳＥＬをＨレベルとすると、ＭＯＳトランジスタ１０４の出力する信号が、垂直信号線２に出力される。ＭＯＳトランジスタ１０４は、垂直信号線２上に設けられた不図示の電流源とともに、ソースフォロワ回路を構成するようにしても良い。ＭＯＳトランジスタ１０３の制御ノードには、垂直走査回路１５から信号ＰＲＥＳが与えられる。垂直走査回路１５が信号ＰＲＥＳをＨレベルとすると、ＭＯＳトランジスタ１０４の入力ノードの電位が電源電圧ＳＶＤＤの電位に基づいてリセットされる。ＭＯＳトランジスタ１０４のリセットされた入力ノードの電位に基づいて、ＭＯＳトランジスタ１０４がＭＯＳトランジスタ１０５を介して垂直信号線２に出力する信号が、画素１のノイズ成分の信号である。

図４（ａ）は、図２に示した増幅部２０を示したものである。増幅部２０は、差動アンプ２０１、容量素子Ｃ０、Ｃｆｂ、スイッチ２０２を有している。差動アンプ２０１の反転入力ノードには、画素信号ＰＩＸＯＵＴが容量素子Ｃ０を介して与えられる。差動アンプ２０１の非反転入力ノードは、電圧ＶＣ０Ｒが与えられている。差動アンプ２０１の出力ノードと反転入力ノードとの帰還経路に容量素子Ｃｆｂが設けられている。ＴＧ７０が信号ＰＣ０ＲをＨレベルとするとスイッチ２０２が導通状態となって差動アンプ２０１の出力ノードと反転入力ノードとの帰還経路が導通する。これによって、容量素子Ｃｆｂの保持する電荷と、差動アンプ２０１の反転入力ノードの電位とがリセットされる。差動アンプ２０１は、非反転入力ノードの電位に基づいて信号ＯＵＴ＿Ａｍｐを出力する。

図４（ｂ）は、図２に示した比較部３０のうち、比較回路３０１、ラッチ回路３０４について示したものである。比較回路３０１は、比較器３０１０、容量素子Ｃ１、Ｃ２、スイッチ３０１１，３０１２を有している。比較器３０１０の入力ノードＩＮＰには、参照信号Ｖｒ＿ＣＭＰが容量素子Ｃ１を介して与えられる。参照信号Ｖｒ＿ＣＭＰは、選択回路３０２によって選択される、参照信号Ｖｒ１，Ｖｒ２のいずれかである。比較器３０１０の入力ノードＩＮＮには、信号Ｏｕｔ＿Ａｍｐが容量素子Ｃ２を介して与えられる。ＴＧ７０が信号ＰＣ０ＲをＨｉｇｈレベル（以下、Ｈレベルと表記する）とするとスイッチ３０１１，３０１２が共に導通状態となる。スイッチ３０１１が導通状態となることにより、比較器３０１０の出力ノードＦＢＰと入力ノードＩＮＰの電位がリセットされる。また、スイッチ３０１２が導通状態となることにより、比較器３０１０の出力ノードＦＢＮと入力ノードＩＮＮの電位がリセットされる。

図４（ｃ）は比較器３０１０を示したものである。入力ノードＩＮＮ、ＩＮＰ、出力ノードＦＢＮ、ＦＢＰは、図４（ｂ）に示したそれぞれのノードに対応している。

図５を参照しながら、図２に示した撮像装置の動作について説明する。Ｖｒ１、Ｖｒ２はそれぞれ、参照信号供給部２５が出力する参照信号である。参照信号Ｖｒ１は単位時間当たり第１の変化量で電位が変化する第１の参照信号である。また、参照信号Ｖｒ２は単位時間当たり第１の変化量よりも大きい第２の変化量で電位が変化する第２の参照信号である。Ｖｒ＿ＣＭＰは、選択回路３０２が参照信号Ｖｒ１、Ｖｒ２のいずれかを選択して比較回路３０１に出力する参照信号である。ＣＭＰは、比較回路３０１が信号Ｏｕｔ＿Ａｍｐと参照信号Ｖｒ＿ＣＭＰとを比較した結果を示す比較結果信号である。第１メモリ５０２は、信号Ｍ１＿ＥｎがＨレベルの状態にあり、比較結果信号ＣＭＰの信号値が変化した時にカウント信号を保持する。第２メモリ５０３は、信号Ｍ２＿ＥｎがＨレベルの状態にあり、比較結果信号ＣＭＰの信号値が変化した時にカウント信号を保持する。

時刻ｔ１では、比較結果信号ＣＭＰ、ラッチ信号ＬＡＴＣＨ、信号Ｍ１＿Ｅｎ、Ｍ２＿ＥｎはＬｏｗレベル（以下、Ｌレベルと表記する）である。信号ＰＳＥＬ、選択信号ＳＥＬ、信号ＰＣ０Ｒ、信号ＣＯＭＰＲＳＴはＨレベルである。一方、垂直走査回路１５は、信号ＰＲＥＳをＨレベルからＬレベルとする。これにより、画素１からはノイズ成分の信号が出力される。

時刻ｔ２に、ＴＧ７０は、信号ＰＣ０ＲをＨレベルからＬレベルとする。これにより、容量素子Ｃ０は、画素１が出力するノイズ成分に基づく電荷を保持する。増幅部２０は、差動アンプ２０１のオフセット成分を含む信号Ｏｕｔ＿Ａｍｐを出力する。

時刻ｔ３に、ＴＧ７０は信号ＣＯＭＰＲＳＴをＬレベルとする。この時の比較器３０１０の入力ノードＩＮＮの電位が、リセット電位に基づく電位である。容量素子Ｃ１は時刻ｔ３での参照信号Ｖｒ＿ＣＭＰの電位に基づく電荷を保持する。また、容量素子Ｃ２は時刻ｔ３での信号Ｏｕｔ＿Ａｍｐの電位に基づく電荷を保持する。つまり、容量素子Ｃ２は、差動アンプ２０１のオフセット成分に基づく電荷を保持する。そして、参照信号供給部２５は、参照信号Ｖｒ１の時間に依存した電位の変化を開始する。選択信号ＳＥＬがＨレベルにあるため、選択回路３０２は、参照信号Ｖｒ１，Ｖｒ２のうち参照信号Ｖｒ１を比較回路３０１に出力する。また、選択回路３０２は信号Ｍ１＿ＥｎをＨレベルとする。

時刻ｔ４に、増幅部２０の出力する信号と参照信号Ｖｒ＿ＣＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値が変化する。これにより、ラッチ信号ＬＡＴＣＨがＬレベルからＨレベルに変化する。第１メモリ５０２は、ラッチ信号ＬＡＴＣＨの信号値がＬレベルからＨレベルに変化したことを受けて、この時のカウント信号を保持する。この時に第１メモリ５０２が保持したデジタル信号が第１のデジタル信号である。この第１のデジタル信号を生成する際に比較器３０１０が行った、入力ノードＩＮＮと入力ノードＩＮＰとの電位の比較が第１の比較である。

時刻ｔ５に、参照信号供給部２５は参照信号Ｖｒ１の時間に依存した電位の変化を停止し、参照信号Ｖｒ１の電位を時刻ｔ３の時の電位とする。また、選択回路３０２は信号Ｍ１＿ＥｎをＬレベルとする。時刻ｔ５から時刻ｔ６の間に、ＴＧ７０からフラグメモリ５０１に出力される不図示の指示信号によって選択信号ＳＥＬがＬレベルとなる。これにより、選択回路３０２は比較回路３０１に出力する参照信号を参照信号Ｖｒ１から参照信号Ｖｒ２に切り替える。

時刻ｔ６に、参照信号供給部２５は、参照信号Ｖｒ２の時間に依存した電位の変化を開始する。選択回路３０２は、信号Ｍ２＿ＥｎをＨレベルとする。

時刻ｔ７に、増幅部２０の出力する信号と参照信号Ｖｒ＿ＣＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値が変化する。これにより、ラッチ信号ＬＡＴＣＨがＬレベルからＨレベルに変化する。第２メモリ５０３は、ラッチ信号ＬＡＴＣＨの信号値がＬレベルからＨレベルに変化したことを受けて、この時のカウント信号を保持する。この第２メモリ５０３が保持したカウント信号が、第２のデジタル信号である。この第２のデジタル信号を生成する際に比較器３０１０が行った、入力ノードＩＮＮと入力ノードＩＮＰとの電位の比較が第２の比較である。

第１のデジタル信号、第２のデジタル信号はともに、ノイズ信号に基づくデジタル信号である。このノイズ信号とは、図５に示した形態では、比較器３０１０のオフセット成分を主とする信号である。

時刻ｔ８に、参照信号供給部２５は、参照信号Ｖｒ２の時間に依存した電位の変化を停止し、参照信号Ｖｒ２の電位を時刻ｔ３の時の電位とする。選択回路３０２は、信号Ｍ２＿ＥｎをＬレベルとする。ＴＧ７０は選択信号ＳＥＬをＬレベルとする。これにより、選択回路３０２は比較回路３０１に出力する参照信号を参照信号Ｖｒ２から参照信号Ｖｒ１に切り替える。

時刻ｔ９に、垂直走査回路１５は信号ＰＴＸをＨレベルとする。これにより、画素１は光電変換信号を垂直信号線２に出力する。容量素子Ｃ０は、画素１のノイズ成分に基づく電荷を保持しているため、差動アンプ２０１には画素のノイズ成分を差し引いた光電変換信号が出力される。これにより、増幅部２０は画素のノイズ成分を差し引いた光電変換信号を増幅した信号Ｏｕｔ＿Ａｍｐを比較回路３０１に出力する。容量素子Ｃ２は、時刻ｔ３に差動アンプ２０１のオフセット成分に基づく電荷を保持している。よって、比較回路３０１の入力ノードＩＮＮには、信号Ｏｕｔ＿Ａｍｐから差動アンプ２０１のオフセット成分を差し引いた信号が出力される。

時刻ｔ８から時刻ｔ１０の間に、ＴＧ７０から出力される不図示の指示信号によって、選択信号ＳＥＬをＨレベルとすることで、選択回路３０２は再び参照信号Ｖｒ１を選択する。

時刻ｔ１０に、参照信号供給部２５は参照信号Ｖｒ１の電位を電位ＶＲＥＦとする。電位ＶＲＥＦは、後述する時刻ｔ１４の参照信号Ｖｒ１の電位と略等しくしている。電位ＶＲＥＦは、時刻ｔ１４の参照信号Ｖｒ１の電位よりも小さい値が好ましい。増幅部２０の出力する信号が電位ＶＲＥＦよりも大きい場合には、比較回路３０１はＬレベルの比較結果信号を出力する。逆に、増幅部２０の出力する信号が電位ＶＲＥＦよりも小さい場合には、比較回路３０１はＨレベルの信号を出力する。ここでは、比較回路３０１の出力する比較結果信号ＣＭＰがＬレベルであるとして説明する。

時刻ｔ１０から時刻ｔ１１の間にフラグメモリ５０１に比較結果信号ＣＭＰのＬレベルを保持する。

時刻ｔ１１に、参照信号供給部２５は参照信号Ｖｒ１の電位を時刻ｔ３での電位と等しくする。

時刻ｔ１１から時刻ｔ１２の間にフラグメモリ５０１で保持した信号レベルを選択信号ＳＥＬに反映させる。比較結果信号ＣＭＰがＬレベルなので、選択信号ＳＥＬはＬレベルに変化し、選択回路３０２は参照信号Ｖｒ２を選択する。仮に比較結果信号がＨレベルの場合、選択信号ＳＥＬはＨレベルが維持され、選択回路３０２は参照信号Ｖｒ１を選択し続ける。

時刻ｔ１２に、参照信号供給部２５は参照信号Ｖｒ１、Ｖｒ２の時間に依存した電位の変化を開始する。つまり、参照信号供給部２５は、共に時間に依存して電位が変化する参照信号Ｖｒ１、Ｖｒ２を、並行して選択回路３０２に出力する。選択回路３０２は、Ｌレベルの選択信号ＳＥＬに基づいて、参照信号Ｖｒ２を比較回路３０１に出力する。選択回路３０２は、信号Ｍ１＿ＥｎをＨレベルとする。これによって、先の時刻ｔ４におけるカウント信号を保持していた第１メモリ５０２の信号を書き換える準備が整う。尚、時刻ｔ１０に比較回路３０１が出力する比較結果信号がＨレベルであった場合には、選択回路３０２は、信号Ｍ２＿ＥｎをＨレベルとする。この場合には、第２メモリ５０３の信号を書き換える準備が整う。

時刻ｔ１３に、増幅部２０の出力する信号と参照信号Ｖｒ＿ＣＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値が変化する。第１メモリ５０２は、この時のカウント信号を保持する。この時に第１メモリ５０２が保持したカウント信号が、光電変換信号に基づく第３のデジタル信号である。この第３のデジタル信号を生成する際に比較器３０１０が行った、入力ノードＩＮＮと入力ノードＩＮＰとの電位の比較が第３の比較である。

時刻ｔ１４に、参照信号供給部２５は参照信号Ｖｒ１、Ｖｒ２の時間に依存した電位の変化を停止し、参照信号Ｖｒ１の電位を時刻ｔ３の時の電位とする。選択回路３０２は、信号Ｍ１＿ＥｎをＬレベルとする。

時刻ｔ１４の後、水平走査回路６０はメモリ部５０を順次走査し、各列のフラグメモリ５０１、第１メモリ５０２、第２メモリ５０３の各々から、各々が保持したデジタル信号をＤＳＰ９０に出力させる。本実施例で説明した形態では、フラグメモリ５０１が出力する信号はＬレベルの比較結果信号に基づく信号である、第１メモリ５０２が出力する信号は、参照信号Ｖｒ２を用いて生成した、光電変換信号に基づくデジタル信号である。第２メモリ５０３が出力する信号は、参照信号Ｖｒ２を用いて生成した、ノイズ信号に基づくデジタル信号である。光電変換信号に基づくデジタル信号には、ノイズ信号に基づくデジタル信号の成分が含まれている。従って、ＤＳＰ９０が光電変換信号に基づくデジタル信号からノイズ信号に基づくデジタル信号を差し引くことによって、比較部３０の列ごとの特性のばらつきの影響を低減できる。つまり、ＤＳＰ９０は、ノイズ信号の少ないデジタル信号を生成する。このデジタル信号を、デジタルＳ信号と表記する。ＤＳＰ９０は、参照信号Ｖｒ２を用いて光電変換信号をＡＤ変換した列については、デジタルＳ信号に、参照信号Ｖｒ１、Ｖｒ２の傾きの比に基づいてゲインを掛ける処理を行う。例えば、参照信号Ｖｒ２の傾きが参照信号Ｖｒ１の傾きの４倍であった場合、ＤＳＰ９０は、参照信号Ｖｒ２を用いて光電変換信号をＡＤ変換した列については、デジタルＳ信号の信号値を４倍する処理を行う。この信号値を４倍する信号処理は、例えば、デジタルＳ信号の各ビットの信号をそれぞれ上位に２ビットずつシフトするようにして行えばよい。

また、特許文献１に記載の撮像装置では、各列のＡＤ変換部に比較部を２つ設けていた。本実施例の撮像装置では、各列のＡＤ変換部につき、１つの比較部を設ける形態とすることができる。これにより、本実施例の撮像装置は、ＡＤ変換部の回路規模の増大を低減しながら、ノイズ成分の少ないデジタル信号を得ることができる。

尚、本実施例で述べた形態では、カウント信号を保持するメモリを第１メモリ５０２、第２メモリ５０３の２つを各列に設けていた。本実施例の撮像装置はこの形態に限定されるものではなく、カウント信号を保持するメモリを各列に３つ設けても良い。３つのメモリのうち、２つのそれぞれのメモリが、参照信号Ｖｒ１を用いて生成したノイズ信号に基づくデジタル信号、参照信号Ｖｒ２を用いて生成したノイズ信号に基づくデジタル信号を保持する。そして、他の１つのメモリが、参照信号Ｖｒ１あるいは参照信号Ｖｒ２を用いて生成した光電変換信号に基づくデジタル信号を保持する。この形態であっても、本実施例の撮像装置と同様に、ノイズ成分の少ないデジタル信号を得ることができる。これに対して、図２に示した本実施例の撮像装置は、カウント信号を保持するメモリを各列に３つ設ける形態に対してメモリの数を少なくすることができるため、ＡＤ変換部の回路規模の増大を低減できる効果を有している。

また、本実施例の撮像装置は、光電変換信号に基づくデジタル信号を保持するメモリを各列に２つ設けても良い。２つのメモリの一方が、参照信号Ｖｒ１を用いて生成した光電変換信号に基づくデジタル信号を保持し、他方が、参照信号Ｖｒ２を用いて生成した光電変換信号に基づくデジタル信号を保持する。この形態であっても、本実施例の撮像装置と同様に、ノイズ成分の少ないデジタル信号を得ることができる。この形態の場合には、１つの光電変換信号のＡＤ変換を、参照信号Ｖｒ１と、参照信号Ｖｒ２とをともに用いて行う。これに対して、図２に示した本実施例の撮像装置は、光電変換信号に基づくデジタル信号を保持するメモリを各列に１つとすることができる。これにより、光電変換信号に基づくデジタル信号を保持するメモリを各列に２つ設ける形態に対して、図２に示した撮像装置はＡＤ変換部の回路規模の増大を低減できる効果を有している。また、光電変換信号に基づくデジタル信号を保持するメモリを各列に２つ設ける形態では、光電変換信号のＡＤ変換を、参照信号Ｖｒ１と、参照信号Ｖｒ２とをそれぞれ用いて行う。そのため、光電変換信号に基づくデジタル信号を保持するメモリを各列に２つ設ける形態では、光電変換信号のＡＤ変換期間を、図５の時刻ｔ１２〜ｔ１４の期間の２回分設けることになる。一方で、図２、図５に示した撮像装置では、光電変換信号のＡＤ変換期間を時刻ｔ１２〜ｔ１４の期間とすることができる。これにより、図２〜図５に示した撮像装置は、光電変換信号に基づくデジタル信号を保持するメモリを各列に２つ設ける形態に比して、光電変換信号のＡＤ変換期間を短縮できる効果を有している。

尚、本実施例の参照信号Ｖｒ１、Ｖｒ２は信号ＣＯＭＰＲＳＴをＨレベルからＬレベルにした時点での参照信号Ｖｒ１、Ｖｒ２の電位から、時間に依存した電位の変化を開始するようにしていた。本実施例はこの形態に限定されるものではない。例えば、信号ＣＯＭＰＲＳＴをＨレベルからＬレベルにした時点での参照信号Ｖｒ１、Ｖｒ２の電位から、時間に依存して電位が変化する方向とは逆方向に参照信号Ｖｒ１、Ｖｒ２の電位を変化させる。その後、参照信号Ｖｒ１，Ｖｒ２の電位が時間に依存して変化するようにしても良い。

尚、本実施例のノイズ信号は、比較器３０１０のオフセット成分を主とする信号であった。本実施例はこの形態に限定されない。例えば、容量素子Ｃ２を設けず、増幅部２０から差動アンプ２０１のオフセット成分が比較器３０１０の入力ノードＩＮＮに与えられる構成がある。この場合のノイズ信号は、比較回路３０１のオフセット成分と、差動アンプ２０１のオフセット成分とを主とする信号である。さらに、容量素子Ｃ０を設けず、画素１のノイズ成分が差動アンプ２０１の反転入力ノードに与えられる構成とした場合には、ノイズ信号は、画素１のノイズ成分、差動アンプ２０１のオフセット成分、比較回路３０１のオフセット成分を主とする信号である。

また、本実施例では、画素１と比較部３０との間の電気的経路に増幅部２０を設ける構成としていた。他の形態として、増幅部２０を設けずに、画素１の画素信号ＰＩＸＯＵＴが比較部３０に出力される構成としても良い。この形態では、アナログ信号出力部１５０は画素１である。この形態において、画素１と比較部３０との間に画素１のノイズ成分を保持する容量素子を設けない場合には、ノイズ信号は、画素１のノイズ成分、比較回路３０１のオフセット成分を主とする信号である。

つまり、本実施例では、ノイズ信号の主となる成分が、画素のノイズ成分、増幅部２０のオフセット成分、比較回路３０１のオフセット成分のいずれの場合であっても適用可能である。

（実施例２）
以下、図面を参照しながら本実施例の撮像装置を実施例１と異なる点を中心に説明する。

図６（ａ）は、本実施例の撮像装置の一部の構成を示した図である。図６（ａ）では、図２と同じ機能を有する要素については、図１で付した符号と同じ符号を付している。本実施例の撮像装置は、実施例１のＡＤ変換部１１０の代わりに、各列にＡＤ変換部６００を有する。また、本実施例の撮像装置は、ＤＳＰ９００を有する。

本実施例では、参照信号Ｖｒ２の参照信号Ｖｒ１に対する単位時間あたりの電位の変化量が４倍としている。本実施例のＡＤ変換部が生成する、光電変換信号に基づくデジタル信号のビット数はＮビットである。また、ＡＤ変換部が生成する、ノイズ信号に基づくデジタル信号のビット数はＭビットである。ＮビットとＭビットのビット数の関係は、Ｎ≧Ｍ＋２である。

ＡＤ変換部６００は、比較回路３０１、ラッチ回路３０４、カウンタ４００、フラグメモリ６０１、第１メモリ６０２、第２メモリ６０３、選択回路６０４を有する。フラグメモリ６０１は、第２メモリ６０３に対して比較結果信号ＣＭＰに基づく書き込み制御信号Ｗ＿ＤＩＳを出力する。また、フラグメモリ６０１は、選択回路６０４に対して保持した信号を反転した信号である選択信号ＳＥＬＢを出力する。第１メモリ６０２は、第２メモリ６０３に対して、第１メモリ６０２が保持したデジタル信号ＭＥＭ１＿ＯＵＴを出力する。本実施例では、選択信号ＳＥＬＢがＬレベルの場合には、選択回路６０４は参照信号Ｖｒ１を比較回路３０１に出力する。また、選択信号ＳＥＬＢがＨレベルの場合には、選択回路６０４は参照信号Ｖｒ２を比較回路３０１に出力する。ＴＧ７０は、転送制御信号ＬＴＸを第２のメモリ６０３に出力する。

ＤＳＰ９００は、各列のＡＤ変換部６００のフラグメモリ６０１、第１メモリ６０２、第２メモリ６０３が出力するデジタル信号を処理した信号を、撮像装置の外部に出力する。

図６（ｂ）は第２メモリ６０３の構成を示した図である。第２メモリ６０３は、Ｍビット分のメモリ回路６１１−０〜６１１−（Ｍ−１）を有する。図６（ｂ）に示した［ ］内の数字はバスを示したものであり、例えば［０］は最下位ビット（ＬＳＢ）の信号が伝送されるバスを示している。下位ビットから順に［０］、［１］、［２］と増え、本実施例では最上位ビット（ＭＳＢ）である［Ｍ−１］までのバスを有している。以下、下位のＡビットから上位のＢビットまでのデジタル信号を表記する際には［Ｂ：Ａ］と表記する。転送制御信号ＬＴＸがＨレベルとなると、メモリ回路６１１−０とメモリ回路６１１−１は、第１メモリ６０２からの出力デジタル信号ＭＥＭ１＿ＯＵＴ［１：０］を保持する。他のメモリ回路６１１−２〜６１１−（Ｍ−１）は、転送制御信号ＬＴＸがＨレベルであり、書き込み制御信号Ｗ＿ＤＩＳがＬレベルであると、第１メモリ６０２から出力されるデジタル信号ＭＥＭ１＿ＯＵＴ［Ｍ−１：２］を保持する。本実施例では、書き込み制御信号Ｗ＿ＤＩＳがＬレベルの時に書き込みが許可されるものとする。

図７（ａ）はカウンタ４００の構成を示した図である。カウント信号生成部４０１は、Ｎ個のＴ−ＦＦ回路を有する。そして、カウント信号生成部４０１は、クロック信号ＣＬＫを計数したカウント基礎信号をセレクタ群４０２に出力する。クロック信号ＣＬＫは、カウント基礎信号のＬＳＢ値を出力するＴ−ＦＦにＴＧ７０から入力されている。セレクタ群４０２はＭ個のセレクタを有する。図７（ａ）は、Ｍ＝Ｎ−２の場合を示している。セレクタ群４０２は、ＴＧ７０から入力されるシフト信号ＳＨＩＦＴがＨレベルの場合には、カウント基礎信号の各ビット信号を２ビットずつ上位にシフトした、カウント信号ＣＮＴを出力する。一方、セレクタ群４０２は、ＴＧ７０から入力されるシフト信号ＳＨＩＦＴがＬレベルの場合には、カウント基礎信号をカウント信号ＣＮＴとして出力する。

次に図７（ｂ）のタイミング図を用いて、本実施例の撮像装置にかかるＡＤ変換部６００の動作について説明する。図７（ｂ）のタイミング図は、図５の時刻ｔ３以降のタイミングから記載している。つまり増幅部２０の信号Ｏｕｔ＿Ａｍｐとしてノイズ信号に基づく信号が出力されている状態とする。また図７（ｂ）においては、光電変換信号に基づく増幅部２０の出力信号が電位ＶＲＥＦより小さい列について説明する。

時刻ｔ４００では比較結果信号ＣＭＰ、ラッチ信号ＬＡＴＣＨ、書き込み制御信号Ｗ＿ＤＩＳ、転送制御信号ＬＴＸはＬレベルである。フラグメモリ６０１は、選択信号ＳＥＬＢをＨレベルとする。これにより、選択回路６０４は参照信号Ｖｒ２を参照信号Ｖｒ＿ＣＭＰとして比較回路３０１に出力する。またシフト信号ＳＨＩＦＴもＨレベルとする。そして参照信号Ｖｒ２は時間に依存した電位の変化を開始する。時刻ｔ４０１でカウンタ４００がカウントを開始するが、シフト信号ＳＨＩＦＴがＨレベルである。よって、カウンタ４００は、クロック信号を計数したカウント信号から、各ビット信号を２ビットずつ上位にシフトしたカウント信号ＣＮＴをＡＤ変換部６００に出力する。ここで時刻ｔ４００と時刻ｔ４０１の間隔は図１（ａ）のＬ０と同じとする。以降で説明する参照信号の電位変化開始とカウント動作開始のタイミング差の間隔も同様とする。

時刻ｔ４０２に、増幅部２０の信号Ｏｕｔ＿Ａｍｐと参照信号Ｖｒ＿ＣＭＰとの大小関係が逆転し、比較結果信号ＣＭＰがＨレベルに変化する。この変化によりラッチ信号ＬＡＴＣＨが一定期間ＬレベルからＨレベルとなり、その立下りタイミングで第１メモリ６０２がカウント信号ＣＮＴを保持する。この時保持したデジタル信号をＮ（Ｖｒ２）×４とする。本データは２ビットシフトされているため、下位２ビットは「０（ゼロ）」が保持されている。

時刻ｔ４０３に、参照信号供給部２５は、参照信号Ｖｒ２の電位変化を停止し、さらに参照信号Ｖｒ２の電位を時刻ｔ４００の時の電位に戻す。これにより、比較結果信号ＣＭＰがＬレベルに変化する。またカウンタ４００はカウント動作を停止する。時刻ｔ４０４に、フラグメモリ６０１は、選択信号ＳＥＬＢをＬレベルとする。これにより、選択回路６０４は参照信号Ｖｒ１を比較回路３０１に出力する。尚、選択信号ＳＥＬＢがＬレベルに変化するタイミングは必ずしも時刻ｔ４０４である必要は無く、時刻ｔ４０３と後述する時刻ｔ４０７の間であればよい。また、カウント信号ＣＮＴのリセット、及びシフト信号ＳＨＩＦＴのＬレベルへの変化も時刻ｔ４０３から時刻ｔ４０８の期間に行われればよい。

時刻ｔ４０５から時刻ｔ４０６の間に、ＴＧ７０は転送制御信号ＬＴＸをＨレベルとする。同時刻において、書き込み制御信号Ｗ＿ＤＩＳはＬレベルのままである。よって、第１メモリ６０２は、出力デジタル信号ＭＥＭ１＿ＯＵＴとして、デジタル信号Ｎ（Ｖｒ２）×４を第２メモリ６０３に出力する。第２メモリ６０３は、このデジタル信号Ｎ（Ｖｒ２）×４を保持する。

時刻ｔ４０７に、参照信号供給部２５は、参照信号Ｖｒ１の時間に依存した電位変化を開始する。また、時刻ｔ４０８にカウンタ４００のカウント動作も開始される。同時刻において、シフト信号ＳＨＩＦＴはＬレベルである。よって、カウンタ４００は、クロック信号を計数したカウント信号をビットシフトせずに、カウント信号ＣＮＴとして出力する。

時刻ｔ４０９に、増幅部２０の信号Ｏｕｔ＿Ａｍｐと参照信号Ｖｒ＿ＣＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値がＨレベルに変化する。この変化によりラッチ信号ＬＡＴＣＨが一定期間ＬレベルからＨレベルとなり、その立下りタイミングで第１メモリ６０２がカウント信号ＣＮＴを保持する。この時保持したデジタル信号をＮ（Ｖｒ１）と表記する。

時刻ｔ４１０に、参照信号供給部２５は参照信号Ｖｒ１の電位の変化を停止し、さらに、参照信号Ｖｒ１の電位を時刻ｔ４０８の時の電位に戻す。またカウンタ４００はカウント動作を停止し、後述する時刻ｔ４１５より前の任意のタイミングでカウント信号ＣＮＴがリセットされる。

時刻ｔ４１０と時刻ｔ４１１の間の時刻に、光電変換信号に基づく信号が増幅部２０から出力され、信号Ｏｕｔ＿Ａｍｐの電位が変化する。時刻ｔ４１１に、参照信号供給部２５は、参照信号Ｖｒ１の電位を電位ＶＲＥＦへ変化させる。図７（ｂ）では増幅部２０の信号Ｏｕｔ＿Ａｍｐが電位ＶＲＥＦより小さいため、比較結果信号ＣＭＰはＨレベルとなり、その結果がフラグメモリ６０１に保持される。選択信号ＳＥＬＢはフラグメモリ６０１に保持された信号の反転信号である。従って、選択信号ＳＥＬＢの信号レベルはＬレベルのままであり、選択回路６０４は参照信号Ｖｒ１を選択したままとする。時刻ｔ４１２に参照信号Ｖｒ１は時刻ｔ４１１の電位に戻る。

時刻ｔ４１３から一定期間、ＴＧ７０は転送制御信号ＬＴＸをＨレベルとする。同時刻において、書き込み制御信号Ｗ＿ＤＩＳはＬレベルである。よって、それまで第２メモリ６０３が保持していたデジタル信号Ｎ（Ｖｒ２）×４は第１メモリ６０２から出力されるデジタル信号Ｎ（Ｖｒ１）に上書きされる。

時刻ｔ４１４において参照信号Ｖｒ１、Ｖｒ２の時間に依存した電位変化を開始する。同時刻において、選択信号ＳＥＬＢはＬレベルなので、参照信号Ｖｒ１が選択回路６０４によって参照信号Ｖｒ＿ＣＭＰとして比較回路３０１に入力される。時刻ｔ４１５においてカウンタ４００のカウント動作が開始される。同時刻において、シフト信号ＳＨＩＦＴはＬレベルであるため、ビットシフトされていないカウント信号ＣＮＴが出力される。

時刻ｔ４１６に、増幅部２０の信号Ｏｕｔ＿Ａｍｐと参照信号Ｖｒ＿ＣＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値がＨレベルに変化する。この変化によりラッチ信号ＬＡＴＣＨが一定期間ＬレベルからＨレベルとなり、その立下りタイミングで第１メモリ６０２がカウント信号ＣＮＴを保持する。この時保持されたデジタル信号をＳ（Ｖｒ１）とする。

時刻ｔ４１７に参照信号Ｖｒ１及びＶｒ２の電位変化が停止され、時刻ｔ４１４の電位にそれぞれ戻す。またカウンタ４００の動作も停止される。

次に図８のタイミング図を用いて、光電変換信号に基づく増幅部２０の出力信号が電位ＶＲＥＦより大きい列の場合について説明する。時刻ｔ４１１−２以前の動作は図７（ｂ）と同一なので説明を省略する。

時刻ｔ４１１−２と時刻ｔ４１２−２の間において、増幅部２０の信号Ｏｕｔ＿Ａｍｐの振幅が電位ＶＲＥＦより大きいため、比較結果信号ＣＭＰはＬレベルを出力し、その結果がフラグメモリ６０１に保持される。図示されていない制御信号によって、フラグメモリ６０１で保持された信号の反転信号であるＨレベルが選択信号ＳＥＬＢとして出力され、参照信号Ｖｒ２が選択される。選択信号ＳＥＬＢが反転するタイミングは時刻ｔ４１２−２から時刻ｔ４１４の間であればよい。また時刻ｔ４１２−２から時刻ｔ４１３−２の間にフラグメモリ６０１に保持された結果に基づき、書き込み制御信号Ｗ＿ＤＩＳがＨレベルに変化する。

時刻ｔ４１３−２から一定期間、ＴＧ７０は転送制御信号ＬＴＸをＨレベルとする。同時刻において、書き込み制御信号Ｗ＿ＤＩＳはＨレベルなので、下位２ビットのメモリ回路６１１−０及びメモリ回路６１１−１が書き込みを許可される。これにより、デジタル信号Ｎ（Ｖｒ１）の下位２ビットであるデジタル信号Ｎ（Ｖｒ１）［１：０］が第２メモリ６０３に上書きされる。従って、第２メモリ６０３には、デジタル信号Ｎ（Ｖｒ２）×４＋Ｎ（Ｖｒ１）［１：０］の信号が保持される。

時刻ｔ４１４において参照信号Ｖｒ１、参照信号Ｖｒ２の時間に依存した電位の変化を開始する。同時刻において、選択信号ＳＥＬＢはＨレベルなので、参照信号Ｖｒ２が選択回路６０４によって参照信号Ｖｒ＿ＣＭＰとして比較回路３０１に入力される。時刻ｔ４１５においてカウント動作を開始する。時刻ｔ４１６−２においてラッチ信号ＬＡＴＣＨの立下りタイミングで第１メモリ６０２がカウント信号ＣＮＴを保持する。同時刻において、第１メモリ６０２が保持したデジタル信号をＳ（Ｖｒ２）と表記する。

以上説明したように、光電変換信号に基づく増幅回路２０の信号Ｏｕｔ＿Ａｍｐと電位ＶＲＥＦとの大小関係によって、次のような信号が各メモリに保持される。
（Ｏｕｔ＿Ａｍｐ＜ＶＲＥＦのＡＤ変換部１１０）
フラグメモリ６０１・・・Ｈレベル
第１メモリ６０２・・・Ｓ（Ｖｒ１）
第２メモリ６０３・・・Ｎ（Ｖｒ１）
（Ｏｕｔ＿Ａｍｐ＞ＶＲＥＦのＡＤ変換部１１０）
フラグメモリ６０１・・・Ｌレベル
第１メモリ６０２・・・Ｓ（Ｖｒ２）
第２メモリ６０３・・・Ｎ（Ｖｒ２）×４＋Ｎ（Ｖｒ１）［１：０］

これらのデジタル信号が時刻ｔ４１７以降、水平走査回路６０の走査に応じて順次ＤＳＰ９００に出力される。フラグメモリ６０１の信号レベルに関わらず、常に光電変換信号に基づくデジタル信号が第１メモリ６０２から出力される。また、ノイズ信号に基づくデジタル信号が第２メモリ６０３から出力される。

本実施例では、参照信号Ｖｒ２でＡＤ変換後に参照信号Ｖｒ１でＡＤ変換を行ったが、参照信号Ｖｒ１でＡＤ変換後に参照信号Ｖｒ２でＡＤ変換しても良い。この場合、第１メモリ６０２が、参照信号Ｖｒ１によるデジタル信号Ｎ（Ｖｒ１）を、出力デジタル信号ＭＥＭ１＿ＯＵＴとして、第２メモリ６０３に出力する。これにより、第２メモリ６０３が、デジタル信号Ｎ（Ｖｒ１）を保持する。次に、第１メモリ６０２が参照信号Ｖｒ２によるデジタル信号Ｎ（Ｖｒ２）×４を保持する。

ＤＳＰ９００での信号処理について説明する。フラグメモリ６０１の信号レベルがＨレベルの列においては、第１メモリ６０２が保持したデジタル信号Ｓ（Ｖｒ１）から第２メモリ６０３が保持したデジタル信号Ｎ（Ｖｒ１）を差し引くことでデジタルＳ信号を得る。またフラグメモリ６０１の信号レベルがＬレベルの列においては、第１メモリ６０２が保持したデジタル信号Ｓ（Ｖｒ２）に４倍のゲインを掛ける。その後、第２メモリ６０３が保持したデジタル信号Ｎ（Ｖｒ２）×４＋Ｎ（Ｖｒ１）［１：０］を差し引くことでデジタルＳ信号を得る。

先に説明した実施例１の撮像装置では、２つのメモリを各列に設けた構成の場合、ノイズ信号に基づくデジタル信号と光電変換信号に基づくデジタル信号が格納されるメモリが、光電変換信号の大きさによって入れ替わる。具体的には、増幅部２０の出力信号が電位ＶＲＥＦより小さい場合は、ノイズ信号の基づくデジタル信号が第２メモリ５０３に格納される。また、光電変換信号の基づくデジタル信号が第１メモリ５０２に格納される。また増幅部２０の出力信号が電位ＶＲＥＦより大きい場合は、ノイズ信号に基づくデジタル信号が第１メモリ５０２に格納される。また、光電変換信号に基づくデジタル信号が第２メモリ５０３に格納される。このため、後段のＤＳＰ９０で差分処理をする際、フラグメモリ５０１が出力する比較結果信号に基づいて、差分処理の極性を変える必要があった。しかしながら、上述したように本実施例のＡＤ変換部６００の構成と駆動とすることで、フラグメモリ６０１が出力する値に関わらず、常に同極性の差分処理で済むことが分かる。

また実施例１の撮像装置では、例えば参照信号Ｖｒ１とＶｒ２の傾き比が４倍であった場合、参照信号Ｖｒ２を用いて光電変換信号をＡＤ変換した列については、２ビットシフトを行う必要がある。しかし、デジタル信号を上位に２ビットシフトした場合、下位２ビットが全て「０（ゼロ）」の信号となる。このため、取得した画像データにデジタルゲインを掛けて強調表示した際に、下位ビットの分解能不足により、不自然な表示となってしまう場合があった。しかしながら上述したように本実施例においては、参照信号Ｖｒ２を用いて変換した列のノイズ信号に基づくデジタル信号の下位２ビットには相関関係のない信号が保持されているため、階調不足による画質の低下を抑制できる。

尚、本実施例では、参照信号Ｖｒ２の参照信号Ｖｒ１に対する単位時間あたりの電位の変化量を４倍としていた。他の例としては、参照信号供給部２５は、参照信号Ｖｒ２の参照信号Ｖｒ１に対する単位時間あたりの電位の変化量を２のｎ乗倍（ｎは１以上の整数）とすることが考えられる。この場合、カウンタ４００は、カウント基礎信号をそれぞれ上位ｎビットずつシフトしたカウント信号ＣＮＴを出力する。これにより、第２メモリ６０３は参照信号Ｖｒ２を用いて変換したノイズ信号に基づくデジタル信号の各ビット信号をそれぞれ上位ｎビットずつシフトしたデジタル信号を保持する。そして、下位ビットの分解能を向上させるためには、第２メモリ６０３が保持する信号の下位ｎビットに、参照信号Ｖｒ１を用いて変換したノイズ信号に基づくデジタル信号を保持するようにすればよい。

（実施例３）
以下、図面を参照しながら本実施例の撮像装置を実施例１と異なる点を中心に説明する。

本実施例の撮像装置では、実施例１の撮像装置で得られた効果に加えて、複数の参照信号間の、単位時間当たりの電位の変化量の比がばらつくことによって生じるデジタル信号の誤差を低減することができる。

図９（ａ）は本実施例の撮像装置の模式図である。本実施例の撮像装置は実施例１の構成に加えて、テスト信号供給部２００を有している。図２に示した撮像装置と同じ機能を有するものについては、図２で付した符号と同じ符号を図９（ａ）でも付している。本実施例の撮像装置は、垂直信号線２に電気的に接続されたテスト信号供給部２００を有する。テスト信号供給部２００には、ＴＧ７０から信号Ｓ２、Ｓ３が出力される。

図９（ｂ）は、テスト信号供給部２００の構成の一例を示した図である。テスト信号供給部２００は、テスト信号選択部２１０、テスト信号供給線２２０、スイッチ２０３を有している。テスト信号選択部２１０は、異なる信号値のテスト信号ＶＳ１，ＶＳ２のいずれかを信号Ｓ２に基づいてテスト信号供給線２２０に出力する。本実施例のテスト信号ＶＳ１は、実施例１の画素１のノイズ信号の信号値としている。また、本実施例のテスト信号ＶＳ２は、後述する時刻ｔ４８における参照信号Ｖｒ１の電位以下の信号値としている。テスト信号供給線２２０は、スイッチ２０３を介して各列の垂直信号線２に電気的に接続されている。スイッチ２０３は信号Ｓ３をＨレベルとすると導通する。

図１０（ａ）を参照しながら、本実施例の撮像装置の補正動作を説明する。

時刻ｔ４０において、信号Ｓ３はＨレベルであり、テスト信号供給線２０２の信号が各列の垂直信号線２に出力されている。選択信号ＳＥＬはＨレベルである。

時刻ｔ４１に、信号Ｓ２をＨレベルとする。これにより、テスト信号ＶＳ１が各列の垂直信号線２に出力される。

時刻ｔ４２−１に、参照信号供給部２５は、参照信号Ｖｒ１の時間に依存した電位の変化を開始する。選択回路３０２は、信号Ｍ２＿ＥｎをＨレベルとする。続いて、時刻ｔ４２−２に、カウンタ４０はクロック信号の計数動作を開始する。

時刻ｔ４３に、テスト信号ＶＳ１と参照信号Ｖｒ１の電位との大小関係が逆転し、ラッチ信号ＬＡＴＣＨの信号値が変化する。第２メモリ５０３は、この時点のカウント信号を保持する。この第２メモリ５０３が保持したカウント信号を、本実施例でデジタル信号ＤＮ１と表記する。デジタル信号ＤＮ１は、第１のアナログ信号のテスト信号ＶＳ１に基づく第４のデジタル信号である。

時刻ｔ４４に、参照信号供給部２５は参照信号Ｖｒ１の電位の変化を停止する。

時刻ｔ４５に、ＴＧ７０は信号Ｓ２をＬレベルとする。これにより、テスト信号ＶＳ２がテスト信号供給線２０２、スイッチ２０３を介して各列の垂直信号線２に出力される。

時刻ｔ４６−１に、参照信号供給部２５は、参照信号Ｖｒ１の時間に依存した電位の変化を開始する。また、選択回路３０２は信号Ｍ１＿ＥｎをＨレベルとする。続いて、時刻ｔ４６−２にカウンタ４０はクロック信号の計数動作を開始する。

時刻ｔ４７に、テスト信号ＶＳ２と参照信号Ｖｒ１との大小関係が逆転し、ラッチ信号ＬＡＴＣＨの信号値が変化する。第１メモリ５０２は、この時点のカウント信号を保持する。この第１メモリ５０２が保持したカウント信号を、本実施例でデジタル信号ＤＳ１と表記する。デジタル信号ＤＳ１は、第１のアナログ信号のテスト信号ＶＳ１に基づく第６のデジタル信号である。尚、第５のデジタル信号は後述するデジタル信号ＤＮ２である。

時刻ｔ４８に、参照信号供給部２５は参照信号Ｖｒ１の時間に依存した電位の変化を停止する。時刻ｔ４８から時刻ｔ５０−１までの期間に、水平走査回路６０は、各列の第１メモリ５０２、第２メモリ５０３のそれぞれが保持した信号を順次、ＤＳＰ９０に転送する。

時刻ｔ４９に、ＴＧ７０は信号Ｓ２をＨレベルとする。これにより、テスト信号ＶＳ１がテスト信号供給線２０２、スイッチ２０３を介して各列の垂直信号線２に出力される。また、ＴＧ７０は選択信号ＳＥＬをＬレベルとする。

時刻ｔ５０−１に、参照信号供給部２５は参照信号Ｖｒ２の時間に依存した電位の変化を開始する。また、選択回路３０２は、信号Ｍ２＿ＥｎをＨレベルとする。続いて、時刻ｔ５０−２にカウンタ４０はクロック信号の計数動作を開始する。

時刻ｔ５１に、テスト信号ＶＳ１と参照信号Ｖｒ２との大小関係が逆転し、ラッチ信号ＬＡＴＣＨの信号値が変化する。第２メモリ５０３は、この時点のカウント信号を保持する。この第２メモリ５０３が保持したカウント信号を、本実施例でデジタル信号ＤＮ２と表記する。デジタル信号ＤＮ２は、第２のアナログ信号のテスト信号ＶＳ２に基づく第５のデジタル信号である。

時刻ｔ５２に、参照信号供給部２５は参照信号Ｖｒ２の時間に依存した電位の変化を停止する。

時刻ｔ５３に、ＴＧ７０は信号Ｓ２をＬレベルとする。

時刻ｔ５４−１に、参照信号供給部２５は、参照信号Ｖｒ２の時間に依存した電位の変化を開始する。また、選択回路３０２は、信号Ｍ１＿ＥｎをＨレベルとする。続いて、時刻ｔ５４−２にカウンタ４０はクロック信号の計数動作を開始する。

時刻ｔ５５に、テスト信号ＶＳ２と参照信号Ｖｒ２との大小関係が逆転し、ラッチ信号ＬＡＴＣＨの信号値が変化する。第１メモリ５０２は、この時点のカウント信号を保持する。この第１メモリ５０２が保持したカウント信号を、本実施例でデジタル信号ＤＳ２と表記する。デジタル信号ＤＳ２は、第２のアナログ信号のテスト信号ＶＳ２に基づく第７のデジタル信号である。

時刻ｔ５６に、参照信号供給部２５は参照信号Ｖｒ２の時間に依存した電位の変化を停止する。

時刻ｔ５６以降、水平走査回路６０は、各列の第１メモリ５０２、第２メモリ５０３のそれぞれの保持した信号を順次、ＤＳＰ９０に転送する。

本実施例の補正動作を行わない場合に得られるデジタル信号の信号値について、図１０（ｂ）を参照しながら説明する。図１０（ｂ）の（Ｘ）は、参照信号Ｖｒ１を用いてデジタル信号を生成した場合を示している。（Ｙ１）は、参照信号Ｖｒ２の参照信号Ｖｒ１に対する単位時間当たりの電位の変化量の比が４倍になっていた場合を示している。一方、（Ｙ２）は、参照信号Ｖｒ２の参照信号Ｖｒ１に対する単位時間当たりの電位の変化量の比が、誤差により４倍よりも小さくなっていた場合を示している。領域Ｉ―Ｌ、領域Ｉ−Ｈ間の境界ＩＯにおいて、（Ｘ）と（Ｙ１）では得られるデジタル信号の信号値がそれぞれＤ１、Ｄ２となることは図１（ｂ）で述べた通りである。さらに、（Ｙ２）の場合では、参照信号Ｖｒ２の参照信号Ｖｒ１に対する単位時間当たりの電位の変化量の比が、誤差により４倍よりも小さいことにより、得られるデジタル信号の信号値は、Ｄ２よりも小さいＤ３となる。本実施例では、同一の入射光の光量値において、（Ｘ）と（Ｙ２）との間で生じるデジタル信号の信号値の差を低減する補正動作を行う。

次に、本実施例の補正動作を説明する。本実施例の補正部であるＤＳＰ９０は、以下の（１０）式により、補正値βを取得する。

次に、補正値βを用いた補正処理について説明する。
図５を参照しながら述べた動作において、フラグメモリ５０１がＬレベルの列の第１メモリ５０２が保持したデジタル信号の信号値をＤＳＰ９０が４倍にする。そして、ＤＳＰ９０は４倍の信号値にしたデジタル信号を、以下の（１１）式によって補正する。
ＣＡＬ＿ＤＳ＝ＥＤ＿ＤＳ×β （１１）

（１１）式のＥＤ＿ＤＳは、ＤＳＰ９０が、フラグメモリ５０１がＬレベルの列の第１メモリ５０２が保持したデジタル信号の信号値を４倍にしたデジタル信号である。ＣＡＬ＿ＤＳは、ＤＳＰ９０が出力する補正後のデジタル信号である。（１１）式は、ＥＤ＿ＤＳに補正値βを乗算してＣＡＬ＿ＤＳを得ることを意味している。

本実施例の撮像装置においても、実施例１と同様の効果を得ることができる。さらに、本実施例の撮像装置では、複数の参照信号間の、単位時間当たりの電位の変化量の比がばらつくことによって生じるデジタル信号の誤差を低減することができる。

本実施例の図１０（ａ）に示した動作では、デジタル信号を生成する順をＤＮ１、ＤＳ１、ＤＮ２、ＤＳ２としていた。他の形態として、例えば、デジタル信号を生成する順を、ＤＮ１、ＤＮ２、ＤＳ１、ＤＳ２としても良い。この形態の場合には、第１メモリ５０２にデジタル信号ＤＮ１、第２メモリ５０３にデジタル信号ＤＮ２を保持させる。そして、水平走査回路６０が各列のメモリ部５０から順次ＤＳＰにデジタル信号を転送する。その後、第１メモリ５０２にデジタル信号ＤＳ１、第２メモリ５０３にデジタル信号ＤＳ２を保持させる。そして、再び水平走査回路６０が各列のメモリ部５０から順次ＤＳＰにデジタル信号を転送する形態とすれば良い。

先に述べた、デジタル信号ＤＮ１、ＤＮ２、ＤＳ１、ＤＳ２の順にデジタル信号を得る形態について再び説明する。この形態では、図１０（ａ）の形態に比して、同一のテスト信号ＶＳ１をデジタル信号に変換できるため、デジタル信号ＤＮ１とデジタル信号ＤＮ２に含まれるノイズ成分の変動を低減することができる。これは、テスト信号供給部２００の出力するテスト信号ではなく、画素１の出力する信号を用いる場合も同様である。つまり、画素１のノイズ信号に基づく信号を参照信号Ｖｒ１，Ｖｒ２のそれぞれでＡＤ変換する。その後、画素１の光電変換信号に基づく信号を参照信号Ｖｒ１，Ｖｒ２のそれぞれでＡＤ変換する。この形態であっても、（１０）式の補正値βを取得できる。そして、図１０（ａ）の順でＡＤ変換を行う構成に比して、参照信号Ｖｒ１、Ｖｒ２のそれぞれでＡＤ変換されるノイズ信号と光電変換信号のそれぞれの信号値に変動が生じにくい。これにより、ノイズ信号、光電変換信号の信号値の変動を低減したデジタル信号を得ることができる。よって、補正値βをより正確に求めることができる。この効果は、デジタル信号ＤＮ１、ＤＮ２、ＤＳ１、ＤＳ２の順にデジタル信号を得る形態に限定されない。テスト信号ＶＳ１に基づく２つのデジタル信号の生成動作を順に行う。また、テスト信号ＶＳ２に基づく２つのデジタル信号の生成動作を順に行う。例えば、デジタル信号の生成順を、ＤＮ２、ＤＮ１、ＤＳ２、ＤＳ１であっても良い。また、ＤＳ１、ＤＳ２、ＤＮ２、ＤＮ１であっても良い。

また、本実施例の撮像装置では、参照信号Ｖｒ２を用いて生成したデジタル信号を補正する形態を説明した。他の形態として、参照信号Ｖｒ１を用いて生成したデジタル信号を補正するようにしても良い。つまり、フラグメモリ５０１がＨレベルの列の第１メモリ５０２が保持したデジタル信号を補正値βで除する。これにより、上記の本実施例で述べた撮像装置と同様の効果を得ることができる。また、本実施例の撮像装置では、複数の参照信号間の、単位時間当たりの電位の変化量の比がばらつくことによって生じるデジタル信号の誤差を低減することができる。

本明細書では、カウンタ４０が各列のＡＤ変換部１１０に共通のカウント信号を供給する形態を基に説明した。他の形態として、各列のＡＤ変換部１１０が、カウンタを有する形態であっても良い。この形態の一例としては、各列のＡＤ変換部１１０が、カウンタ、フラグメモリ、第１メモリ、第２メモリを有する形態がある。この形態でも、カウンタ、フラグメモリ、第１メモリ、第２メモリの動作については、各実施例で述べた動作と同様とすることができる。

上記の操作は、例えば撮像装置を撮像システムに組み込む前に行って、補正値βを撮像システムが備える補正値記憶部に記憶させておくことができる。また、撮像操作に先立って補正値βを取得することで、温度などの環境条件による参照信号の変動によるＡＤ変換精度の低下を低減することができる。

本明細書では、参照信号の時間に依存した電位の変化がスロープ状に行われる形態として説明したが、階段状に変化する形態の参照信号であっても良い。階段状に電位が変化する参照信号も、時間に依存して電位が変化する参照信号の一例である。

尚、本実施例の補正値βを、各列のＡＤ変換部１１０毎に設ける形態であっても良い。また、複数列のＡＤ変換部１１０が出力するデジタル信号を用いて補正値βを求め、平均化した補正値をＤＳＰ９０が用いる形態であっても良い。また、全列のＡＤ変換部１１０を複数のブロックに分割し、ブロックごとに補正値βの平均値を求める形態であっても良い。例えば、このブロックの分割は、複数列のＡＤ変換部１１０ごとに、カウント信号を中継するバッファが設けられている場合には、バッファごとにブロックを分割する形態としても良い。これは、バッファはカウント信号の遅延の発生原因となる事があるためである。さらに言えば、参照信号の時間に依存した電位の変化の開始と、メモリ部５０の各列へのカウント信号の入力タイミングとの差が、バッファを境に異なることがある為である。補正値βを求める際には、複数列のＡＤ変換部１１０の第１のデジタル信号と第２のデジタル信号をそれぞれ平均化し、平均化したそれぞれの第１のデジタル信号と第２のデジタル信号との差から、複数列のＡＤ変換部１１０で共通の補正値βを求めても良い。

また、本実施例の補正動作は、撮像装置の電源投入直後に行う形態であっても良い。他に、垂直走査回路１５が画素部１０の全行を走査した後、次に画素部１０の走査を開始するまでのブランキング期間に行う形態であっても良い。

（実施例４）
以下、図面を参照しながら本実施例の撮像装置について実施例１と異なる点を中心に説明する。なお、実施例１と同様の機能を有するものは同符号を用いている。

図１１に本実施例の撮像装置の構成を示す。

本実施例の撮像装置は、実施例１とは比較部３０の構成が異なる。比較部３０は、比較回路３０１と、ゲイン選択回路３０３と、ラッチ回路３０４とを有する。増幅回路２０の信号Ｏｕｔ＿Ａｍｐはゲイン選択回路３０３に入力される。ゲイン選択回路３０３は、フラグメモリ５０１において生成される選択信号ＳＥＬに基づき、異なる２つのゲインのうちのいずれかを選択して信号Ｏｕｔ＿Ａｍｐを増幅した信号Ｖｐ＿ＣＭＰを比較回路３０１に出力する。ゲイン選択回路３０３は、増幅回路２０の信号Ｏｕｔ＿Ａｍｐを増幅させるゲイン部である。以下では、簡単のためにゲイン１倍と１／４倍として説明する。ゲイン１倍は第１のゲインであり、ゲイン１／４倍は、第１のゲインよりも絶対値が小さい第２のゲインである。なお、本明細書においては、１倍のゲインも、１／４倍のゲインも、増幅するゲインであるとして説明を行う。比較回路３０１は、信号Ｖｐ＿ＣＭＰと参照信号供給部２５から出力された参照信号Ｖｒとを比較し、比較結果信号ＣＭＰを出力する。比較結果信号ＣＭＰがＨレベルとなると、ラッチ回路３０４は一定の期間Ｈレベルとなる信号をメモリ部５０に出力する。フラグメモリ５０１は比較結果信号ＣＭＰを基に選択信号ＳＥＬを生成し、ゲイン選択回路３０３へ選択信号ＳＥＬを出力する。また、ゲイン選択回路３０３は、選択信号ＳＥＬによって選択されるゲインに対応して、信号Ｍ１＿Ｅｎ、信号Ｍ２＿Ｅｎを第１メモリ５０２と第２メモリ５０３に出力する。信号Ｍ１＿Ｅｎは、第１メモリ５０２へのデータ書き込み可否を制御する信号である。また、信号Ｍ２＿Ｅｎは、第２メモリ５０３へのデータ書き込み可否を制御する信号である。

図１２は、本実施例におけるゲイン選択回路３０３と、比較回路３０１を示した図である。

ゲイン選択回路３０３は、容量素子Ｃ３、容量素子Ｃ４、容量素子Ｃ５と、スイッチＳＸ１、スイッチＳＸ２とスイッチ制御回路３０３０を有する。信号Ｏｕｔ＿Ａｍｐは容量素子Ｃ３、容量素子Ｃ４の一端に接続される。容量素子Ｃ３のもう一端は、スイッチＳＸ１の一端に接続され、信号Ｖｐ＿ＣＭＰ１を出力する。また、容量素子Ｃ４の一端は、一方の端子がＧＮＤ電位に接続された容量素子Ｃ５とスイッチＳＸ２の一端に接続され、信号Ｖｐ＿ＣＭＰ２を出力する。ここで、容量素子Ｃ４と容量素子Ｃ５の容量比は１：３である。さらに、スイッチＳＸ１の他端と、スイッチＳＸ２の他端は互いに接続され、比較回路３０１に電圧Ｖｐ＿ＣＭＰを出力する。スイッチＳＸ１は選択信号ＳＥＬにより制御され、選択信号ＳＥＬがＨレベルのときに導通状態、Ｌレベルで非導通状態となる。スイッチＳＸ２は、選択信号ＳＥＬ１により制御される。

次に、比較回路３０１は、比較器３０１０と、スイッチＳＸ３、スイッチＳＸ４とを有する。信号Ｖｐ＿ＣＭＰは比較器３０１０の入力ノードＩＮＰに入力される。また、もう一方の入力ノードＩＮＮには、参照信号Ｖｒが容量素子Ｃ１を介して入力される。また、スイッチＳＸ３は、入力ノードＩＮＰと出力ノードＦＢＰとの間の電気的経路に設けられている。スイッチＳＸ４は、入力ノードＩＮＮとスイッチＦＢＮとの間の電気的経路に設けられている。スイッチＳＸ３とスイッチＳＸ４はともに、信号ＣＯＭＰＲＳＴにより制御される。つまり、信号ＣＯＭＰＲＳＴがＨレベルとなると、スイッチＳＸ３スイッチＳＸ４が導通状態となる。このとき、入力ノードＩＮＰと入力ノードＩＮＮの電位がリセットされる。

以上が本実施例における比較部３０の構成である。

以上の構成において、信号Ｖｐ＿ＣＭＰ１は信号Ｏｕｔ＿Ａｍｐにゲイン１倍を掛けた信号となり、信号Ｖｐ＿ＣＭＰ２はゲイン１／４倍を掛けた信号となる。これら２つの信号Ｖｐ＿ＣＭＰ１と信号Ｖｐ＿ＣＭＰ２は、スイッチＳＸ１、スイッチＳＸ２によりゲイン選択回路３０３の出力端子に接続される。その結果、ゲイン選択回路３０３は、信号Ｖｐ＿ＣＭＰとして、スイッチＳＸ１のみが導通状態のときは信号Ｏｕｔ＿Ａｍｐの１倍となる信号Ｖｐ＿ＣＭＰ１を出力する。また、スイッチＳＸ２のみが導通状態のときは信号Ｏｕｔ＿Ａｍｐの１／４倍となる信号Ｖｐ＿ＣＭＰ２を出力する。

続いて、図１３に示す本実施例の動作タイミング図を用いて、本実施例の動作について説明する。

初めに、信号ＰＲＥＳはＨレベル、信号ＰＴＸはＬレベルであり、信号ＰＳＥＬがＨレベルである行の画素がリセットされる。このとき、信号ＰＣ０Ｒ及び信号ＣＯＭＰＲＳＴもＨレベルとしているので増幅部２０及び比較器３０１０はリセット状態である。さらに、選択信号ＳＥＬと選択信号ＳＥＬ１はＨレベルであり、スイッチＳＸ１とスイッチＳＸ２は導通状態である。そのため、信号Ｖｐ＿ＣＭＰ１と信号Ｖｐ＿ＣＭＰ２は、比較器３０１０の入力ノードＩＮＰと同電位にリセットされる。なお、信号Ｍ１＿Ｅｎ信号Ｍ２＿ＥｎはＬレベルが出力されており、第１メモリ５０２及び第２メモリ５０３にデジタル信号は書き込まれない。

時刻ｔ１に、垂直走査回路１５は信号ＰＲＥＳをＨレベルからＬレベルとする。これにより、画素１からはリセット信号が出力される。

時刻ｔ２に、ＴＧ７０は、信号ＰＣ０ＲをＨレベルからＬレベルとする。これにより、容量素子Ｃ０は、画素１が出力するリセット信号に基づく電荷を保持する。増幅部２０は、差動アンプ２０１のオフセットを含む信号Ｏｕｔ＿Ａｍｐを出力する。

時刻ｔ２から時刻ｔ３の間に、ＴＧ７０は選択信号ＳＥＬを強制的にＬレベルとする。これによりスイッチＳＸ１は非導通状態となり、信号Ｖｐ＿ＣＭＰ１はリセット電位に基づく電位を保持する。このとき、ゲイン選択回路３０３は選択信号ＳＥＬ１がＨレベルを継続しているので、ゲインは１／４倍である。このゲイン選択回路３０３が出力している信号は、ノイズ信号を増幅させた増幅ノイズ信号である。

時刻ｔ３に、ＴＧ７０は、信号ＣＯＭＰＲＳＴをＬレベルとする。このとき比較器３０１０の入力ノードＩＮＮ及びＩＮＰにはリセット電位に基づく電位が保持される。そして、参照信号供給部２５は、参照信号Ｖｒの時間に依存した電位の変化を開始する。参照信号Ｖｒの電位変化開始とともに、ゲイン選択回路３０３は信号Ｍ２＿ＥｎをＨレベルとする。

時刻ｔ４に、増幅部２０の出力する信号と参照信号Ｖｒ＿ＣＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値が変化する。これにより、ラッチ信号ＬＡＴＣＨがＨレベルのパルスを出力する。第２メモリ５０３は、ラッチ信号ＬＡＴＣＨの立下りタイミングでカウント信号を保持する。

時刻ｔ５に、参照信号供給部２５は参照信号Ｖｒの時間に依存した電位の変化を停止し、参照信号Ｖｒの電位を時刻ｔ３の時の電位とする。また、ゲイン選択回路３０３は信号Ｍ２＿ＥｎをＬレベルとする。そして、スイッチＳＸ２を非導通状態にする。

時刻ｔ５から時刻ｔ６の間に、ＴＧ７０は選択信号ＳＥＬを強制的にＨレベルとする。これにより、スイッチＳＸ１は導通状態となる。従って、ゲイン選択回路３０３はゲイン１倍を選択する。このゲイン選択回路３０３が出力している信号は、ノイズ信号を増幅させた増幅ノイズ信号である。

時刻ｔ６に、参照信号供給部２５は、参照信号Ｖｒの時間に依存した電位の変化を開始する。このとき、参照信号Ｖｒの電位変化の開始とともに、ゲイン選択回路３０３は、信号Ｍ１＿ＥｎをＨレベルとする。

時刻ｔ７に、増幅部２０の出力する信号と参照信号Ｖｒ＿ＣＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値が変化する。これにより、ラッチ信号ＬＡＴＣＨがＨレベルのパルスを出力する。第１メモリ５０２は、ラッチ信号ＬＡＴＣＨの立下りタイミングでカウント信号を保持する。

時刻ｔ８に、参照信号供給部２５は、参照信号Ｖｒ２の時間に依存した電位の変化を停止し、参照信号Ｖｒの電位を時刻ｔ３の時の電位とする。ゲイン選択回路３０３は、信号Ｍ１＿ＥｎをＬレベルとする。

ここまでの動作において、時刻ｔ７に、第１メモリ５０２が保持したカウント信号が、第１のデジタル信号である。また，時刻ｔ４に第２メモリ５０３が保持したデジタル信号が第２のデジタル信号である。

続いて、時刻ｔ９に、垂直走査回路１５は信号ＰＴＸをＨレベルとする。これにより、画素１は光電変換信号を垂直信号線２に出力する。容量素子Ｃ０は、画素１のノイズ成分に基づく電荷を保持しているため、差動アンプ２０１には画素のノイズ成分を差し引いた光電変換信号が出力される。これにより、増幅部２０は画素のノイズ成分を差し引いた光電変換信号を増幅した信号Ｏｕｔ＿Ａｍｐを比較部３０に出力する。比較器３０１０の入力ノードＩＮＮには、時刻ｔ３に差動アンプ２０１のオフセットに基づく電位が保持されている。従って、比較器３０１の入力ノードＩＮＮには、信号Ｏｕｔ＿Ａｍｐから差動アンプ２０１のオフセットを差し引いた信号が出力される。

時刻ｔ１０に、参照信号供給部２５は参照信号Ｖｒの電位を電位ＶＲＥＦとする。電位ＶＲＥＦは、増幅部２０が出力する信号Ｏｕｔ＿Ａｍｐが電位ＶＲＥＦよりも大きい場合には、比較回路３０１はＬレベルの比較結果信号ＣＭＰを出力する。一方信号Ｏｕｔ＿Ａｍｐが電位ＶＲＥＦよりも小さい場合には、比較回路３０１はＨレベルの比較結果信号ＣＭＰを出力する。ここでは、比較回路３０１の出力する比較結果信号ＣＭＰがＬレベルであるとして説明する。

時刻ｔ１０から時刻ｔ１１の間に、フラグメモリ５０１はＬレベルの比較結果信号ＣＭＰを保持する。

時刻ｔ１１に、参照信号供給部２５は参照信号Ｖｒの電位を時刻ｔ３での電位と等しくする。

時刻ｔ１１から時刻ｔ１２の間に、フラグメモリ５０１は、選択信号ＳＥＬの信号レベルを、フラグメモリ５０１が保持した比較結果信号ＣＭＰの信号レベルと同じとする。ここでは、フラグメモリ５０１にＬレベルが保持されているため、選択信号ＳＥＬはＬレベルとなる。これにより、スイッチ制御回路３０３０は、選択信号ＳＥＬ１をＨレベルとする。その結果、スイッチＳＸ１が非導通状態、スイッチＳＸ２が導通状態となるため、信号Ｖｐ＿ＣＭＰには信号Ｖｐ＿ＣＭＰ２が出力される。仮に、フラグメモリ５０１に保持された比較結果信号ＣＭＰがＨレベルである場合は、選択信号ＳＥＬはＨレベルのまま維持され、信号Ｖｐ＿ＣＭＰには信号Ｖｐ＿ＣＭＰ１が出力される。このゲイン選択回路３０３が出力している信号は、光電変換信号を増幅させた増幅光電変換信号である。

時刻ｔ１２に、参照信号供給部２５は参照信号Ｖｒの時間に依存した電位の変化を開始する。ゲイン選択回路３０３は、信号Ｍ１＿ＥｎをＨレベルとする。これによって、第１のデジタル信号を保持していた第１メモリ５０２の信号が書き換え可能となる。なお、フラグメモリ５０１に保持された比較結果信号ＣＭＰがＨレベルであった場合には、ゲイン選択回路３０３は信号Ｍ２＿ＥｎをＨレベルとする。このときは、第２のデジタル信号を保持していた第２メモリ５０３の信号が書き換え可能となる。

時刻ｔ１３に、増幅部２０の出力する信号と参照信号Ｖｒ＿ＣＭＰとの大小関係が逆転し、比較結果信号ＣＭＰの信号値が変化する。第１メモリ５０２は、この時のカウント信号を保持する。

時刻ｔ１４に、参照信号供給部２５は参照信号Ｖｒの時間に依存した電位の変化を停止し、参照信号Ｖｒの電位を時刻ｔ３の時の電位とする。ゲイン選択回路３０３は、信号Ｍ１＿ＥｎをＬレベルとする。

以上の動作において、時刻ｔ１３に第１メモリ５０２が保持したカウント信号が、光電変換信号に基づく第３のデジタル信号である。

さらに、時刻ｔ１４の後、水平走査回路６０はメモリ部５０を順次走査し、各列のフラグメモリ５０１、第１メモリ５０２、第２メモリ５０３の各々から、各々が保持したデジタル信号をＤＳＰ９０に出力させる。

ＤＳＰ９０は、フラグメモリ５０１から出力された値に従って、第１メモリ５０２、第２メモリ５０３から出力された値をデジタル処理する。

上述したフラグメモリ５０１からＬレベルが出力される場合、ＤＳＰ９０は第１メモリ５０２が保持した第３のデジタル信号から第２メモリが保持した第２のデジタル信号を差し引く。このとき、第３及び第２のデジタル信号は、信号Ｖｏｕｔ＿Ａｍｐにゲイン１／４倍を掛けて生成した光電変換信号に基づくデジタル信号と、信号Ｖｏｕｔ＿Ａｍｐにゲイン１／４倍を掛けて生成したノイズ信号に基づくデジタル信号である。そのため、第３のデジタル信号から第２のデジタル信号を差し引くことによって、比較部３０の列ごとの特性のばらつきの影響を低減できる。つまり、ＤＳＰ９０は、ノイズ信号の少ないデジタルＳ信号を生成する。

なお、フラグメモリ５０１からＨレベルが出力される場合は、ＤＳＰ９０は、第２メモリが保持した第３のデジタル信号から第１メモリが保持した第１のデジタル信号を差し引く。このとき、信号Ｖｏｕｔ＿Ａｍｐにゲイン１倍を掛けて生成した光電変換信号に基づくデジタル信号と、信号Ｖｏｕｔ＿Ａｍｐにゲイン１倍を掛けて生成したノイズ信号に基づくデジタル信号である。そのため、フラグメモリからＬレベルが出力される場合と同様に、ＤＳＰ９０は、ノイズ信号の少ないデジタルＳ信号を生成する。

最後に、ＤＳＰ９０は、フラグメモリ５０１から出力された値に従って、デジタルＳ信号にデジタルゲイン処理を行う。信号Ｖｏｕｔ＿Ａｍｐをゲイン１／４倍してＡＤ変換した列、すなわちフラグメモリ５０１からＬレベルが出力される列、については、デジタルＳ信号を４倍した信号を出力する。また、フラグメモリ５０１からＨレベルが出力される列については、デジタルＳ信号にデジタルゲイン処理を行わずにデジタルＳ信号をそのまま出力する。これにより、比較部３０の各列においていずれのゲインが選択されても、ＤＳＰ９０から最終的に出力されるデジタル信号は同等のＡＤ変換ゲインを得ることができる。

以上のように、本実施例は、上記構成により実施例１と同様の効果を得ることができる。

尚、本実施例で述べた形態では、ゲイン選択回路３０３を、比較部３０において、比較回路３０１とは別に設けていた。しかし、ゲイン選択回路の一部と比較回路３０１を共通にしても良い。また、増幅部２０にゲインを切り替える機能を設けても良い。

（実施例５）
以下、図面を参照しながら本実施例の撮像装置を実施例２、実施例４と異なる点を中心に説明する。本実施例の説明では、増幅部２０からの信号のアッテネート比１／４として説明する。

図１４は本実施例にかかる撮像装置にかかるＡＤ変換部６００及び増幅部２０以降の周辺回路を含む構成図である。増幅部２０の出力信号Ｏｕｔ＿Ａｍｐとフラグメモリ６０１から出力される選択信号ＳＥＬＢがゲイン選択回路３０３に入力される。ゲイン選択回路３０３は増幅部２０の信号Ｏｕｔ＿Ａｍｐを１／４倍にアッテネートする機能を備える。選択信号ＳＥＬＢがＬレベルの時は、ゲイン選択回路３０３は増幅部２０の信号Ｏｕｔ＿Ａｍｐを比較回路３０１に出力する。以後、ゲイン選択回路３０３が出力する増幅部２０の信号Ｏｕｔ＿Ａｍｐを、高ゲイン信号と表記する一方、選択信号ＳＥＬＢがＨレベルの時は、ゲイン選択回路３０３は、増幅部２０の信号Ｏｕｔ＿Ａｍｐを１／４倍した信号を比較回路３０１に出力する。以後、選択信号ＳＥＬＢがＨレベルの時にゲイン選択回路３０３が出力する信号を、低ゲイン信号と表記する。

本実施例の撮像装置は実施例４と同じく、参照信号供給部２５が比較回路３０１に、１つの参照信号Ｖｒを供給する。

次に図１５（ａ）のタイミング図を用いて、本実施例の撮像装置にかかるＡＤ変換部６００の動作について説明する。図１５（ａ）においても、増幅部２０の信号Ｏｕｔ＿Ａｍｐとしてノイズ信号に基づく信号が出力されている状態とする。また図７（ｂ）と同様に、光電変換信号に基づく増幅部２０の出力信号が電位ＶＲＥＦより小さい列について説明する。電位ＶＲＥＦより大きい場合については、後述の図１５（ｂ）にて説明する。

時刻ｔ５００において選択信号ＳＥＬＢはＨレベルであるため、ゲイン選択回路３０３からは低ゲインの信号がＣＭＰ＿Ａｍｐとして出力されている。そして参照信号Ｖｒは時間に依存した電位の変化を開始し、時刻ｔ５０１にカウンタ４００がカウント動作を開始する。同時刻において、シフト信号ＳＨＩＦＴはＨレベルであるため、２ビットシフトしたカウント信号ＣＮＴをＡＤ変換部６００に出力する。

時刻ｔ５０２に増幅部２０の信号Ｏｕｔ＿Ａｍｐと参照信号Ｖｒの大小関係が逆転し、比較結果信号ＣＭＰがＨレベルに変化する。この変化によりラッチ信号ＬＡＴＣＨが一定期間ＬレベルからＨレベルとなり、その立下りタイミングで第１メモリ６０２がカウント信号ＣＮＴを保持する。この時保持したデジタル信号をＮ（ＬｏＧ）×４とする。本データは２ビットシフトされているため、下位２ビットは「０（ゼロ）」が保持されている。

時刻ｔ５０３に参照信号Ｖｒの電位変化が停止され、参照信号Ｖｒの電位を時刻ｔ５００の時の電位に戻し、併せて比較結果信号ＣＭＰがＬレベルに変化する。またカウンタ４００のカウント動作も停止される。時刻ｔ５０４に選択信号ＳＥＬＢをＬレベルとし、ゲイン選択回路３０３によって高ゲインの信号がＣＭＰ＿Ａｍｐとして出力される。選択信号ＳＥＬＢのＨレベルからＬレベルへの変化タイミングは必ずしも時刻ｔ５０４である必要は無く、時刻ｔ５０３から時刻ｔ５０７の間であればよい。また、カウント信号ＣＮＴのリセット、及びシフト信号ＳＨＩＦＴのＨレベルからＬレベルへの変化のタイミングは、時刻ｔ５０３から時刻ｔ５０８の間であればよい。

時刻ｔ５０５から時刻ｔ５０６の間に転送制御信号ＬＴＸがＨレベルとなることで、第２メモリ６０３にデジタル信号Ｎ（ＬｏＧ）×４が複製され、保持される。次に時刻ｔ５０７及び時刻ｔ５０８において、参照信号Ｖｒの変化及びカウンタ４００のカウント動作が開始され、時刻ｔ５０９に増幅部２０の信号Ｏｕｔ＿Ａｍｐと参照信号Ｖｒの大小関係が逆転し、比較結果信号ＣＭＰがＨレベルに変化する。ラッチ信号ＬＡＴＣＨの立下りタイミングでデジタル信号Ｎ（ＨｉＧ）が第１メモリ６０２に保持される。

時刻ｔ５１０で参照信号Ｖｒ１の電位変化停止と時刻ｔ５０８の時の電位へ戻すこと、及び時刻ｔ５１５より前にカウンタ４００の動作停止とリセットが行われる。

時刻ｔ５１０と時刻ｔ５１１の間の時点で、光電変換信号に基づく信号が増幅部２０から出力され、信号Ｏｕｔ＿Ａｍｐの電位が変化する。時刻ｔ５１１に参照信号Ｖｒの電位を電位ＶＲＥＦへ変化させる動作を開始する。図１５（ａ）では増幅部２０の信号Ｏｕｔ＿Ａｍｐが電位ＶＲＥＦより小さいため、比較結果信号ＣＭＰはＨレベルになり、その結果がフラグメモリ６０１に保持される。選択信号ＳＥＬＢはフラグメモリ６０１に保持された信号の反転信号であるため、Ｌレベルのままであり、高ゲインのままとなる。時刻ｔ５１２に参照信号Ｖｒ１は時刻ｔ５１１の電位に戻る。

時刻ｔ５１３から一定期間、ＴＧ７０は転送制御信号ＬＴＸをＨレベルとする。同時刻において、書き込み制御信号Ｗ＿ＤＩＳはＬレベルである。よって、それまで第２メモリ６０３が保持していたデジタル信号Ｎ（ＬｏＧ）×４は、第１メモリ６０２から出力されるデジタル信号Ｎ（ＨｉＧ）に上書きされる。

時刻ｔ５１５以降の動作は、時刻ｔ５１６にデジタル信号Ｓ（ＨｉＧ）が第１メモリ６０２に保持される点を除いて図７（ｂ）を参照しながら述べた動作と同じである。

次に図１５（ｂ）のタイミング図を用いて、光電変換信号に基づく増幅部２０の出力信号振幅が電位ＶＲＥＦより大きい列の場合について説明する。時刻ｔ５１１−２以前の動作は図１５（ａ）と同一なので説明を省略する。

時刻ｔ５１１−２と時刻ｔ５１２−２の間において、増幅回路２０の信号Ｏｕｔ＿Ａｍｐの振幅が電位ＶＲＥＦより大きいため、比較結果信号ＣＭＰはＬレベルを出力し、その結果がフラグメモリ６０１に保持される。図示されていない制御信号によって、フラグメモリ６０１で保持された信号の反転信号であるＨレベルの信号が選択信号ＳＥＬＢとして出力される。これにより、ゲイン選択回路３０３は低ゲイン信号を比較回路３０１に出力する。よって、比較回路３０１の入力信号である信号ＣＭＰ＿Ａｍｐが変化する。選択信号ＳＥＬＢが反転するタイミングは時刻ｔ５１２−２から時刻ｔ５１４の間であればよい。また時刻ｔ５１２−２から時刻ｔ５１３−２の間にフラグメモリ６０１に保持された結果に基づき、書き込み制御信号Ｗ＿ＤＩＳがＨレベルに変化する。

時刻ｔ５１３−２から一定期間、ＴＧ７０は転送制御信号ＬＴＸをＨレベルとする。同時刻において、書き込み制御信号Ｗ＿ＤＩＳはＨレベルである。よって、下位２ビットのメモリ回路６１１−０とメモリ回路６１１−１が書き込みを許可されている。従って、デジタル信号Ｎ（ＨｉＧ）の下位２ビットであるデジタル信号Ｎ（ＨｉＧ）［１：０］が、第２メモリ６０３に書き込まれる。よって、第２メモリ６０３は、デジタル信号Ｎ（ＬｏＧ）×４＋Ｎ（ＨｉＧ）［１：０］を保持する。時刻ｔ５１５以降の動作は、時刻ｔ５１６−２にデジタル信号Ｓ（ＬｏＧ）が第１メモリ６０２に保持される点を除いて、図１５（ａ）を参照しながら述べた動作と同じである。

以上説明したように、光電変換信号に基づく増幅回路２０の信号Ｏｕｔ＿Ａｍｐと電位ＶＲＥＦとの大小関係によって、次のような信号が各メモリに保持される。
（Ｏｕｔ＿Ａｍｐ＜ＶＲＥＦのＡＤ変換部１１０）
フラグメモリ６０１・・・Ｈレベル
第１メモリ６０２・・・Ｓ（ＨｉＧ）
第２メモリ６０３・・・Ｎ（ＨｉＧ）
（Ｏｕｔ＿Ａｍｐ＞ＶＲＥＦのＡＤ変換部１１０）
フラグメモリ６０１・・・Ｌレベル
第１メモリ６０２・・・Ｓ（ＬｏＧ）
第２メモリ６０３・・・Ｎ（ＬｏＧ）×４＋Ｎ（ＨｉＧ）［１：０］

実施例４の撮像装置では、フラグメモリ６０１の信号レベルに応じて、差分処理の極性を変えるようにしていた。一方、本実施例の撮像装置では、差分処理の極性を変えずに、差分処理を行うことができる。また、実施例４の撮像装置が有していた効果を同様に有することができる。

本実施例では、低ゲイン信号のノイズ信号のＡＤ変換を、高ゲイン信号のノイズ信号のＡＤ変換に先んじて行ったが、この順序は逆であっても良い。

（実施例６）
以下、図面を参照しながら本実施例の撮像装置について実施例３と実施例４と異なる点を中心に説明する。なお、実施例３及び実施例４と同じ機能を有するものは同符号を用いて表している。

本実施例の撮像装置は、実施例４の撮像装置で得られた効果に加えて、ゲイン選択回路３０３で設定されるゲイン比が列ごとにばらつくことによって生じるデジタル信号の誤差を低減することができる。

図１６は本実施例の撮像装置の構成を示した図である。本実施例の撮像装置は実施例４の構成に加えて、テスト信号供給部２００を有している。垂直信号線２に電気的に接続されたテスト信号供給部２００を有する。テスト信号供給部２００には、ＴＧ７０から信号Ｓ２、Ｓ３が出力される。本実施例におけるテスト信号供給部２００の構成は実施例３と同じである。

続いて、本実施例の動作について説明する。図１７は、本実施例の撮像装置の動作を示した図である。本実施例の撮像装置の動作は、実施例３において図１０（ａ）を参照しながら説明した動作に対して、参照信号供給部２５の参照信号Ｖｒの出力動作と、比較部３０の動作が異なる。以下、実施例３と異なる補正動作について説明する。

補正動作を行う間、ＴＧ７０は不図示の制御信号によって、選択信号ＳＥＬを制御する。これにより、ＴＧ７０は、ゲイン選択回路３０３のゲインを制御することができる。ゲイン選択回路３０３が、選択信号ＳＥＬに応じて設定されたゲインに基づいて、テスト信号ＶＳ１、ＶＳ２、ＶＮ１、ＶＮ２をそれぞれ増幅して出力する信号のそれぞれが増幅アナログ信号である。

参照信号供給部２５は、時刻ｔ４２−１から参照信号Ｖｒの時間に依存した電位の変化を開始し、時刻ｔ４４に電位変化を停止すると同時に時刻ｔ４２−１の電位に戻す。同期間において、選択信号ＳＥＬはＨレベルであるため、ゲイン選択回路３０３はゲイン１倍を選択している。そのため、比較回路３０１は、時刻ｔ４２−１から時刻ｔ４４の間に、テスト信号ＶＳ１に基づく信号にゲイン１倍を掛けた信号と、参照信号Ｖｒに基づく信号とを比較した結果を示す比較結果信号ＣＭＰを生成する。この比較結果信号ＣＭＰの信号値が変化したタイミングに基づいて生成したカウンタ４０の計数値が、デジタル信号ＤＮ１として第２メモリ５０３に書き込まれる。

参照信号供給部２５は、時刻ｔ４６−２から参照信号Ｖｒの時間に依存した電位の変化を再度開始し、時刻ｔ４８に電位変化を停止すると同時に時刻ｔ４６−１の電位に戻す。同時刻において、選択信号ＳＥＬはＨレベルであるため、ゲイン選択回路３０３はゲイン１倍を選択している。そのため、比較回路３０１は、時刻ｔ４６−１から時刻ｔ４８の間に、テスト信号ＶＳ２に基づく信号にゲイン１倍を掛けた信号と、参照信号Ｖｒに基づく信号とを比較した結果を示す比較結果信号ＣＭＰを生成する。比較結果信号ＣＭＰの信号値が変化したタイミングに基づいて生成したカウンタ４０の計数値が、デジタル信号ＤＳ１として第１メモリ５０２に書き込まれる。

時刻ｔ４８から時刻ｔ５０までの期間に、得られたデジタル信号ＤＮ１とデジタル信号ＤＳ１が、水平走査回路６０によりＤＳＰ９０に転送される。

参照信号供給部２５は、続く時刻ｔ５０−１から時刻５６の間に、時刻ｔ４２−１から時刻４８までの動作を、再度行う。同期間において、選択信号ＳＥＬはＬレベルであるため、ゲイン選択回路３０３はゲイン１／４倍を選択している。そのため、比較回路３０３は、時刻ｔ５０−１から時刻ｔ５２の間に、テスト信号ＶＳ１に基づく信号にゲイン１／４倍を掛けた信号と、参照信号Ｖｒに基づく信号とを比較した結果を示す比較結果信号ＣＭＰを生成する。比較結果信号ＣＭＰの信号値が変化したタイミングに基づいて生成したカウンタ４０の計数値が、デジタル信号ＤＮ２として第２メモリ５０３に書き込まれる。また、比較回路３０３は、時刻ｔ５４−１から時刻ｔ５６の間にテスト信号ＶＳ１に基づく信号にゲイン１／４倍を掛けた信号と、参照信号Ｖｒに基づく信号とを比較した結果を示す比較結果信号ＣＭＰを生成する。比較結果信号ＣＭＰの信号値が変化したタイミングに基づいて生成したカウンタ４０の計数値が、デジタル信号ＤＳ２として第１メモリ５０２に書き込まれる。

時刻ｔ５６以降、得られたデジタル信号ＤＮ２とデジタル信号ＤＳ２は、水平走査回路６０によりＤＳＰ９０に転送される。

上記補正動作により得られたデジタル信号ＤＮ１、ＤＳ１、ＤＮ２、ＤＳ２を基に、ＤＳＰ９０は、補正値βの取得及び補正処理を行う。補正値βの取得及び補正処理については、実施例３と同じとすることができる。

以上の構成および動作により、本実施例の撮像装置においても、実施例４と同じ効果を得ることができる。さらに、ゲイン選択回路３０３で設定されるゲイン比がばらつくことによるデジタル信号の誤差を低減することができる。

（実施例７）
図１８は、実施例１〜実施例６で述べた撮像装置を撮像装置１５４として用いた撮像システムである。

図１８において、撮像システムはレンズの保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２を通った光量を可変にするための絞り１５３を有する。さらに撮像システムは、撮像装置１５４より出力される信号の処理を行う出力信号処理部１５５を有する。撮像装置１５４から出力される信号は、被写体を撮影した画像を生成するための撮像信号である。出力信号処理部１５５は撮像装置１５４から出力される撮像信号を必要に応じて各種の補正、圧縮を行って画像を生成する。レンズ１５２、絞り１５３は撮像装置１５４に光を集光する光学系である。

図１８に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５６、外部コンピュータ等と通信する為の外部インターフェース部１５７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９、記録媒体１５９に記録または読み出しを行うための記録媒体制御インターフェース部１５８を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０を有する。

図１８に示した撮像システムでは、実施例１〜実施例６で述べたＤＳＰ９０を、撮像装置１５４の外部に設けられた出力信号処理部１５５が有する形態とすることができる。この形態の場合には、出力信号処理部１５５が、補正部を有する信号処理部である。この形態としても、本実施例の撮像システムは、実施例１〜実施例６で述べた効果と同様の効果を得ることができる。他の形態として、実施例１〜実施例６で述べたＤＳＰ９０を、撮像装置１５４の外部に設けられた全体制御・演算部１５１０が有する形態とすることができる。この形態の場合には、全体制御・演算部１５１０が、補正部である。

１ 画素
１０ 画素部
３０ 比較部
４０ カウンタ
５０ メモリ部
９０ ＤＳＰ
１００ 撮像装置
１５０ アナログ信号出力部

Claims (32)

1. 入射光に基づく光電変換信号を出力する画素を有するアナログ信号出力部と、比較器を有するＡＤ変換部とを有する撮像装置であって、
   前記比較器は、第１、第２、第３の比較を行う比較器であって、
   前記第１の比較は、前記アナログ信号出力部が出力するノイズ信号と、単位時間当たり第１の変化量で電位が変化する第１の参照信号との比較であり、
   前記第２の比較は、前記ノイズ信号と、前記第１の変化量よりも単位時間当たりの変化量の大きい第２の変化量で電位が変化する第２の参照信号との比較であり、
   前記第３の比較は、前記第１の参照信号と、前記第２の参照信号との一方と、前記光電変換信号に基づいて前記アナログ信号出力部が出力する信号との比較であり、
   前記ＡＤ変換部が、前記第１の比較、前記第２の比較、前記第３の比較のそれぞれの結果に基づくデジタル信号をそれぞれ生成することを特徴とする撮像装置。
2. 前記画素が、
   入射光に基づく電荷を生成する光電変換部と、
   前記電荷が与えられる入力ノードを有するとともに、前記電荷に基づく前記光電変換信号を出力するトランジスタとを有し、
   前記ノイズ信号が、リセットされた前記入力ノードの電位に基づいて、前記トランジスタから出力される信号であることを特徴とする請求項１に記載の撮像装置。
3. 前記アナログ信号出力部が、前記光電変換信号が入力される入力ノードを有するとともに、前記入力ノードに入力された信号を増幅して前記比較器に出力する増幅部をさらに有し、
   前記ノイズ信号が、リセットされた前記増幅部の前記入力ノードの電位に基づいて、前記増幅部から出力される信号であることを特徴とする請求項１に記載の撮像装置。
4. 入射光に基づく光電変換信号を出力する画素と、
   参照信号と入力ノードに与えられる信号とを比較する比較器を有するＡＤ変換部とを有する撮像装置であって、
   前記比較器は、第１、第２、第３の比較を行う比較器であって、
   前記第１の比較は、リセットされた前記比較器の前記入力ノードの電位と、単位時間当たり第１の変化量で電位が変化する第１の参照信号との比較であり、
   前記第２の比較は、リセットされた前記比較器の前記入力ノードの電位と、前記第１の変化量よりも単位時間当たりの変化量の大きい第２の変化量で電位が変化する第２の参照信号との比較であり、
   前記第３の比較は、前記第１の参照信号と、前記第２の参照信号との一方と、前記光電変換信号に基づく前記比較器の前記入力ノードの電位との比較であり、
   前記ＡＤ変換部が、前記第１の比較、前記第２の比較、前記第３の比較のそれぞれの結果に基づくデジタル信号をそれぞれ生成することを特徴とする撮像装置。
5. 前記ＡＤ変換部が、前記第１の比較の結果に基づいて生成する前記デジタル信号が第１のデジタル信号であり、
   前記ＡＤ変換部が、前記第２の比較の結果に基づいて生成する前記デジタル信号が第２のデジタル信号であり、
   前記ＡＤ変換部はさらに選択回路を有し、
   前記ＡＤ変換部が前記第１のデジタル信号と前記第２のデジタル信号とを生成した後、前記光電変換信号に基づく信号の電位と所定の電位とを前記比較器が比較し、
   前記光電変換信号に基づく信号の電位が前記所定の電位よりも小さい場合には、前記選択回路が、前記第３の比較において前記比較器に前記第１の参照信号を供給し、
   前記光電変換信号に基づく信号の電位が前記所定の電位よりも大きい場合には、前記選択回路が、前記第３の比較において前記比較器に前記第２の参照信号を供給することを特徴とする請求項１〜４のいずれかに記載の撮像装置。
6. 前記ＡＤ変換部が、前記第３の比較の結果に基づいて生成する前記デジタル信号が第３のデジタル信号であり、
   前記ＡＤ変換部が、さらに第１メモリと第２メモリとを有し、
   前記第１メモリが、前記第１のデジタル信号を保持し、前記第２メモリが、前記第２のデジタル信号を保持した後、
   前記光電変換信号に基づく信号の電位が前記所定の電位よりも小さい場合には、前記選択回路が、前記第１メモリに前記第１のデジタル信号を保持させたまま、前記第２メモリに前記第３のデジタル信号を保持させ、
   前記光電変換信号に基づく信号の電位が前記所定の電位よりも大きい場合には、前記選択回路が、前記第２メモリに前記第２のデジタル信号を保持させたまま、前記第１メモリに前記第３のデジタル信号を保持させることを特徴とする請求項５に記載の撮像装置。
7. 前記ＡＤ変換部が、前記第３の比較の結果に基づいて生成する前記デジタル信号が第３のデジタル信号であり、
   前記ＡＤ変換部が、さらに第１メモリと第２メモリとを有し、
   前記第１メモリが前記第１のデジタル信号を保持した後、前記第２メモリが前記第１メモリに保持された前記第１のデジタル信号を保持し、
   その後、前記第１メモリが前記第２のデジタル信号を保持し、
   その後、前記光電変換信号に基づく信号の電位が前記所定の電位よりも大きい場合には、前記第２メモリが、前記第１メモリに保持された前記第２のデジタル信号を保持した後、前記第１メモリが前記第３のデジタル信号を保持することを特徴とする請求項５に記載の撮像装置。
8. 前記第２の変化量が、前記第１の変化量の２のｎ乗倍（ｎは１以上の整数）であり、
   前記第２メモリが、前記第１メモリの保持した前記第２のデジタル信号の各ビットの信号をそれぞれｎビットずつ上位にシフトしたデジタル信号を保持することを特徴とする請求項７に記載の撮像装置。
9. 前記第２メモリが、前記第１のデジタル信号の下位ｎビットの信号と、前記第２のデジタル信号をそれぞれｎビットずつ上位にシフトしたデジタル信号とを組み合わせたデジタル信号を保持することを特徴とする請求項８に記載の撮像装置。
10. 前記光電変換信号に基づく信号の電位が前記所定の電位よりも小さい場合には、前記選択回路が、前記第１メモリの保持した前記第２のデジタル信号を前記第１メモリに保持させた後、前記第１メモリが前記第３のデジタル信号を保持することを特徴とする請求項７〜９のいずれかに記載の撮像装置。
11. 前記ＡＤ変換部が、前記第３の比較の結果に基づいて生成する前記デジタル信号が第３のデジタル信号であり、
    前記ＡＤ変換部が、さらに第１メモリと第２メモリとを有し、
    前記第１メモリが前記第２のデジタル信号を保持した後、前記第２メモリが前記第１メモリに保持された前記第２のデジタル信号を保持し、
    その後、前記第１メモリが前記第１のデジタル信号を保持し、
    その後、前記光電変換信号に基づく信号の電位が前記所定の電位よりも小さい場合には、前記第２メモリが、前記第１メモリに保持された前記第１のデジタル信号を保持した後、前記第１メモリが前記第３のデジタル信号を保持することを特徴とする請求項５に記載の撮像装置。
12. 前記撮像装置はさらに参照信号供給部を有し、
    前記第１の比較において、前記参照信号供給部が、前記第２の参照信号の供給を行わずに前記第１の参照信号を、前記選択回路を介して前記比較器に供給し、
    前記第２の比較において、前記参照信号供給部が前記選択回路に、前記第１の参照信号の供給を行わずに前記第２の参照信号を、前記選択回路を介して前記比較器に供給し、
    前記第３の比較において、前記参照信号供給部が前記選択回路に前記第１の参照信号を供給する期間と、前記参照信号供給部が前記選択回路に前記第２の参照信号を供給する期間と、が重なっている期間を有することを特徴とする請求項５または６に記載の撮像装置。
13. 前記撮像装置はさらに補正部を有し、
    第１のアナログ信号と、前記第１の参照信号とを前記比較器が比較した結果に基づいて、前記ＡＤ変換部が第４のデジタル信号を生成し、
    前記第１のアナログ信号と、前記第２の参照信号とを前記比較器が比較した結果に基づいて、前記ＡＤ変換部が第５のデジタル信号を生成し、
    前記第１のアナログ信号とは信号値が異なる第２のアナログ信号と、前記第１の参照信号とを前記比較器が比較した結果に基づいて、前記ＡＤ変換部が第６のデジタル信号を生成し、
    前記第２のアナログ信号と、前記第２の参照信号とを前記比較器が比較した結果に基づいて、前記ＡＤ変換部が第７のデジタル信号を生成し、
    前記ＡＤ変換部が、前記第３の比較の結果に基づいて生成するデジタル信号である第３のデジタル信号を、
    前記第４のデジタル信号と前記第６のデジタル信号との信号値の差と、前記第５のデジタル信号と前記第７のデジタル信号との信号値の差とに基づいて前記補正部が補正することを特徴とする請求項１〜１２のいずれかに記載の撮像装置。
14. 前記撮像装置がさらにテスト信号供給部を有し、
    前記テスト信号供給部が、前記第１のアナログ信号と前記第２のアナログ信号とを前記比較器に出力することを特徴とする請求項１３に記載の撮像装置。
15. 前記第４のデジタル信号の信号値をＤＮ１、前記第５のデジタル信号の信号値をＤＮ２、前記第６のデジタル信号の信号値をＤＳ１、前記第７のデジタル信号の信号値をＤＳ２、前記第１の変化量に対する前記第２の変化量の比をＧとして、前記補正部が、以下の式で求められる補正値βを前記第３のデジタル信号に乗算して、前記第３のデジタル信号の補正を行うことを特徴とする請求項１３または１４に記載の撮像装置。
    

    
16. 前記撮像装置は、複数の前記画素と、複数の前記ＡＤ変換部とを有し、
    前記複数の画素は、複数列の前記画素であって、
    前記複数のＡＤ変換部は、それぞれが、前記画素が設けられた列に対応して設けられ、前記複数のＡＤ変換部の各々が、前記第４のデジタル信号、前記第５のデジタル信号、前記第６のデジタル信号、前記第７のデジタル信号を生成し、
    前記補正部が、
    前記複数のＡＤ変換部の各々の前記第４のデジタル信号と前記第６のデジタル信号との信号値の差の、前記複数のＡＤ変換部での平均値と、
    前記複数のＡＤ変換部の各々の前記第５のデジタル信号と前記第７のデジタル信号との信号値の差の、前記複数のＡＤ変換部での平均値と、
    に基づいて、前記複数のＡＤ変換部の各々が生成した前記第３のデジタル信号の補正を行うことを特徴とする請求項１３〜１５のいずれかに記載の撮像装置。
17. ノイズ信号と入射光に基づく光電変換信号を出力する画素と、前記ノイズ信号と前記光電変換信号とをそれぞれ増幅するゲイン部とを有するアナログ信号出力部と、比較器を有するＡＤ変換部とを有する撮像装置であって、
    前記ＡＤ変換部は、第１、第２、第３のデジタル信号を生成し、
    前記第１のデジタル信号は、前記ゲイン部が前記ノイズ信号を第１のゲインで増幅した信号と、時間に依存して変化する参照信号とを、前記比較器が比較する第１の比較によって生成するデジタル信号であり、
    前記第２のデジタル信号は、前記ゲイン部が前記ノイズ信号を第２のゲインで増幅した信号と、前記参照信号とを、前記比較器が比較する第２の比較によって生成するデジタル信号であり、
    前記第３のデジタル信号は、前記ゲイン部が前記光電変換信号を前記第１または前記第２のゲインで増幅した信号と、前記参照信号とを、前記比較器が比較する第３の比較によって生成するデジタル信号であり、
    前記第２のゲインの絶対値は、前記第１のゲインの絶対値よりも小さいことを特徴とする撮像装置。
18. 前記撮像装置はさらに補正部を有し、
    前記ゲイン部は、第１、第２、第３、第４の増幅アナログ信号を前記比較器に出力し、
    前記第１の増幅アナログ信号は、前記第１のアナログ信号を前記第１のゲインで増幅した信号であり、
    前記第２の増幅アナログ信号は、前記第１のアナログ信号を前記第２のゲインで増幅した信号であり、
    前記第３の増幅アナログ信号は、前記第１のアナログ信号とは信号値の異なる第２のアナログ信号を前記第１のゲインで増幅した信号であり、
    前記第４の増幅アナログ信号は、前記第２のアナログ信号を前記第２のゲインで増幅した信号であり、
    前記ＡＤ変換部は、第４、第５、第６、第７のデジタル信号を生成し、
    前記第４のデジタル信号は、前記第１の増幅アナログ信号と前記参照信号とを前記比較器が比較した結果に基づいて生成するデジタル信号であり、
    前記第５のデジタル信号は、前記第２の増幅アナログ信号と前記参照信号とを前記比較器が比較した結果に基づいて生成するデジタル信号であり、
    前記第６のデジタル信号は、前記第３の増幅アナログ信号と前記参照信号とを前記比較器が比較した結果に基づいて生成するデジタル信号であり、
    前記第７のデジタル信号は、前記第４の増幅アナログ信号と前記参照信号とを前記比較器が比較した結果に基づいて生成するデジタル信号であり、
    前記第３のデジタル信号を、前記第４のデジタル信号と前記第６のデジタル信号との信号値の差と、前記第５のデジタル信号と前記第７のデジタル信号との信号値の差と、に基づいて前記補正部が補正することを特徴とする請求項１７に記載の撮像装置。
19. 前記第４のデジタル信号の信号値をＤＮ１、前記第５のデジタル信号の信号値をＤＮ２、前記第６のデジタル信号の信号値をＤＳ１、前記第７のデジタル信号の信号値をＤＳ２、前記第１の変化量に対する前記第２の変化量の比をＧとして、前記補正部が、以下の式で求められる補正値βを前記第３のデジタル信号に乗算して、前記第３の比較の結果に基づいて生成するデジタル信号の補正を行うことを特徴とする請求項１８に記載の撮像装置。
    

    
20. 前記ＡＤ変換部はさらに、ゲイン選択回路を有し、
    前記ＡＤ変換部が前記第１のデジタル信号と前記第２のデジタル信号とを生成した後、前記光電変換信号に基づく信号の電位と所定の電位とを前記比較器が比較し、
    前記光電変換信号に基づく信号の電位が前記所定の電位よりも小さい場合には、前記ゲイン選択回路が、前記ゲイン部に、前記第１のゲインで増幅した増幅光電変換信号を出力させ、
    前記光電変換信号に基づく信号の電位が前記所定の電位よりも大きい場合には、前記ゲイン選択回路が、前記ゲイン部に、前記第２のゲインで増幅した増幅光電変換信号を出力させることを特徴とする請求項１７〜１９のいずれかに記載の撮像装置。
21. 前記ＡＤ変換部が、さらに第１メモリと第２メモリとを有し、
    前記第１メモリが前記第１のデジタル信号を保持した後、前記第２メモリが前記第１メモリの保持した前記第１のデジタル信号を保持し、
    その後、前記第１メモリが前記第２のデジタル信号を保持し、
    その後、前記光電変換信号に基づく信号の電位が前記所定の電位よりも大きい場合には、前記第２メモリが、前記第１メモリの保持した前記第２のデジタル信号を保持した後、前記第１メモリが前記第３のデジタル信号を保持することを特徴とする請求項２０に記載の撮像装置。
22. 前記第２の変化量が、前記第１の変化量の２のｎ乗倍（ｎは１以上の整数）であり、
    前記第２メモリが、前記第１メモリの保持した前記第２のデジタル信号の各ビットの信号をそれぞれｎビットずつ上位にシフトしたデジタル信号を保持することを特徴とする請求項２１に記載の撮像装置。
23. 前記第２メモリが、前記第１のデジタル信号の下位ｎビットの信号と、前記第２のデジタル信号をそれぞれｎビットずつ上位にシフトしたデジタル信号とを組み合わせたデジタル信号を保持することを特徴とする請求項２２に記載の撮像装置。
24. 前記光電変換信号に基づく信号の電位が前記所定の電位よりも小さい場合には、前記ゲイン選択回路が、前記第１メモリの保持した前記第２のデジタル信号を前記第２メモリに保持させた後、前記第１メモリが前記第３のデジタル信号を保持することを特徴とする請求項２１に記載の撮像装置。
25. 前記ＡＤ変換部が、さらに第１メモリと第２メモリとを有し、
    前記第１メモリが前記第２のデジタル信号を保持した後、前記第２メモリが前記第１メモリの保持した前記第２のデジタル信号を保持し、
    その後、前記第１メモリが前記第１のデジタル信号を保持し、
    その後、前記光電変換信号に基づく信号の電位が前記所定の電位よりも小さい場合には、前記第２メモリが、前記第１メモリの保持した前記第１のデジタル信号を保持した後、前記第１メモリが前記第３のデジタル信号を保持することを特徴とする請求項２０に記載の撮像装置。
26. 請求項１〜２５のいずれかに記載の撮像装置と、前記撮像装置が出力する信号を処理する信号処理部とを有する撮像システムであって、
    前記ＡＤ変換部が前記第３の比較を前記第１の参照信号を用いて行った場合には、前記信号出力部が、前記第３の比較によって生成したデジタル信号と前記第１の比較によって生成したデジタル信号との差の信号を生成し、
    前記ＡＤ変換部が前記第３の比較を前記第２の参照信号を用いて行った場合には、前記信号出力部が、前記第３の比較によって生成したデジタル信号と前記第２の比較によって生成したデジタル信号との差の信号を生成することを特徴とする撮像システム。
27. 請求項１〜２６のいずれかに記載の撮像装置と、前記撮像装置が出力する信号を処理する信号処理部とを有する撮像システム。
28. 入射光に基づく光電変換信号を出力する画素を有するアナログ信号出力部と、比較器を有するＡＤ変換部とを有する撮像装置の駆動方法であって、
    前記アナログ信号出力部が出力するノイズ信号と、単位時間当たり第１の変化量で電位が変化する第１の参照信号とを前記比較器に比較させる第１の工程と、
    前記ノイズ信号と、前記第１の変化量よりも単位時間当たりの変化量の大きい第２の変化量で電位が変化する第２の参照信号とを前記比較器に比較させる第２の工程と、
    前記第１の参照信号と、前記第２の参照信号との一方と、前記光電変換信号に基づく信号とを前記比較器に比較させる第３の工程とを有することを特徴とする撮像装置の駆動方法。
29. 前記ＡＤ変換部が、さらに第１メモリと第２メモリとを有し、
    前記第１の工程において、前記比較器の比較結果に基づいて、前記ＡＤ変換部に第１のデジタル信号を生成させ、前記第１の工程において、前記第１のデジタル信号を前記第１メモリに保持させ、
    前記第２の工程において、前記比較器の比較結果に基づいて、前記ＡＤ変換部に第２のデジタル信号を生成させ、前記第２の工程において、前記第２のデジタル信号を前記第２メモリに保持させ、
    前記第３の工程において、前記比較器の比較結果に基づいて、前記ＡＤ変換部に第３のデジタル信号を生成させ、
    前記第３の工程において、前記光電変換信号に基づく信号の電位が所定の電位よりも小さい場合には、前記第１メモリに前記第１のデジタル信号を保持させたまま、前記第２メモリに前記第３のデジタル信号を保持させ、
    前記第３の工程において、前記光電変換信号に基づく信号の電位が前記所定の電位よりも大きい場合には、前記第２メモリに前記第２のデジタル信号を保持させたまま、前記第１メモリに前記第３のデジタル信号を保持させることを特徴とする請求項２８に記載の撮像装置の駆動方法。
30. 前記撮像装置がさらに選択回路を有し、
    前記第１の工程において、前記第２の参照信号を前記比較器に供給せずに前記第１の参照信号を、前記選択回路を介して前記比較器に供給し、
    前記第２の工程において、前記第１の参照信号を前記比較器に供給せずに前記第２の参照信号を、前記選択回路を介して前記比較器に供給し、
    前記第３の工程において、前記第１の参照信号と前記第２の参照信号とを並行して前記選択回路に供給し、前記選択回路が、前記光電変換信号に基づく信号の電位が前記所定の電位よりも小さい場合に前記第１の参照信号と前記第２の参照信号から前記第１の参照信号を選択して前記比較器に供給し、前記光電変換信号に基づく信号の電位が前記所定の電位よりも大きい場合に、前記第１の参照信号と前記第２の参照信号から前記第２の参照信号を選択して前記比較器に供給することを特徴とする請求項２９に記載の撮像装置の駆動方法。
31. 第１のアナログ信号と、前記第１の参照信号とを前記比較器が比較した結果に基づいて、前記ＡＤ変換部に第４のデジタル信号を生成させ、
    前記第１のアナログ信号と、前記第２の参照信号とを前記比較器が比較した結果に基づいて、前記ＡＤ変換部が第５のデジタル信号を生成させ、
    前記第１のアナログ信号とは信号値が異なる第２のアナログ信号と、前記第１の参照信号とを前記比較器が比較した結果に基づいて、前記ＡＤ変換部に第６のデジタル信号を生成させ、
    前記第２のアナログ信号と、前記第２の参照信号とを前記比較器が比較した結果に基づいて、前記ＡＤ変換部が第７のデジタル信号を生成させ、
    前記第１の参照信号と、前記第２の参照信号との一方と、前記光電変換信号に基づく信号とを前記比較器に比較させる前記工程において、前記比較器の比較結果に基づいて、前記ＡＤ変換部に生成させたデジタル信号を、
    前記第４のデジタル信号と前記第６のデジタル信号との信号値の差と、前記第５のデジタル信号と前記第７のデジタル信号との信号値の差と、に基づいて補正することを特徴とする請求項２８〜３０のいずれかに記載の撮像装置の駆動方法。
32. ノイズ信号と入射光に基づく光電変換信号を出力する画素と、前記ノイズ信号と前記光電変換信号とをそれぞれ増幅するゲイン部とを有するアナログ信号出力部と、比較器を有するＡＤ変換部とを有する撮像装置の駆動方法であって、
    前記ゲイン部は、前記ノイズ信号を第１のゲインで増幅した第１の増幅ノイズ信号と、前記ノイズ信号を第２のゲインで増幅した第２の増幅ノイズ信号とを前記比較器に出力し、
    前記第１のゲインと前記第２のゲインは、所定の信号値の信号を前記第２のゲインで増幅した信号の振幅が、前記所定の信号値の信号を前記第１のゲインで増幅した信号よりも振幅が小さくなる関係であり、
    前記ゲイン部は、前記光電変換信号を、前記第１のゲインと前記第２のゲインとの一方で増幅した増幅光電変換信号を前記比較器に出力し、
    前記比較器は、第１、第２、第３の比較を行う比較器であって、
    前記第１の比較は、前記第１の増幅ノイズ信号と時間に依存して電位が変化する参照信号との比較であり、
    前記第２の比較は、前記第２の増幅ノイズ信号と前記参照信号との比較であり、
    前記第３の比較は、前記増幅光電変換信号と前記参照信号との比較であり、
    前記ＡＤ変換部が、前記第１の比較、前記第２の比較、前記第３の比較のそれぞれの結果に基づくデジタル信号をそれぞれ生成することを特徴とする撮像装置の駆動方法。

Images