JP2015143847A5 - - Google Patents

Claims (7)

1. 第１の電位及び第２の電位を有するデータ電圧のうち、いずれか一方の電位を保持する第１の回路と、
   前記データ電圧のうち、いずれか他方の電位を保持する第２の回路と、
   第１のトランジスタと、
   第２のトランジスタと、を有する画素を設け、
   前記第１のトランジスタのゲートには、前記データ電圧が有する前記一方の電位が与えられ、
   前記第２のトランジスタのゲートには、前記データ電圧が有する前記他方の電位が与えられ、
   前記第１のトランジスタ及び前記第２のトランジスタのソース及びドレインの一方には、画素電極としての機能を有する導電層に電気的に接続され、
   前記第１のトランジスタのソース及びドレインの他方には、液晶層で光を透過するための信号が与えられる配線に電気的に接続され、
   前記第２のトランジスタのソース及びドレインの他方には、前記液晶層で光を非透過とするための信号が与えられる配線に電気的に接続され、
   前記第１の回路及び前記第２の回路が有するトランジスタの半導体層は、酸化物半導体層を有する半導体層であることを特徴とする液晶表示装置。
2. 請求項１において、
   前記第１の回路は、第３のトランジスタ、及び第１の容量素子を有し、
   前記第２の回路は、第４のトランジスタ、第５のトランジスタ及び第２の容量素子を有し、
   前記第３のトランジスタのゲートは、走査信号が与えられる配線に電気的に接続され、
   前記第３のトランジスタのソース及びドレインの一方は、前記データ電圧が与えられる配線に電気的に接続され、
   前記第３のトランジスタのソース及びドレインの他方は、前記第５のトランジスタのゲート、前記第１の容量素子の一方の電極、及び前記第１のトランジスタのゲートに電気的に接続されることを特徴とする液晶表示装置。
3. 請求項２において、
   前記第４のトランジスタのゲートは、リセット信号が与えられる配線に電気的に接続され、
   前記第４のトランジスタのソース及びドレインの一方は、前記第１の電位が与えられる配線に電気的に接続され、
   前記第４のトランジスタのソース及びドレインの他方は、前記第５のトランジスタのソース及びドレインの他方、前記第２の容量素子の一方の電極、及び前記第２のトランジスタのゲートに電気的に接続され、
   前記第５のトランジスタのソース及びドレインの一方は、前記第２の電位が与えられる配線に電気的に接続されることを特徴とする液晶表示装置。
4. 請求項２又は３において、
   前記第１の容量素子の他方の電極、及び前記第２の容量素子の他方の電極は、前記第２の電位が与えられる配線に電気的に接続されることを特徴とする液晶表示装置。
5. 請求項１乃至４のいずれか一において、
   前記第１の電位は、前記液晶層で光を透過するための信号として与えられる電位よりも高い電位であることを特徴とする液晶表示装置。
6. 請求項１乃至５のいずれか一において、
   前記第２の電位は、前記液晶層で光を透過するための信号として与えられる電位よりも低い電位であることを特徴とする液晶表示装置。
7. 請求項１乃至６のいずれか一において、
   前記画素電極は、反射電極であることを特徴とする液晶表示装置。