TWI555004B - 畫素電路以及顯示裝置 - Google Patents

畫素電路以及顯示裝置 Download PDF

Info

Publication number
TWI555004B
TWI555004B TW104121549A TW104121549A TWI555004B TW I555004 B TWI555004 B TW I555004B TW 104121549 A TW104121549 A TW 104121549A TW 104121549 A TW104121549 A TW 104121549A TW I555004 B TWI555004 B TW I555004B
Authority
TW
Taiwan
Prior art keywords
transistor
capacitor
electrically coupled
liquid crystal
control
Prior art date
Application number
TW104121549A
Other languages
English (en)
Other versions
TW201703021A (zh
Inventor
謝嘉定
洪嘉澤
小澤德郎
曾柏翔
郭家瑋
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW104121549A priority Critical patent/TWI555004B/zh
Priority to CN201510547082.6A priority patent/CN105005167B/zh
Application granted granted Critical
Publication of TWI555004B publication Critical patent/TWI555004B/zh
Publication of TW201703021A publication Critical patent/TW201703021A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

畫素電路以及顯示裝置
本發明是有關於一種畫素電路，尤其是有關於一種液晶顯示裝置的畫素電路。
圖1為傳統液晶顯示裝置的畫素電路的電路圖。如圖1所示，畫素電路100包括電晶體11、液晶電容12以及儲存電容13。電晶體11具有第一端11-1、第二端11-2以及控制端11-3。電晶體11的控制端11-3用以接收掃描訊號Vscan，電晶體11的第一端11-1用以接收資料訊號Vdata，電晶體11的第二端11-2電連接於液晶電容12的第一端12-1以及儲存電容13的第一端13-1，液晶電容12的第二端12-2以及儲存電容13的第二端13-2用以接收共同電位Vcom。當電晶體13的控制端13-3接收到掃描訊號Vscan時會處於導通而將第一端13-1所接收的資料電位Vdata傳送至液晶電容12的第一端12-1以及儲存電容13的第一端13-1，此時液晶電容12以及儲存電容13開始充電至資料電位Vdata，接著電晶體11處於截止，此時儲存電容13具有穩定液晶電容12所儲存之資料電位Vdata的作用。
承上述，隨著製程技術的進步，液晶顯示裝置的 解析度越來越高，畫面更新的頻率也越來越快，因此電晶體11接收掃描訊號Vscan的頻率變高且導通時間變短，這也使得使得液晶電容12以及儲存電容13的充電頻率變高且充電時間變短。液晶電容12充電的頻率會影響其間的液晶分子所對應的介電係數，當充電頻率越高時，介電係數會隨著電場的快速變化而對應地變小，因此會使得其電容值下降。而當電晶體11停止切換時，電場不再快速地變化，因此液晶電容12的介電係數及電容值會回復到原有的值，這麼一來會使得液晶電容12所儲存的資料電位相對地降低，造成液晶顯示裝置的亮度下降。
圖2為藍相液晶的電容值與充電頻率的關係圖。如圖2所示，橫軸表示充電頻率Hz，縱軸表示電容值pF，而曲線200為藍相液晶(Blue Phase Liquid Crystal)的電容值變化曲線。一般來說，儲存電容13可以幫助穩定液晶電容12所儲存的資料電位，但是當在操作頻率越高例如場序(Field Sequential)顯示器，或是具有高介電係數的液晶材料例如藍相液晶、鐵電液晶(Ferroelectric LC)顯示器時，需要具有較大電容值的儲存電容13來幫助穩定液晶電容12所儲存的資料電位，而此具有較大電容值的大面積儲存電容13會造成開口率(Aperture Ratio)的下降而損失亮度。
本發明提供一種畫素電路，其可改善上述傳統畫素電路的缺失。
本發明另提供一種具有上述畫素電路的顯示裝置。
本發明提出的一種畫素電路，包括掃描線、第一資料線、電源線、重置線、第一電晶體、第二電晶體、第三電晶體、第一電容以及液晶電容。掃描線用以提供掃描訊號，第一資料線用以提供第一資料訊號，電源線用以提供電源，重置線用以提供重置訊號。第一電晶體具有控制端、第一端以及第二端，第一電晶體的控制端電耦接於掃描線以接收掃描訊號，第一電晶體的第一端電耦接於第一資料線以接收第一資料訊號。第一電容具有第一端以及第二端，第一電容的第一端電耦接於第一電晶體的第二端，第一電容的第二端用以接收參考電位。第二電晶體具有控制端、第一端以及第二端，第二電晶體的控制端電耦接於第一電容的第一端，第二電晶體的第一端電耦接於電源線以接收電源。液晶電容具有第一端以及第二端，液晶電容的第一端電耦接於第二電晶體的第二端。第三電晶體具有控制端、第一端以及第二端，第三電晶體的控制端電耦接於重置線以接收重置訊號，第三電晶體的第一端電耦接於液晶電容的第一端，第三電晶體的第二端用以接收參考電位。
在本發明的實施例中，上述的畫素電路用以依序操作於第一期間、第二期間以及第三期間。於第一期間，第一電晶體用以導通而將第一資料訊號傳送至第一電容以儲存。於第二期間，第一電晶體用以處於截止，第二電晶體用以依據儲存於第一電容之第一資料訊號而導通，並依據電源以及第一資料訊號而對液晶電容充電。於第三期間，第三電晶體用以處於導通並將液晶電容重置到參考電位。
本發明又提出一種顯示裝置，其包括多個上述的畫素電路，且每一個畫素電路所接收的重置訊號係為其所對 應之掃描線的前一條掃描線所提供的掃描訊號。
本發明實施例所提供的畫素電路因採用了上述的電路架構，因此可以延長液晶電容的充放電時間，降低高頻率操作對於液晶電容造成的影響。
100、300、500、700、800‧‧‧畫素電路
101‧‧‧顯示裝置
31‧‧‧第一電晶體
32‧‧‧第二電晶體
33‧‧‧第三電晶體
34‧‧‧第一電容
35‧‧‧液晶電容
51‧‧‧第四電晶體
52‧‧‧第五電晶體
53‧‧‧第六電晶體
54‧‧‧第二電容
71‧‧‧第三電容
72‧‧‧第四電容
87‧‧‧第七電晶體
88‧‧‧第八電晶體
31-1、32-1、33-1、34-1、51-1、52-1、53-1、54-1、87-1、88-1‧‧‧第一端
31-2、32-2、33-2、34-2、51-2、52-2、53-2、54-2、87-2、88-2‧‧‧第二端
31-3、32-3、33-3、54-3、55-3、56-3、87-3、88-3‧‧‧控制端
Scan、Scan N-1‧‧‧掃描線
Data1、Data2‧‧‧資料線
Vps‧‧‧電源線
Res‧‧‧重置線
Control‧‧‧控制線
Vcom‧‧‧共同電位
Vref‧‧‧參考電位
AC1‧‧‧第一交流訊號
AC2‧‧‧第二交流訊號
Va‧‧‧第一準位
Vb‧‧‧第二準位
Vc‧‧‧第三準位
Vd‧‧‧第四準位
T1‧‧‧第一期間
T2‧‧‧第二期間
T3‧‧‧第三期間
T4‧‧‧第四期間
F1、F2‧‧‧幀
圖1為傳統液晶顯示裝置的畫素電路的電路圖； 圖2為藍相液晶的電容值與充電頻率的關係圖； 圖3為本發明一實施例之畫素電路的電路圖； 圖4為本發明一實施例之畫素電路的時序圖； 圖5為本發明另一實施例之畫素電路的電路圖； 圖6為本發明另一實施例之畫素電路的時序圖； 圖7為本發明又一實施例之畫素電路的電路圖； 圖8為本發明再一實施例之畫素電路的電路圖； 圖9為本發明再一實施例之畫素電路的時序圖； 圖10為本發明一實施例之顯示裝置的電路圖。
圖3為本發明一實施例之畫素電路的電路圖。如圖3所示，畫素電路300包括掃描線Scan、第一資料線Data1、電源線Vps、重置線Res、第一電晶體31、第二電晶體32、第三電晶體33、第一電容34以及液晶電容35。掃描線Scan用以提供掃描訊號，第一資料線Data1用以提供第一資料訊號，電源線Vps用以提供電源，重置線Res用以提供重置訊號。第一電晶體31具有第一端31-1、第二端31-2以 及控制端31-3。第一電晶體31的控制端31-3電耦接於掃描線Scan以接收掃描訊號，第一電晶體31的第一端31-1電耦接於第一資料線Data1以接收第一資料訊號。第一電容34具有第一端34-1以及第二端34-2，第一電容34的第一端34-1電耦接於第一電晶體31的第二端31-2，第一電容34的第二端34-2用以接收參考電位Vref。在本實施例中，參考電位Vref例如是接地，但本發明並不以此為限。第二電晶體32具有控第一端32-1、第二端32-2以及控制端32-3。第二電晶體32的控制端32-3電耦接於第一電容34的第一端34-1，第二電晶體32的第一端32-1電耦接於電源線Vps以接收電源。液晶電容35具有第一端35-1以及第二端35-2，液晶電容35的第一端35-1電耦接於第二電晶體32的第二端32-2，而液晶電容35的第二端35-2用以接收共同電位Vcom。第三電晶體33具有第一端33-1、第二端33-2以及控制端33-3。第三電晶體33的控制端33-3電耦接於重置線Res以接收重置訊號，第三電晶體33的第一端33-1電耦接於液晶電容35的第一端35-1，第三電晶體33的第二端33-2用以接收該參考電位Vref。
圖4為本發明一實施例之畫素電路的時序圖。請參照圖3以及圖4。畫素電路300用以依序操作於第一期間T1、第二期間T2以及第三期間T3。於第一期間T1，第一電晶體31依據資料線Scan所提供的掃描訊號而導通，並將第一資料線Data1所提供的第一資料訊號傳送至並儲存於第一電容34。於第二期間T2，第一電晶體31依據掃描線Scan所提供的掃描訊號而截止，此時第二電晶體32用以依據儲存於第一電容34之第一資料訊號而導通，並依據電源線Vps 所提供的電源以及第一電容34所儲存的第一資料訊號而對液晶電容35充電。於第三期間T3，第三電晶體33依據重置線Res所提供的重置訊號而導通並將液晶電容35的電位重置到參考電位Vref。具體而言，掃描線Scan所提供的掃描訊號在第二期間T2內為禁能，因此第二電晶體32係藉由其控制端32-2接收儲存於第一電容34上的第一資料訊號而導通，而第二電晶體32實質上係以源級隨耦器(Source Follower)的方式操作，因此其控制端32-3係為輸入端而其第二端32-2係為輸出端，如此一來當第二電晶體32處於導通時便可以對液晶電容35持續充電，具體來說，液晶電容35的第一端35-1的電位實質上會持續等同於第一資料線Data1所提供的第一資料訊號與第二電晶體32的臨界電壓(Threshold Voltage)之間的差值，所以即使當第一電晶體31不再快速地切換而使液晶電容35的電容值由較低值恢復原有值的時候，液晶電容35上所儲存的資料電位依舊可以藉由上述的操作機制而保持穩定，有效地降低亮度的損失。
承上述，在上述的實施例當中，由於液晶電容35兩端所夾的電位係為其第一端35-1以及第二端35-2之電位差，而第一電容34所儲存的第一資料訊號在藉由第二電晶體32而傳送至液晶電容35的第一端35-1時，可能會受到第二電晶體32的臨界電壓的影響而使得第一資料訊號衰減，因此本發明提出另一個實施例來克服或減輕此問題。
圖5為本發明另一實施例之畫素電路的電路圖。在圖5中與圖3相同標號的標號表示相同的元件或訊號。如圖5所示，畫素電路500包含了圖3中的電路架構，因此不再贅述與圖3相同的部分。畫素電路500除了包含圖3中 的電路架構之外，更包括了第二資料線Data2、第四電晶體51、第五電晶體52、第六電晶體53以及第二電容54。第二資料線Data2用以提供第二資料訊號。第四電晶體51具有第一端51-1、第二端51-2以及控制端51-3。第四電晶體51的控制端51-3電耦接於掃描線Scan以接收掃描訊號，第四電晶體51的第一端51-1電耦接於第二資料線Data2以接收第二資料訊號。第二電容54具有第一端54-1以及第二端54-2。第二電容54的第一端54-1電耦接於第四電晶體51的第二端51-2，第二電容54的第二端54-2用以接收參考電位Vref。第五電晶體52具有第一端52-1、第二端52-2以及控制端52-3。第五電晶體52的控制端52-3電耦接於第二電容54的第一端54-1，第五電晶體52的第一端52-1電耦接於電源線Vps以接收電源。第六電晶體53具有第一端53-1、第二端53-2以及控制端53-3。第六電晶體53的控制端53-3電耦接於重置線Res以接收重置訊號，第六電晶體53的第一端53-1電耦接於液晶電容35的第二端35-2，第六電晶體53的第二端53-2用以接收參考電位Vref。與圖3中的畫素電路300不同的是，圖5中的畫素電路500之液晶電容35的第二端35-2不再是如圖3中的畫素電路300一樣用以接收參考電位Vref，而是電耦接於第五電晶體52的第二端52-2。
圖6為本發明另一實施例之畫素電路的時序圖。請參照圖5以及圖6。畫素電路500用以依序操作於第一期間T1、第二期間T2以及第三期間T3。於第一期間T1，第一電晶體31依據掃描線Scan所提供的掃描訊號而導通並將第一資料線Data1所提供的第一資料訊號傳送至並儲存於第一電容34。第四電晶體51依據掃描線Scan所提供的掃描 訊號而導通並將第二資料線Data2所提供的第二資料訊號傳送至並儲存於第二電容54。於第二期間T2，第一電晶體31以及第四電晶體51各自依據掃描線Scan所提供的掃描訊號而截止，此時第二電晶體32用以依據儲存於第一電容34之第一資料訊號而導通，第五電晶體52用以依據儲存於第二電容54之第二資料訊號而導通，並依據電源線Vps所提供的電源、第一電容34所儲存的第一資料訊號以及第二電容54所儲存的第二資料訊號而對液晶電容35充電。於第三期間T3，第三電晶體33以及第六電晶體53依據重置線Res所提供的重置訊號而導通並將液晶電容35的電位重置到參考電位Vref。具體而言，掃描線Scan所提供的掃描訊號在第二期間T2內為禁能，因此第二電晶體32以及第五電晶體52係藉由其控制端32-2以及52-2分別接收儲存於第一電容34上的第一資料訊號以及第二電容54上的第二資料訊號而導通，而第二電晶體32以及第五電晶體52實質上係以源級隨耦器(Source Follower)的方式操作，因此其控制端32-3以及52-3係為輸入端而其第二端32-2以及52-2係各自為輸出端，如此一來當第二電晶體32以及第五電晶體52處於導通時便可以對液晶電容32持續充電，所以即使當第一電晶體31以及第四電晶體51不再快速地切換而使液晶電容35的電容值在物理上由較低值恢復原有值的時候，液晶電容35上所儲存的資料電位依舊可以藉由上述的操作機制而保持穩定，有效地降低亮度的損失。
承上述，畫素電路500實質上係藉由互相對稱的兩個畫素電路300來實現，因此第二電晶體32以及第五電晶體52的臨界電壓(Threshold Voltage)對於液晶電容35所造 成的影響可以互相抵消，如此一來更可有效地降低電晶體的臨界電壓帶給液晶電容35的影響而減少亮度的損失。
圖7為本發明又一實施例之畫素電路的電路圖。圖7中與圖5相同的標號表示相同的元件或訊號。如圖7所示，畫素電路700包括了畫素電路500中的電路架構，因此與畫素電路500相同的部分不再贅述。畫素電路700除了包含畫素電路500中的電路架構之外，更包括了第三電容71以及第四電容72，但本發明並不以此為限，本領域通常知識者亦可以僅運用第三電容71或第四電容72其中之一來實現本發明。如圖7所示，液晶電容35的第一端35-1電耦接於第三電容71的其中一端，第三電容71的另外一端則用以接收參考電位Vref，液晶電容35的第二端35-2電耦接於第四電容72的其中一端，第四電容72的另外一端接收參考電位Vref。具體而言，在本實施例中，液晶電容35的兩端分別與第三電容71以及第四電容72串接，因此可以降低液晶電容35的兩端相互耦合所產生的電位變化，也就是說藉由第三電容71以及第四電容72可以降低液晶電容35兩端所夾的電位過小的情況。此外，由於畫素電路700採用了類似於畫素電路500的對稱電路架構，因此第二電晶體32以及第五電晶體52的臨界電壓(Threshold Voltage)對於液晶電容35所造成的影響亦可以互相抵消。如前所述，本實施例僅為舉例而非用以限制本發明，本領域通常知識者亦可以僅採用第三電容71或第四電容72其中之一在實質上亦可以實現相同的功效。
圖8為本發明再一實施例之畫素電路的電路圖。圖8中與圖7相同的標號表示相同的元件或訊號。如圖 8所示，畫素電路800包括了畫素電路700中的電路架構，因此與畫素電路700相同的部分不再贅述。畫素電路800除了包含畫素電路700中的電路架構之外，更包括了控制線Control、第七電晶體87以及第八電晶體88，但本發明並不以此為限，本領域通常知識者亦可以僅採用第七電晶體87或第八電晶體88其中之一來實現本發明。如圖8所示，第七電晶體87具有第一端87-1、第二端87-2以及控制端87-3。第七電晶體87的控制端87-3電耦接於控制線Control以接收控制訊號，第七電晶體87的第一端87-1電耦接於第二電晶體32的第二端32-2，第七電晶體87的第二端87-2電耦接於液晶電容35的第一端35-1。第八電晶體88具有第一端88-1、第二端88-2以及控制端88-3。第八電晶體88的控制端88-3電耦接於控制線Control以接收控制訊號，第八電晶體88的第一端88-1電耦接於第五電晶體52的第二端52-2，第八電晶體88的第二端88-2電耦接於液晶電容35的第二端35-2。
請繼續參照圖8，在畫素電路800中，第三電容71的其中一端電耦接於第七電晶體87的第二端87-2，第三電容71的另外一端則接收第一交流訊號AC1，第四電容72的其中一端電耦接於第八電晶體88的第二端88-2，第四電容82的另外一端則接收第二交流訊號AC2。此外，由於畫素電路800採用了類似於畫素電路500的對稱電路架構，因此第二電晶體32以及第五電晶體52的臨界電壓(Threshold Voltage)對於液晶電容35所造成的影響亦可以互相抵消。
圖9為本發明再一實施例之畫素電路的時序圖。請參照圖8以及圖9。如圖9所示，畫素電路800用以操作於多個幀(如F1、F2)，例如在第一個幀F1之內依序操 作於第一期間T1、第二期間T2、第三期間T3以及第四期間T4。於第一期間T1，第一電晶體31用以接收掃描線Scan所提供的掃描訊號而導通並將第一資料線Data1所提供的第一資料訊號傳送至並儲存於第一電容34，第四電晶體51用以接收掃描線Scan所提供的掃描訊號而導通並將第二資料線Data2所提供的第二資料訊號傳送至並儲存於第二電容54，第七電晶體87以及第八電晶體88分別用以接收控制線Control所提供的控制訊號而導通。於第二期間T2，第一電晶體31以及第四電晶體51用以接收掃描線Scan所提供的掃描訊號而截止，第七電晶體87以及第八電晶體88用以接收控制線Control所提供的控制訊號而導通，第二電晶體32用以依據儲存於第一電容34之第一資料訊號而導通，第五電晶體52用以依據儲存於第二電容54之第二資料訊號而導通，並用以依據電源線Vps所提供的電源、第一電容34所儲存的第一資料訊號以及第二電容54所儲存的第二資料訊號而對液晶電容35充電。於第三期間T3，第七電晶體87以及第八電晶體88用以接收控制線Control所提供的控制訊號而截止以使液晶電容35的第一端35-1以及液晶電容35的第二端35-2為浮接，且第一交流訊號AC1在第七電晶體87截止後由第一準位Va轉換為第二準位Vb，第二交流訊號AC2在第八電晶體88截止後由第三準位Vc轉換為第四準位Vd，其中第一準位Va與第四準位Vd的電位實質上相同且第二準位Vb與第三準位Vc的電位實質上相同。於第四期間T4，第三電晶體33以及第六電晶體53用以接收重置線Vps所提供的重置訊號而導通並將液晶電容35的電位重置到參考電位Vref。當操作於第二個幀F2時，畫素電路800的操作方式與 上述大致上相同，因此不再贅述。
承上述，具體而言，圖8中的畫素電路800藉由控制線Control所提供的控制訊號而導通第七電晶體87以及第八電晶體88，因此液晶電容35在第一期間T1以及第二期間T2內可以透過第一電容34所儲存的第一資料電位以及第二電容54所儲存的第二資料電位而進行充電。在第三期間T3，由於控制線Control所提供的控制訊號會截止第七電晶體87以及第八電晶體88，此時液晶電容35的兩端實質上分別處於浮接的狀態，在此狀態下，藉由改變第一交流訊號AC1以及第二交流訊號AC2的值，例如第一交流訊號AC1由準位Va提升至準位Vb，第二交流訊號AC2由準位Vc降低至準位Vd，藉此可以增加液晶電容35兩端所夾的電位差而得到更佳的發光效率。如前所述，本領域通常知識者可知，在本發明實施例中所提及的第三電容71、第四電容72、第七電晶體87以及第八電晶體88之間可視需求而任意搭配使用，本發明並不以前述的實施例為限，舉凡以類似的概念而達成的類似功效的實施方式均在本發明的保護範圍當中。
圖10為本發明一實施例之顯示裝置的電路圖。圖8與圖10中相同的標號表示相同的元件或訊號。如圖10所示，顯示裝置101包括一個如前所述的畫素電路，以及相鄰畫素電路的部分電路架構，而掃描線Scan N-1為掃描線Scan的前一條掃描線，且每一個畫素電路所接收的重置訊號係為其所對應之掃描線的前一條掃描線所提供的掃描訊號。具體而言，液晶電容35係藉由第三電晶體33以及第六電晶體53來進行電位的重置，而控制第三電晶體35以及第六電晶體53的重置訊號係為掃描線Scan的前一條掃描線Scan N-1所提供的掃描訊號，如此一來便可以不需要重置線Res而節省佈線所需的面積。此外，本領域通常知識者可知，前述的圖3、圖5、圖7以及圖8的各個畫素電路亦可套用相同的概念，也就是以前一條掃描線(圖未示)所提供的掃描訊號來取代重置線Res所提供的重置訊號，以節省佈線所需的面積。另外，由於顯示裝置101採用了類似於畫素電路500的對稱電路架構，因此第二電晶體32以及第五電晶體52的臨界電壓(Threshold Voltage)對於液晶電容35所造成的影響亦可以互相抵消。除此之外，上述各個畫素電路可以透過重複對應設置的方式來形成具有多個畫素的顯示裝置。
本發明實施例主要藉由第一電晶體以在掃描線提供掃描訊號的時候將資料線所提供的資料訊號儲存於第一電容，並在掃描線不提供掃描訊號的時候，藉由第一電容所儲存的資料訊號導通第二電晶體，並以源級隨耦器的操作方式將資料電位提供至液晶電容，如此一來可以使得液晶電容即使在掃描線不提供掃描訊號時亦能持續充電，藉以達到穩定液晶電容所儲存的資料電位的功效，降低亮度的損失。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧畫素電路
31‧‧‧第一電晶體
32‧‧‧第二電晶體
33‧‧‧第三電晶體
34‧‧‧第一電容
35‧‧‧液晶電容
31-1、32-1、33-1、34-1‧‧‧第一端
31-2、32-2、33-2、34-2‧‧‧第二端
31-3、32-3、33-3‧‧‧控制端
Scan‧‧‧掃描線
Data1‧‧‧第一資料線
Vps‧‧‧電源線
Res‧‧‧重置線
Vcom‧‧‧共同電位
Vref‧‧‧參考電位

Claims (9)

  1. 一種畫素電路，包括：一掃描線，用以提供一掃描訊號；一第一資料線，用以提供一第一資料訊號；一電源線，用以提供一電源；一重置線，用以提供一重置訊號；一第一電晶體，具有一控制端、一第一端以及一第二端，該第一電晶體的該控制端電耦接於該掃描線以接收該掃描訊號，該第一電晶體的該第一端電耦接於該第一資料線以接收該第一資料訊號；一第一電容，具有一第一端以及一第二端，該第一電容的該第一端電耦接於該第一電晶體的該第二端，該第一電容的該第二端用以接收一參考電位；一第二電晶體，具有一控制端、一第一端以及一第二端，該第二電晶體的該控制端電耦接於該第一電容的該第一端，該第二電晶體的該第一端電耦接於該電源線以接收該電源；一液晶電容，具有一第一端以及一第二端，該液晶電容的該第一端電耦接於該第二電晶體的該第二端；以及一第三電晶體，具有一控制端、一第一端以及一第二端，該第三電晶體的該控制端電耦接於該重置線以接收該重置訊號，該第三電晶體的該第一端電耦接於該液晶電容的該第一端，該第三電晶體的該第二端用以接收該參考電位；其中，該畫素電路用以依序操作於一第一期間、一第二期間以及一第三期間，於該第一期間，該第一電晶體用以導通而將該第一資料訊號傳送至該第一電容，於該第二期間， 該第一電晶體用以處於截止，該第二電晶體用以依據儲存於該第一電容之該第一資料訊號而導通，並依據該電源以及該第一資料訊號而對該液晶電容充/放電，於該第三期間，該第三電晶體用以處於導通並將該液晶電容重置到該參考電位。
  2. 如申請專利範圍第1項所述的畫素電路，更包括：一第二資料線，用以提供一第二資料訊號；一第四電晶體，具有一控制端、一第一端以及一第二端，該第四電晶體的該控制端電耦接於該掃描線以接收該掃描訊號，該第四電晶體的該第一端電耦接於該第二資料線以接收該第二資料訊號；一第二電容，具有一第一端以及一第二端，該第二電容的該第一端電耦接於該第四電晶體的該第二端，該第二電容的該第二端用以接收該參考電位；一第五電晶體，具有一控制端、一第一端以及一第二端，該第五電晶體的該控制端電耦接於該第二電容的該第一端，該第五電晶體的該第一端電耦接於該電源線以接收該電源；以及一第六電晶體，具有一控制端、一第一端以及一第二端，該第六電晶體的該控制端電耦接於該重置線以接收該重置訊號，該第六電晶體的該第一端電耦接於該液晶電容的該第二端，該第六電晶體的該第二端電耦接於該參考電位。
  3. 如申請專利範圍第2項所述的畫素電路，其中於該第一期間，該第四電晶體用以處於導通而將該第二資料訊號傳送至該第二電容，於該第二期間，該第四電晶體用以處於截止， 該第五電晶體用以依據儲存於該第二電容之該第二資料訊號而導通，並用以依據該電源、該第一資料訊號以及該第二資料訊號而對該液晶電容充/放電，於該第三期間，該第六電晶體用以處於導通並將該液晶電容重置到該參考電位。
  4. 如申請專利範圍第3項所述的畫素電路，更包括一第三電容以及一第四電容，其中該液晶電容的該第一端電耦接於該第三電容的其中一端，該第三電容的另外一端接收該參考電位，該液晶電容的該第二端電耦接於該第四電容的其中一端，該第四電容的另外一端接收該參考電位。
  5. 如申請專利範圍第2項所述的畫素電路，更包括：一控制線，用以提供一控制訊號；一第七電晶體，具有一控制端、一第一端以及一第二端，該第七電晶體的該控制端電耦接於該控制線以接收該控制訊號，該第七電晶體的該第一端電耦接於該第二電晶體的該第二端，該第七電晶體的該第二端電耦接於該液晶電容的該第一端；以及一第三電容，該第三電容的其中一端電耦接於該第七電晶體的該第二端，該第三電容的另外一端接收一第一交流訊號。
  6. 如申請專利範圍第5項所述的畫素電路，其中於該第一期間，該第四電晶體用以處於導通而將該第二資料訊號傳送至該第二電容，該第七電晶體用以處於導通，於該第二期間，該第四電晶體用以處於截止，該第七電晶體用以處於導通， 該第五電晶體用以依據儲存於該第二電容之該第二資料訊號而導通，並分別用以依據該電源、該第一資料訊號以及該第二資料訊號而對該液晶電容充/放電，於該第二期間與該第三期間之間，該第七電晶體用以處於截止以使該液晶電容的該第一端為浮接，該第一交流訊號在該第七電晶體截止後由一第一準位轉換為一第二準位，於該第三期間，該第六電晶體用以處於導通並將該液晶電容重置到該參考電位。
  7. 如申請專利範圍第2項所述的畫素電路，更包括：一控制線，用以提供一控制訊號；一第七電晶體，具有一控制端、一第一端以及一第二端，該第七電晶體的該控制端電耦接於該控制線以接收該控制訊號，該第七電晶體的該第一端電耦接於該第二電晶體的該第二端，該第七電晶體的該第二端電耦接於該液晶電容的該第一端；一第八電晶體，具有一控制端、一第一端以及一第二端，該第八電晶體的該控制端電耦接於該控制線以接收該控制訊號，該第八電晶體的該第一端電耦接於該第五電晶體的該第二端，該第八電晶體的該第二端電耦接於該液晶電容的該第二端；一第三電容，該第三電容的其中一端電耦接於該第七電晶體的該第二端，該第三電容的另外一端接收一第一交流訊號；以及一第四電容，該第四電容的其中一端電耦接於該第八電晶體的該第二端，該第四電容的另外一端接收一第二交流訊號。
  8. 如申請專利範圍第7項所述的畫素電路，其中於該第一期間，該第四電晶體用以處於導通而將該第二資料訊號傳送至該第二電容，該第七電晶體以及該第八電晶體用以處於導通，於該第二期間，該第四電晶體用以處於截止，該第七電晶體以及該第八電晶體用以處於導通，該第五電晶體用以依據儲存於該第二電容之該第二資料訊號而導通，並分別用以依據該電源、該第一資料訊號以及該第二資料訊號而對該液晶電容充電，於該第二期間與該第三期間之間，該第七電晶體以及該第八電晶體用以處於截止以使該液晶電容的該第一端以及該液晶電容的該第二端為浮接，該第一交流訊號在該第七電晶體截止後由一第一準位轉換為一第二準位，該第二交流訊號在該第八電晶體截止後由一第三準位轉換為一第四準位，其中該第一準位與該第四準位相同且該第二準位與該第三準位相同，於該第三期間，該第六電晶體分別用以處於導通並將該液晶電容的兩端重置到該參考電位。
  9. 一種顯示裝置，包括多列如申請專利範圍第1至8任一項所述的畫素電路，且每一畫素電路所接收的該重置訊號係為該列畫素電路所對應之該掃描線的前一條掃描線所提供的掃描訊號。
TW104121549A 2015-07-02 2015-07-02 畫素電路以及顯示裝置 TWI555004B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104121549A TWI555004B (zh) 2015-07-02 2015-07-02 畫素電路以及顯示裝置
CN201510547082.6A CN105005167B (zh) 2015-07-02 2015-08-31 像素电路以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104121549A TWI555004B (zh) 2015-07-02 2015-07-02 畫素電路以及顯示裝置

Publications (2)

Publication Number Publication Date
TWI555004B true TWI555004B (zh) 2016-10-21
TW201703021A TW201703021A (zh) 2017-01-16

Family

ID=54377890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121549A TWI555004B (zh) 2015-07-02 2015-07-02 畫素電路以及顯示裝置

Country Status (2)

Country Link
CN (1) CN105005167B (zh)
TW (1) TWI555004B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569252B (zh) * 2015-11-27 2017-02-01 友達光電股份有限公司 像素驅動電路及其驅動方法
TWI660338B (zh) * 2018-03-08 2019-05-21 友達光電股份有限公司 畫素電路及其驅動方法
CN111755466B (zh) * 2019-03-28 2023-06-16 群创光电股份有限公司 电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110279419A1 (en) * 2010-05-12 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
US20110279356A1 (en) * 2010-05-12 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
TW201331919A (zh) * 2012-01-16 2013-08-01 Innocom Tech Shenzhen Co Ltd 顯示面板
US20150185579A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012002995A (ja) * 2010-06-16 2012-01-05 Jvc Kenwood Corp 立体映像表示システム及び液晶表示装置
JP2013225017A (ja) * 2012-04-20 2013-10-31 Jvc Kenwood Corp 液晶表示装置、および液晶表示装置の駆動方法
TW201535347A (zh) * 2014-03-12 2015-09-16 Au Optronics Corp 液晶顯示器的畫素電路及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110279419A1 (en) * 2010-05-12 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
US20110279356A1 (en) * 2010-05-12 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
TW201331919A (zh) * 2012-01-16 2013-08-01 Innocom Tech Shenzhen Co Ltd 顯示面板
US20150185579A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
CN105005167A (zh) 2015-10-28
CN105005167B (zh) 2017-12-22
TW201703021A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
TWI569252B (zh) 像素驅動電路及其驅動方法
TWI555004B (zh) 畫素電路以及顯示裝置
TWI518658B (zh) 畫素驅動電路
WO2016078188A1 (zh) 液晶显示面板及其驱动方法
TWI521498B (zh) 畫素電路及其驅動方法
CN102956185B (zh) 一种像素电路及显示装置
TWI591615B (zh) 顯示面板控制方法及其驅動電路
US10879480B2 (en) Light emitting display apparatus
US20110292093A1 (en) Electro-optical device, method for driving electro-optical device, control circuit and electronic device
TWI434254B (zh) 閘極脈衝調變電路及其削角調變方法
TW201535347A (zh) 液晶顯示器的畫素電路及其控制方法
KR20180078995A (ko) 유기 발광 다이오드 표시 장치의 데이터 보상 방법
TW200919437A (en) Display apparatus and display method
CN105469745A (zh) 像素补偿电路、方法、扫描驱动电路及平面显示装置
KR20160054140A (ko) 유기전계발광 표시장치 및 그 구동 방법
US8144095B2 (en) Image display device, display panel and method of driving image display device
US10366663B2 (en) Dithering a clock used to update a display to mitigate display artifacts
TWI611390B (zh) 畫素電路及其顯示裝置
TWI582747B (zh) 液晶畫素單元
KR102270430B1 (ko) 표시 장치
TWI790780B (zh) 使用脈衝頻率調變的時序控制方法、時序控制器及顯示器
CN113870809B (zh) 脉冲频率调变的时序控制方法、时序控制器及显示装置
CN113643672B (zh) 多脉冲频率调变时序控制方法、时序控制器及其显示装置
TWI433129B (zh) 液晶顯示器以及其驅動電路
TW201816760A (zh) 顯示控制電路及其操作方法