TW201535347A - 液晶顯示器的畫素電路及其控制方法 - Google Patents

液晶顯示器的畫素電路及其控制方法 Download PDF

Info

Publication number
TW201535347A
TW201535347A TW103108739A TW103108739A TW201535347A TW 201535347 A TW201535347 A TW 201535347A TW 103108739 A TW103108739 A TW 103108739A TW 103108739 A TW103108739 A TW 103108739A TW 201535347 A TW201535347 A TW 201535347A
Authority
TW
Taiwan
Prior art keywords
switch
potential
liquid crystal
gate line
coupled
Prior art date
Application number
TW103108739A
Other languages
English (en)
Inventor
Chih-Lung Lin
Chun-Da Tu
Mao-Hsun Cheng
Ching-Huan Lin
Kun-Ying Hsin
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW103108739A priority Critical patent/TW201535347A/zh
Priority to CN201410200595.5A priority patent/CN104050940B/zh
Priority to US14/527,764 priority patent/US20150262542A1/en
Publication of TW201535347A publication Critical patent/TW201535347A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

液晶顯示器的畫素電路包含第一開關、第二開關、第三開關、儲存電容及液晶電容。第一開關依據第一閘極線的電位，控制資料線與儲存電容之間的電性連接。第二開關依據第二閘極線的電位，控制儲存電容與液晶電容之間的電性連接。第三開關依據第一閘極線的電位，控制偏壓線與液晶電容之間的電性連接。在液晶顯示器的每一畫框週期內，當第一開關及第三開關開啟時，第二開關關閉，而當第二開關開啟時，第一開關及第三開關關閉。

Description

液晶顯示器的畫素電路及其控制方法
本發明係關於一種液晶顯示器的畫素電路及其控制方法，特別有關於一種可快速對畫素進行充電之液晶顯示器的畫素電路及其控制方法。
液晶顯示器(liquid crystal display,LCD)發展至今已多年，早期液晶電視發展著力於重量輕、體積小，並且成功取代笨重且大體積的映像管顯示器(cathode ray tube display)。近年來，消費者追求高品質的影音娛樂與聲光效果，於是液晶電視研發目標轉向於高畫質與大尺寸電視，以符合消費市場的期待。由於藍相液晶(blue phase liquid crystal；BPLC)有著較傳統液晶快10倍以上的反應速度，而使藍相液晶顯示器被譽為下一世代的高階顯示器。但因藍相液晶的等效電容值較傳統液晶大，以至於先前技術中的1T2C(一個電晶體兩個電容)畫素電路，無法快速地將藍相液晶充電至所需之灰階電壓。此外，藍相液晶也較傳統液晶需要更高的操作電壓，以達到較大的穿透度。
請參考第1圖，第1圖為先前技術之液晶顯示器的畫素電路100之電路圖。畫素電路100採用1T2C的架構，而包含開關TA、儲存電容CST及液晶電容CLC，其中開關TA為一個電晶體。開關TA的控制端依據閘極線GN的電位，控制開關TA的開啟和關閉。當開關TA開啟時，液晶顯示器之資料線上的資料電壓VDATA即會被施加到儲存電容CST和液晶電容CLC，以對儲 存電容CST和液晶電容CLC進行充電，而使得畫素電路100的灰階電壓被更新(refresh)。然而，因藍相液晶的儲存電容CST和液晶電容CLC相較於傳統液晶的大數十倍甚至一百多倍，故藉由1T2C架構的畫素電路100已不足以快速地將藍相液晶的儲存電容CST和液晶電容CLC充電至所需的灰階電壓。
本發明之一實施例提供一種液晶顯示器的畫素電路。畫素電路包含第一開關、第二開關、第三開關、儲存電容以及液晶電容。第一開關包含第一端、第二端及控制端。第一開關的第一端接收資料電壓，第一開關的控制端耦接至第一閘極線。第二開關包含第一端、第二端及控制端，第二開關的第一端耦接至第一開關的第二端，而第二開關的控制端耦接至第二閘極線。第三開關包含第一端、第二端及控制端，第三開關的第一端耦接至第二開關的第二端，第三開關的第二端接收偏壓，第三開關的控制端耦接至第一閘極線。儲存電容包含第一端及第二端，儲存電容的第一端耦接至第一開關的第二端及第二開關的第一端。液晶電容包含第一端及第二端，液晶電容的第一端耦接至第二開關的第二端及第三開關的第一端，液晶電容的第二端耦接至共同電極。其中在液晶顯示器的每一畫框週期內，當第一開關及第三開關開啟時，第二開關關閉，而當第二開關開啟時，第一開關及第三開關關閉。
本發明之一實施例提供一種控制液晶顯示器的畫素電路的方法。畫素電路包含第一開關、第二開關、第三開關、儲存電容及液晶電容。第一開關的第一端接收資料電壓，第一開關的第二端耦接至第二開關的第一端及儲存電容的第一端，而第一開關的控制端耦接至第一閘極線。第二開關的第二端耦接至第三開關的第一端及液晶電容的第一端，而第二開關的控制端耦接至第二閘極線。第三開關的第二端接收偏壓，而第三開關的控制端耦接至第一閘極線。液晶電容的第二端耦接至共同電極。所述方法包含：在液晶顯 示器的每一畫框週期內，當開啟第一開關及第三開關時，關閉第二開關；及在液晶顯示器的每一畫框週期內，當開啟第二開關時，關閉第一開關及第三開關。
透過本發明實施例之畫素電路，在每一畫框週期內，當更新(refresh)任一畫素的顯示資料時，可分兩時段對畫素進行控制。在第一時段，畫素電路的儲存電容及液晶電容被電性隔離，並分別地被充電。在第二時段，儲存電容及液晶電容之間的電性連結會被建立，而使儲存電容及液晶電容可彼此分享電荷。藉此，畫素電路的儲存電容及液晶電容的電位可在極短的充電時間內被更新至所需的灰階電壓。
100、200‧‧‧畫素電路
401、402、403、501、502、601、602、701、702、801、802、901、902、1001、1002‧‧‧曲線
CST‧‧‧儲存電容
CLC‧‧‧液晶電容
GND‧‧‧接地端
GN‧‧‧閘極線
G[N]‧‧‧第一閘極線
G[N]_b‧‧‧第二閘極線
N11、N21、N31、N41、N51‧‧‧第一端
N12、N22、N32、N42、N52‧‧‧第二端
N1C、N2C、N3C‧‧‧控制端
SW1‧‧‧第一開關
SW2‧‧‧第二開關
SW3‧‧‧第三開關
T1‧‧‧第一時段
T2‧‧‧第二時段
TA‧‧‧開關
TF‧‧‧畫框週期
V1、V2‧‧‧電位
VH‧‧‧第一電位
VL‧‧‧第二電位
VCOM[N]‧‧‧共同電極
VDATA‧‧‧資料電壓
VSYN‧‧‧偏壓
第1圖為先前技術之液晶顯示器的畫素電路之電路圖。
第2圖為本發明一實施例之液晶顯示器的畫素電路之電路圖。
第3圖為第2圖之畫素電路的時序圖。
第4圖繪示了第2圖及第1圖的畫素電路於驅動具相同電容值的儲存電容及液晶電容時，其畫素之電壓的波形。
第5圖至第7圖繪示了第2圖的畫素電路於各種資料電壓及偏壓下，且儲存電容的第二端接地時，藉由電腦模擬輔助所得到的電位V1及V2的波形。
第8圖至第10圖繪示了第2圖的畫素電路於各種資料電壓及偏壓下，且儲存電容的第二端耦接至共同電極時，藉由電腦模擬輔助所得到的電位V1及V2的波形。
請參考第2圖，第2圖為本發明一實施例之液晶顯示器的畫素電路200之電路圖。畫素電路200採用3T2C(三個電晶體兩個電容)的架構，而 包含第一開關SW1、第二開關SW2、第三開關SW3、儲存電容CST及液晶電容CLC。其中第一開關SW1、第二開關SW2和第三開關SW3可分別為一個電晶體。
第一開關SW1的第一端N11從液晶顯示器的資料線接收資料電壓VDATA，第一開關SW2的第二端N12耦接至第二開關SW2的第一端N21及儲存電容CST的第一端N41，而第一開關SW1的控制端N1C耦接至第一閘極線G[N]。第二開關SW2的第二端N22耦接至第三開關SW3的第一端N31及液晶電容CLC的第一端N51，而第二開關SW2的控制端N2C耦接至第二閘極線G[N]_b。第三開關SW3的第二端N32接收偏壓VSYN，而第三開關SW3的控制端N3C耦接至第一閘極線G[N]。在本實施例中，液晶電容CLC的第二端N52耦接至共同電極VCOM[N]，而儲存電容CST的第二端N42耦接至接地端GND。在本發明另一實施例中，儲存電容CST的第二端N42以及液晶電容CLC的第二端N52都耦接至共同電極VCOM[N]。
第一開關SW1及第三開關SW3會依據第一閘極線G[N]的電位而開啟或關閉，而第二開關SW2會依據第二閘極線G[N]_b的電位而開啟或關閉。請參考第3圖並同時參照第2圖，第3圖為第2圖之畫素電路200的時序圖。在液晶顯示器的每一畫框週期(frame period)內，可分為第一時段T1及第二時段T2。在第一時段T1，第一閘極線G[N]的電位為第一電位VH，第二閘極線G[N]_b的電位為第二電位VL，而使得第一開關SW1及第三開關SW3被開啟，第二開關SW2被關閉。其中，第一電位VH大於第二電位VL。在第二時段T2，第一閘極線G[N]的電位為第二電位VL，而第二閘極線G[N]_b的電位為第一電位VH，而使得第二開關SW2被開啟，而第一開關SW1及第三開關SW3被關閉。此外，共同電極VCOM[N]的電位會每隔一個畫框週期TF於兩個電位之間切換，以使畫素進行極性反轉。如第3圖所示，本實施例中，共 同電極VCOM[N]的電位會每隔一個畫框週期TF於20伏特及零伏特之間切換。但本發明並不以此為限，本技術領域中具有通常知識者應可明白共同電極VCOM[N]的電位可於其他電位之間進行切換。
藉由第一閘極線G[N]及第二閘極線G[N]_b電位的切換，在第一時段T1，儲存電容CST及液晶電容CLC因第二開關SW2被關閉而被電性隔離，並且因第一開關SW1及第三開關SW3的開啟而分別地被資料電壓VDATA及偏壓VSYN充電。由此可知，在第一時段T1，資料電壓VDATA只會對儲存電容CST充電，但不會對液晶電容CLC充電；而偏壓VSYN只會對液晶電容CLC充電，但不會對儲存電容CST充電。也由於儲存電容CST及液晶電容CLC分別地被資料電壓VDATA及偏壓VSYN充電，故畫素電路200的充電速度會較先前技術中的畫素電路100只靠資料電壓VDATA同時對儲存電容CST及液晶電容CLC的充電的速度快。因此，藉由分別對儲存電容CST及液晶電容CLC充電的方式可以縮短充電所需的時間，而使畫素的灰階電位可在極短的時間內被更新(refresh)。
此外，在第二時段T2，畫素電路200的儲存電容CST及液晶電容CLC則會因第二開關SW2的開啟而彼此電性連接，並且因第一開關SW1及第三開關SW3的關閉而停止被資料電壓VDATA及偏壓VSYN充電。也由於儲存電容CST及液晶電容CLC在第二時段T2彼此電性連接，故儲存電容CST及液晶電容CLC可彼此地分享電荷，而使得儲存電容CST之第一端N41的電位V1會等於液晶電容CLC之第一端N51的電位V2。此時，電位V1及V2可以表示成：
倘若儲存電容CST與液晶電容CLC具有相同的電容值，則：
由上述方程式可知，藉由控制資料電壓VDATA及偏壓VSYN，即可使畫素的灰階電位達到所期望的電位。請參考第4圖，第4圖為第2圖的畫素電路200與第1圖的畫素電路100用以驅動具相同電容值的儲存電容CST及液晶電容CLC時，其畫素之電壓的波形圖。其中，曲線401表示資料電壓VDATA的波形，曲線402表示畫素電路100之儲存電容CST及液晶電容CLC與開關TA連接處的電壓之波形，而曲線403表示畫素電路200之電位V1的波形。在畫素電路100及200的儲存電容CST的電容值皆為10皮法拉(pF)，且畫素電路100及200的液晶電容CLC的電容值皆為10皮法拉(pF)的情況下，畫素電路200的充電速度明顯地較畫素電路100的充電速度快。
請再參考第2圖。為使畫素電路200得以更有效率地將畫素的灰階電位更新至所期望的電位。本發明一實施例中，偏壓VSYN可隨資料電壓VDATA的電位而於多個電位之間切換。例如，偏壓VSYN可於25伏特、10伏特及零伏特之間切換。但本發明並不以此為限，偏壓VSYN亦可在其他多個電位之間進行切換。更進一步地來說，當資料電壓VDATA的電位較高時，可搭配較高電位的偏壓VSYN；而當資料電壓VDATA的電位較低時，可搭配較低電位的偏壓VSYN。舉例來說，當畫素的灰階值等於最高灰階值255，而使得資料電壓VDATA有較高的電位時，則可使用25伏特的偏壓VSYN。當畫素的灰階值等於125時，則可使用10伏特的偏壓VSYN。當畫素的灰階值等於最低灰階值0’而使資料電壓VDATA的電位為零伏特時，則可使用零伏特的偏壓VSYN。
請參考第5圖至第7圖並同時參照第2圖，第5圖至第7圖繪示了第2圖的畫素電路200於各種資料電壓VDATA及偏壓VSYN下，且儲存電容 CST的第二端N42接地時，藉由電腦模擬輔助所得到的電位V1及V2的波形。其中，模擬的條件為儲存電容CST及液晶電容CLC的電容值皆為10皮法拉(pF)。第一閘極線G[N]及第二閘極線G[N]_b的電位分別在30伏特及負10伏特之間切換，而在第一時段T1，第一閘極線G[N]的電位為30伏特，第二閘極線G[N]_b的電位則為負10伏特。此外，共同電極VCOM[N]的電位在20伏特及零伏特之間切換。第5圖中的曲線501及502分別表示所模擬得到的電位V1及V2之波形，而此時資料電壓VDATA及偏壓VSYN在第一時段T1分別為15伏特及25伏特。由第5圖可看出，在第一時段T1之間，電位V1及V2與共同電極VCOM[N]之間的電壓差為負20伏特，而在第一時段T1之後，因畫素的極性反轉，電位V1及V2與共同電極VCOM[N]之間的電壓差為19.4伏特。第6圖中的曲線601及602則是分別表示在另一種模擬情況下所模擬得到的電位V1及V2之波形，而此時資料電壓VDATA及偏壓VSYN在第一時段T1分別為15伏特及10伏特。由第6圖可看出，在第一時段T1之間，電位V1及V2與共同電極VCOM[N]之間的電壓差為負12.5伏特，而在第一時段T1之後，因畫素的極性反轉，電位V1及V2與共同電極VCOM[N]之間的電壓差為12.4伏特。第7圖中的曲線701及702則分別表示在另一種模擬情況下所模擬得到的電位V1及V2之波形，而此時資料電壓VDATA及偏壓VSYN在第一時段T1分別為10伏特及零伏特。由第7圖可看出，在第一時段T1之間，電位V1及V2與共同電極VCOM[N]之間的電壓差為負5伏特，而在第一時段T1之後，因畫素的極性反轉，電位V1及V2與共同電極VCOM[N]之間的電壓差為5伏特。因此，由第5圖至第7圖所模擬的結果可看出，畫素於每個畫框週期進行反轉後，其電位V1及V2與共同電極VCOM[N]之間的電壓差之決定值大致相等，而可使畫素可穩定地顯示對應的灰階。
請參考第8圖至第10圖並同時參照第2圖，第8圖至第10圖繪示了第2圖的畫素電路200於各種資料電壓VDATA及偏壓VSYN下，且儲存電 容CST的第二端N42耦接至共同電極VCOM[N]時，藉由電腦模擬輔助所得到的電位V1及V2的波形。其中，模擬的條件亦為儲存電容CST及液晶電容CLC的電容值皆為10皮法拉(pF)。第一閘極線G[N]及第二閘極線G[N]_b的電位分別在30伏特及負10伏特之間切換，而在第一時段T1，第一閘極線G[N]的電位為30伏特，第二閘極線G[N]_b的電位則為負10伏特。此外，共同電極VCOM[N]的電位在20伏特及零伏特之間切換。第8圖中的曲線801及802分別表示所模擬得到的電位V1及V2之波形，而此時資料電壓VDATA及偏壓VSYN在第一時段T1分別為15伏特及25伏特。由第8圖可看出，在第一時段T1之間，電位V1及V2與共同電極VCOM[N]之間的電壓差為負20伏特，而在第一時段T1之後，因畫素的極性反轉，電位V1及V2與共同電極VCOM[N]之間的電壓差為19.2伏特。第9圖中的曲線901及902則是分別表示在另一種模擬情況下所模擬得到的電位V1及V2之波形，而此時資料電壓VDATA及偏壓VSYN在第一時段T1分別為15伏特及10伏特。由第9圖可看出，在第一時段T1之間，電位V1及V2與共同電極VCOM[N]之間的電壓差為負12.5伏特，而在第一時段T1之後，因畫素的極性反轉，電位V1及V2與共同電極VCOM[N]之間的電壓差為12.2伏特。第10圖中的曲線1001及1002則分別表示在另一種模擬情況下所模擬得到的電位V1及V2之波形，而此時資料電壓VDATA及偏壓VSYN在第一時段T1分別為10伏特及零伏特。由第10圖可看出，在第一時段T1之間，電位V1及V2與共同電極VCOM[N]之間的電壓差為負5伏特，而在第一時段T1之後，因畫素的極性反轉，電位V1及V2與共同電極VCOM[N]之間的電壓差為4.91伏特。因此，由第8圖至第10圖所模擬的結果可看出，畫素於每個畫框週期進行反轉後，其電位V1及V2與共同電極VCOM[N]之間的電壓差之決定值大致相等，而可使畫素可穩定地顯示對應的灰階。
請再參考第3圖，在上述實施例中，第一閘極線G[N]的電位訊號的的上升邊緣(rising edge)在時序上會與第二閘極線G[N]_b的電位訊號的下降 邊緣(falling edge)對齊，且第一閘極線G[N]的電位訊號的的下降邊緣在時序上會與第二閘極線G[N]_b的電位訊號的上升邊緣對齊，但本發明並不以此為限。舉例來說，在本發明另一實施例中，在第一時段T1及第二時段T2之間還可插入第三時段，而在此第三時段內第一閘極線G[N]及第二閘極線G[N]_b的電位都會為第二電位VL，而使得第一開關SW1、第二開關SW2及第三開關SW3在第三時段內都被關閉。之後，在第一時段T1，才開啟第一開關SW1及第三開關SW3，並關閉第二開關SW2；在第二時段T2，則開啟第二開關SW2，而關閉第一開關SW1及第三開關SW3。
綜上所述，透過本發明實施例之畫素電路，在每一畫框週期內，當更新任一畫素的顯示資料時，可分兩時段對畫素進行控制。在第一時段，畫素電路的儲存電容及液晶電容被電性隔離，並分別地被充電。在第二時段，儲存電容及液晶電容之間的電性連結會被建立，而使儲存電容及液晶電容可彼此分享電荷。藉此，畫素電路的儲存電容及液晶電容的電位可在極短的充電時間內被更新至所需的灰階電壓。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200‧‧‧畫素電路
CST‧‧‧儲存電容
CLC‧‧‧液晶電容
GND‧‧‧接地端
G[N]‧‧‧第一閘極線
G[N]_b‧‧‧第二閘極線
N11、N21、N31、N41、N51‧‧‧第一端
N12、N22、N32、N42、N52‧‧‧第二端
N1C、N2C、N3C‧‧‧控制端
SW1‧‧‧第一開關
SW2‧‧‧第二開關
SW3‧‧‧第三開關
V1、V2‧‧‧電位
VCOM[N]‧‧‧共同電極
VDATA‧‧‧資料電壓
VSYN‧‧‧偏壓

Claims (10)

  1. 一種液晶顯示器的畫素電路，包含：一第一開關，包含一第一端、一第二端及一控制端，該第一端接收一資料電壓，而該控制端耦接至一第一閘極線；一第二開關，包含一第一端、一第二端及一控制端，該第二開關的該第一端耦接至該第一開關的該第二端，而該第二開關的該控制端耦接至一第二閘極線；一第三開關，包含一第一端、一第二端及一控制端，該第三開關的該第一端耦接至該第二開關的該第二端，該第三開關的該第二端接收一偏壓，而該第三開關的該控制端耦接至該第一閘極線；一儲存電容，包含一第一端及一第二端，該儲存電容的該第一端耦接至該第一開關的該第二端及該第二開關的該第一端；以及一液晶電容，包含一第一端及一第二端，該液晶電容的該第一端耦接至該第二開關的該第二端及該第三開關的該第一端，而該液晶電容的該第二端耦接至一共同電極；其中在該液晶顯示器的每一畫框週期內，當該第一開關及該第三開關開啟時，該第二開關關閉；及其中在該液晶顯示器的每一畫框週期內，當該第二開關開啟時，該第一開關及該第三開關關閉。
  2. 如請求項1所述之畫素電路，其中該共同電極的電位每隔一個畫框週期於兩個電位之間切換。
  3. 如請求項1所述之畫素電路，其中當該第一閘極線的電位等於一第一電位時，該第二閘極線的電位等於一第二電位，且該第一電位大於該第二 電位；及其中當該第二閘極線的電位等於該第一電位時，該第一閘極線的電位等於該第二電位。
  4. 如請求項1所述之畫素電路，其中該偏壓隨該資料電壓的電位而於多個電位之間切換。
  5. 如請求項4所述之畫素電路，其中當該資料電壓的電位為零伏特時，該偏壓也為零伏特。
  6. 一種控制一液晶顯示器的一畫素電路的方法，該畫素電路包含一第一開關、一第二開關、一第三開關、一儲存電容及一液晶電容，該第一開關的一第一端接收至一資料電壓，該第一開關的一第二端耦接至該第二開關的一第一端及該儲存電容的一第一端，該第一開關的一控制端耦接至一第一閘極線，該第二開關的一第二端耦接至該第三開關的一第一端及該液晶電容的一第一端，該第二開關的一控制端耦接至一第二閘極線，該第三開關的一第二端耦接收一偏壓，該第三開關的一控制端耦接至該第一閘極線，且該液晶電容的一第二端耦接至一共同電極，該方法包含：在該液晶顯示器的每一畫框週期內，當開啟該第一開關及該第三開關時，關閉該第二開關；及在該液晶顯示器的每一畫框週期內，當開啟該第二開關時，關閉該第一開關及該第三開關。
  7. 如請求項6所述之方法，另包含：其中每隔一個畫框週期，將該共同電極的電位於兩個電位之間切換。
  8. 如請求項6所述之方法，其中當該第一閘極線的電位等於一第一電位時，該第二閘極線的電位等於一第二電位，且該第一電位大於該第二電位；及其中當該第二閘極線的電位等於該第一電位時，該第一閘極線的電位等於該第二電位。
  9. 如請求項6所述之方法，其中該偏壓隨該資料電壓的電位而於多個電位之間切換。
  10. 如請求項9所述之方法，其中當該資料電壓的電位為零伏特時，該偏壓也為零伏特。
TW103108739A 2014-03-12 2014-03-12 液晶顯示器的畫素電路及其控制方法 TW201535347A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103108739A TW201535347A (zh) 2014-03-12 2014-03-12 液晶顯示器的畫素電路及其控制方法
CN201410200595.5A CN104050940B (zh) 2014-03-12 2014-05-13 液晶显示器的像素电路及其控制方法
US14/527,764 US20150262542A1 (en) 2014-03-12 2014-10-29 Pixel circuit of liquid crystal display and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103108739A TW201535347A (zh) 2014-03-12 2014-03-12 液晶顯示器的畫素電路及其控制方法

Publications (1)

Publication Number Publication Date
TW201535347A true TW201535347A (zh) 2015-09-16

Family

ID=51503681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108739A TW201535347A (zh) 2014-03-12 2014-03-12 液晶顯示器的畫素電路及其控制方法

Country Status (3)

Country Link
US (1) US20150262542A1 (zh)
CN (1) CN104050940B (zh)
TW (1) TW201535347A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660338B (zh) * 2018-03-08 2019-05-21 友達光電股份有限公司 畫素電路及其驅動方法
TWI700684B (zh) * 2019-04-16 2020-08-01 凌巨科技股份有限公司 顯示裝置及其像素結構

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584263B (zh) * 2015-04-23 2017-05-21 友達光電股份有限公司 畫素
TWI544266B (zh) * 2015-06-03 2016-08-01 友達光電股份有限公司 畫素電路
TWI555004B (zh) * 2015-07-02 2016-10-21 友達光電股份有限公司 畫素電路以及顯示裝置
CN105405424B (zh) 2015-12-16 2018-12-28 京东方科技集团股份有限公司 像素电路及其驱动方法、驱动电路、显示装置
CN107068107A (zh) * 2017-06-23 2017-08-18 京东方科技集团股份有限公司 像素电路、显示装置以及驱动方法
CN111768742B (zh) * 2020-07-17 2021-06-01 武汉华星光电技术有限公司 像素驱动电路及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471055B (zh) * 2007-12-25 2012-08-08 奇美电子股份有限公司 暂态控制的驱动方法、电路以及其图像显示系统
EP2075789A3 (en) * 2007-12-25 2010-01-06 TPO Displays Corp. Transient control drive method and circuit, and image display system thereof
TWI416487B (zh) * 2009-08-06 2013-11-21 Innolux Corp 畫素單元、彩色序列液晶顯示器與畫素驅動暨顯示方法
TWI423235B (zh) * 2010-01-29 2014-01-11 Innolux Corp 液晶顯示裝置及其驅動方法
TWI483238B (zh) * 2012-12-07 2015-05-01 Au Optronics Corp 畫素驅動電路與畫素矩陣

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660338B (zh) * 2018-03-08 2019-05-21 友達光電股份有限公司 畫素電路及其驅動方法
TWI700684B (zh) * 2019-04-16 2020-08-01 凌巨科技股份有限公司 顯示裝置及其像素結構

Also Published As

Publication number Publication date
US20150262542A1 (en) 2015-09-17
CN104050940A (zh) 2014-09-17
CN104050940B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
TW201535347A (zh) 液晶顯示器的畫素電路及其控制方法
US10255840B2 (en) Display panel, driving method for display panel, and display device
KR101448904B1 (ko) 표시장치
KR101679923B1 (ko) 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
US9799291B2 (en) Pixel driving circuit and driving method thereof
TWI521498B (zh) 畫素電路及其驅動方法
US20180357972A1 (en) Pixel Charging Method and Circuit, LCD Panel, and LCD Device
JP2008310317A (ja) 液晶表示装置の駆動装置とこれを含む液晶表示装置
US10460652B2 (en) Scan driver circuit and liquid crystal display device having the circuit
JP2007034305A (ja) 表示装置
US9117512B2 (en) Gate shift register and flat panel display using the same
US10360866B2 (en) GOA circuit and liquid crystal display device
WO2018205653A1 (zh) 公共电压补偿电路单元、显示面板、显示装置和显示面板的公共电压补偿方法
US10706802B2 (en) Display device
TWI469128B (zh) 電壓校準電路及其液晶顯示裝置
CN105425488A (zh) 一种用于蓝相液晶显示装置的像素驱动电路
TW201832207A (zh) 一種顯示面板的驅動方法及顯示面板
CN105957487B (zh) 一种goa电路
US11100876B2 (en) Latch circuit based on thin-film transistor, pixel circuit and driving method, display apparatus
TW201320051A (zh) 電源管理電路及其閘極脈衝調變電路
WO2018171061A1 (zh) 驱动电路及液晶显示装置
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
KR20190029053A (ko) 표시장치 및 그 구동방법
TWI584264B (zh) 顯示控制電路及其操作方法
TW201705119A (zh) 液晶畫素單元