TWI434254B - 閘極脈衝調變電路及其削角調變方法 - Google Patents

閘極脈衝調變電路及其削角調變方法 Download PDF

Info

Publication number
TWI434254B
TWI434254B TW099120534A TW99120534A TWI434254B TW I434254 B TWI434254 B TW I434254B TW 099120534 A TW099120534 A TW 099120534A TW 99120534 A TW99120534 A TW 99120534A TW I434254 B TWI434254 B TW I434254B
Authority
TW
Taiwan
Prior art keywords
switching element
voltage
modulation circuit
gate pulse
electrically coupled
Prior art date
Application number
TW099120534A
Other languages
English (en)
Other versions
TW201201176A (en
Inventor
Meng Sheng Chang
Chia Tsung Chaing
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099120534A priority Critical patent/TWI434254B/zh
Priority to US12/941,525 priority patent/US8289098B2/en
Publication of TW201201176A publication Critical patent/TW201201176A/zh
Application granted granted Critical
Publication of TWI434254B publication Critical patent/TWI434254B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Power Conversion In General (AREA)

Description

閘極脈衝調變電路及其削角調變方法
本發明是有關於顯示技術領域，且特別是有關於一種閘極脈衝調變電路及其削角調變方法。
按，薄膜電晶體液晶顯示器(TFT-LCD)的驅動方式是利用閘極脈衝訊號去驅動每個畫素電晶體以控制每個畫素的開啟和關閉狀態；當輸入一閘極脈衝訊號使畫素電晶體為導通時，所要顯示的資料訊號就會經由該畫素電晶體傳送到畫素上，若畫素電晶體為截止時，所要顯示的資料訊號則不會經由該畫素電晶體傳送到畫素上。
在顯示面板的畫素陣列中，每個畫素可似為等效電阻和等效電容所組成，在這樣的情況下，每一閘極脈衝訊號掃描皆會造成掃描線前端輸入波形與後端波形不同，即所謂的延遲波形(信號延遲的發生原因與信號經過電阻-電容低通濾波器將其中的高頻成分被過濾掉有關)。因此，有必要對閘極脈衝訊號進行調變例如削角調變，使掃描線的前端輸入波形與後端波形很接近，可減少前後端饋穿(Feed Through)電壓不同所造成的畫面閃爍(flicker)現象。
先前技術中，通常是藉由設計一閘極脈衝調變電路對閘極電源電壓訊號進行削角調變而得削角的電壓訊號並輸出至閘極驅動器來決定調變後的閘極脈衝訊號之波形。具體地，請參閱圖1，其繪示出相關於先前技術之一種閘極脈衝調變電路之內部電路結構示意圖。如圖1所示，閘極脈衝調變電路50包括電壓調變電路52與二極體D0；其中電壓調變電路52電性耦接於閘極電源電壓VGH與接地電壓AVSS之間，並接受削角控制訊號YV1C的控制使其內部的電晶體Mp與Mn交替導通而實現削角操作以在閘極脈衝調變電路50的輸出端51輸出削角的電壓訊號VGHM。二極體D0的正極與電源電壓AVDD電性耦接，其負極電性耦接至電壓調變電路52內的節點n1。在此，閘極電源電壓VGH由電荷泵浦電路100提供，削角的電壓訊號VGHM則被提供至閘極驅動器200供調變閘極脈衝訊號之用，節點n1位於電晶體Mn的源極且透過放電電阻Radj電性耦接至接地電壓AVSS。
請參閱圖2，其為量測到的圖1所示閘極驅動器200產生的閘極脈衝訊號之波形。於先前技術中，其係利用二極體D0順向導通與逆向不導通的特性擇機將電源電壓AVDD傳遞至閘極脈衝調變電路50的輸出端51，以控制削角的電壓訊號VGHM之下限(對應圖2中虛線圓圈圈住的部分)，然而從圖2中可以發現，此削角的電壓訊號VGHM之下限並非定值，分析其主要原因之一為此下限值受二極體D0本身導通特性所影響，如此一來，畫面閃爍現象並無得到完整的改善。因此，有必要提供一種改進的閘極脈衝調變電路，其輸出之削角的電壓訊號之下限值可以迴避二極體的導通特性之影響而能維持不變，進而改善畫面閃爍現象。
本發明的目的是提供一種閘極脈衝調變電路，適於執行削角調變並將削角後的電壓訊號之下限維持在一定值。
本發明的再一目的是提供一種削角調變方法，適於將削角後的電壓訊號之下限維持在一定值。
本發明實施例提出的一種閘極脈衝調變電路，適於接受削角控制訊號的控制以根據閘極電源電壓與第一預設電壓來產生削角的電壓訊號並透過閘極脈衝調變電路的輸出端輸出削角的電壓訊號供調變閘極脈衝之用。本實施例中，閘極脈衝調變電路包括：電壓調變電路與比較控制電路。其中，電壓調變電路電性耦接於閘極電源電壓與第二預設電壓之間並接受削角控制訊號的控制以於削角控制訊號的頻率週期內擇機進行削角操作，以藉此使閘極脈衝調變電路的輸出端輸出削角的電壓訊號。比較控制電路包括比較器與第一開關元件；比較器包括第一輸入端、第二輸入端與輸出端，第一輸入端電性耦接至電壓調變電路的一節點，第二輸入端電性耦接至第一預設電壓；第一開關元件包括第一通路端、第二通路端與第一控制端，第一開關元件的第一通路端電性耦接至第一預設電壓，第一開關元件的第二通路端電性耦接至閘極脈衝調變電路的輸出端，第一開關元件的控制端電性耦接至比較器的輸出端。再者，於電壓調變電路進行削角操作之期間，節點處的電壓與第一預設電壓之間的相對大小關係決定第一開關元件的開啟和關閉狀態，進而決定第一預設電壓傳遞至閘極脈衝調變電路的輸出端之時機。
在本發明的一實施例中，上述之比較控制電路更包括第二開關元件；在此，第二開關元件包括第一通路端、第二通路端與控制端，第二開關元件的第一通路端與第二通路端分別電性耦接至第一預設電壓與第一開關元件的第一通路端；第二開關元件的控制端電性耦接至削角控制訊號，以致於在電壓調變電路進行削角操作之期間第二開關元件開啟而允許第一預設電壓傳遞至第一開關元件的第一通路端。
在本發明的一實施例中，上述之電壓調變電路更包括第三開關元件與第四開關元件；在此，第三開關元件包括第一通路端、第二通路端與控制端，第三開關元件的第一通路端電性耦接至閘極電源電壓，第三開關元件的第二通路端電性耦接至閘極脈衝調變電路的輸出端，第三開關元件的控制端電性耦接至削角控制訊號以致於第三開關元件在電壓調變電路進行削角操作之期間處於關閉狀態；第四開關元件包括第一通路端、第二通路端與控制端，第四開關元件的第一通路端電性耦接至第二預設電壓，第四開關元件的第二通路端電性耦接至第三開關元件的第二通路端，第四開關元件的控制端電性耦接至削角控制訊號以致於第四開關元件在電壓調變電路進行削角操作之期間處於開啟狀態。再者，上述之節點位於第四開關元件的第一通路端與第二預設電壓之間。
在本發明的另一實施例中，上述之電壓調變電路更包括第三開關元件與第四開關元件；在此，第三開關元件包括第進一步地，比較控制電路還可包括第五開關元件，而第五開關元件包括第一通路端、第二通路端與控制端，第五開關元件的第一通路端電性耦接至第三開關元件的第二通路端，第五開關元件的第二通路端電性耦接至閘極脈衝調變電路的輸出端，第五開關元件的控制端電性耦接至比較器的輸出端，並且第五開關元件與第一開關元件的開啟和關閉狀態相反。
本發明實施例提出的另一種閘極脈衝調變電路，適於接受削角控制訊號的控制以根據閘極電源電壓與第一預設電壓來產生削角的電壓訊號並藉由閘極脈衝調變電路的輸出端輸出削角的電壓訊號供調變閘極脈衝之用。本實施例中，閘極脈衝調變電路包括電壓提供路徑、削角路徑、比較器與第一開關元件；其中，電壓提供路徑電性耦接於閘極電源電壓與閘極脈衝調變電路的輸出端之間，並由削角控制訊號來決定電壓提供路徑的導通和截止狀態；削角路徑電性耦接於第二預設電壓與閘極脈衝調變電路的輸出端之間，並由削角控制訊號來決定削角路徑的導通和截止狀態，且削角路徑與電壓提供路徑的導通和截止狀態相反；比較器包括第一輸入端與第二輸入端，第一輸入端電性耦接至削角路徑上的一節點，第二輸入端電性耦接至第一預設電壓；第一開關元件電性耦接於第一預設電壓與閘極脈衝調變電路的輸出端之間並接受比較器之控制。再者，於削角路徑處於導通狀態之期間，比較器的第一輸入端與第二輸入端之間的相對電壓大小決定第一開關元件的開啟時機，以藉此決定何時將第一預設電壓透過第一開關元件傳遞至閘極脈衝調變電路的輸出端。
在本發明的一實施例中，上述之閘極脈衝調變電路更包括第二開關元件；在此，第二開關元件電性耦接於第一預設電壓與第一開關元件之間，並接受削角控制訊號之控制以決定何時將第一預設電壓傳遞至第一開關元件。
在本發明的一實施例中，上述之閘極脈衝調變電路更包括第三開關元件；在此，第三開關元件電性耦接於削角路徑與閘極脈衝調變電路的輸出端之間並接受比較器之控制，並且第三開關元件與第一關開元件的開啟和關閉狀態相反。
在本發明的一實施例中，上述之電壓提供路徑包括第四開關元件，而第四開關元件電性耦接於閘極電源電壓與閘極脈衝調變電路的輸出端之間並由削角控制訊號決定第四開關元件的開啟和關閉狀態；上述之削角路徑包括第五開關元件與電阻，第五開關元件與電阻串聯相接於第二預設電壓與閘極脈衝調變電路的輸出端之間並由削角控制訊號決定第五開關元件的開啟和關閉狀態，並且第五開關元件與第四開關元件的開啟和關閉狀態相反。
在本發明的一實施例中，上述之削角路徑上的節點位於第五開關元件與電阻之間。
在本發明的另一實施例中，上述之削角路徑上的節點位於第五開關元件與閘極脈衝調變電路的輸出端之間。
本發明實施例提出的一種削角調變方法，適用於閘極脈衝調變電路。在此，閘極脈衝調變電路用以產生削角的電壓訊號並藉由閘極脈衝調變電路的輸出端輸出以供調變閘極脈衝之用。本實施例中，削角調變方法包括步驟：提供削角控制訊號，其中削角控制訊號的頻率週期包括電壓提供時段與削角控制時段；於電壓提供時段，使閘極脈衝調變電路的輸出端之電壓維持為第一電壓；以及於削角控制時段，比較閘極脈衝調變電路的一內部節點處的電壓與第二電壓的相對大小關係，並且使閘極脈衝調變電路的輸出端之電壓先自第一電壓逐漸減小以及之後在第二電壓被允許傳遞至閘極脈衝調變電路的輸出端之期間維持不變。再者，上述之內部節點在閘極脈衝調變電路的輸出端之電壓逐漸減小之期間與閘極脈衝調變電路的輸出端電性相通，並且第二電壓係在內部節點處的電壓小於第二電壓之期間被允許傳遞至閘極脈衝調變電路的輸出端。
在本發明的一實施例中，於上述之削角調變方法中，內部節點在第二電壓被允許傳遞至閘極脈衝調變電路的輸出端之期間與閘極脈衝調變電路的輸出端仍電性相通。
在本發明的另一實施例中，於上述之削角調變方法中，內部節點在第二電壓被允許傳遞至閘極脈衝調變電路的輸出端之期間與閘極脈衝調變電路的輸出端電性不相通。
本發明實施例利用比較器控制開關元件之方式來設定削角後的電壓訊號之下限，因為開關元件的開關特性不同於二極體所具有的導通特性，透過開關元件來傳遞第一預設電壓至閘極脈衝調變電路的輸出端可使得此下限值可維持在一定值，因此可改善先前技術中削角路徑上存在因二極體的導通特性所造成的影響之問題，進而改善畫面閃爍現象。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
請參閱圖3，其繪示出相關於本發明第一實施例之一種閘極脈衝調變電路之內部電路結構示意圖。
如圖3所示，閘極脈衝調變電路10適於接受削角控制訊號例如YV1C的控制以根據閘極電源電壓例如VGH與第一預設電壓例如電源電壓AVDD來產生削角的電壓訊號例如VGHM並透過閘極脈衝調變電路10的輸出端11輸出削角的電壓訊號VGHM至閘極驅動器200以供閘極驅動器200調變閘極脈衝之用。在此，閘極電源電壓VGH可透過電荷泵浦電路100來提供，而閘極脈衝調變電路10的輸出端11電性耦接至閘極驅動器200並可透過一接地電容CG 電性耦接至第二預設電壓例如接地電壓AVSS。閘極脈衝調變電路10包括電壓調變電路12與比較控制電路14。
其中，電壓調變電路12電性耦接於閘極電源電壓VGH與接地電壓AVSS之間且包括反相器Inv1、P型電晶體Mp、N型電晶體Mn與放電電阻Radj。P型電晶體Mp的源極或汲極電性耦接至閘極電源電壓VGH，P型電晶體Mp的汲極或源極電性耦接至閘極脈衝調變電路10的輸出端11，P型電晶體Mp的閘極透過反相器Inv1電性耦接至削角控制訊號YV1C。N型電晶體Mn的源極或汲極透過放電電阻Radj電性耦接至接地電壓AVSS，N型電晶體Mn的汲極或源極電性耦接至P型電晶體的汲極或源極，N型電晶體Mn的閘極電性耦接至P型電晶體Mp的閘極。在此，P型電晶體Mp與N型電晶體Mn皆作為開關元件使用，且各自之閘極、源極、汲極係可分別作為開關元件的控制端、第一通路端與第二通路端。另外，P型電晶體Mp構成電壓提供路徑，而N型電晶體Mn與放電電阻Radj構成削角路徑；由於P型電晶體Mp與N型電晶體Mn的導通和截止狀態相反，因此電壓提供路徑與削角路徑係交替開啟。
承上述，比較控制電路14包括反相器Inv2、比較器CMP與P型電晶體M1及M2。其中，比較器CMP的第一輸入端例如非反相輸入端(+)電性耦接至電壓調變電路12的節點n1，在此節點n1位於N型電晶體的源極或汲極與放電電阻Radj之間，而節點n1處的電壓為Vadj；比較器CMP的第二輸入端例如反相輸入端(-)電性耦接至電源電壓AVDD。P型電晶體M1的源極或汲極電性耦接至閘極脈衝調變電路10的輸出端11，P型電晶體M1的閘極電性耦接至比較器CMP的輸出端以致於P型電晶體M1的導通和截止狀態係由比較器CMP控制。P型電晶體M2的源極或汲極電性耦接至P型電晶體M1的汲極或源極，P型電晶體M2的汲極或源極電性耦接至電源電壓AVDD，P型電晶體M2的閘極依序透過反相器Inv2與Inv1電性耦接至削角控制訊號YV1C。在此，P型電晶體M1及M2皆作為開關元件使用，各自之閘極、源極、汲極可分別作為開關元件的控制端、第一通路端與第二通路端。
下面將結合圖4與圖3對閘極脈衝調變電路10的工作過程進行詳細說明，其中圖4繪示出相關於閘極脈衝調變電路10的多個訊號YV1C、VGHM與GP之時序圖；在此，GP係閘極驅動器200依據削角的電壓訊號VGHM所產生的閘極脈衝訊號。
如圖4所示，削角控制訊號YV1C的每一個頻率週期T例如圖框週期(frame period)包括電壓提供時段t1與削角控制時段t2。
於電壓提供時段t1，削角控制訊號YV1C為高位準，P型電晶體Mp導通(也即電壓提供路徑開啟)，N型電晶體Mn與P型電晶體M2截止；此時，閘極電源電壓VGH將藉由導通的P型電晶體Mp傳遞至閘極脈衝調變電路10的輸出端11，以致於輸出端11的電壓維持不變且輸出端11的電壓大小則由閘極電源電壓VGH的大小決定，此時經由閘極驅動器200產生的閘極脈衝訊號GP維持定值。
於削角控制時段t2，削角控制訊號YV1C為低位準，P型電晶體Mp截止，N型電晶體Mn與P型電晶體M2導通。在削角控制時段t2中的子時段t21中，N型電晶體Mn與放電電阻Radj構成放電迴路(也即削角路徑開啟)，此時閘極脈衝調變電路10的輸出端的電壓逐漸減小，相應地節點n1處的電壓Vadj處的電壓也係逐漸減小，當電壓Vadj減小至小於電源電壓AVDD時，比較器CMP的非反相輸入端(+)的電壓Vadj小於反相輸入端(-)的電壓AVDD，則進入削角控制時段t2中的子時段t22。具體地，在削角控制時段t2中的子時段t22中，比較器CMP的輸出端輸出一低位準以使P型電晶體M1導通，此時，節點n1與閘極脈衝調變電路10的輸出端11保持電性相通，電源電壓AVDD將依序透過P型電晶體M2及M1傳遞至閘極脈衝調變電路10的輸出端11，因此輸出端11的電壓將維持在AVDD，至此完成削角操作。相應地，在削角控制時段t2期間，閘極脈衝訊號GP係先逐漸減小再維持在一定值。
此外，從上述之閘極脈衝調變電路10的工作過程還可知，P型電晶體M2僅在削角控制時段t2期間才開啟，因而P型電晶體M2之設置可確保不影響到開機時序(因為開機時，比較器CMP的非反相輸入端(+)之電壓可能會小於反相輸入端(-)之電壓AVDD而致使P型電晶體M1導通)。
請參閱圖5，其繪示出相關於本發明第二實施例之一種閘極脈衝調變電路之內部電路結構示意圖。
如圖5所示，閘極脈衝調變電路30適於接受削角控制訊號例如YV1C的控制以根據閘極電源電壓例如VGH與第一預設電壓例如電源電壓AVDD來產生削角的電壓訊號例如VGHM並透過閘極脈衝調變電路的輸出端31輸出削角的電壓訊號VGHM至閘極驅動器200以供閘極驅動器200調變閘極脈衝之用。在此，閘極電源電壓VGH可透過電荷泵浦電路100來提供，而閘極脈衝調變電路30的輸出端31電性耦接至閘極驅動器200並可透過一接地電容CG 電性耦接至第二預設電壓例如接地電壓AVSS。閘極脈衝調變電路30包括電壓調變電路32與比較控制電路34。
其中，電壓調變電路32電性耦接於閘極電源電壓VGH與接地電壓AVSS之間且包括反相器Inv1、P型電晶體Mp、N型電晶體Mn與放電電阻Radj。P型電晶體Mp的源極或汲極電性耦接至閘極電源電壓VGH，P型電晶體Mp的汲極或源極電性耦接至閘極脈衝調變電路30的輸出端31，P型電晶體Mp的閘極透過反相器Inv1電性耦接至削角控制訊號YV1C。N型電晶體Mn的源極或汲極透過放電電阻Radj電性耦接至接地電壓AVSS，N型電晶體Mn的汲極或源極電性耦接至P型電晶體Mp的汲極或源極，N型電晶體Mn的閘極電性耦接至P型電晶體Mp的閘極。在此，P型電晶體Mp與N型電晶體Mn皆作為開關元件使用，且各自之閘極、源極、汲極係可分別作為開關元件的控制端、第一通路端與第二通路端。另外，P型電晶體Mp構成電壓提供路徑，而N型電晶體Mn與放電電阻Radj構成削角路徑；由於P型電晶體Mp與N型電晶體Mn的導通和截止狀態相反，因此電壓提供路徑與削角路徑係交替開啟。
承上述，比較控制電路34包括反相器Inv2、比較器CMP、P型電晶體M1及M2、與N型電晶體M3。其中，比較器CMP的第一輸入端例如非反相輸入端(+)電性耦接至電壓調變電路32內的節點n2，在此節點n2位於N型電晶體Mn的汲極或源極與P型電晶體Mp的汲極或源極之間(也即位於削角路徑上的N型電晶體之汲極或源極側)，而節點n2處的電壓為Vadj；比較器CMP的第二輸入端例如反相輸入端(-)電性耦接至電源電壓AVDD。P型電晶體M1的源極或汲極電性耦接至閘極脈衝調變電路30的輸出端31，P型電晶體M1的閘極電性耦接至比較器CMP的輸出端以致於P型電晶體M1的導通和截止狀態係由比較器CMP控制。P型電晶體M2的源極或汲極電性耦接至P型電晶體M1的汲極或源極，P型電晶體M2的汲極或源極電性耦接至電源電壓AVDD，P型電晶體M2的閘極依序透過反相器Inv2與Inv1電性耦接至削角控制訊號YV1C。N型電晶體M3的源極或汲極電性耦接至閘極脈衝調變電路30的輸出端31，N型電晶體M3的汲極或源極電性耦接至P型電晶體Mp的汲極或源極，N型電晶體M3的閘極電性耦接至比較器CMP的輸出端以致於N型電晶體M3的導通和截止狀態係由比較器CMP控制，並且N型電晶體M3與P型電晶體M1的導通和截止狀態相反。在此，P型電晶體M1及M2與N型電晶體M3皆作為開關元件使用，各自之閘極、源極、汲極係可分別作為開關元件的控制端、第一通路端與第二通路端。
下面將結合圖6與圖5對閘極脈衝調變電路30的工作過程進行詳細說明，其中圖6繪示出相關於閘極脈衝調變電路30的多個訊號YV1C、VGHM與GP之時序圖；在此，GP係閘極驅動器200依據削角的電壓訊號VGHM所產生的閘極脈衝訊號。
如圖6所示，削角控制訊號YV1C的每一個頻率週期T例如圖框週期包括電壓提供時段t1與削角控制時段t2。
於電壓提供時段t1，削角控制訊號YV1C為高位準，P型電晶體Mp導通(也即電壓提供路徑開啟)，N型電晶體Mn與P型電晶體M2截止，節點n2處的電壓Vadj等於VGH而大於AVDD致使比較器CMP輸出一高位準來使N型電晶體M3導通而P型電晶體M1截止；此時，閘極電源電壓VGH將藉由導通的P型電晶體Mp與N型電晶體M3傳遞至閘極脈衝調變電路30的輸出端31，以致於輸出端31的電壓維持不變且輸出端31的電壓大小則由閘極電源電壓VGH的大小決定，此時經由閘極驅動器200產生的閘極脈衝訊號GP維持定值。
於削角控制時段t2，削角控制訊號YV1C為低位準，P型電晶體Mp截止，N型電晶體Mn與P型電晶體M2導通。在削角控制時段t2中的子時段t21中，N型電晶體Mn與放電電阻Radj構成放電迴路(也即削角路徑開啟)，N型電晶體M3繼續保持導通，此時閘極脈衝調變電路30的輸出端31的電壓逐漸減小，相應地節點n2處的電壓Vadj處的電壓也係逐漸減小，當電壓Vadj減小至小於電源電壓AVDD時，比較器CMP的非反相輸入端(+)的電壓Vadj小於反相輸入端(-)的電壓AVDD，則進入削角控制時段t2中的子時段t22。具體地，在削角控制時段t2中的子時段t22中，比較器CMP的輸出端輸出一低位準以使P型電晶體M1導通而N型電晶體M3截止，此時，節點n2因N型電晶體M3截止而與閘極脈衝調變電路30的輸出端31電性不相通，電源電壓AVDD將依序透過P型電晶體M2及M1傳遞至閘極脈衝調變電路30的輸出端31，因此輸出端31的電壓將維持在AVDD，至此完成削角操作。相應地，在削角控制時段t2，閘極脈衝訊號GP係先逐漸減小再維持在一定值。此外，從上述之閘極脈衝調變電路10的工作過程可知，N型電晶體M3係在削角控制訊號YV1C的頻率週期T中的時段t12期間持續導通，在此，時段t12等於電壓提供時段t1與削角控制時段t2中的子時段t21之和。
綜上所述，本發明實施例利用比較器控制開關元件之方式使電源電壓AVDD擇機傳遞至閘極脈衝調變電路的輸出端，由於開關元件的開關特性不同於二極體的導通特性，本發明實施例可使得削角的電壓訊號VGHM之下限維持在AVDD而為一定值，因此可去除先前技術中削角路徑上存在的二極體導通特性，進而改善先前技術中存在的畫面閃爍問題。
另外，任何熟習此技藝者還可對本發明上述實施例提出的閘極脈衝調變電路之電路結構配置作適當變更，例如適當變更各個電晶體之類型(P型或N型)、將比較控制電路中的P型電晶體M2及/或反相器Inv2省略掉等等，只要其是利用比較器控制開關元件之方式來設定削角的電壓訊號之下限均應屬於本發明的保護範圍。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、30、50．．．閘極脈衝調變電路
11、31、51．．．閘極脈衝調變電路的輸出端
12、32、52．．．電壓調變電路
14、34．．．比較控制電路
D0．．．二極體
100．．．電荷泵浦電路
200．．．閘極驅動器
Mp、Mn、M1、M2、M3．．．電晶體
YV1C．．．削角控制訊號
VGH．．．閘極電源電壓
VGHM．．．削角的電壓訊號
AVDD．．．電源電壓
AVSS．．．接地電壓
Inv1、Inv2．．．反相器
n1、n2．．．節點
Radj．．．放電電阻
CG ．．．接地電容
T．．．頻率週期
t1．．．電壓提供時段
t2．．．削角控制時段
t21、t22．．．削角控制時段的子時段
t12．．．時段
GP．．．閘極脈衝訊號
圖1繪示出相關於先前技術之一種閘極脈衝調變電路之內部電路結構示意圖。
圖2為量測到的圖1所示閘極驅動器產生的閘極脈衝訊號之波形。
圖3繪示出相關於本發明第一實施例之一種閘極脈衝調變電路之內部電路結構示意圖。
圖4繪示出相關於圖3所示閘極脈衝調變電路之多個訊號的時序圖。
圖5繪示出相關於本發明第二實施例之一種閘極脈衝調變電路之內部電路結構示意圖。
圖6繪示出相關於圖5所示閘極脈衝調變電路之多個訊號的時序圖。
10．．．閘極脈衝調變電路
11．．．閘極脈衝調變電路的輸出端
12．．．電壓調變電路
14．．．比較控制電路
100．．．電荷泵浦電路
200．．．閘極驅動器
Mp、Mn、M1、M2．．．電晶體
YV1C．．．削角控制訊號
VGH．．．閘極電源電壓
AVDD．．．電源電壓
AVSS．．．接地電壓
Inv1、Inv2．．．反相器
n1．．．節點
Radj．．．放電電阻
CG ．．．接地電容

Claims (14)

  1. 一種閘極脈衝調變電路，適於接受一削角控制訊號的控制以根據一閘極電源電壓與一第一預設電壓來產生一削角的電壓訊號並透過該閘極脈衝調變電路的一輸出端輸出該削角的電壓訊號供調變閘極脈衝之用；該閘極脈衝調變電路包括：一電壓調變電路，電性耦接於該閘極電源電壓與一第二預設電壓之間並接受該削角控制訊號的控制以於該削角控制訊號的一頻率週期內擇機進行一削角操作，以藉此使該閘極脈衝調變電路的該輸出端輸出該削角的電壓訊號；以及一比較控制電路，包括：一比較器，包括一第一輸入端、一第二輸入端與一輸出端，該第一輸入端電性耦接至該電壓調變電路的一節點，該第二輸入端電性耦接至該第一預設電壓；以及一第一開關元件，包括一第一通路端、一第二通路端與一控制端，該第一開關元件的該第一通路端電性耦接至該第一預設電壓，該第一開關元件的第二通路端電性耦接至該閘極脈衝調變電路的該輸出端，該第一開關元件的該控制端電性耦接至該比較器的該輸出端；其中，於該電壓調變電路進行該削角操作之期間，該節點處的電壓與該第一預設電壓之間的相對大小關係決定該第一開關元件的開啟和關閉狀態，進而決定該第一預設電壓傳遞至該閘極脈衝調變電路的該輸出端之時機。
  2. 如申請專利範圍第1項所述之閘極脈衝調變電路，其中該比較控制電路更包括：一第二開關元件，包括一第一通路端、一第二通路端與一控制端，該第二開關元件的該第一通路端與電性耦接至該第一預設電壓，該第二開關元件的該第二通路端性耦接該第一開關元件的該第二通路端，該第二開關元件的該控制端電性耦接至該削角控制訊號，以致於在該電壓調變電路進行該削角操作之期間該第二開關元件開啟而允許該第一預設電壓傳遞至該第一開關元件的該第一通路端。
  3. 如申請專利範圍第2項所述之閘極脈衝調變電路，其中該電壓調變電路更包括：一第三開關元件，包括一第一通路端、一第二通路端與一控制端，該第三開關元件的該第一通路端電性耦接至該閘極電源電壓，該第三開關元件的該第二通路端電性耦接至該閘極脈衝調變電路的該輸出端，該第三開關元件的該控制端電性耦接至該削角控制訊號以致於該第三開關元件在該電壓調變電路進行該削角操作之期間處於關閉狀態；以及一第四開關元件，包括一第一通路端、一第二通路端與一控制端，該第四開關元件的該第一通路端電性耦接至該第二預設電壓，該第四開關元件的該第二通路端電性耦接至該第三開關元件的該第二通路端，該第四開關元件的該控制端電性耦接至該削角控制訊號以致於該第四開關元件在該電壓調變電路進行該削角操作之期間處於開啟狀態；其中，該節點位於該第四開關元件的該第一通路端與該第二預設電壓之間。
  4. 如申請專利範圍第1項所述之閘極脈衝調變電路，其中該電壓調變電路更包括：一第三開關元件，包括一第一通路端、一第二通路端與一控制端，該第三開關元件的該第一通路端電性耦接至該閘極電源電壓，該第三開關元件的該第二通路端電性耦接至該閘極脈衝調變電路的該輸出端，該第三開關元件的該控制端電性耦接至該削角控制訊號以致於該第三開關元件在該電壓調變電路進行該削角操作之期間處於關閉狀態；以及一第四開關元件，包括一第一通路端、一第二通路端與一控制端，該第四開關元件的該第一通路端電性耦接至該第二預設電壓，該第四開關元件的該第二通路端電性耦接至該第三開關元件的該第二通路端，該第四開關元件的該控制端電性耦接至該削角控制訊號以致於該第四開關元件在該電壓調變電路進行該削角操作之期間處於開啟狀態；其中，該節點位於該第四開關元件的該第二通路端與該第三開關元件的該第二通路端之間。
  5. 如申請專利範圍第4項所述之閘極脈衝調變電路，其中該比較控制電路進一步包括：一第五開關元件，包括一第一通路端、一第二通路端與一控制端，該第五開關元件的該第一通路端電性耦接至該第三開關元件的該第二通路端，該第五開關元件的該第二通路端電性耦接至該閘極脈衝調變電路的該輸出端，該第五開關元件的該控制端電性耦接至該比較器的該輸出端，並且該第五開關元件與該第一開關元件的開啟和關閉狀態相反。
  6. 一種閘極脈衝調變電路，適於接受一削角控制訊號的控制以根據一間極電源電壓與一第一預設電壓來產生一削角的電壓訊號並藉由該閘極脈衝調變電路的一輸出端輸出該削角的電壓訊號供調變閘極脈衝之用；該閘極脈衝調變電路包括：一電壓提供路徑，電性耦接於該閘極電源電壓與該閘極脈衝調變電路的該輸出端之間，並由該削角控制訊號來決定該電壓提供路徑的導通和截止狀態；一削角路徑，電性耦接於一第二預設電壓與該閘極脈衝調變電路的該輸出端之間，並由該削角控制訊號來決定該削角路徑的導通和截止狀態，且該削角路徑與該電壓提供路徑的導通和截止狀態相反；一比較器，包括一第一輸入端與一第二輸入端，該第一輸入端電性耦接至該削角路徑上的一節點，該第二輸入端電性耦接至該第一預設電壓；以及一第一開關元件，電性耦接於該第一預設電壓與該閘極脈衝調變電路的該輸出端之間並接受該比較器之控制；其中，於該削角路徑處於導通狀態之期間，該比較器的該第一輸入端與該第二輸入端之間的相對電壓大小決定該第一開關元件的開啟時機，以藉此決定何時將該第一預設電壓透過該第一開關元件傳遞至該閘極脈衝調變電路的該輸出端。
  7. 如申請專利範圍第6項所述之閘極脈衝調變電路，更包括：一第二開關元件，電性耦接於該第一預設電壓與該第一開關元件之間，並接受該削角控制訊號之控制以決定何時將該第一預設電壓傳遞至該第一開關元件。
  8. 如申請專利範圍第6項所述之閘極脈衝調變電路，更包括：一第三開關元件，電性耦接於該削角路徑與該閘極脈衝調變電路的該輸出端之間並接受該比較器之控制，並且該第三開關元件與該第一開關元件的開啟和關閉狀態相反。
  9. 如申請專利範圍第6項所述之閘極脈衝調變電路，其中：該電壓提供路徑包括一第四開關元件，該第四開關元件電性耦接於該閘極電源電壓與該閘極脈衝調變電路的該輸出端之間並由該削角控制訊號決定該第四開關元件的開啟和關閉狀態；以及該削角路徑包括一第五開關元件與一電阻，該第五開關元件與該電阻串聯相接於該第二預設電壓與該閘極脈衝調變電路的該輸出端之間並由該削角控制訊號決定該第五開關元件的開啟和關閉狀態，並且該第五開關元件與該第四開關元件的開啟和關閉狀態相反。
  10. 如申請專利範圍第9項所述之閘極脈衝調變電路，其中該削角路徑上的該節點位於該第五開關元件與該電阻之間。
  11. 如申請專利範圍第9項所述之閘極脈衝調變電路，其中該削角路徑上的該節點位於該第五開關元件與該閘極脈衝調變電路的該輸出端之間。
  12. 一種削角調變方法，適用於一閘極脈衝調變電路，該閘極脈衝調變電路用以產生一削角的電壓訊號並藉由該閘極脈衝調變電路的一輸出端輸出以供調變閘極脈衝之用；該削角調變方法包括步驟：提供一削角控制訊號，該削角控制訊號的一頻率週期包括一電壓提供時段與一削角控制時段；於該電壓提供時段，使該閘極脈衝調變電路的該輸出端之電壓維持為一第一電壓；以及於該削角控制時段，比較該閘極脈衝調變電路的一內部節點處的電壓與一第二電壓的相對大小關係，並且使該閘極脈衝調變電路的該輸出端之電壓先自該第一電壓逐漸減小以及之後在該第二電壓被允許傳遞至該閘極脈衝調變電路的該輸出端之期間維持不變；其中，該內部節點在該閘極脈衝調變電路的該輸出端之電壓逐漸減小之期間與該輸出端電性相通，並且該第二電壓係在該內部節點處的電壓小於該第二電壓之期間被允許傳遞至該閘極脈衝調變電路的該輸出端。
  13. 如申請專利範圍第12項所述之削角調變方法，其中該內部節點在該第二電壓被允許傳遞至該閘極脈衝調變電路的該輸出端之期間與該閘極脈衝調變電路的該輸出端仍電性相通。
  14. 如申請專利範圍第12項所述之削角調變方法，其中該內部節點在該第二電壓被允許傳遞至該閘極脈衝調變電路的該輸出端之期間與該閘極脈衝調變電路的該輸出端電性不相通。
TW099120534A 2010-06-23 2010-06-23 閘極脈衝調變電路及其削角調變方法 TWI434254B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099120534A TWI434254B (zh) 2010-06-23 2010-06-23 閘極脈衝調變電路及其削角調變方法
US12/941,525 US8289098B2 (en) 2010-06-23 2010-11-08 Gate pulse modulation circuit and sloping modulation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099120534A TWI434254B (zh) 2010-06-23 2010-06-23 閘極脈衝調變電路及其削角調變方法

Publications (2)

Publication Number Publication Date
TW201201176A TW201201176A (en) 2012-01-01
TWI434254B true TWI434254B (zh) 2014-04-11

Family

ID=45351981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120534A TWI434254B (zh) 2010-06-23 2010-06-23 閘極脈衝調變電路及其削角調變方法

Country Status (2)

Country Link
US (1) US8289098B2 (zh)
TW (1) TWI434254B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467557B (zh) 2012-07-26 2015-01-01 Upi Semiconductor Corp 電壓補償電路及其操作方法
TWI475550B (zh) * 2013-02-01 2015-03-01 Chunghwa Picture Tubes Ltd 產生削角訊號的掃描電路、液晶面板及產生削角訊號的方法
KR102018761B1 (ko) * 2013-09-03 2019-11-05 엘지디스플레이 주식회사 게이트 펄스 변조 회로와 이를 포함하는 디스플레이 장치
CN104575408B (zh) * 2013-10-16 2017-12-12 天钰科技股份有限公司 栅极脉冲调变电路及其削角调变方法
CN104240664B (zh) * 2014-09-12 2016-07-27 深圳市华星光电技术有限公司 驱动电路及液晶显示装置
KR102271488B1 (ko) * 2014-12-02 2021-07-01 엘지디스플레이 주식회사 전압 공급부와 이를 포함한 표시장치
US9659539B2 (en) * 2015-04-16 2017-05-23 Novatek Microelectronics Corp. Gate driver circuit, display apparatus having the same, and gate driving method
CN105139824B (zh) * 2015-10-16 2018-02-06 重庆京东方光电科技有限公司 栅极驱动器及其配置系统和调节配置方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504804A (en) * 1982-06-28 1985-03-12 Gte Lenkurt Incorporated Switched capacitor balanced modulator/demodulator
US4507626A (en) * 1982-06-28 1985-03-26 Gte Lenkurt Incorporated Switched capacitor SSB modulator
JP4346636B2 (ja) 2006-11-16 2009-10-21 友達光電股▲ふん▼有限公司 液晶表示装置

Also Published As

Publication number Publication date
US8289098B2 (en) 2012-10-16
US20110316640A1 (en) 2011-12-29
TW201201176A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
TWI434254B (zh) 閘極脈衝調變電路及其削角調變方法
TWI569252B (zh) 像素驅動電路及其驅動方法
WO2018059102A1 (en) Method for driving display panel, data source and display apparatus
TWI453722B (zh) 液晶顯示器之掃描線驅動裝置
WO2016078188A1 (zh) 液晶显示面板及其驱动方法
TWI417859B (zh) 閘極驅動器及其運作方法
TWI277047B (en) Liquid crystal display
US10204695B2 (en) Control circuit for controlling a noise reduction thin film transistor in a shift register unit and method of reducing noise
US20120169581A1 (en) Shift register and driving method thereof
US10643557B2 (en) Driving device and liquid crystal display device
US20160358571A1 (en) Shift register unit, gate driving circuit and display device
US20160343333A1 (en) Shift register unit, gate driving circuit and display device
TWI421847B (zh) 線性控制閘極驅動輸出信號
CN215770465U (zh) 显示驱动电路及显示装置
US9337839B2 (en) Pre-driver and power circuit including the same
US8503601B2 (en) Gate-on array shift register
US9190008B2 (en) Gate driving module, display apparatus having the same and method of driving display panel using the same
US10923065B2 (en) Data signal delay circuit, delay method and display device
TWI539432B (zh) 畫素電路及其控制方法與具該電路的顯示裝置
US8354985B2 (en) Driving apparatus, liquid crystal display having the same and driving method thereof
JP3879671B2 (ja) 画像表示装置および画像表示パネル
US20140340291A1 (en) Chamfered Circuit and Control Method Thereof
US9966026B2 (en) Gate driver on array substrate and liquid crystal display adopting the same
TWI440002B (zh) 液晶面板驅動電路及液晶顯示裝置
US11100876B2 (en) Latch circuit based on thin-film transistor, pixel circuit and driving method, display apparatus