CN104575408B - 栅极脉冲调变电路及其削角调变方法 - Google Patents

Abstract

本发明提供一种栅极脉冲调变电路及其削角调变方法，用于输出栅极脉冲调制信号至像素阵列。该栅极脉冲调变电路利用像素阵列经放电电阻放电以拉低栅极脉冲调制信号使该栅极脉冲调制信号形成削角，从而可减少画面闪烁现象。

Description

栅极脉冲调变电路及其削角调变方法

技术领域

本发明涉及一种栅极脉冲调变电路及其削角调变方法。

背景技术

薄膜晶体管液晶显示器(TFT-LCD)的驱动方式是利用栅极脉冲信号驱动每个像素晶体管以控制每个像素的开启和关闭状态；当输入一栅极脉冲信号使像素晶体管为导通时，所要显示的数据信号就会经由该像素晶体管传送到像素上，若像素晶体管截止时，所要显示的数据信号则不会经由该像素晶体管传送到像素上。

在显示面板的像素阵列中，每个像素为等效电阻和等效电容所组成，在这样的情况下，每一栅极脉冲信号扫描皆会造成扫描线前端输入波形与后端波形不同，即所谓的延迟波形。因此，有必要对栅极脉冲信号进行削角调变，使扫描线的前端输入波形与后端波形很接近，进而减少前后端馈穿(Feed Through)电压不同所造成的画面闪烁(flicker)现象。

发明内容

有鉴于此，有必要提供一种可消除画面闪烁的栅极脉冲调变电路及其削角调变方法。

一种栅极脉冲调变电路用于输出栅极脉冲调制信号至像素阵列，包括：

逻辑控制选通器，包括一用于接收栅极电源电压的栅极电源输入端，放电输出端经放电电阻连接一低电压准位，控制信号输入端及电源信号输出端；

一上桥开关连接该逻辑控制选通器；

一下桥开关耦合至该上桥开关与低电压准位之间，该上桥开关与该下桥开关之间节点连接栅极脉冲调制信号输出端输出栅极脉冲调制信号；

该上桥开关与下桥开关交替导通；

该上桥开关导通、下桥开关关断时，该逻辑控制选通器对该控制信号做逻辑运算，当逻辑运算结果为第一数值时，该逻辑控制选通器根据该控制信号输出栅极电源电压，该节点输出栅极脉冲调制信号至像素阵列；

当逻辑运算结果为第二数值时，该逻辑控制选通器根据控制信号选通该放电输出端，该像素阵列经该上桥开关、放电电阻放电以拉低该栅极脉冲调制信号形成削角信号。

一种削角调变方法应用于输出栅极脉冲调制信号至像素阵列的栅极脉冲调变电路，该栅极脉冲调变电路包括：逻辑控制选通器，包括栅极电源输入端接收一栅极电源电压，放电输出端经放电电阻连接一低电压准位，控制信号输入端及电源信号输出端；及一上桥开关连接该逻辑控制选通器；一下桥开关耦合至该上桥开关与接地端之间，该上桥开关与该下桥开关之间节点输出栅极脉冲调制信号至像素阵列；该削角调变方法包括：

第一时间段，控制该上桥开关导通，该下桥开关关断，该逻辑控制选通器对该控制信号做逻辑运算，该逻辑运算结果为第一数值时，该逻辑控制选通器使该栅极电源输入端与该电源信号输出端实现电导通，同时选择性的关断该栅极电源输入端与该放电输出端之间的电连接，该放电输出端输出栅极脉冲调制信号至像素阵列；

第二时间段，控制该上桥开关导通，该下桥开关关断，该逻辑控制选通器对该控制信号做逻辑运算，该逻辑运算结果为第二数值时，该逻辑控制选通器关断该栅极电源输入端与该电源信号输出端电连接，同时使该栅极电源输入端与该放电输出端之间实现的电连接，该像素阵列经该上桥开关、放电电阻放电以拉低该栅极脉冲调制信号形成削角信号；及

第三时间段，控制该上桥开关关断，该下桥开关关断，该像素阵列经下桥开关完全放电。

相较于现有技术，本发明的栅极脉冲调变电路及其削角调变方法利用像素阵列通过放电电阻放电使栅极电压形成削角，从而可减少画面闪烁现象，且本案之削角调变系藉由像素阵列经放电电阻放电形成减少电压不稳定引起的画面透光不均匀现象。

附图说明

图1是本发明的栅极脉冲调变电路一实施方式电路结构示意图。

图2是图1所示栅极脉冲调变电路工作时的信号时序图。

主要元件符号说明

栅极脉冲调变电路 10

像素阵列 20

逻辑控制选通器 110

上桥开关 120

下桥开关 130

反向器 140

放电电阻 150

节点 LX

栅极电源电压 VGH

栅极电源输入端 L

放电输出端 H

第一控制信号输入端 IN1

第二控制信号输入端 IN2

电源信号输出端 Vo

低电压准位 VGL

时钟信号 CLK

使能信号 OE

导通控制信号 CT

栅极脉冲调制信号 Gout

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

请参阅图1，图1是本发明的栅极脉冲调变电路10一实施方式电路结构示意图。该栅极脉冲调变电路10用于输出栅极电压至像素阵列20。该栅极脉冲调变电路10包括逻辑控制选通器110、上桥开关120、下桥开关130、反向器140及放电电阻150。该逻辑控制选通器110、该上桥开关120及下桥开关130依次串接于栅极电源电压VGH与低电压准位VGL之间。该反向器140用于接受导通控制信号CT以控制该上、下桥开关120、130的导通与关断。该上桥开关120与下桥开关130之间节点LX输出栅极脉冲调制信号至像素阵列20。

该逻辑控制选通器110包括栅极电源输入端L、放电输出端H、第一控制信号输入端IN1、第二控制信号输入端IN2及电源信号输出端Vo。该栅极电源输入端L连接一栅极电源电压VGH，该放电输出端H经放电电阻150连接该低电压准位VGL，该第一控制信号输入端IN1用于接收时钟信号CLK，该第二控制信号输入端IN2用于接收使能信号OE，该电源信号输出端Vo用于输出栅极电压。

在本实施方式中，该上桥开关120为一PMOS(P-Metal Oxide Semiconductor)晶体管，该下桥开关130为一NMOS(N-Metal Oxide Semiconductor)晶体管。该上桥开关120的源极与该电源信号输出端Vo连接，该上桥开关120的漏极与该下桥开关130的漏极电连接，该下桥开关130的源极接地，该上桥开关120、下桥开关130的栅极均与该反向器140电连接。该节点LX位于该上桥开关120的漏极与该下桥开关130的漏极之间。

请一并参阅图2，图2为图1所示的栅极脉冲调变电路10工作时的信号时序图。在第一时间段T1，该反向器140接收该导通控制信号CT控制该上桥开关120导通、下桥开关130关断，在本实施方式中，该导通控制信号CT为高准位信号，经该反向器140反向后，该导通控制信号CT控制该上桥开关120导通、下桥开关130关断。同时，该逻辑控制选通器110对该时钟信号CLK及使能信号OE做逻辑运算，在本实施方式中，在第一时间段内，该时钟信号CLK为高准位信号，该使能信号OE为低准位信号。该逻辑控制选通器110对该时钟信号CLK及使能信号OE做或非运算，当运算结果为第一数值时，在本实施方式中，该第一数值为逻辑值“1”时，该逻辑控制选通器110使该栅极电源输入端L与该电源信号输出端Vo这两个端口之间实现电导通，同时选择性的关断该栅极电源输入端L与该放电输出端H之间的电连接。此时该栅极电源电压VGH经该电源信号输出端Vo、上桥开关120及节点LX输出栅极脉冲调制信号Gout至像素阵列20。

在第二时间段T2，该反向器140接收该导通控制信号CT控制该上桥开关导通、下桥开关130关断。同时，该逻辑控制选通器110对该时钟信号CLK及使能信号做或非运算，当运算结果为第二数值时，在本实施方式中，该第二数值为逻辑值“0”时，该逻辑控制选通器110关断该栅极电源输入端L与该电源信号输出端Vo之间的电连接，同时使该栅极电源输入端L与该放电输出端H之间实现的电导通。在本实施方式中，在第二时间段内，该时钟信号CLK为低准位信号，该使能信号OE为低准位信号。此时像素阵列20经该上桥开关120、该放电输出端H、该放电电阻150进行放电，以将该栅极脉冲调制信号Gout拉低使该栅极脉冲调制信号Gout形成一削角。

在第三时间段T3，该导通控制信号CT为低准位信号，此时该反向器接收该导通控制信号CT控制该上桥开关关断、下桥开关130导通，该像素阵列20经该下桥开关130完全放电。

前述的栅极脉冲调变电路10及其削角调变方法利用像素阵列通过电阻放电使栅极电压形成削角，从而可减少画面闪烁现象，且本案之削角调变系藉由像素阵列经电阻放电形成减少电压不稳定引起的画面透光不均匀现象。

以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (15)

1.一种栅极脉冲调变电路，用于输出栅极脉冲调制信号至像素阵列，包括：

逻辑控制选通器，包括一用于接收栅极电源电压的栅极电源输入端，经放电电阻连接一低电压准位的放电输出端，控制信号输入端及电源信号输出端；

一上桥开关连接该逻辑控制选通器；

一下桥开关耦合至该上桥开关与低电压准位之间，该上桥开关与该下桥开关之间节点连接栅极脉冲调制信号输出端以输出栅极脉冲调制信号；

该上桥开关与下桥开关交替导通；

该上桥开关导通、下桥开关关断时，该逻辑控制选通器对该控制信号做逻辑运算，当逻辑运算结果为第一数值时，该逻辑控制选通器根据该控制信号输出栅极电源电压，该节点输出栅极脉冲调制信号至像素阵列；

当逻辑运算结果为第二数值时，该逻辑控制选通器根据控制信号选通该放电输出端，该像素阵列经该上桥开关、放电电阻放电以拉低该栅极脉冲调制信号形成削角信号。

2.如权利要求1所述的栅极脉冲调变电路，其特征在于，该栅极脉冲调变电路还包括一反向器接受导通控制信号以控制该上桥开关和该下桥开关的导通与关断。

3.如权利要求2所述的栅极脉冲调变电路，其特征在于，该控制信号输入端包括用于接收时钟信号的第一控制信号输入端及接收使能信号的第二控制信号输入端，该逻辑控制选通器对该时钟信号与该使能信号做逻辑运算。

4.如权利要求3所述的栅极脉冲调变电路，其特征在于，当该反向器接收该导通控制信号控制该上桥开关导通、下桥开关关断，该逻辑控制选通器对该时钟信号与该使能信号做或非运算，当运算结果为第一数值时，该逻辑控制选通器使该栅极电源输入端与该电源信号输出端实现电导通，同时选择性的关断该栅极电源输入端与该放电输出端之间的电连接，此时该栅极电源电压经该电源信号输出端、上桥开关及节点输出栅极脉冲调制信号。

5.如权利要求4所述的栅极脉冲调变电路，其特征在于，该第一数值为逻辑值“1”。

6.如权利要求4所述的栅极脉冲调变电路，其特征在于，当运算结果为第二数值时，该逻辑控制选通器关断该栅极电源输入端与该电源信号输出端电连接，同时使该栅极电源输入端与该放电输出端之间实现电连接，像素阵列经该上桥开关、该放电输出端、该放电电阻进行放电使该栅极脉冲调制信号形成一削角。

7.如权利要求6所述的栅极脉冲调变电路，其特征在于，该第二数值为逻辑值“0”。

8.如权利要求6所述的栅极脉冲调变电路，其特征在于，该反向器接收该导通控制信号控制该上桥开关关断、下桥开关导通，该像素阵列经该下桥开关完全放电。

9.一种削角调变方法，应用于输出栅极脉冲调制信号至像素阵列的栅极脉冲调变电路，该栅极脉冲调变电路包括：逻辑控制选通器，包括栅极电源输入端接收一栅极电源电压，放电输出端经放电电阻连接一低电压准位，控制信号输入端及电源信号输出端；及一上桥开关连接该逻辑控制选通器；一下桥开关耦合至该上桥开关与接地端之间，该上桥开关与该下桥开关之间节点输出栅极脉冲调制信号至像素阵列；该削角调变方法包括：

第一时间段，控制该上桥开关导通，该下桥开关关断，该逻辑控制选通器对该控制信号做逻辑运算，该逻辑运算结果为第一数值时，该逻辑控制选通器使该栅极电源输入端与该电源信号输出端实现电导通，同时选择性的关断该栅极电源输入端与该放电输出端之间的电连接，该放电输出端输出栅极脉冲调制信号至像素阵列；

第二时间段，控制该上桥开关导通，该下桥开关关断，该逻辑控制选通器对该控制信号做逻辑运算，该逻辑运算结果为第二数值时，该逻辑控制选通器关断该栅极电源输入端与该电源信号输出端电连接，同时使该栅极电源输入端与该放电输出端之间实现的电连接，该像素阵列经该上桥开关、放电电阻放电以拉低该栅极脉冲调制信号形成削角信号；及

第三时间段，控制该上桥开关关断，该下桥开关导通，该像素阵列经下桥开关完全放电。

10.如权利要求9所述的削角调变方法，其特征在于，该控制信号输入端包括用于接收时钟信号的第一控制信号输入端及接收使能信号的第二控制信号输入端，该逻辑控制选通器对该时钟信号与该使能信号做逻辑运算。

11.如权利要求10所述的削角调变方法，其特征在于，在第一时间段，该逻辑控制选通器对该时钟信号与该使能信号做或非运算，该运算的结果为第一数值时，该逻辑控制选通器选通该栅极电源输入端、该电源信号输出端并使该放电输出端截止，该栅极电源电压经该电源信号输出端、上桥开关以及连接于该上桥开关和下桥开关之间结点输出栅极脉冲调制信号。

12.如权利要求11所述的削角调变方法，其特征在于，该第一数值为逻辑值“1”。

13.如权利要求11所述的削角调变方法，其特征在于，在第二时间段，当运算结果为第二数值时，该逻辑控制选通器选通该栅极电源输入端、该电源信号输出端及该放电输出端，像素阵列经该上桥开关、该放电输出端、该电阻进行放电使该栅极脉冲调制信号形成一削角。

14.如权利要求13所述的削角调变方法，其特征在于，该第二数值为逻辑值“0”。

15.如权利要求13所述的削角调变方法，其特征在于，该栅极脉冲调变电路还包括一反向器接受导通控制信号以控制该上、下桥开关的导通与关断；在第三时间段，该反向器接收该导通控制信号控制该上桥开关关断、下桥开关导通，该像素阵列经该下桥开关完全放电。