JP2015070070A5

JP2015070070A5 -

Info

Publication number: JP2015070070A5
Application number: JP2013202123A
Authority: JP
Filing date: 2013-09-27
Publication date: 2016-04-14
Anticipated expiration: 2033-09-27

Description

本技術の撮像素子およびその製造方法ならびに電子機器では、半導体基板の受光面側に形成される固定電荷膜を、受光面に設けられた第２絶縁膜と、受光面から半導体基板に設けられた画素分離溝の壁面および底面にかけて設けられた第１絶縁膜との積層膜とする。このように固定電荷膜を形成領域の異なる２種類の絶縁膜によって構成することにより、半導体基板の表面（具体的には、画素分離溝の壁面および底面）の界面準位が改善される。

＜１．実施の形態＞
図１は、本開示の一実施の形態に係る撮像素子（撮像素子１０）の断面構成を表したものである。撮像素子１０は、例えばＣＣＤイメージセンサまたはＣＭＯＳイメージセンサ等の撮像装置（撮像装置１）において１つの画素（例えば画素Ｐ）を構成するものである（図５参照）。この撮像素子１０は裏面照射型であり、光電変換部２２を有する受光部２０の光入射面側に集光部４０が、光入射面側とは反対側の面に配線層３０が設けられた構成を有する。受光部２０は、光入射面（受光面Ｓ１）側に画素Ｐ間に溝（画素分離溝２１Ａ）を有する半導体基板２１、半導体基板２１の光入射面側の全面に設けられた固定電荷膜２３および保護膜２４から構成されている。本実施の形態の撮像素子１０は、この固定電荷膜２３が、それぞれ形成領域の異なる２種類の絶縁膜（第１絶縁膜２３Ａおよび第２絶縁膜２３Ｂ）によって形成されており、部分的に積層構造を有するものである。

固定電荷膜２３は、負の電荷を有するものであり、第１絶縁膜２３Ａと第２絶縁膜２３Ｂとが部分的に積層された構成を有する（例えば、図２Ｃ参照）。具体的には、第１絶縁膜２３Ａは、半導体基板２１の裏面全面、即ち、半導体基板２１の受光面Ｓ１および画素分離溝２１Ａの壁面から底面にかけて連続して設けられている。なお、第１絶縁膜２３Ａは多層（ここでは２層（２３Ａ₁，２３Ａ₂））からなる。第２絶縁膜２３Ｂは、半導体基板２１の画素分離溝２１Ａの内壁（壁面および底面）を除く領域（受光面Ｓ１）上に設けられている。なお、第２絶縁膜２３Ｂは、受光面Ｓ１から画素分離溝２１Ａの壁面の一部にかけて連続して形成されている。

固定電荷膜２３上には保護膜２４が設けられており、画素分離溝２１Ａ内にこの保護膜２４を埋設することで受光部２０の裏面が平坦化されている。保護膜２４は、例えば窒化シリコン（Ｓｉ₂Ｎ₃），酸化シリコン（ＳｉＯ₂）および酸窒化シリコン（ＳｉＯＮ）等の単層膜あるいはこれらの積層膜により構成されている。

続いて、図２Ｃに示したように、例えばＡＬＤ法またはＭＯＣＶＤ法を用いて、第２絶縁膜２３Ｂおよび画素分離溝２１Ａの壁面および底面を覆う第１絶縁膜２３Ａ₁上に第１絶縁膜２３Ａ₂を形成する。ＡＬＤ法およびＭＯＣＶＤ法における各条件は、上記と同様である。以上により、固定電荷膜２３が形成される。

次に、保護膜２４として、例えばＳｉＯ₂膜を、例えばＡＬＤ法もしくはＣＶＤ法を用いて受光面Ｓ１の固定電荷膜２３上に形成すると共に、画素分離溝２１Ａに埋設する。続いて、保護膜２４上に、例えばスパッタリング法あるいはＣＶＤ法を用いて例えばＷ膜を形成したのち、フォトリソグラフィ等によってパターニングして遮光膜４２を形成する。次に、保護膜２４および遮光膜４２上に平坦化膜４３を形成したのち、平坦化膜４３上に、例えばベイヤー配列のカラーフィルタ４４およびオンチップレンズ４１を順に形成する。このようにして撮像素子１０を得ることができる。

また、ＡＬＤ法またはＭＯＣＶＤ法を用いた第１絶縁膜２３Ａ₁，２３Ａ₂は、半導体基板２１の光入射面側の全面（受光面Ｓ１，画素分離溝２１Ａの壁面および底面）に形成され、ＰＶＤ法を用いた第２絶縁膜２３Ｂは、後述するシャドーイング効果によって受光面Ｓ１および受光面Ｓ１上から連続する画素分離溝２１Ａの壁面の一部に形成される。第２絶縁膜２３Ｂにおけるシャドーイング効果は、画素分離溝２１Ａの深さ（ｈ）に依存する。深さ（ｈ）が深いほどシャドーイング効果は大きくなり、画素分離溝２１Ａの壁面への性膜が抑制される。壁面への成膜を抑制する深さ（ｈ）は１μｍ以上であることが好ましく、１μｍ以下とする場合には、溝形状をオーバーハング型とすることが望ましい。

以上のように、本実施の形態では、光電変換部２２を備えた半導体基板２１の受光面側に形成する固定電荷膜２３を、形成領域の異なる２種類の絶縁膜（第１絶縁膜２３Ａおよび第２絶縁膜２３Ｂ）の積層膜として形成するようにした。具体的には、ＡＬＤ法またはＭＯＣＶＤ法を用いて半導体基板２１の光入射面側の全面（受光面Ｓ１，画素分離溝２１Ａの壁面および底面）に第１絶縁膜２３Ａを形成し、ＰＶＤ法を用いて受光面Ｓ１に第２絶縁膜２３Ｂを形成する。特に、第１絶縁膜２３Ａを形成したのち、第２絶縁膜２３Ｂを形成するようにしたので、半導体基板２１の表面に損傷を与えることなく、固定電荷膜を形成することが可能となる。即ち、半導体基板２１の表面（受光面Ｓ１，画素分離溝２１Ａの壁面および底面）の界面準位が改善され、暗電流の発生が抑制された撮像装置を提供することが可能となる。

このように、本変形例では、遮光膜５２を受光部２０の画素分離溝２１Ａ内に埋設するようにしたので、光電変換部２２における斜入射光による混色をより抑制することが可能となる。

行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１ａの各画素Ｐを例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通じて水平選
択部１２３に供給される。水平選択部１３３は、例えば垂直信号線Ｌsigごとに設けられ
たアンプや水平選択スイッチ等により構成されている。

列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通じて伝送される各画素Ｐの信号
が順番に水平信号線１３５に出力され、当該水平信号線１３５を通じて半導体基板２１の外部へ伝送される。

行走査部１３１、水平選択部１３３、列走査部１３４および水平信号線１３５からなる回路部分は、半導体基板２１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。ケーブル等により接続された他の基板にこの回路部分を設けることも可能である。

システム制御部１３２は、半導体基板２１の外部から与えられるクロックや動作モードを指令するデータ等を受け取ると共に、撮像装置１の内部情報を出力するものである。システム制御部１３２は、これに加え、例えば各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４等の周辺回路の駆動制御を行う。

Claims

画素ごとに光電変換部を有する半導体基板と、
前記半導体基板に設けられた画素分離溝と、
前記半導体基板の受光面側に設けられた固定電荷膜とを備え、
前記固定電荷膜は、前記受光面から前記画素分離溝の壁面および底面にかけて連続して設けられた第１絶縁膜と、前記第１絶縁膜上の少なくとも前記受光面に部分的に設けられた第２絶縁膜と
を有する撮像素子。
前記第１絶縁膜および前記第２絶縁膜の膜数は互いに異なる、請求項１に記載の撮像素子。
前記第１絶縁膜の膜数は２層、前記第２絶縁膜の膜数は１層である、請求項１または２に記載の撮像素子。
前記固定電荷膜は、前記半導体基板側から前記第１絶縁膜、前記第２絶縁膜および前記第１絶縁膜の順に形成されている、請求項１乃至３のいずれか１つに記載の撮像素子。
前記固定電荷膜は、前記半導体基板側から前記第１絶縁膜、前記第１絶縁膜および前記第２絶縁膜の順に形成されている、請求項１乃至４のいずれか１つに記載の撮像素子。
前記第２絶縁膜は、前記受光面から前記画素分離溝の壁面の一部にかけて連続している、請求項１乃至５のいずれか１つに記載の撮像素子。
前記第１絶縁膜および前記第２絶縁膜は、それぞれ、酸化ハフニウム（ＨｆＯ₂），酸化ジルコニウム（ＺｒＯ ₂ ），酸化アルミニウム（Ａｌ₂Ｏ₃），酸化チタン（ＴｉＯ₂）および酸化タンタル（Ｔａ₂Ｏ₅）のいずれか１種によって形成されている、請求項１乃至６のうちいずれか１つに記載の撮像素子。
画素ごとに光電変換部を有すると共に、画素分離溝を有する半導体基板の受光面に固定電荷膜を成膜する工程を含み、前記固定電荷膜の製造工程は、
前記半導体基板の前記受光面から前記画素分離溝の壁面および底面にかけて連続した第１絶縁膜を形成する工程と、
前記第１絶縁膜上の少なくとも前記受光面に部分的に第２絶縁膜を形成する工程と
を含む撮像素子の製造方法。
前記第１絶縁膜を原子層蒸着法または有機金属化学気相成長法によって形成する、請求項８に記載の撮像素子の製造方法。
前記第２絶縁膜を物理的気相成長法によって形成する、請求項８または９に記載の撮像素子の製造方法。
撮像素子を含み、
前記撮像素子は、
画素ごとに光電変換部を有する半導体基板と、
前記半導体基板に設けられた画素分離溝と、
前記半導体基板の受光面側に設けられた固定電荷膜とを備え、
前記固定電荷膜は、前記受光面から前記画素分離溝の壁面および底面にかけて連続して設けられた第１絶縁膜と、前記第１絶縁膜上の少なくとも前記受光面に部分的に設けられた第２絶縁膜と
を有する電子機器。