JP2014220771A - 固体撮像装置及びカメラ - Google Patents

固体撮像装置及びカメラ Download PDF

Info

Publication number
JP2014220771A
JP2014220771A JP2013100703A JP2013100703A JP2014220771A JP 2014220771 A JP2014220771 A JP 2014220771A JP 2013100703 A JP2013100703 A JP 2013100703A JP 2013100703 A JP2013100703 A JP 2013100703A JP 2014220771 A JP2014220771 A JP 2014220771A
Authority
JP
Japan
Prior art keywords
potential
solid
imaging device
state imaging
generation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013100703A
Other languages
English (en)
Other versions
JP6174901B2 (ja
Inventor
岩根　正晃
Masaaki Iwane
正晃 岩根
彰 沖田
Akira Okita
彰 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013100703A priority Critical patent/JP6174901B2/ja
Priority to US14/255,133 priority patent/US9497403B2/en
Publication of JP2014220771A publication Critical patent/JP2014220771A/ja
Application granted granted Critical
Publication of JP6174901B2 publication Critical patent/JP6174901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Abstract

【課題】固体撮像装置の画素信号の読み出しモードおよび休止モードの制御に有利な技術を提供する。
【解決手段】固体撮像装置は、画素アレイと複数の列信号線と、前記複数の列信号線に対応して配され、それぞれが備える制御端子の電位に応じた電流を前記複数の列信号線のそれぞれに流す複数の電流源とを備える。前記画素アレイから信号の読み出しを行う第１モードにおいて、第１電位生成部の出力を前記制御端子に接続して前記制御端子の電位を前記第１電位にする場合、前記制御端子の電位が前記第１電位に達する前に、当該電位が前記第１電位に達した時よりも大きい電流を前記制御端子に供給する。
【選択図】図１

Description

本発明は、固体撮像装置及びそれを搭載したカメラに関する。
固体撮像装置は、複数の画素が配された画素アレイと、この画素アレイの各列に対応して配された複数の列信号線とを備えうる。また、各画素には信号を読み出すためのトランジスタが配され、各列信号線には電流源が接続されうる。該トランジスタ及び該電流源によってソースフォロワ回路が構成され、このソースフォロワ回路によって各画素から読み出される。
特開２００３−０３２５４８号公報
画素アレイからの信号の読み出しを休止している間においても、信号の読み出しを行う際と同様にして電流源が電流を流す構成では、電力を消費してしまう。そこで、動作モード（画素アレイからの信号の読み出しを行うモードおよび当該読み出しを休止するモード）に応じて当該電流源の電流量を制御する構成が採られうる。しかしながら、画素数の増大に伴って当該電流源を制御するための配線の容量も増大するため制御の応答性が低下する。
本発明の目的は、固体撮像装置の画素信号の読み出しモードおよび休止モードの制御に有利な技術を提供することにある。
本発明の一つの側面は固体撮像装置にかかり、前記固体撮像装置は、複数の画素ユニットが複数の行及び複数の列を構成するように配された画素アレイと、それぞれが前記複数の列に対応して配され、前記画素アレイから信号を読み出すための複数の列信号線と、それぞれが前記複数の列信号線に対応して配され、それぞれが備える制御端子の電位に応じた電流を前記複数の列信号線のそれぞれに流す複数の電流源と、を備える固体撮像装置であって、第１電位を生成する第１電位生成部と、前記第１電位とは異なる電位の第２電位を生成する第２電位生成部と、前記画素アレイから信号の読み出しを行う第１モードでは、前記第１電位生成部の出力を前記制御端子に接続して前記制御端子の電位を前記第１電位にし、前記信号の読み出しを休止する第２モードでは、前記第２電位生成部の出力を前記制御端子に接続して前記制御端子の電位を前記第２電位にするスイッチ部と、を備え、前記第１電位生成部は前記スイッチ部を介して、前記制御端子の電位が前記第１電位に達する前に、当該電位が前記第１電位に達した時よりも大きい電流を前記制御端子に供給し、前記第２電位生成部は前記スイッチ部を介して、前記制御端子の電位が前記第２電位に達する前に、当該電位が前記第２電位に達した後よりも大きい電流を前記制御端子に供給することを特徴とする。
本発明によれば、固体撮像装置の画素信号の読み出しモードおよび休止モードの制御に有利である。
第１実施形態の構成例を説明する図。 第１実施形態の構成の具体例を説明する図。 第１実施形態の構成の具体例を説明する図。 第２実施形態の構成の具体例を説明する図。 第３実施形態の構成の具体例を説明する図。 他の構成例を説明する図。 他の構成の具体例を説明する図。 第４実施形態の構成の具体例を説明する図。 第５実施形態の構成の具体例を説明する図。 第６実施形態の構成の具体例を説明する図。
＜第１実施形態＞
図１乃至３を参照しながら、第１実施形態の固体撮像装置１０１を説明する。図１は、固体撮像装置１０１の構成を説明するブロック図である。固体撮像装置１０１は、画素アレイ１と、垂直走査回路２と、増幅部１３と、電位生成部１４と、と備えうる。画素アレイ１からの信号は、垂直走査回路２からの制御信号にしたがって、列信号線ＮＶを介して増幅部１３に入力される。その後、該信号は、増幅部１３によって増幅され、水平走査回路２２に出力される。ここで、増幅部１３は、図１に例示されるように、画素アレイ１からの信号を増幅するための構成の一部として定電流源２０を有する。
ここで、増幅部１３は、例えば、制御端子２１を有しており、定電流源２０は制御端子２１の電位に応じて電流量を調整する構成になっている。制御端子２１には、互いに異なる第１電位ＶＣＮＴ１及び第２電位ＶＣＮＴ２の一方が供給され、これらの電位は、電位生成部１４から供給される。ここでは、電位生成部１４の構成例として、スイッチ部１５、第１電位生成部１６及び第２電位生成部１７を示している。より具体的には、例えば、第１電位生成部１６は第１電位ＶＣＮＴ１を出力し、第２電位生成部１７は第２電位ＶＣＮＴ２を出力する。スイッチ部１５は、制御信号ＰＳＡＶＥに応じて、第１電位生成部１６の出力（第１電位ＶＣＮＴ１）及び第２電位生成部１７の出力（第２電位ＶＣＮＴ２）の一方を選択的に制御端子２１に接続するように構成される。
固体撮像装置１０１は、画素アレイ１から信号の読み出しを行う第１モードでは、電位生成部１４が第１電位ＶＣＮＴ１を制御端子２１に供給する。また、固体撮像装置１０１は、画素アレイ１からの信号の読み出しを休止する第２モードでは、電位生成部１４が第２電位ＶＣＮＴ２を制御端子２１に供給する。このようにして、定電流源２０の電流が、第１モードのときの値よりも第２モードのときの値の方が小さくなるように、固体撮像装置１０１が構成されうる。固体撮像装置１０１は、このような構成を採ることによって、消費電力を低減することができる。
以下、図２を参照しながら、具体的な構成例を説明する。図２は、固体撮像装置１０１の具体的な構成例を説明する回路図である。画素アレイ１は、複数の行及び複数の列を構成するように配された複数の画素ユニットＰＵを有する。ここでは、簡易化のため、３行×３列の画素ユニットＰＵを示しているが、例えば、実際の列の数は数千や数万の規模である。例えば、第１行目、第１列目の画素ユニットＰＵは、光電変換部Ｄ１１（例えば、フォトダイオード）、転送トランジスタＭ１１１、リセットトランジスタＭ２１１、ソースフォロワトランジスタＭ３１１、選択トランジスタＭ４１１を含む。これらのトランジスタＭ１１１乃至Ｍ４１１には、例えば、ＮＭＯＳトランジスタが用いられうる。転送トランジスタＭ１１１のゲート端子には、制御信号ＰＴＸ１が与えられる。制御信号ＰＴＸ１が活性化されると、光電変換部Ｄ１１において受光によって発生し蓄積された電荷が、転送トランジスタＭ１１１によって転送され、ソースフォロワトランジスタＭ３１１のゲート端子の電位が変動する。ソースフォロワトランジスタＭ３１１に流れる電流量は、この電位の変動に応じて変化しうる。選択トランジスタＭ４１１のゲート端子には、制御信号ＰＳＥＬ１が与えられる。制御信号ＰＳＥＬ１が活性化されると、選択トランジスタＭ４１１は、ソースフォロワトランジスタＭ３１１の電流量に応じた信号を列信号線ＮＶに出力する。また、リセットトランジスタＭ２１１のゲート端子には、制御信号ＰＲＥＳ１が与えられる。制御信号ＰＲＥＳ１が活性化されると、リセットトランジスタＭ２１１はソースフォロワトランジスタＭ３１１のゲート端子の電位をリセットしうる。他の画素ユニットＰＵについても同様である。
複数の列信号線ＮＶ（ＮＶ１乃至ＮＶ３）は、画素アレイ１の各列に対応してそれぞれ配されている。また、固体撮像装置１０１は、複数の電流源３ｃが各列信号線ＮＶに対応してそれぞれ配された列電流源３を備える。電流源３ｃのそれぞれは、例えば、複数のＭＯＳトランジスタのカスコード接続によって構成されうる。ここでは、ＭＯＳトランジスタＭ３１及びＭＯＳトランジスタＭ３２によって電流源３ｃが構成されており、ＭＯＳトランジスタＭ３２のゲート端子が、図１の制御端子２１に対応する。ＭＯＳトランジスタＭ３２のゲート端子のそれぞれは、共通の制御信号線３０に接続されている（ノードＮｇ）。各電流源３ｃは、各々が備える制御端子２１の電位（即ち、制御信号線３０の電位）に応じた電流を、対応する列信号線ＮＶのそれぞれに流す。また、固体撮像装置１０１は、複数の列アンプ７ｃが各列信号線ＮＶに対応してそれぞれ配された列アンプ群７を備える。各列アンプ７ｃは、例えば、差動増幅器Ａｍと入力容量Ｃｉと帰還容量Ｃｆとによって構成され、対応する列信号線ＮＶの電位の変化を増幅して出力する。列アンプ群７は、図１の増幅部１３に含まれる定電流源２０に対応する。その後、列アンプ群７で増幅された画素信号のそれぞれは、ラインメモリ８に格納され、水平シフトレジスタ９から入力された制御信号ＰＳ１乃至ＰＳ３に応じて、出力部１０に水平転送される。ラインメモリ８、水平シフトレジスタ９及び出力部１０は、図１の水平走査回路２２に対応する。
また、画素ユニットＰＵのそれぞれから信号を読み出す際に、まず、各列アンプ７ｃの入力容量Ｃｉにおいて、リセットトランジスタＭ２１１等によってリセットが為されたときの出力がノイズ成分（第１信号）として予めクランプされる。その後、電荷の転送に応じて読み出された信号（第２信号）とこのノイズ成分との差分が各列アンプ７ｃから出力され、結果、ノイズ成分が除去された信号が、画素信号として処理されうる。このようにして、画素ユニットＰＵのそれぞれに入射した光の量にしたがう画素信号が画素アレイ１から読み出される。
固体撮像装置１０１は、電位生成部１４として、第１電位生成部１６に対応するユニット４と、第２電位生成部１７に対応するユニット５を含む。また、ここでは、ＭＯＳトランジスタＭ３１（カスコード接続されたＭＯＳトランジスタの一つ）のゲート端子のそれぞれ（ノードＮｂ）に電位を供給するため、ユニット６が第３電位生成部として配されている。
ユニット４は、例えば、カレントミラーを構成するＭＯＳトランジスタＭ４１乃至Ｍ４３を含み、バイアス電流源Ｉｂ１から定電流（例えば、５０乃至２００μＡ程度）がＭＯＳトランジスタＭ４１に供給されている。これにより、ユニット４は、ノードＮ１において、第１電位ＶＣＮＴ１（例えば、２Ｖ程度）を生成する。ノードＮ１は、スイッチＳＷ１（第１スイッチ部）を介して、ノードＮｇに接続されている。ユニット５は、例えば、ＭＯＳトランジスタＭ５１と、スイッチＳＷ３及びＳＷ４とを含み、バイアス電流源Ｉｂ２から定電流（例えば、５０乃至２００μＡ程度）がスイッチＳＷ３を介してＭＯＳトランジスタＭ５１に供給されている。バイアス電流源Ｉｂ２の電流量とＭＯＳトランジスタＭ５１との関係から、ノードＮ２において、第２電位ＶＣＮＴ２（例えば、０．８Ｖ程度）が生成される。ノードＮ２は、スイッチＳＷ２（第２スイッチ部）を介して、ノードＮｇに接続されている。また、ユニット６は、例えば、ＭＯＳトランジスタＭ６１及びＭ６２を含み、バイアス電流源Ｉｂ３から定電流（例えば、５０乃至２００μＡ程度）がＭＯＳトランジスタＭ６２に供給されている。ＭＯＳトランジスタＭ６２のゲート端子（ノードＮ３）は、スイッチＳＷ５を介して、ノードＮ１に接続されている。また、ＭＯＳトランジスタＭ６１のゲート端子は、各電流源３ｃのＭＯＳトランジスタＭ３１のそれぞれのゲート端子と接続されている（ノードＮｂ）。ユニット４乃至６の構成は、本実施形態に限定されず、所望の電位が生成されるように構成されればよい。第１電位ＶＣＮＴ１及び第２電位ＶＣＮＴ２の値は、例えば、固体撮像装置に印加される電源電圧ＶＤＤを３乃至５Ｖ程度として、例えば、第１電位ＶＣＮＴ１が２Ｖ程度、第２電位ＶＣＮＴ２が０．８Ｖ程度になるようにすればよい。
第１モードにおいては、スイッチＳＷ１、ＳＷ４及びＳＷ５が導通状態になり、スイッチＳＷ２及びＳＷ３が非導通状態になる。これにより、ノードＮｇの電位、及びＭＯＳトランジスタＭ６２のゲート端子の電位は、それぞれ第１電位ＶＣＮＴ１になる。また、これに応じて、ユニット６に流れる電流量に応じた電位が、ノードＮｂに供給される。その結果、各電流源３ｃは、対応する列信号線ＮＶに、第１電位ＶＣＮＴ１に応じた量の電流を供給する。例えば、バイアス電流源Ｉｂ３の電流値が１００μＡであり、ＭＯＳトランジスタＭ３１及びＭ３２のゲート幅がＭＯＳトランジスタＭ６１及びＭ６２のゲート幅の２０分の１であるとすると、各電流源３ｃに流れる電流量は５μＡになる。ここで、スイッチＳＷ１とスイッチＳＷ５とは、スイッチＳＷ１が導通状態になった後にスイッチＳＷ５が導通状態になるとよい。スイッチＳＷ１とスイッチＳＷ５とが導通状態になるタイミングをずらすことにより、スイッチＳＷ１が導通状態になった直後のノードＮ１の電位が変動することによるユニット６（ノードＮ３の電位）への影響を低減することができる。このことは、他の対策として、例えば、ノードＮ３に１０乃至１００ｐＦ程度の容量を接地電位に対して接続し、ノードＮ３の電位の変動を抑制してもよい。一方で、上述のユニット６への影響が十分に小さい場合は、スイッチＳＷ５を用いずに、ノードＮ１とノードＮ３とは短絡されてもよい。
第２モードにおいては、スイッチＳＷ２及びＳＷ３が導通状態になり、スイッチＳＷ１、ＳＷ４及びＳＷ５が非導通状態になる。これによりノードＮｇとノードＮ２とが接続され、ノードＮｇの電位は第２電位ＶＣＮＴ２になる。ここで、ノードＮｇの負荷容量（制御信号線３０の配線容量、及び複数のＭＯＳトランジスタＭ３２のゲート容量等）は、数十ｐＦ以上である。よって、ノードＮ２の電位は、スイッチＳＷ２が導通状態になった直後は、ノードＮｇの負荷容量によって、第１電位ＶＣＮＴ１と同じ程度まで変動する。これにより、ＮＭＯＳトランジスタＭ５１は、ゲート端子（ノードＮ２）の電位と第２電位ＶＣＮＴ２との差分に応じた量の電流を流し、その結果、ノードＮｇの電位は第２電位ＶＣＮＴ２になる。このようにして、各電流源３ｃに流れる電流量は、例えば、５μＡから０．５μＡ程度になる。ここで、第２モードにおいては、各電流源３ｃに流れる電流量を０μＡではなく、０．５μＡ程度にし、各電流源３ｃに微小のアイドリング電流を流している。これにより、第２モードのときの各列信号線ＮＶの電位と、第１モードのときの各列信号線ＮＶの電位との差を小さくし、第１モードから第２モードへの遷移を高速に行うことができる。
また、本実施形態においては、ユニット４（第１電位生成部１６に対応）とユニット５（第２電位生成部１７に対応）とを、列電流源３を基準に、互いに反対側の位置になるように配置している。即ち、制御端子２１のそれぞれが接続された制御信号線３０の一方の端に、ユニット４が配されており、制御信号線３０の他方の端にユニット５が配されている。これにより、占有面積が他のロジック回路に対して比較的大きくなるユニット４及びユニット５を分散して配置することが可能になり、レイアウト設計が容易である。また、ノードＮｇとノードＮｂとの間に生じる配線容量が小さくなるようにレイアウト設計をすることにより、ＭＯＳトランジスタＭ３１のゲート端子の電位変動を抑制し、各電流源３ｃは、対応する列信号線ＮＶに安定した電流を供給することができる。
本実施形態によると、互いに異なる電位を制御信号線３０に供給するユニット４およびユニット５がそれぞれ個別に配置される。本実施形態では、ユニット４は、カレントミラー構成による電流源とＮＭＯＳトランジスタとを用いたソースフォロワ回路を含む構成になっている。ユニット５は、バイアス電流源Ｉｂ２とＮＭＯＳトランジスタとを用いたソース接地回路を含む構成になっている。ユニット４及びユニット５は、固体撮像装置１０１の動作モードを切り替えるための電位を生成できればよく、増幅回路を含む他の構成を採ってもよい。スイッチ部（スイッチＳＷ１及びＳＷ２）は、ユニット４及びユニット５の一方の出力を選択的に制御信号線３０に接続する。
このようにして、画素アレイ１から信号の読み出しを行う第１モードのときよりも、該信号の読み出しを休止する第２モードのときの方が、各電流源３ｃの電流の値が小さくなるように、固体撮像装置１０１を構成する。これにより、固体撮像装置１０１の消費電力を低減することができる。以上、本実施形態によると、固体撮像装置１０１は、消費電力を効果的に低減することができ、動作モードの制御に有利である。
以下では、図３に例示されたタイミングチャートを参照しながら、固体撮像装置１０１の駆動方法を説明する。タイミングチャートには、各制御信号ＰＳＥＬ１乃至３、ＰＲＥＳ１乃至３、ＰＴＸ１乃至３、ＰＳＡＶＥ、及びＰＳ１乃至ＰＳ３の状態が示されている。
時刻ｔ０においては、ＰＳＥＬ１がＨｉ状態になる。これにより、選択トランジスタＭ４１１、Ｍ４１２及びＭ４１３が導通状態になり、画素アレイ１の第１行目の画素ユニットＰＵのそれぞれが選択された状態になる。また、時刻ｔ０においては、ＰＳＡＶＥはＬｏｗ状態であり、画素アレイ１から信号の読み出しを行う第１モードになっている。
時刻ｔ１においては、ＰＲＥＳ１がＬｏｗ状態になり、リセットトランジスタＭ２１１、Ｍ２１２及びＭ２１３は非導通状態になる。その後、ソースフォロワトランジスタＭ３１１、Ｍ３１２及びＭ３１３のゲート端子のリセット後の電位に応じたＮ信号（前述の第１信号）が読み出される。
時刻ｔ２においては、ＰＴＸ１がＨｉ状態になり、転送トランジスタＭ１１１、Ｍ１１２及びＭ１１３は導通状態になる。これにより、光電変換部Ｄ１１、Ｄ１２及びＤ１３において蓄積された電荷が転送され、ソースフォロワトランジスタＭ３１１、Ｍ３１２及びＭ３１３のゲート端子の電位が変化する。
時刻ｔ３においては、ＰＴＸ１はＬｏｗ状態になり、転送トランジスタＭ１１１、Ｍ１１２及びＭ１１３が非導通状態になる。これにより、前述の電荷の転送が終了する。また、ソースフォロワトランジスタＭ３１１、Ｍ３１２及びＭ３１３のゲート端子の電位の変化分に応じたＳ信号（前述の第２信号）が読み出される。
時刻ｔ４においては、画素アレイ１の第１行目の画素ユニットＰＵのそれぞれからの信号の読み出しを終了し、ＰＳＡＶＥがＨｉ状態になり、前述のようにして、読み出しを休止する第２モードに遷移する。読み出された各列の画素信号のそれぞれは、前述のようにして、ラインメモリ８に格納される。また、時刻ｔ４においては、ＰＲＥＳ１がＨｉ状態になる。
時刻ｔ５において、ＰＳ１がＨｉ状態になる。これにより、読み出された第１列目についての画素信号は、ラインメモリ８から出力部１０に水平転送される。時刻ｔ６において、ＰＳ２がＨｉ状態になる。これにより、読み出された第２列目についての画素信号は、ラインメモリ８から出力部１０に水平転送される。時刻ｔ７において、ＰＳ３がＨｉ状態になる。これにより、読み出された第３列目についての画素信号は、ラインメモリ８から出力部１０に水平転送される。このようにして、第１行目の画素ユニットＰＵの画素信号のそれぞれは、出力部１０を介して、例えば、次段の信号を処理する処理部（不図示）に出力されうる。
時刻ｔ８以降においては、ＰＳＡＶＥがＬｏｗ状態になり、第２行目の画素ユニットＰＵの画素信号の読み出しが、時刻ｔ０〜ｔ８における第１行目の画素ユニットＰＵの画素信号の読み出しと同様にして、為される。
以上のようにして、固体撮像装置１０１は、画素アレイ１から信号の読み出しを行う第１モードのときよりも、該信号の読み出しを休止する第２モードのときの方が、各電流源３ｃの電流の値が小さくなるように駆動されうる。また、以上においては、電位生成部１４は、信号ＰＳＡＶＥがＬｏｗ状態のときに第１電位ＶＣＮＴ１を供給し、Ｈｉ状態のときに第２電位ＶＣＮＴ２を供給するものとして述べたが、これらの関係が逆になるように構成されてもよい。
＜第２実施形態＞
図４を参照しながら、第２実施形態の固体撮像装置１０２を説明する。第２実施形態は、ＰＭＯＳトランジスタＭ４１ｐを用いてユニット４（第１電位生成部１６に対応）を構成している点で第１実施形態と異なる。本実施形態のユニット４は、バイアス電流源Ｉｂ１とユニット４との関係から、ノードＮ１において、第１電位ＶＣＮＴ１を生成する。この構成によると、ノードＮ１の電位が第１電位ＶＣＮＴ１より下がると、ＰＭＯＳトランジスタＭ４１ｐのゲート端子‐ソース端子間の電位差ＶＧＳが大きくなり、ＰＭＯＳトランジスタＭ４１ｐに流れる電流の量が増加する。このように、本実施形態によると、第１実施形態と同様の効果が得られ、第２モードから第１モードへの遷移を高速に行うことができる。
＜第３実施形態＞
図５を参照しながら、第３実施形態の固体撮像装置１０３を説明する。第３実施形態は、固体撮像装置１０３を構成するトランジスタにＰＭＯＳトランジスタを用いている点で第１実施形態と異なる。この場合、固体撮像装置１０３の動作は、第１実施形態の固体撮像装置１０１とは極性が逆になり、例えば、画素アレイ１に蓄積される電荷はホール（正孔）となる。図５において、ＰＭＯＳトランジスタを用いたものについては、記号に「ｐ」を付して示している。ユニット４乃至６は、適切な第１電位ＶＣＮＴ１及び第２電位ＶＣＮＴ２（電源電圧ＶＤＤ＝５Ｖとして、例えば、ＶＣＮＴ１＝３Ｖ、第２電位ＶＣＮＴ２＝４．２Ｖ）を供給するように設計されればよい。本実施形態のように、各トランジスタにＰＭＯＳトランジスタを用いて構成される態様によっても、ＮＭＯＳトランジスタで構成される第１実施形態と同様の効果が得られる。
以下では、図６及び７を参照しながら、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのいずれも用いる態様として固体撮像装置１０４を例示する。固体撮像装置１０４の構成によると、電位生成部１４が１つの機能ブロックで２種類の電位を生成する点で各実施形態と異なる。図６は、固体撮像装置１０４の構成を説明するブロック図である。電位生成部１４は、切り替え部１８（スイッチ部）と電位生成部１９とを有しうる。切り替え部１８は、例えば、第１モードでは電位生成部１９が第１電位ＶＣＮＴ１を生成し、第２モードでは電位生成部１９が第２電位ＶＣＮＴ２を生成するように、ノードＮ９を介して、電位生成部１９が生成する電位を切り替える。
以下、図７を参照しながら、具体的な構成例を説明する。図７は、固体撮像装置１０４の具体的な構成例を説明する回路図である。切り替え部１８は、ＰＭＯＳトランジスタＭ８１ｐ及びＭ８５ｐと、スイッチＳＷ８ｐ及びＳＷ９ｐを含む。ＰＭＯＳトランジスタＭ８１ｐはゲート端子とドレイン端子とが接続され、また、バイアス電流源Ｉｂ５と接続されうる（ノードＮ４）。また、ＰＭＯＳトランジスタＭ８１ｐはゲート端子とドレイン端子とが接続され（ノードＮ１０）、また、スイッチＳＷ９ｐを介して電源電位に接続されうる。ノードＮ４とノードＮ１０とは、スイッチＳＷ８ｐを介して接続されうる。
電位生成部１９は、ＮＭＯＳトランジスタＭ８１、Ｍ８２、Ｍ８３及びＭ８４と、ＰＭＯＳトランジスタＭ８２ｐ、Ｍ８３ｐ及びＭ８４ｐとを含む。また、ゲート端子とドレイン端子とが接続されたＮＭＯＳトランジスタＭ８１には、バイアス電流源Ｉｂ５から定電流が供給されている。ＮＭＯＳトランジスタＭ８１とＮＭＯＳトランジスタＭ８２とは、カレントミラーを構成している（ノードＮ５）。ノードＮ５の電位は、ＮＭＯＳトランジスタＭ８１とバイアス電流源Ｉｂ４との関係から、例えば、１Ｖ程度になる。ＮＭＯＳトランジスタＭ８２には、これに応じた量の電流が流れる。ＮＭＯＳトランジスタＭ８２は、ドレイン側に、ＰＭＯＳトランジスタＭ８２ｐと、ＮＭＯＳトランジスタＭ８３と、ＰＭＯＳトランジスタＭ８３ｐとが直列に接続されている。ＰＭＯＳトランジスタＭ８２ｐは、ゲート端子が、ＰＭＯＳトランジスタＭ８１ｐはゲート端子及びドレイン端子に接続されており、ＰＭＯＳトランジスタＭ８１ｐとの間でカレントミラーを構成している（ノードＮ４）。ＮＭＯＳトランジスタＭ８４とＰＭＯＳトランジスタＭ８４ｐとは直列に接続されている。また、ＮＭＯＳトランジスタＭ８３とＮＭＯＳトランジスタＭ８４とはカレントミラーを構成し（ノードＮ６）、ＰＭＯＳトランジスタＭ８３ｐとＰＭＯＳトランジスタＭ８４ｐとはカレントミラーを構成している（ノードＮ７）。ＮＭＯＳトランジスタＭ８４とＰＭＯＳトランジスタＭ８４ｐとは、ともにソースフォロアになっており、これらのソース端子はノードＮｇに接続されている。
第１モード（ＰＳＡＶＥがＬｏｗ状態）においては、スイッチＳＷ９ｐは導通状態になっており、スイッチＳＷ８ｐは非導通状態になっており、ノードＮ１０の電位は、電源電圧ＶＤＤ（例えば、５Ｖ）と同電位である。一方、ノードＮ４の電位は、ＰＭＯＳトランジスタＭ８１ｐとバイアス電流源Ｉｂ５との関係から、例えば、３．５Ｖ程度になる。これに応じて、ＰＭＯＳトランジスタＭ８２ｐのオン抵抗値が小さくなり、ノードＮ６の電位は、例えば、３．０Ｖ程度に上昇し、ノードＮ７の電位は、例えば、１．３Ｖ程度に上昇する。その結果、ＮＭＯＳトランジスタＭ８４のオン抵抗値が小さくなり、ＰＭＯＳトランジスタＭ８４ｐのオン抵抗値が大きくなり、ノードＮｇの電位は、例えば、２Ｖ程度（第１電位ＶＣＮＴ１）になる。
一方、第２モード（ＰＳＡＶＥがＨｉ状態）においては、スイッチＳＷ９ｐは非導通状態になっており、スイッチＳＷ８ｐは導通状態になる。これにより、切り替え部１８から電流が供給され、ＰＭＯＳトランジスタＭ８１ｐに流れる電流量が減少し、ノードＮ４（及びノードＮ１０）の電位は、例えば、４Ｖ程度になる。これに応じて、ＰＭＯＳトランジスタＭ８２ｐの抵抗値が大きくなり、ノードＮ６の電位は、例えば、１．８Ｖ程度に降下し、ノードＮ７の電位は、例えば、０．１Ｖ程度に降下する。その結果、ＮＭＯＳトランジスタＭ８４のオン抵抗値が大きくなり、ＰＭＯＳトランジスタＭ８４ｐのオン抵抗値が小さくなり、ノードＮｇの電位は、例えば、０．８Ｖ程度（第２電位ＶＣＮＴ２）になる。
ところで、第２モードにおいて、ＮＭＯＳトランジスタＭ８４及びＰＭＯＳトランジスタＭ８４ｐには、例えば、２０μＡ程度の電流が流れている。第２モードから第１モードに遷移するとき（ノードＮｇの電位を０．８Ｖから２Ｖに変化させるとき）は、ノードＮ６及びＮ７の電位が上昇し、ＮＭＯＳトランジスタＭ８４は、例えば、３００μＡ程度の大電流を流しうる。よって、ノードＮｇの電位は短い時間で上昇し、第２モードから第１モードに遷移させることができる。一方で、第１モードから第２モードに遷移するとき（ノードＮｇの電位を２Ｖから０．８Ｖに変化させるとき）は、ノードＮ６及びＮ７の電位が降下し、ＰＭＯＳトランジスタＭ８４ｐは、例えば、３００μＡ程度の大電流を流しうる。よって、ノードＮｇの電位は短い時間で降下し、第１モードから第２モードに遷移させることができる。ここで、ＰＭＯＳトランジスタＭ８４ｐは、バックゲート（バルク）端子がノードＮｇに接続されるとよい。これにより、基板バイアス効果によるＰＭＯＳトランジスタＭ８４ｐの閾値電位の変動を抑制し、ノードＮｇの電位が変化する範囲（の下限）を広くすることができる。
以上、固体撮像装置１０４によると、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを用いて１つの機能ブロックで２種類の電位を生成することが可能であり、動作モードの制御を切り替え部１８（スイッチ部）により行うことができる。このような構成によっても、前述の各実施形態と同様の効果が得られ、第１モードと第２モードとの切り替えを高速に行うことができる。
＜第４実施形態＞
図８を参照しながら、第４実施形態の固体撮像装置１０５を説明する。第４実施形態は、ユニット４及び５において抵抗素子を用いて第１電圧ＶＣＮＴ１及び第２電圧ＶＣＮＴ２を生成している点で、第１実施形態と異なる。抵抗素子には、例えば、ポリシリコン等を用いればよい。例えば、電源電圧ＶＤＤを５Ｖとして、バイアス電流源Ｉｂ１の電流量を１００μＡとしたとき、ユニット４の第１抵抗素子Ｒ１は、その抵抗値が、例えば、３０ｋΩになるように設けられればよい。これにより、ユニット４は、ノードＮ１において、第１電圧ＶＣＮＴ１（ここでは、２Ｖ）を生成することができる。ここで、第２モードから第１モードに切り替えた直後は、ノードＮ１の電位は、第１電圧ＶＣＮＴ１より低くなり、第１抵抗素子Ｒ１には、それに応じた量の電流が流れる。例えば、ノードＮ１の電位が１Ｖのときは、第１抵抗素子Ｒ１には、２００μＡの電流が流れる。その結果、ノードＮ１の電位は、第１電圧ＶＣＮＴ１（ここでは、２Ｖ）に戻りうる。
また、例えば、バイアス電流源Ｉｂ２の電流量を５０μＡとしたとき、ユニット５の第２抵抗素子Ｒ２は、その抵抗値が、例えば、１６ｋΩになるように設けられればよい。これにより、ユニット５は、ノードＮ２において、第２電位ＶＣＮＴ２（ここでは、０．８Ｖ）を生成することができる。ここで、第１モードから第２モードに切り替えた直後は、ノードＮ２の電位は、第２電圧ＶＣＮＴ２より高くなり、第２抵抗素子Ｒ２には、それに応じた量の電流が流れる。例えば、ノードＮ２の電位が２Ｖのときは、第２抵抗素子Ｒ２には、１２５μＡの電流が流れる。その結果、ノードＮ２の電位は、第２電圧ＶＣＮＴ２（ここでは、０．８Ｖ）に戻りうる。このように、本実施形態によっても、第１実施形態と同様の効果が得られ、第１モードと第２モードとの切り替えを行うことができ、また、ＭＯＳトランジスタに代替して抵抗素子を用いているため、製造ばらつきが低減されうる。
＜第５実施形態＞
図９を参照しながら、第５実施形態の固体撮像装置１０６を説明する。本実施形態は、列電流源１１の構成が第１実施形態と異なる。第１実施形態では、列電流源３は、各列に対応して配された電流源３ｃが複数のＭＯＳトランジスタのカスコード接続によって構成されていたが、本実施形態のように、カスコード接続による構成を採用しなくてもよい。ユニット４は第１電圧ＶＣＮＴ１として、例えば、１．５Ｖ程度を生成し、ユニット５は第２電圧ＶＣＮＴ２として、例えば、１Ｖ程度を生成する。このように、本実施形態によっても第１実施形態と同様の効果が得られ、上記の構成を採ることによってユニット６を設けずにレイアウト面積を抑制してもよい。
＜第６実施形態＞
図１０を参照しながら、第６実施形態を説明する。図１０に例示されるように、列アンプ群７の各列アンプ７ｃにおいて、差動増幅回路と接続される電流源（第２電流源）は、複数のＭＯＳトランジスタのカスコード接続によって構成されてもよい。各列アンプ７ｃにおいてもカスコード接続によって構成された電流源を用いることによって、電流値の変動を抑えることができ、スミアの抑制やリニアリティの確保に有利である。ここでは、各列アンプ７ｃの電流源は、ＭＯＳトランジスタＭ７１及びＭ７２を用いたカスコード接続によって構成している。ＭＯＳトランジスタＭ７１のゲート端子をノードＮｂに接続し、ＭＯＳトランジスタＭ７２のゲート端子をノードＮｇに接続し、第１モードと第２モードとで、電流を調整できるように設けられている。また、第２モードにおいては、列アンプ７ｃに流れる電流値は０μＡではなく、例えば、０．５μＡ程度のアイドリング電流を流すとよく、これにより、第２モードから第１モードへの遷移が速やかに為されうる。第１モードにおいては、列アンプ７ｃに流れる電流値は、例えば、２．５乃至１０μＡ程度である。
このように、本実施形態によると、各列に列アンプ７ｃのためのスイッチトランジスタを設けることなく、第２モードにおいて待機電流を抑制することが可能であり、さらに消費電力の低減を図ることができる。また、上述の構成は、列アンプ７ｃの他、水平転送期間において読出しを行うパイプライン動作のためのサンプル信号バッファアンプに適用してもよい。
以上の６つの実施形態を述べたが、本発明はこれらに限られるものではなく、目的、状態、用途、機能、およびその他の仕様の変更が適宜可能であり、他の実施形態によっても実施されうることは言うまでもない。例えば、以上では、画素アレイがＣＭＯＳイメージセンサとして構成された場合を示したが、その他のセンサを用いてもよい。また、上記の各機能ブロックの動作制御は、コンピュータ上で稼動しているＯＳ等が、コントローラと共に、または、コントローラに代わって、その一部または全部を行ってもよい。
また、以上の実施形態は、カメラに含まれる固体撮像装置について述べたが、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、この固体撮像装置から出力される信号を処理する処理部とを含みうる。この処理部は、例えば、Ａ／Ｄ変換器、および、このＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

Claims (13)

  1. 複数の画素ユニットが複数の行及び複数の列を構成するように配された画素アレイと、
    それぞれが前記複数の列に対応して配され、前記画素アレイから信号を読み出すための複数の列信号線と、
    それぞれが前記複数の列信号線に対応して配され、それぞれが備える制御端子の電位に応じた電流を前記複数の列信号線のそれぞれに流す複数の電流源と、を備える固体撮像装置であって、
    第１電位を生成する第１電位生成部と、
    前記第１電位とは異なる電位の第２電位を生成する第２電位生成部と、
    前記画素アレイから信号の読み出しを行う第１モードでは、前記第１電位生成部の出力を前記制御端子に接続して前記制御端子の電位を前記第１電位にし、前記信号の読み出しを休止する第２モードでは、前記第２電位生成部の出力を前記制御端子に接続して前記制御端子の電位を前記第２電位にするスイッチ部と、を備え、
    前記第１電位生成部は前記スイッチ部を介して、前記制御端子の電位が前記第１電位に達する前に、当該電位が前記第１電位に達した時よりも大きい電流を前記制御端子に供給し、
    前記第２電位生成部は前記スイッチ部を介して、前記制御端子の電位が前記第２電位に達する前に、当該電位が前記第２電位に達した後よりも大きい電流を前記制御端子に供給する、
    ことを特徴とする固体撮像装置。
  2. 前記複数の電流源の前記制御端子のそれぞれは共通の制御信号線に接続されており、
    前記第１電位生成部は、前記制御信号線の一方の端に配されており、前記第２電位生成部は、前記制御信号線の他方の端に配されている、
    ことを特徴とする請求項１に記載の固体撮像装置。
  3. 前記第１電位生成部及び前記第２電位生成部のうち一方は、ＰＭＯＳトランジスタ及び電流源で構成され、前記第１電位生成部及び前記第２電位生成部のうち他方は、ＮＭＯＳトランジスタ及び電流源で構成されている、
    ことを特徴とする請求項２に記載の固体撮像装置。
  4. 前記画素アレイ、前記複数の電流源、前記第１電位生成部及び前記第２電位生成部を構成するトランジスタは、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのうちのいずれか一方を用いて構成されている、
    ことを特徴とする請求項１又は２に記載の固体撮像装置。
  5. 前記第１電位生成部及び前記第２電位生成部のそれぞれは増幅回路を含む、
    ことを特徴とする請求項４に記載の固体撮像装置。
  6. 前記第１電位生成部はソースフォロワ回路を構成し、前記第２電位生成部はソース接地回路を構成している、
    ことを特徴とする請求項５に記載の固体撮像装置。
  7. 前記第１電位生成部及び前記第２電位生成部のそれぞれは、定電流源と抵抗素子とを用いて前記第１電位及び前記第２電位のそれぞれを生成する、
    ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
  8. 前記スイッチ部は、前記第１電位生成部と前記制御端子とを接続する第１スイッチ部と、前記第２電位生成部と前記制御端子とを接続する第２スイッチ部とを含む、
    ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
  9. 前記複数の電流源のそれぞれは、複数のＭＯＳトランジスタのカスコード接続によって構成されており、前記制御端子は前記複数のＭＯＳトランジスタのうちの少なくとも１つが備えるゲート端子を含む、
    ことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
  10. 前記複数の電流源のそれぞれは１つのＭＯＳトランジスタによって構成されており、前記制御端子は前記ＭＯＳトランジスタが備えるゲート端子を含む、
    ことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
  11. 前記固体撮像装置は、前記複数の列信号線に対応して配され、前記画素アレイから読み出した信号を増幅するための複数の列アンプをさらに備え、
    前記複数の列アンプのそれぞれは、差動増幅回路と、前記差動増幅回路に電流を供給するための第２電流源と、を有し、
    前記第２電流源は、前記スイッチ部を介して供給された前記第１電位又は前記第２電位に応じた量の電流を流す、
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の固体撮像装置。
  12. 前記画素アレイから読み出される信号は、ノイズ成分を含む第１信号と、ノイズ成分及び前記画素ユニットに入射した光に応じた成分を含む第２信号と、を含む、
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の固体撮像装置。
  13. 請求項１乃至１２のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力される信号を処理する処理部と、
    を備えることを特徴とするカメラ。
JP2013100703A 2013-05-10 2013-05-10 固体撮像装置及びカメラ Active JP6174901B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013100703A JP6174901B2 (ja) 2013-05-10 2013-05-10 固体撮像装置及びカメラ
US14/255,133 US9497403B2 (en) 2013-05-10 2014-04-17 Solid-state imaging apparatus and camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013100703A JP6174901B2 (ja) 2013-05-10 2013-05-10 固体撮像装置及びカメラ

Publications (2)

Publication Number Publication Date
JP2014220771A true JP2014220771A (ja) 2014-11-20
JP6174901B2 JP6174901B2 (ja) 2017-08-02

Family

ID=51864528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013100703A Active JP6174901B2 (ja) 2013-05-10 2013-05-10 固体撮像装置及びカメラ

Country Status (2)

Country Link
US (1) US9497403B2 (ja)
JP (1) JP6174901B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5967944B2 (ja) 2012-01-18 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP6351404B2 (ja) * 2014-07-02 2018-07-04 キヤノン株式会社 撮像装置及び撮像システム
JP6385193B2 (ja) * 2014-08-14 2018-09-05 キヤノン株式会社 固体撮像装置及び撮像システム
JP6109125B2 (ja) 2014-08-20 2017-04-05 キヤノン株式会社 半導体装置、固体撮像装置、および撮像システム
JP6415187B2 (ja) 2014-08-29 2018-10-31 キヤノン株式会社 固体撮像装置および撮像システム
JP6551882B2 (ja) * 2015-06-08 2019-07-31 パナソニックＩｐマネジメント株式会社 撮像装置および信号処理回路
CN104967795B (zh) * 2015-07-20 2018-05-04 北京立博信荣科技有限公司 一种图像传感器及其信号处理电路
JP6727771B2 (ja) 2015-08-13 2020-07-22 キヤノン株式会社 撮像装置
CN105676942B (zh) * 2016-03-08 2017-02-08 宁波大学 一种偏差信号产生电路及多端口可配置puf电路
JP7005125B2 (ja) 2016-04-22 2022-01-21 キヤノン株式会社 撮像素子、撮像システム、および撮像素子の製造方法
JP6738200B2 (ja) 2016-05-26 2020-08-12 キヤノン株式会社 撮像装置
US10319765B2 (en) 2016-07-01 2019-06-11 Canon Kabushiki Kaisha Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter
JP2020078020A (ja) * 2018-11-09 2020-05-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US10819936B2 (en) * 2019-02-13 2020-10-27 Omnivision Technologies, Inc. Bias circuit for use with divided bit lines
US11683611B1 (en) 2022-04-06 2023-06-20 Omnivision Technologies, Inc. Resettle timing for low power pixel readout

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011010370A (ja) * 2010-10-13 2011-01-13 Sony Corp 物理情報取得方法および物理情報取得装置
JP2012253691A (ja) * 2011-06-06 2012-12-20 Canon Inc 固体撮像装置およびカメラ

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398095B2 (ja) * 1998-09-09 2010-01-13 浜松ホトニクス株式会社 固体撮像装置
JP3619053B2 (ja) 1999-05-21 2005-02-09 キヤノン株式会社 光電変換装置の製造方法
JP3962561B2 (ja) 2001-07-12 2007-08-22 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
JP4132850B2 (ja) * 2002-02-06 2008-08-13 富士通株式会社 Ｃｍｏｓイメージセンサおよびその制御方法
JP4120453B2 (ja) * 2003-04-18 2008-07-16 ソニー株式会社 固体撮像装置とその駆動制御方法
JP4514188B2 (ja) 2003-11-10 2010-07-28 キヤノン株式会社 光電変換装置及び撮像装置
JP4508619B2 (ja) 2003-12-03 2010-07-21 キヤノン株式会社 固体撮像装置の製造方法
JP3793202B2 (ja) 2004-02-02 2006-07-05 キヤノン株式会社 固体撮像装置
JP3890333B2 (ja) 2004-02-06 2007-03-07 キヤノン株式会社 固体撮像装置
JP4067054B2 (ja) 2004-02-13 2008-03-26 キヤノン株式会社 固体撮像装置および撮像システム
US7294818B2 (en) 2004-08-24 2007-11-13 Canon Kabushiki Kaisha Solid state image pickup device and image pickup system comprising it
JP4916101B2 (ja) 2004-09-01 2012-04-11 キヤノン株式会社 光電変換装置、固体撮像装置及び固体撮像システム
JP2006073736A (ja) 2004-09-01 2006-03-16 Canon Inc 光電変換装置、固体撮像装置及び固体撮像システム
JP4416668B2 (ja) 2005-01-14 2010-02-17 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP4459064B2 (ja) 2005-01-14 2010-04-28 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP2006197392A (ja) 2005-01-14 2006-07-27 Canon Inc 固体撮像装置、カメラ、及び固体撮像装置の駆動方法
JP4459099B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4677258B2 (ja) 2005-03-18 2011-04-27 キヤノン株式会社 固体撮像装置及びカメラ
JP4794877B2 (ja) 2005-03-18 2011-10-19 キヤノン株式会社 固体撮像装置及びカメラ
JP4459098B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4792934B2 (ja) * 2005-11-17 2011-10-12 ソニー株式会社 物理情報取得方法および物理情報取得装置
JP5132102B2 (ja) 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
JP4110193B1 (ja) 2007-05-02 2008-07-02 キヤノン株式会社 固体撮像装置および撮像システム
JP4991436B2 (ja) 2007-08-02 2012-08-01 キヤノン株式会社 撮像装置及び撮像システム
JP2009141631A (ja) 2007-12-05 2009-06-25 Canon Inc 光電変換装置及び撮像装置
JP5221982B2 (ja) 2008-02-29 2013-06-26 キヤノン株式会社 固体撮像装置及びカメラ
JP5156434B2 (ja) 2008-02-29 2013-03-06 キヤノン株式会社 撮像装置および撮像システム
JP2010016056A (ja) 2008-07-01 2010-01-21 Canon Inc 光電変換装置
JP5089514B2 (ja) 2008-07-11 2012-12-05 キヤノン株式会社 撮像装置、及び撮像システム
JP4617372B2 (ja) 2008-08-29 2011-01-26 キヤノン株式会社 撮像装置及び撮像システム
JP5408954B2 (ja) 2008-10-17 2014-02-05 キヤノン株式会社 撮像装置、及び撮像システム
JP4891308B2 (ja) 2008-12-17 2012-03-07 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いた撮像システム
US8913166B2 (en) 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5538876B2 (ja) 2009-12-25 2014-07-02 キヤノン株式会社 固体撮像装置
JP2012165168A (ja) * 2011-02-07 2012-08-30 Sony Corp 半導体装置、物理情報取得装置、及び、信号読出し方法
JP2012195734A (ja) * 2011-03-16 2012-10-11 Sony Corp 固体撮像装置、撮像装置、電子機器、及び、固体撮像装置の駆動方法
US20120262592A1 (en) * 2011-04-18 2012-10-18 Qualcomm Incorporated Systems and methods of saving power by adapting features of a device
JP5864990B2 (ja) 2011-10-03 2016-02-17 キヤノン株式会社 固体撮像装置およびカメラ
JP5959829B2 (ja) 2011-11-09 2016-08-02 キヤノン株式会社 固体撮像装置
JP2013123107A (ja) * 2011-12-09 2013-06-20 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5967915B2 (ja) 2011-12-09 2016-08-10 キヤノン株式会社 固体撮像装置の駆動方法
JP6023437B2 (ja) 2012-02-29 2016-11-09 キヤノン株式会社 固体撮像装置及びカメラ
JP5968146B2 (ja) 2012-07-31 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011010370A (ja) * 2010-10-13 2011-01-13 Sony Corp 物理情報取得方法および物理情報取得装置
JP2012253691A (ja) * 2011-06-06 2012-12-20 Canon Inc 固体撮像装置およびカメラ

Also Published As

Publication number Publication date
US20140333815A1 (en) 2014-11-13
JP6174901B2 (ja) 2017-08-02
US9497403B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
JP6174901B2 (ja) 固体撮像装置及びカメラ
JP5856392B2 (ja) 固体撮像装置およびカメラ
JP5224942B2 (ja) 固体撮像装置
JP5014114B2 (ja) 撮像装置及び撮像システム
JP5562172B2 (ja) 定電流回路及びそれを用いた固体撮像装置
JP5188221B2 (ja) 固体撮像装置
JP6391290B2 (ja) 撮像装置
JP6012314B2 (ja) 読出回路及び固体撮像装置
JP2014212423A (ja) 固体撮像装置及び撮像システム
JP2013051527A (ja) 固体撮像装置及び撮像装置
JP2016042634A (ja) 固体撮像装置及び撮像システム
JP6632421B2 (ja) 固体撮像装置および撮像装置
US8836837B2 (en) Photoelectric conversion apparatus, focus detecting apparatus, and imaging system
JP2010109564A (ja) 固体撮像装置、および、固体撮像方法
JP2009290703A (ja) 固体撮像装置およびカメラ
JP5419635B2 (ja) 全差動増幅器、全差動増幅器を用いた光電変換装置、および撮像システム
JP6152992B2 (ja) 固体撮像装置およびカメラ
JP6132500B2 (ja) 撮像装置、撮像装置の駆動方法、および撮像システム。
JP6025316B2 (ja) 光電変換装置
JP6595793B2 (ja) 光電変換装置、その駆動方法、焦点検出センサ及び撮像システム
JP6029352B2 (ja) 固体撮像装置
JP2007166449A (ja) 固体撮像素子のｃｄｓ回路
JP7330124B2 (ja) 固体撮像装置
JP6960259B2 (ja) 撮像装置およびその駆動方法
JP6057568B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170707

R151 Written notification of patent or utility model registration

Ref document number: 6174901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151