JP2016042634A - 固体撮像装置及び撮像システム - Google Patents

Abstract

【課題】列増幅部の消費電力を低減するパワーセーブモードでの動作が可能な固体撮像装置において、パワーセーブモードから通常状態への復帰時間を短縮する。【解決手段】固体撮像装置の増幅部は、第１入力端子と、第２入力端子と、出力端子とを有する増幅器と、画素アレイの対応する列の画素からの出力信号が一端に入力され、かつ増幅器の第２入力端子に他端が接続される入力容量素子と、増幅器の第２入力端子と出力端子との間に接続された帰還スイッチと、増幅器の第２入力端子と出力端子との間に、帰還スイッチと並列に接続された帰還容量素子とを有し、第１の期間の増幅器の駆動電流は、増幅器が画素の出力する信号を増幅する第２の期間の前記増幅器の駆動電流に比べて小さく、第１の期間に、帰還スイッチが接続状態であることを特徴とする。【選択図】図２

Description

本発明は、固体撮像装置及び撮像システムに関する。

特許文献１には、行列状に画素が配置された画素アレイの各列に対して電荷積分アンプが設けられた構成の固体撮像装置が開示されている。特許文献１の電荷積分アンプは、水平ブランキング期間に読み出された画像信号を保持したままスタンバイ状態となる。その後水平信号線に信号を転送する際に、複数の電荷積分アンプのうちの転送を行う電荷積分アンプのみがスタンバイ状態から通常の動作状態に復帰する。これにより、固体撮像装置の消費電力低減が実現される旨が特許文献１に記載されている。

特開２００５−１４３０７８号公報

しかしながら、特許文献１に記載された固体撮像装置は、電荷積分アンプをスタンバイ状態にする際に、電荷積分アンプの各ノードの電圧が不定となるため、各ノードの電圧はリーク電流等によりグラウンド電圧又は電源電圧に近い電圧になる。このため、電荷積分アンプを起動状態に復帰させる際にグラウンド電圧又は電源電圧からリセット電圧まで変化させるための充放電の時間が必要となる。このような理由により、電荷積分アンプをスタンバイ状態から通常状態に復帰させるために要する復帰時間が長いことが問題となり得る。

本発明は、上述した課題に鑑みてなされたものであって、列増幅部の消費電力を低減する動作が可能な固体撮像装置において、消費電力を低減した状態から通常状態への復帰時間を短縮することを目的とする。

本発明の一実施形態に係る固体撮像装置は、複数の画素が行列状に配された画素アレイと、画素アレイの画素列ごとに入力される信号を増幅する増幅部とを備え、増幅部は、画素アレイの各々の列に対応する、第１入力端子と、第２入力端子と、出力端子とを有する増幅器と、画素アレイの対応する列の画素からの出力信号が一端に入力され、かつ増幅器の第２入力端子に他端が接続される入力容量素子と、増幅器の第２入力端子と出力端子との間に接続された帰還スイッチと、記増幅器の第２入力端子と出力端子との間に、帰還スイッチと並列に接続された帰還容量素子とを有し、第１の期間の前記増幅器の駆動電流は、前記増幅器が前記画素の出力する信号を増幅する第２の期間の前記増幅器の駆動電流に比べて小さく、前記第１の期間に、前記帰還スイッチが接続状態であることを特徴とする固体撮像装置である。

本発明によれば、列増幅部の消費電力を低減するパワーセーブモードでの動作が可能な固体撮像装置において、パワーセーブモードから通常状態への復帰時間を短縮することができる。

第１の固体撮像装置の構成を示すブロック図である。 第１の実施形態の列増幅部及び保持回路の回路図である。 第１の実施形態の演算増幅器の回路図である。 第１の実施形態の動作を説明するタイミングチャートである。 第２の固体撮像装置の構成を示すブロック図である。 第２の実施形態の列増幅部及び保持回路の回路図である。 第２の実施形態の動作を説明するタイミングチャートである。 第３の実施形態の列増幅部及び保持回路の回路図である。 第３の実施形態の動作を説明するタイミングチャートである。 第４の実施形態の列増幅部及び保持回路の回路図である。 第４の実施形態の動作を説明するタイミングチャートである。 第５の実施形態の撮像システムの構成を示すブロック図である。

図面を参照しつつ、本発明の実施形態を説明する。各図面を通じて同一の構成要素には同一の参照符号を付し、重複する構成要素についてはその説明を省略することもある。

（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成を示すブロック図である。固体撮像装置は画素アレイ１、垂直走査回路３、列増幅部４、第１の保持回路５及び水平走査回路６を備える。画素アレイ１は、２次元行列状に配置された複数の画素２を有する。画素２は、照射された光量に応じた電荷を発生する光電変換素子と、光電変換素子で発生した電荷を電圧信号に変換して出力するトランジスタ回路とを備える。画素２は照射された光量に応じた電圧を持つ画像信号と、画素２でリセット時等に発生するノイズに相当する電圧を持つリセット信号との２種類の信号を出力できるように構成されている。

垂直走査回路部３は、画素アレイ１の画素２と行ごとに配線で接続されており、画素２から出力された信号を読み出す行を選択するための制御信号を出力する。列増幅部４は、画素アレイ１の画素２と列ごとに配線で接続されており、画素２からの出力信号を増幅して第１の保持回路５に出力する。第１の保持回路５は、列増幅部４から入力された信号を容量素子に一時的に保持する回路である。水平走査回路６は、各列の第１の保持回路５に信号を出力させる列を選択するための制御信号を出力する。

図２は、第１の実施形態の列増幅部４及び第１の保持回路５をより詳細に示した回路図である。列増幅部４は、入力容量素子４１、演算増幅器４２、４５、帰還容量素子４３及び帰還スイッチ４４を備える。なお、本明細書において「スイッチ」は、制御信号に基づいてオン（接続状態）又はオフ（非接続状態）に切り替わる回路素子であり、例えばトランジスタにより構成することができる。

演算増幅器４２は非反転入力端子、反転入力端子及び出力端子を有する。演算増幅器４２の非反転入力端子には基準電圧ＶＣ０Ｒが入力される。演算増幅器４２の反転入力端子には入力容量素子４１を介して、画素アレイ１の画素２から出力された画像信号又はリセット信号が入力される。演算増幅器４２の反転入力端子と出力端子の間には、帰還スイッチ４４が接続される。帰還スイッチ４４は信号ＰＣ０Ｒによりオン又はオフに制御される。演算増幅器４２の反転入力端子と出力端子の間には、帰還容量素子４３がさらに接続され、帰還容量素子４３と帰還スイッチ４４は並列接続の関係になっている。列増幅部４のゲインは入力容量素子４１と帰還容量素子４３の容量値の比に応じて定まる。

演算増幅器４２は信号ＶＧＮ１が入力される端子をさらに有する。信号ＶＧＮ１は演算増幅器４２の内部を流れる電流を制御する電圧信号である。信号ＶＧＮ１の電圧を変化させることにより、演算増幅器４２が出力可能な電流量及び演算増幅器４２の消費電力を変化させることができる。

演算増幅器４２の出力信号は演算増幅器４５の非反転入力端子に入力される。演算増幅器４５の反転入力端子は出力端子と接続されている。したがって、演算増幅器４５は、演算増幅器４２の出力電圧に相当する電圧が出力されるボルテージフォロア回路を構成している。演算増幅器４５の出力端子は第１の保持回路５と接続される。演算増幅器４５により構成されたボルテージフォロア回路は、第１の保持回路５に設けられた容量素子に電圧を保持させる際に電流を供給する機能を有する。演算増幅器４５は省略することも可能である。しかしながら、特に演算増幅器４２のゲインが高い場合は、第１の保持回路５に大きな電流を供給する必要があるため、演算増幅器４５によるボルテージフォロアを設けた本実施形態の構成がより好適となる。

演算増幅器４５は信号ＶＧＮ１＿ＶＦ１が入力される端子を有する。演算増幅器４２と同様に、信号ＶＧＮ１＿ＶＦ１の電圧を変化させることにより、演算増幅器４５が出力可能な電流量及び演算増幅器４５の消費電力を変化させることができる。

本実施形態では、演算増幅器４２の後段に演算増幅器４５により構成されるボルテージフォロア回路が接続されているが、これに限定されない。上述のように、演算増幅器４５は、後段の第１の保持回路５に電流を供給させるためのバッファ回路であればよく、演算増幅器４５を用いたボルテージフォロア以外の回路素子に置き換えてもよい。また、バッファ回路の電圧増幅率は本実施形態で例示しているボルテージフォロア回路のように、ほぼ１であってもよく、それ以外の値であってもよい。

第１の保持回路５は、保持容量５１、５２及びスイッチ５３、５４、５５、５６を備える。スイッチ５３、５４はそれぞれ信号ＰＴＮ、ＰＴＳによりオン又はオフに制御される。スイッチ５５、５６は水平走査回路６からの制御信号によりオン又はオフに制御される。スイッチ５３、５４の一端はいずれも演算増幅器４５の出力端子に接続される。スイッチ５３の他端は保持容量５１の一端及びスイッチ５５の一端と接続される。保持容量５１の他端はグラウンドと接続される。スイッチ５５の他端は水平信号線７１に接続される。スイッチ５４の他端は保持容量５２の一端及びスイッチ５６の一端と接続される。保持容量５２の他端はグラウンドと接続される。スイッチ５６の他端は水平信号線７２に接続される。

信号ＰＴＮによりスイッチ５３がオンになると、保持容量５１にリセット信号電圧が保持される。次に信号ＰＴＳによりスイッチ５４がオンになると、保持容量５２に画像信号電圧が保持される。その後、水平走査回路６からの制御信号により、スイッチ５５、５６がオンになると、保持容量５１、５２に保持されたリセット信号及び画像信号がそれぞれ水平信号線７１、７２に出力される。

本実施形態の固体撮像装置は、消費電力を低減させるパワーセーブモードによる動作が可能である。パワーセーブモードにおいて、演算増幅器４２、４５に供給される電流は、信号読み出し時の電流に比べて小さく、かつ演算増幅器４２、４５がオフにならない範囲の値となる。信号ＶＧＮ１、ＶＧＮ１＿ＶＦ１により、演算増幅器４２、４５に流れる電流（駆動電流）を制御することで、通常のモードからパワーセーブモードへの移行及びパワーセーブモードから通常のモードへの移行が行われる。

図３は演算増幅器４２の内部回路を示す回路図である。演算増幅器４２は１段の差動増幅回路を構成する。演算増幅器４２は、非反転入力端子Ｉｎ＋、反転入力端子Ｉｎ−、出力端子Ｏｕｔ及び駆動電流用バイアス端子ＶＢｉａｓを入出力端子として有する。演算増幅器４２は、トランジスタ４２１、４２２、４２３、４２４、４２５を備える。トランジスタ４２１、４２２はＰチャネル型のＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field Effect Transistor)で構成される。トランジスタ４２３、４２４、４２５はＮチャネル型のＭＯＳＦＥＴで構成される。

トランジスタ４２１、４２２のソース端子には電源電圧ＶＤＤが入力される。トランジスタ４２１、４２２のゲート端子は共通化され、トランジスタ４２１のドレイン端子と接続される。トランジスタ４２１、４２２のドレイン端子は、トランジスタ４２３、４２４のドレイン端子とそれぞれ接続される。また、トランジスタ４２４のドレイン端子は出力端子Ｏｕｔを構成する。トランジスタ４２３、４２４のゲート端子はそれぞれ非反転入力端子Ｉｎ＋、反転入力端子Ｉｎ−を構成する。トランジスタ４２３、４２４のソース端子は共通化されており、トランジスタ４２５のドレイン端子と接続される。トランジスタ４２５のゲート端子は駆動電流用バイアス端子ＶＢｉａｓを構成する。トランジスタ４２５のソース端子はグラウンドと接続される。

駆動電流用バイアス端子ＶＢｉａｓには信号ＶＧＮ１が入力される。信号ＶＧＮ１の電圧により、演算増幅器４２の内部を流れる電流の値が決まる。パワーセーブモードにおいて、信号ＶＧＮ１の電圧値は、信号読み出し時に比べて小さく、かつ演算増幅器４２がオフにならない範囲の値となる。なお、演算増幅器４５の内部回路も同様の回路を用いて構成することが可能であるため、説明を省略する。

図４は、第１の実施形態の固体撮像装置の動作を示すタイミング図である。図４には画素アレイ１の３行分の読み出しを行う際の信号ＨＤ、ＰＴＮ、ＰＴＳ、ＰＣ０Ｒ、ＰＳＡＶＥの動作タイミングが示されている。なお、各信号によって動作するスイッチは、いずれも信号の電圧レベルがＨｉｇｈのときにオンになり、Ｌｏｗのときにオフになるものとする。信号ＨＤは、１つの行の読み出し開始のタイミングを制御する信号である。信号ＰＳＡＶＥは、信号ＶＧＮ１、ＶＧＮ１＿ＶＦ１の電圧を変化させて、パワーセーブモードと通常の読み出し状態を切り替える信号である。信号ＰＳＡＶＥがＬｏｗのとき、信号ＶＧＮ１、ＶＧＮ１＿ＶＦ１は高電圧状態であり、固体撮像装置は通常の読み出し状態となるものとする。また、信号ＰＳＡＶＥがＨｉｇｈのとき、信号ＶＧＮ１、ＶＧＮ１＿ＶＦ１が低電圧状態となり、演算増幅器４２、４５を流れる電流（駆動電流）が小さくなって固体撮像装置はパワーセーブモードになるものとする。

時刻ｔ０、ｔ８において信号ＨＤがＨｉｇｈになる。信号ＨＤがＨｉｇｈになると、指定された行の読み出しが開始されるので、時刻ｔ０〜ｔ８が１行分の読み出し期間に相当する。

時刻ｔ０において、信号ＰＴＮ、ＰＴＳはＬｏｗであり、信号ＰＣ０ＲはＨｉｇｈである。よって、スイッチ５３、５４はオフであり、帰還スイッチ４４はオンである。すなわち、時刻ｔ０の時点で、列増幅部４はリセット状態である。

時刻ｔ１に信号ＰＣ０ＲがＨｉｇｈからＬｏｗになり、帰還スイッチ４４がオフになる。これにより、列増幅部４のリセットが終了する。

時刻ｔ２〜ｔ５の期間に、画素２からの、リセット信号及び画像信号の読み出しが行われる。時刻ｔ２に信号ＰＴＮがＨｉｇｈになり、スイッチ５３がオンになって、リセット信号電圧が保持容量５１に保持される。時刻ｔ３に信号ＰＴＮがＬｏｗになり、スイッチ５３がオフになる。次に時刻ｔ４に信号ＰＴＳがＨｉｇｈになり、スイッチ５４がオンになって、画像信号電圧が保持容量５２に保持される。時刻ｔ５に信号ＰＴＳがＬｏｗになり、スイッチ５４がオフになる。この動作により、リセット信号及び画像信号が画素２から読み出され、保持容量５１、５２にそれぞれ保持される。

時刻ｔ６〜ｔ１０の期間に、水平走査回路６からの制御信号により、各列のスイッチ５５、５６が順次オンになる。これにより、画素列が順次選択され、各列のリセット信号及び画像信号が順次水平信号線７１、７２に出力される。この期間、列増幅部４の演算増幅器４２、４５は使用されない。したがって、列増幅部４をパワーセーブモードにすることで、演算増幅器４２、４５の消費電力を低減することができる。

時刻ｔ６において、信号ＰＣ０ＲがＨｉｇｈになり、帰還スイッチ４４がオンになる。これにより、演算増幅器４５の反転入力端子と出力端子が接続され、列増幅部４がリセットされる。時刻ｔ７において、信号ＰＳＡＶＥがＨｉｇｈになり、列増幅部４はパワーセーブモードになる。時刻ｔ８において、信号ＨＤがＨｉｇｈになり、次の行が選択される。次の行の読み出しのために列増幅部４を通常の読み出し状態に戻す必要があるため、時刻ｔ９において、信号ＰＳＡＶＥがＬｏｗになり、パワーセーブモードが終了する。時刻ｔ１０において、信号ＰＣ０ＲがＬｏｗになり、列増幅部４のリセットが終了し、帰還スイッチ４４がオフになる。

特許文献１に記載された構成では、パワーセーブモード（スタンバイ状態）の期間に演算増幅器の入出力端子の電圧が不定となるため、入出力端子の電圧値はグラウンド電圧や電源電圧になる。これに対し、本実施形態の構成ではパワーセーブモードの期間に、列アンプの帰還スイッチをオンにすることで、演算増幅器４２がボルテージフォロアの構成になっている。これにより、すべての端子の電圧が基準電圧ＶＣ０Ｒに近い電圧となる。すなわち、パワーセーブモードの期間、演算増幅器４２の入出力端子の電圧は基準電圧ＶＣ０Ｒに近い一定値に固定される。したがって、演算増幅器４２がパワーセーブモードから通常の読み出し状態に戻るときに必要な充放電の時間が短縮される。なお、演算増幅器４５もボルテージフォロアの構成になっているため、同様に充放電の時間が短縮されている。

（第２の実施形態）
図５は、第２の実施形態による固体撮像装置の構成を示すブロック図である。第２の実施形態の固体撮像装置は、第１の実施形態の構成に加えて、第２の保持回路８をさらに備える。第２の保持回路８は、第１の実施形態として既に説明した列増幅部４と第１の保持回路５の間に接続される。第２の保持回路８は、第１の保持回路５から水平信号線７１、７２に信号を出力する水平転送期間中に、並行して読み出される次の行の信号を保持する機能を有する。

図６は、第２の実施形態の列増幅部４、第１の保持回路５及び第２の保持回路８の回路図である。第２の保持回路８は、保持容量８１、８２、スイッチ８３、８４、８５、８６及び演算増幅器８７、８８を備える。保持容量８１、スイッチ８３、８５及び演算増幅器８７はリセット信号を保持する回路を構成し、保持容量８２、スイッチ８４、８６及び演算増幅器８８は画像信号を保持する回路を構成する。

スイッチ８３の一端は、列増幅部４の出力と接続される。スイッチ８３の他端はリセット信号を保持する保持容量８１及びスイッチ８５の一端と接続される。保持容量８１の他端はグラウンドと接続される。スイッチ８５の他端は演算増幅器８７の反転入力端子に入力される。演算増幅器８７の非反転入力端子には、基準電圧ＶＣＬＡＭＰが入力される。演算増幅器８７の反転入力端子と出力端子は配線で接続されており、ボルテージフォロア回路を構成する。演算増幅器４２、４５と同様に、信号ＶＧＮ１Ｎ＿ＶＦ２がＶＢｉａｓ端子に入力されることにより、演算増幅器８７の内部を流れる電流を制御することができる。以上のようにして、リセット信号を保持する回路が構成されている。なお、演算増幅器８７により構成されるボルテージフォロア回路は一例であり、この構成に限定されない。演算増幅器４５と同様にバッファ回路としての機能を有していればよい。

保持容量８２、スイッチ８４、８６及び演算増幅器８８により構成される画像信号を保持する回路は、リセット信号用の回路と同様の構成であるため説明を省略する。演算増幅器８８の内部を流れる電流は信号ＶＧＮ１Ｓ＿ＶＦ２によって制御される。

上述のように、演算増幅器８７、８８は内部を流れる電流を制御することができる。パワーセーブモードにおいては、信号ＶＧＮ１Ｎ＿ＶＦ２、ＶＧＮ１Ｓ＿ＶＦ２の電圧値を信号読み出し時に比べて小さくすることで、演算増幅器８７、８８の内部を流れる電流が小さくなり、消費電力が低減される。

なお、スイッチ８３、８４はそれぞれ信号ＰＴＮ、ＰＴＳによって制御されるものとする。また、スイッチ８５、５３はいずれも信号ＰＴＮ２によって制御され、スイッチ８６、５４はいずれも信号ＰＴＳ２によって制御されるものとする。その他の制御信号は第１の実施形態と同様とする。

図７は、第２の実施形態の固体撮像装置の動作を示すタイミング図である。図７には、信号ＨＤ、ＰＴＮ、ＰＴＳ、ＰＴＮ２、ＰＴＳ２、ＰＣ０Ｒ、ＰＳＡＶＥ、ＶＦ２＿ＰＳＡＶＥの動作タイミングが示されている。信号ＶＦ２＿ＰＳＡＶＥは、第２の保持回路８の演算増幅器８７、８８のパワーセーブモードと通常の読み出し状態を切り替える信号である。以下、図７を用いて第２の実施形態の動作を説明する。以下の説明において、第１の実施形態と同じ動作については省略することもある。

時刻ｔ０において、信号ＰＴＮがＨｉｇｈからＬｏｗになり、リセット信号電圧が保持容量８１に保持される。時刻ｔ１において、信号ＰＴＳがＨｉｇｈからＬｏｗになり、画素信号電圧が保持容量８２に保持される。

時刻ｔ２において、信号ＰＣ０ＲがＨｉｇｈになり、列増幅部４の帰還スイッチ４４がオンになる。時刻ｔ３において、信号ＰＳＡＶＥがＨｉｇｈになり、列増幅部４はパワーセーブモードとなる。

時刻ｔ４において、信号ＰＴＮ２、ＰＴＳ２がＨｉｇｈからＬｏｗになり、第２の保持回路８から第１の保持回路５への信号の転送が終了する。その後時刻ｔ５において、信号ＶＦ２＿ＰＳＡＶＥがＨｉｇｈになり、保持回路８の演算増幅器８７、８８はパワーセーブモードとなる。

時刻６において、信号ＰＳＡＶＥがＬｏｗになり、列増幅部４のパワーセーブモードが解除される。時刻ｔ７において、信号ＰＣ０ＲがＬｏｗになり、列増幅部４の帰還スイッチ４４がオフになる。時刻ｔ８において、信号ＶＦ２＿ＰＳＡＶＥがＬｏｗになり、保持回路８の演算増幅器８７、８８のパワーセーブモードが解除される。

以上のように、時刻ｔ１以後の期間においては、第２の保持回路８から第１の保持回路５への信号出力、画素のリセット動作などを行う、列増幅部４の動作を要しない。そのため、列増幅部４は、画素信号電圧が第２の保持回路８に保持された後、時刻ｔ３からｔ６の期間パワーセーブモードとしている。このとき、帰還スイッチ４４はパワーセーブモードになる前の時刻ｔ２にオンになり、パワーセーブモード解除後の時刻ｔ６にオフになる。よって、第１の実施形態と同様に、パワーセーブモード帰還において、演算増幅器４２の入出力端子の電圧が基準電圧ＶＣ０Ｒに近い一定値に固定され、固体撮像装置がパワーセーブモードから通常の読み出し状態に戻るときに必要な充放電の時間が短縮される。

また、本実施形態では第２の保持回路８から第１の保持回路５への書き込みが終了すると、次にリセット信号電圧が保持容量８１に書き込まれるタイミングまで不使用状態となる。そのため、第２の保持回路８の演算増幅器８７、８８も時刻ｔ５から時刻ｔ８の期間、パワーセーブモードにしている。ここで、演算増幅器８７、８８は反転入力端子と非反転入力端子が短絡されたボルテージフォロアの構成になっている。そのため、演算増幅器８７、８８の入出力端子の電圧は基準電圧ＶＣＬＡＭＰに近い一定値に固定されている。したがって、第２の保持回路８についても第１の保持回路５と同様に、パワーセーブモードから通常の読み出し状態に戻るときに必要な充放電の時間が短縮されている。

（第３の実施形態）
図８は第３の実施形態の固体撮像装置の回路図である。本実施形態の固体撮像装置は入力容量素子４１の代わりに３つの入力容量素子４６，４７、４８を備え、かつ加算スイッチ９４、９５をさらに備える。これ以外の構成は図２に示した本発明の第１の実施形態の回路と同様である。本実施形態では、列増幅器４及び第１の保持回路５のうちの、画素アレイ１の一画素列に対応する１列分の回路を列回路と呼ぶ。図８には列回路９１、９２、９３が図示されており、中央に配置された列回路９１の左隣に列回路９２が配置され、右隣に列回路９３が配置されている。

入力容量素子４６は、中央列の画素と接続されている。入力容量素子４７は加算スイッチ９４の一端と接続され、加算スイッチ９４の他端は左隣の列の画素と接続されている。入力容量素子４８は加算スイッチ９５の一端と接続され、加算スイッチ９５の他端は右隣の列の画素と接続されている。なお、他の列の列回路も同様に、対応する列及び隣接する列の３つの画素とそれぞれ接続されているものとする。

信号Ａｄｄ＿ｍｏｄｅがＨｉｇｈになると、加算スイッチ９４、９５がオンになり中央の列回路９１に接続された入力容量素子４６，４７、４８に３列分の画素信号がそれぞれ入力される。これにより、３列分の画素の信号が加算される。このように信号Ａｄｄ＿ｍｏｄｅがＨｉｇｈになり、加算が行われる状態を加算モードと呼ぶ。

加算モードにおいて、信号が入力される中央の列回路９１内の演算増幅器は動作させる必要があるが、左右の列回路９２、９３内の演算増幅器には信号が入力されないので、動作させる必要はない。そのため、本実施形態では、加算モードで動作させる際には、左右の列回路９２、９３をパワーセーブモードにすることで省電力が実現される。

なお、本実施形態において、帰還スイッチ４４を動作させるための制御信号は、中央の列と左右の列で、別の信号線により与えられるものとする。中央の列回路９１の帰還スイッチ４４を制御する制御信号を信号ＰＣ０Ｒ、左右の列回路９２、９３の帰還スイッチを制御する制御信号を信号ＰＣ０Ｒ２とする。また、演算増幅器４２、４５の内部を流れる電流を制御する信号も中央の列と左右の列で、別の信号線により与えられるものとする。このようにすることで、中央の列回路９１を通常モードで動作させつつ、左右の列回路９２、９３をパワーセーブモードにすることができる。

中央の列回路９１の演算増幅器４２、４５の制御信号をそれぞれ信号ＶＧＮ１、ＶＧＮ１＿ＶＦ１とし、左右の列回路９２、９３の演算増幅器４２、４５の制御信号をそれぞれ信号ＶＧＮ２、ＶＧＮ２＿ＶＦ１とする。信号ＶＧＮ２、ＶＧＮ２＿ＶＦ１を制御し、通常モードとパワーセーブモードの切り替えを制御する信号をＰＳＡＶＥ２とする。

図９は第３の実施形態の固体撮像装置の動作を示すタイミング図である。図９にはある列において、非加算モードから加算モードに移行し、その後再び非加算モードに戻る場合の動作タイミングが示されている。中央の列回路９１は、加算モード時、非加算モード時のいずれの場合も同じ動作を行うので、制御する信号ＨＤ、ＰＴＮ、ＰＴＳ、ＰＣ０Ｒ、ＰＳＡＶＥは、第１の実施形態と同じ動作タイミングとなる。左右の列回路９２、９３は、非加算モード時においては中央の列回路９１と同じ動作であり、第１の実施形態とも同じ動作タイミングとなる。よって、以上の場合の動作については説明を省略する。

一方、左右の列回路９２、９３は、加算モード時においては第１の実施形態とは異なる動作となる。時刻ｔ０において、信号ＰＣ０Ｒ２がＨｉｇｈになり帰還スイッチ４４がオンになる。時刻ｔ１において、信号ＰＳＡＶＥ２がＨｉｇｈになり、演算増幅器４２はパワーセーブモードになる。時刻ｔ２において、信号Ａｄｄ＿ｍｏｄｅがＨｉｇｈになり、加算モードとなる。

時刻ｔ３において、信号Ａｄｄ＿ｍｏｄｅがＬｏｗになり、非加算モードに戻る。時刻ｔ４において、信号ＰＳＡＶＥ２がＬｏｗになり、列回路９２、９３のパワーセーブモードは解除される。時刻ｔ５において、信号ＰＣ０Ｒ２がＬｏｗになり帰還スイッチ４４はオフになる。

以上のように、列回路９２、９３は、パワーセーブモードになる前の時刻ｔ０からパワーセーブモードが解除された後の時刻ｔ５の期間、帰還スイッチ４４をオンにしている。これにより、第１の実施形態と同様に、演算増幅器４２の入出力端子の電圧が基準電圧ＶＣ０Ｒに近い一定値に固定される。よって、複数列の信号を加算する加算モードにより動作する固体撮像装置においても、加算時に不使用となる列回路９２、９３がパワーセーブモードから通常の読み出し状態に戻るときに必要な充放電の時間が短縮される。

（第４の実施形態）
図１０は第４の実施形態の固体撮像装置の回路図である。本実施形態の固体撮像装置は、第３の実施形態と同様な加算モードでの動作が可能となるように、第２の実施形態の回路を３つの入力容量素子と加算スイッチ９４、９５とを備える構成に変形したものである。第３の実施形態と同様に中央の列回路９６の左右に列回路９７、９８が配置されており、信号Ａｄｄ＿ｍｏｄｅがＨｉｇｈになると、３列分の信号が列回路９６に入力され、加算されるものとする。このとき、左右の列回路９７、９８をパワーセーブモードにすることで省電力が実現される。なお、本実施形態では、列増幅器４、第１の保持回路５、第２の保持回路８のうちの、画素アレイ１の一画素列に対応する１列分の回路を列回路と呼ぶ。

なお、中央の列回路９６の演算増幅器８７、８８の制御信号をそれぞれ信号ＶＧＮ１Ｎ＿ＶＦ２、ＶＧＮ１Ｓ＿ＶＦ２とし、左右の列回路９７、９８の演算増幅器８７、８８の制御信号をそれぞれ信号ＶＧＮ２Ｎ＿ＶＦ２、ＶＧＮ２Ｓ＿ＶＦ２とする。信号ＶＧＮ２Ｎ＿ＶＦ２、ＶＧＮ２Ｓ＿ＶＦ２を制御し、通常モードとパワーセーブモードの切り替えを制御する信号をＶＦ２＿ＰＳＡＶＥ２とする。

図１１は第４の実施形態の固体撮像装置の動作を示すタイミング図である。中央の列回路９６の動作は、第２の実施形態と同じとなる。すなわち、信号ＨＤ、ＰＴＮ、ＰＴＳ、ＰＴＮ２、ＰＴＳ２、ＰＣ０Ｒ、ＰＳＡＶＥ、ＶＦ２＿ＰＳＡＶＥについては、図７に示したタイミングチャートと同様の動作となる。また、左右の列回路９７、９８についても第２の保持回路８以外に関する信号の動作タイミングは同様となる。これらについては説明を省略する。

時刻ｔ２において、信号Ａｄｄ＿ｍｏｄｅがＨｉｇｈになり、加算モードになる。この時点では、既に第２の保持回路８から第１の保持回路５への信号の転送が終了しており、演算増幅器８７、８８は不使用である。そのため、時刻ｔ２において、ＶＦ２＿ＰＳＡＶＥ２信号をＨｉｇｈにすることで、演算増幅器８７、８８をパワーセーブモードとする。
その後、時刻ｔ６において、信号ＶＦ２＿ＰＳＡＶＥ２がＬｏｗになり、演算増幅器８７、８８のパワーセーブモードが解除される。

本実施形態においても、第１乃至第３の実施形態と同様に演算増幅器がパワーセーブモードから通常の読み出し状態に戻るときに必要な充放電の時間が短縮される。

本実施形態では、加算等を行って一部の列を読み出さないようにすることで、読み出す列の数を削減する間引き読み出しが可能である。垂直走査回路３が画素アレイ１の垂直走査をする際に、読み出しが行われる列の個数を垂直走査期間ごとに変化させることもできる。このとき、読み出しが行われる列回路は通常通り動作し、読み出しが行われない列回路は非動作となる。この駆動方法においては、非動作の列回路の帰還スイッチ４４をオンとし、かつパワーセーブモードとする。これにより、読み出しが行われない列回路の消費電力が低減され、かつパワーセーブモードからの動作復帰時間が短縮される。

なお、第３及び第４の実施形態において、３列の加算が可能な構成を例示しているが、加算される列数はこれに限定されるものではなく、非動作の列が存在する構成であればよい。すなわち、加算される列数は、２列であってもよく、４列以上の複数であってもよい。

（第５の実施形態）
図１２は、本発明の第５の実施形態の撮像システムの構成を示す図である。撮像システム８００は、光学部８１０、固体撮像装置８２０、映像信号処理部８３０、記録・通信部８４０、タイミング制御回路８５０、システム制御部８６０、及び再生・表示部８７０を含む。固体撮像装置８２０は、第１乃至第４の実施形態のいずれかに示した構成を含む固体撮像装置である。レンズ等の光学系である光学部８１０は、被写体からの光を固体撮像装置８２０の、複数の画素２が２次元状に配列された画素アレイ１に結像させ、被写体の像を形成する。

固体撮像装置８２０はタイミング制御部８５０からの信号に基づくタイミングで、画素アレイ１に結像された光に応じた信号を出力する。固体撮像装置８２０から出力された信号は、ＡＤ変換等の処理が行われた後、映像信号処理部８３０に入力される。映像信号処理部８３０は、プログラム等によって定められた方法にしたがって、入力された信号の画像データへの変換等の信号処理を行う。映像信号処理部８３０での処理によって得られた信号は、画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行う他、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システム８００の動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システム８００の動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザーの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的には、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等を行うための信号が供給される。タイミング制御部８５０は、システム制御部８６０による制御に基づいて固体撮像装置８２０及び映像信号処理部８３０の駆動タイミングを制御する。

本実施形態に用いられる固体撮像装置８２０は読み出し回路の演算増幅器の消費電力が低減されている。したがって、本実施形態では、固体撮像装置８２０を搭載することにより消費電力を低減した撮像システム８００を実現することができる。

１ 画素アレイ
２ 画素
４ 列増幅部
４１ 入力容量素子
４２ 演算増幅器
４３ 帰還容量素子
４４ 帰還スイッチ

Claims (8)

1. 複数の画素が行列状に配された画素アレイと、
   前記画素アレイの画素列ごとに入力される信号を増幅する増幅部と
   を備え、
   前記増幅部は、前記画素アレイの各々の列に対応する、
   第１入力端子と、第２入力端子と、出力端子とを有する増幅器と、
   前記画素アレイの対応する列の画素からの出力信号が一端に入力され、かつ前記増幅器の前記第２入力端子に他端が接続される入力容量素子と、
   前記増幅器の前記第２入力端子と前記出力端子との間に接続された帰還スイッチと、
   前記増幅器の前記第２入力端子と前記出力端子との間に、前記帰還スイッチと並列に接続された帰還容量素子と
   を有する固体撮像装置であって、
   第１の期間の前記増幅器の駆動電流は、前記増幅器が前記画素の出力する信号を増幅する第２の期間の前記増幅器の駆動電流に比べて小さく、
   前記第１の期間に、前記帰還スイッチが接続状態である
   ことを特徴とする固体撮像装置。
2. 前記第１の期間が、前記画素アレイのうちの一つの行の画素からの信号の読み出しが終了した後であって、次の行の画素からの信号の読み出しが開始されるまでの期間までの少なくとも一部の期間であることを特徴とする請求項１に記載の固体撮像装置。
3. 前記増幅部は、前記増幅器の後段に第１のバッファ回路をさらに有し、
   前記第１の期間の前記第１のバッファ回路の駆動電流が、前記第２の期間の前記第１のバッファ回路の駆動電流よりも小さいことを特徴とする請求項１又は２に記載の撮像装置。
4. 前記増幅器の出力信号を保持する第１の保持容量と、
   前記第１の保持容量に保持された信号が入力される第２のバッファ回路と、
   前記第２のバッファ回路から出力される信号を保持する第２の保持容量と、
   をさらに備え、
   前記第１の保持容量に保持された信号が前記第２のバッファ回路を介して前記第２の保持容量に入力され、保持される動作が終了した後から、次に前記画素からの信号が前記第１の保持容量に保持されるまでの期間の前記第２のバッファ回路の駆動電流が、前記第２の保持容量に、前記第１の保持容量に保持された信号を前記第２のバッファ回路が出力する期間の前記第２のバッファ回路の駆動電流に比して小さい
   ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
5. 前記画素アレイの各列に対応して設けられた前記増幅器のうちの一部の増幅器において、前記第１の期間の駆動電流が、前記第２の期間の駆動電流に比べて小さく、かつ前記第１の期間に、前記帰還スイッチが接続状態であることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
6. 前記一部の増幅器は、前記第１の期間に、前記画素アレイから信号が入力されないことを特徴とする請求項５に記載の固体撮像装置。
7. 前記固体撮像装置は、読み出しが行われる列を垂直走査期間ごとに変化させることが可能であり、読み出しが行われない列に対応する増幅器において、前記第１の期間の駆動電流が、前記第２の期間の駆動電流に比べて小さく、かつ前記第１の期間に、前記帰還スイッチが接続状態であることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
8. 請求項１乃至７のいずれか１項に記載の固体撮像装置を備えることを特徴とする撮像システム。

Images