JP5792987B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP5792987B2
JP5792987B2 JP2011095277A JP2011095277A JP5792987B2 JP 5792987 B2 JP5792987 B2 JP 5792987B2 JP 2011095277 A JP2011095277 A JP 2011095277A JP 2011095277 A JP2011095277 A JP 2011095277A JP 5792987 B2 JP5792987 B2 JP 5792987B2
Authority
JP
Japan
Prior art keywords
pixel
vertical
signal
horizontal
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011095277A
Other languages
English (en)
Other versions
JP2012227828A (ja
Inventor
英昭 三本杉
英昭 三本杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011095277A priority Critical patent/JP5792987B2/ja
Priority to US13/432,609 priority patent/US8593549B2/en
Priority to CN2012101222626A priority patent/CN102761711A/zh
Publication of JP2012227828A publication Critical patent/JP2012227828A/ja
Application granted granted Critical
Publication of JP5792987B2 publication Critical patent/JP5792987B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は水平方向および垂直方向にマトリクス状に配置された複数の画素を備える撮像素子及び撮像装置に関するものであり、特に複数の駆動方法を有する撮像素子及び撮像装置に関する。
近年撮像素子の多画素化が進んでおり、フレームレート等を確保するために高速な画素信号の読み出しが必要となっている。
例えば、特許文献１では、１つの画素列に対して複数の垂直信号線を設け、２行同時に垂直・水平転送することによりフレームレートの高速化を行う技術が提案されている。
特開平０８―１１１８２１号公報
しかしながら、上述の特許文献１に開示された従来技術では、読み出し回路が増加しているため、高いフレームレートが要求されない動作時も消費電力が大きくなってしまう。また、読み出し回路の電源はその応答性により、短い時間間隔でオン・オフができないといった問題もある。
本発明は上述した課題に鑑みてなされたものであり、その目的は、画素信号の読み出しの高速化を実現しながらも、消費電力の増加を抑制することである。
本発明に係わる撮像装置は、２次元に配列された複数の画素と、該複数の画素の１画素列に１つの垂直出力線と、該垂直出力線ごとに接続される増幅アンプと、該増幅アンプごとに配置された保持メモリと、複数の水平転送線と、該水平転送線ごとに配置される読み出しアンプとを有する撮像素子と、前記撮像素子を駆動する駆動手段と、水平方向に並ぶ画素の画素信号を前記垂直出力線を介して前記保持メモリに格納する垂直転送期間と、前記保持メモリに格納された画素信号を順次に前記撮像素子の外部へ出力する水平転送期間との関係が、前記水平転送期間が前記垂直転送期間の２倍以上である場合には、第１の省電力モードで前記撮像素子を駆動し、前記垂直転送期間が前記水平転送期間の２倍以上である場合には、第２の省電力モードで前記撮像素子を駆動するように前記駆動手段を制御する制御手段と、を備え、前記制御手段は、前記第１の省電力モードでは、１行の水平転送期間中に複数の垂直転送を実行させるとともに、各垂直転送期間では、画素信号を転送する画素が接続される垂直出力線に対応する増幅アンプを介して前記保持メモリへ画素信号を転送する第１の信号転送と、画素信号を転送する画素が接続される垂直出力線に対応しない増幅アンプを介して前記保持メモリへ画素信号を転送する第２の信号転送とを実行させ、前記垂直転送期間で使用されない増幅アンプには電源を供給しないように前記駆動手段を制御し、前記第２の省電力モードでは、１行の垂直転送期間中に複数の水平転送を実行させるとともに、前記撮像素子に備えられた読み出しアンプの中で所定の読み出しアンプを介して前記複数の水平転送に分けて１行分の水平転送を実行させ、前記水平転送で使用されない読み出しアンプには電源を供給しないように前記駆動手段を制御することを特徴とする。
また、本発明に係わる撮像装置は、２次元に配列された複数の画素と、該複数の画素の１画素列に２つの垂直出力線と、該垂直出力線ごとに接続される増幅アンプと、該増幅アンプごとに配置された保持メモリと、複数の水平転送線と、該水平転送線ごとに配置される読み出しアンプとを有する撮像素子と、前記撮像素子を駆動する駆動手段と、水平方向に並ぶ画素の画素信号を前記垂直出力線を介して前記保持メモリに格納する垂直転送期間と、前記保持メモリに格納された画素信号を順次に前記撮像素子の外部へ出力する水平転送期間との関係が、前記水平転送期間が前記垂直転送期間の２倍以上である場合には、第１の省電力モードで前記撮像素子を駆動し、前記垂直転送期間が前記水平転送期間の２倍以上である場合には、第２の省電力モードで前記撮像素子を駆動するように前記駆動手段を制御する制御手段と、を備え、前記制御手段は、前記第１の省電力モードでは、２行の水平転送期間中に複数の垂直転送を実行させるとともに、各垂直転送期間では、画素信号を転送する画素が接続される垂直出力線に対応する増幅アンプを介して前記保持メモリへ画素信号を転送する第１の信号転送と、画素信号を転送する画素が接続される垂直出力線に対応しない増幅アンプを介して前記保持メモリへ画素信号を転送する第２の信号転送とを実行させ、前記垂直転送期間で使用されない増幅アンプには電源を供給しないように前記駆動手段を制御し、前記第２の省電力モードでは、２行の垂直転送期間中に複数の水平転送を実行させるとともに、前記撮像素子に備えられた読み出しアンプの中で所定の読み出しアンプを介して前記複数の水平転送に分けて２行分の水平転送を実行させ、前記水平転送で使用されない読み出しアンプには電源を供給しないように前記駆動手段を制御することを特徴とする。
また、本発明に係わる撮像装置は、２次元に配列された複数の画素と、該複数の画素の１画素列に複数の垂直出力線と、該垂直出力線ごとに接続される増幅アンプと、該増幅アンプごとに配置された保持メモリと、複数の水平転送線と、該水平転送線ごとに接続される読み出しアンプとを有する撮像素子と、前記撮像素子を駆動する駆動手段と、水平方向に並ぶ画素の画素信号を前記垂直出力線を介して前記保持メモリに格納する垂直転送期間と、前記保持メモリに格納された画素信号を順次に前記撮像素子の外部へ出力する水平転送期間との関係が、前記水平転送期間が前記垂直転送期間の２倍以上である場合には、第１の省電力モードで前記撮像素子を駆動し、前記垂直転送期間が前記水平転送期間の２倍以上である場合には、第２の省電力モードで前記撮像素子を駆動するように前記駆動手段を制御する制御手段と、を備え、前記制御手段は、前記第１の省電力モードでは、複数行の水平転送期間中に、該水平転送期間中に転送される行数と同じ数の複数の垂直転送を実行させるとともに、各垂直転送期間では、画素信号を転送する画素が接続される垂直出力線に対応する増幅アンプを介して前記保持メモリへ画素信号を転送する第１の信号転送と、画素信号を転送する画素が接続される垂直出力線に対応しない増幅アンプを介して前記保持メモリへ画素信号を転送する第２の信号転送とを実行させ、前記垂直転送期間で使用されない増幅アンプには電源を供給しないように前記駆動手段を制御し、前記第２の省電力モードでは、複数列の垂直転送期間中に、該垂直転送期間中に転送される列数と同じ数の複数の水平転送を実行させるとともに、前記撮像素子に備えられた読み出しアンプの中で所定の読み出しアンプを介して前記複数の水平転送に分けて、前記垂直転送される列数と同じ行数分の水平転送を実行させ、前記水平転送期間で使用されない読み出しアンプには電源を供給しないように前記駆動手段を制御することを特徴とする。
本発明によれば、画素信号の読み出しの高速化を実現しながらも、消費電力の増加を抑制することが可能となる。
本発明の第１、第２の実施形態に係る撮像装置の構成を示す図。 ＡＦＥの構成を示す図。 操作部の構成を示す図。 動画記録サイズ選択画面を示す図。 撮影モードごとの使用する画素領域を示す図。 垂直転送時間と水平転送時間の関係を示す図。 第１の実施形態に係る撮像素子の構成を示す図。 第１の実施形態に係る撮像素子の構成を示す図。 第１の実施形態に係る撮像素子の動作を示す図。 第１の実施形態に係る撮像素子の動作を示す図。 第１の実施形態に係る撮像素子の動作を示す図。 第１の実施形態に係る撮像素子の動作を示す図。 第２の実施形態に係る撮像素子の構成を示す図。 第２の実施形態に係る撮像素子の構成を示す図。 第２の実施形態に係る撮像素子の動作を示す図。 第２の実施形態に係る撮像素子の動作を示す図。 第２の実施形態に係る撮像素子の動作を示す図。 第２の実施形態に係る撮像素子の動作を示す図。
以下、本発明の実施形態について、添付図面を参照して詳細に説明する。
（第１の実施形態）
図１は、本発明の各実施形態に共通する撮像装置の構成を示す図である。図１に示される撮像装置１００において、１０１は画素が２次元に配列され、被写体像を光電変換する撮像素子である。１０３は撮像素子１０１から出力されたアナログの画像信号に対して、ゲイン調整や所定の量子化ビットに対応してデジタル変換を行うアナログフロントエンド（以下、これをＡＦＥと称する）である。１０２は撮像素子１０１及びＡＦＥ１０３の駆動タイミングを制御するタイミングジェネレータ（以下、これをＴＧと称する）である。図２に示す様に、ＡＦＥ１０３は、撮像素子１０１の出力チャンネルに対応したＡＤ変換器１０３ａ〜１０３ｄを持つ。各ＡＤ変換器１０３ａ〜１０３ｄは後述するＣＰＵ１０４からの設定によって独立にオン・オフを制御することができる。
１０８は、ＡＦＥ１０３でデジタル変換された画像データや、後述する画像処理部１０９で処理された画像データを記憶するための画像データ記憶部の機能と、後述するＣＰＵ１０４が動作を行う際のワークメモリの機能を兼備するＲＡＭである。本実施形態では、これらの機能をＲＡＭ１０８を用いて行うようにしているが、アクセス速度が十分に問題ないレベルのメモリであれば、他のメモリを適用することも可能である。
１０６は、後述するＣＰＵ１０４が動作を行う際のプログラムを格納するＲＯＭである。ここで、本実施形態では、Ｆｌａｓｈ−ＲＯＭを示すが、これは一例であり、アクセス速度が十分に問題ないレベルのメモリであれば、他のメモリを適用することも可能である。
１０４は、撮像装置１００を統括的に制御するＣＰＵである。１０９は撮影された画像の補正・圧縮等の処理を行う画像処理部である。１１０は、静止画像データ及び動画像データを外部記録媒体１１３に記録するための、外部記録媒体とのインターフェース部である。１１２は外部記録媒体１１３とのコネクタである。１１３は不揮発性メモリ、ハードディスク等の外部記録媒体である。１１６は撮像装置１００とのコネクタ、１１４は撮像装置１００とのインターフェースである。なお、本実施形態では、記録媒体として着脱可能な外部記録媒体を適用しているが、その他データ書き込み可能な不揮発性メモリ、ハードディスク等を内蔵した形態でもよい。
１０５は撮影命令や撮影条件等の設定をＣＰＵ１０４に対して行う操作部である。図３に示す様に、操作部１０５は静止画撮影スイッチ１０５ａ、動画撮影スイッチ１０５ｂ、表示部に表示されるメニュー等を操作するＧＵＩ操作部１０５ｃを有する。１０７は撮影した静止画像や動画像や、メニュー等の表示を行う表示部である。
本実施形態の撮像装置１００は、撮影モードを複数有する。各撮影モードでは撮像素子１０１の駆動方法を変えて動作する。
図５は各モードでの有効画素領域での使用画素領域を示した図である。静止画（第１の撮影モード）では有効画素領域の画素が全て読み出される。ＶＧＡクロップ動画（第２の撮影モード）では有効画素領域の中央に位置する、小さな領域の画素が読み出される。また、Ｆｕｌｌ ＨＤ動画（第３の撮影モード）では読み出される画素は水平方向に間引かれて読み出される。以上の読み出し方式の違いにより各撮影モードで水平方向の画素数は異なり、後述する１行分の水平転送に要する時間は異なる。図６に後述する垂直転送時間と、各モードでの１行の水平転送時間の関係を示す。静止画で最も水平転送時間が長く、Ｆｕｌｌ ＨＤ動画、ＶＧＡクロップ動画の順で短くなる。
各撮影モードでの撮像素子１０１の動作を説明する前に、撮像素子１０１の構成を図７を参照して説明する。図７において、撮像素子の有効画素領域は垂直方向に配置された画素セット２１２ａ・２１２ｅ（１画素列）により形成される。また同様にして画素セット２１２ｂ・２１２ｆ、２１２ｃ・２１２ｇ、２１２ｄ・２１２ｈが並ぶ。また、有効画素領域には信号転送部２１３ａ〜２１３ｈが設けられており、それぞれリセットスイッチ３、画素アンプ１０、行選択スイッチ６により形成されている。信号転送部２１３ａ〜２１３ｈにはそれぞれ画素セット２１２ａ〜２１２ｈが接続されている。
画素セット２１２ａ・２１２ｂの転送スイッチ２のゲートは垂直走査回路２４１からの制御信号ＰＴＸＡ（ｎ）に接続され、画素セット２１２ｃ・２１２ｄの転送スイッチ２のゲートはＰＴＸＢ（ｎ）に接続される。同様に画素セット２１２ｅ・２１２ｆはＰＴＸＡ（ｎ＋１）に、画素セット２１２ｇ・２１２ｈはＰＴＸＢ（ｎ＋１）に接続される。画素セットはフォトダイオード１、転送スイッチ２にて形成される。
信号転送部２１３ａ・２１３ｂのリセットスイッチ３のゲートは垂直走査回路２４１からの制御信号ＰＲＥＳＡ（ｎ）に接続され、行選択スイッチ６のゲートは垂直走査回路２４１からの制御信号ＰＳＥＬＡ（ｎ）に接続されている。また、信号転送部２１３ｃ・２１３ｄのリセットスイッチ３のゲートは垂直走査回路２４１からの制御信号ＰＲＥＳＢ（ｎ）に接続され、行選択スイッチ６のゲートは垂直走査回路２４１からの制御信号ＰＳＥＬＢ（ｎ）に接続される。同様に信号転送部２１３ｅ・２１３ｆのリセットスイッチ３のゲートはＰＲＥＳＡ（ｎ＋１）に、行選択スイッチ６のゲートはＰＳＥＬＡ（ｎ＋１）に接続される。信号転送部２１３ｇ・２１３ｈのリセットスイッチ３のゲートはＰＲＥＳＢ（ｎ＋１）に、行選択スイッチ６のゲートはＰＳＥＬＢ（ｎ＋１）に接続される。
また信号転送部２１３ａ・２１３ｅは、それぞれ撮像素子内部を縦断して画素列に隣接する垂直出力線２１４ａに接続され、同様に信号転送部２１３ｂ・２１３ｆ、２１３ｃ・２１３ｇ、２１３ｄ・２１３ｈはそれぞれ垂直出力線２１４ｂ、２１４ｃ、２１４ｄに接続される。
垂直出力線２１４ａ〜２１４ｄは、スイッチ２４０ａ〜２４０ｄを介して定電流源２１５ａ〜２１５ｄに接続され、スイッチ２３６ａ〜２３６ｄを介してカラムアンプ２１６ａ〜２１６ｄに接続される。なお、カラムアンプ２１６ａ〜２１６ｄは有効画素領域の上下に交互に配置される。カラムアンプ（増幅アンプ）２１６ａ〜２１６ｄはスイッチ２３７ａ〜２３７ｄを介した後に、転送ゲート２１７ａ〜２１７ｄ、２１８ａ〜２１８ｄを介してそれぞれ保持容量（保持メモリ）２１９ａ〜２１９ｄ、２２０ａ〜２２０ｄに接続される。なお、カラムアンプ２１６ａ・２１６ｂはＴＧ１０２から出力される制御信号ＰＯＮ１Ａによってオン・オフが制御され、カラムアンプ２１６ｃ・２１６ｄはＴＧ１０２から出力される制御信号ＰＯＮ１Ｂによってオン・オフが制御される。
各スイッチは以下の様に制御信号によってオン・オフを制御される。垂直出力線２１４ａと２１４ｃはスイッチ２３８ａによって接続され、垂直出力線２１４ｂと２１４ｄはスイッチ２３８ｂによって接続される。さらにはカラムアンプ２１６ａと２１６ｃの出力はスイッチ２３９ａによって接続され、カラムアンプ２１６ｂと２１６ｄの出力はスイッチ２３９ｂによって接続される。スイッチ２３６ａ・２３６ｂはＴＧ１０２から出力される制御信号ＰＰＡＴＨ１Ａによって制御され、スイッチ２３６ｃ・２３６ｄはＰＰＡＴＨ１Ｂによって制御される。また、スイッチ２３７ａ・２３７ｂはＴＧ１０２から出力される制御信号ＰＰＡＴＨ２Ａによって制御され、スイッチ２３７ｃ・２３７ｄはＰＰＡＴＨ２Ｂによって制御される。
スイッチ２４０ａ、２４０ｂはＴＧ１０２から出力される制御信号ＰＰＡＴＨ３Ａによって制御され、スイッチ２４０ｃ・２４０ｄはＰＰＡＴＨ３Ｂによって制御される。また、スイッチ２３８ａ・２３８ｂはＴＧ１０２から出力される制御信号ＰＰＡＴＨ４によって制御され、スイッチ２３９ａ・２３９ｂはＰＰＡＴＨ５によって制御される。
保持容量２１９ａ〜２１９ｄはバッファ２２１ａ〜２２１ｄ、転送ゲート２２３ａ〜２２３ｄを介して保持容量２２５ａ〜２２５ｄに接続される。同様に、保持容量２２０ａ〜２２０ｄはバッファ２２２ａ〜２２２ｄ、転送ゲート２２４ａ〜２２４ｄを介して保持容量２２６ａ〜２２６ｄに接続される。さらに保持容量２２５ａ・２２６ａは水平走査回路２３１ａからの制御信号ＰＨ１（ｍ）またはＰＨ２（ｍ）によって駆動される出力転送スイッチ２２７ａ、２２８ａ、２２９ａ、２３０ａを介して、水平出力線２３２ａ・２３３ａまたは水平出力線２３２ｃ・２３３ｃに接続される。同様にして、保持容量２２５ｂ・２２６ｂはＰＨ１（ｍ＋１）またはＰＨ２（ｍ＋１）によって駆動される出力転送スイッチ２２７ｂ、２２８ｂ、２２９ｂ、２３０ｂを介して水平出力線２３２ｂ・２３３ｂまたは水平出力線２３２ｄ・２３３ｄに接続される。保持容量２２５ｃ・２２６ｃはＰＨ１（ｍ＋２）またはＰＨ２（ｍ＋２）によって駆動される出力転送スイッチ２２７ｃ、２２８ｃ、２２９ｃ、２３０ｃを介して水平出力線２３２ａ・２３３ａまたは水平出力線２３２ｃ・２３３ｃに接続される。保持容量２２５ｄ・２２６ｄはＰＨ１（ｍ＋３）またはＰＨ２（ｍ＋３）によって駆動される出力転送スイッチ２２７ｄ、２２８ｄ、２２９ｄ、２３０ｄを介して水平出力線２３２ｂ・２３３ｂまたは水平出力線２３２ｄ・２３３ｄに接続される。
この水平出力線２３２ａ〜２３２ｄ、２３３ａ〜２３３ｄには読み出しアンプ２３４ａ〜２３４ｄが接続され、２３２ａと２３３ａ等の組み合わせの差分出力に所定のゲインを乗じた信号を出力する。読み出しアンプ２３４ａ・２３４ｂはＴＧ１０２から出力される制御信号ＰＯＮ２Ａにてオン・オフが制御される。また、読み出しアンプ２３４ｃ・２３４ｄはＴＧ１０２から出力される制御信号ＰＯＮ２Ｂにてオン・オフが制御される。この読み出しアンプの出力はそれぞれ撮像素子の出力端子２３５ａ〜２３５ｄから出力される。
次に各モードでの撮像装置の動作について説明する。まず、ユーザーによって図３に示す静止画撮影スイッチ１０５ａが押下されると、ＣＰＵ１０４から静止画撮影用（第１の撮影モード）の設定が撮像素子１０１とＴＧ１０２にそれぞれ送られる。その後開始信号がＴＧ１０２に出力され、ＴＧ１０２からの制御信号に基づいて撮像素子１０１は撮影動作を開始する。
図９は第１の撮影モード（第１の省電力モード）時の撮像素子１０１の動作タイミングである。この図に従って各部の動作を説明する。全画素リセット期間である３ａｔ１〜３ａｔ２のタイミングで、ＰＴＸＡ（ｎ）、ＰＴＸＡ（ｎ＋１）、ＰＴＸＢ（ｎ）、ＰＴＸＢ（ｎ＋１）がアクティブになる。ここでは特定行の制御信号のみ示しているが、この期間全ての行のＰＴＸがアクティブとなり、全画素セットのフォトダイオード１の電荷は、転送スイッチ２を介して画素アンプ１０のゲート１１に転送され、フォトダイオード１はリセットされる。
その後時刻３ａｔ３で、全画素同時に蓄積を開始する。時刻３ａｔ４では、不図示の撮像素子外部の機構にて撮像素子に照射される光を遮断する。この３ａｔ３〜３ａｔ４時間が蓄積期間となり、この状態ではフォトダイオード１には信号電荷が蓄積されている。なお、ここでは全画素同時に蓄積を開始する構成としたが、この限りではない。フォトダイオード１のリセットは、行毎にタイミングが異なる構成等、任意である。
時刻３ａｔ５ではＰＯＮ１Ａ、ＰＯＮ２Ａ、ＰＯＮ２Ｂがアクティブになり、カラムアンプ２１６ａ・２１６ｂ、読み出しアンプ２３４ａ〜２３４ｄがオンとなる。次に蓄積された信号電荷の読み出し動作がスタートし、時刻３ａｔ６では１行の読み出し単位を示すタイミング信号ＨＤがアサートされる。読み出しがスタートすると、時刻３ａｔ７〜３ａｔ８にてＰＨ１（ｍ）、ＰＨ１（ｍ＋１）、ＰＨ２（ｍ＋２）、ＰＨ２（ｍ＋４）がアクティブになり、後述する動作により保持容量２２５ａ〜２２５ｄ・２２６ａ〜２２６ｄに格納されたｎ−１行目の画素信号が読み出しアンプ２３４ａ〜２３４ｄから出力される。その後出力端子２３５ａ〜２３５ｄから出力される。ここでは特定列について記載されているが、全列の信号が同様に順次出力される。全列分の出力は次にＨＤがアサートされるまでに独立に行われ、後述する垂直転送等のタイミングに依存しない。
次に第ｎ行に配置される画素セット２１２ａ・２１２ｂの垂直転送が行われる。時刻３ａｔ９にて制御信号ＰＰＡＴＨ１Ａ、ＰＰＡＴＨ２Ａがアクティブとなり、画素セット２１２ａ・２１２ｂの信号を垂直転送する経路をアクティブにする。また、制御信号ＰＰＡＴＨ３Ａがアクティブとなり、垂直出力線２１４ａ・２１４ｂが電流源２１５ａ・２１５ｂと接続される。続いて時刻３ａｔ１０に制御信号ＰＳＥＬＡ（ｎ）がアクティブとなり、行選択スイッチ６がオンする。信号転送部２１３ａ・２１３ｂの画素アンプ１０と、各垂直出力線に接続されている電流源２１５ａ・２１５ｂでそれぞれ構成されるソース・フォロア回路が動作状態となる。
時刻３ａｔ１１にＰＲＥＳＡ（ｎ）がアクティブになることによりリセットスイッチ３がオンとなり、信号転送部２１３ａ・２１３ｂの画素アンプ１０のゲート１１、つまり容量９は初期化される。即ち、垂直出力線２１４ａ・２１４ｂにはこのリセット直後の信号レベル（いわゆるダークレベル）の信号が出力される。
時刻３ａｔ１２でＰＲＥＳＡ（ｎ）がネゲートされた後、時刻３ａｔ１３にＰＴＮ１Ａがアクティブになる。これにより各垂直出力線２１４ａ・２１４ｂに接続されたカラムアンプ２１６ａ・２１６ｂの出力と接続される転送ゲート２１８ａ・２１８ｂがオンし、保持容量２２０ａ・２２０ｂに各々このダークレベル出力が保持される。この後時刻３ａｔ１４で転送動作を完了した後、時刻３ａｔ１５にＰＴＸＡ（ｎ）をアクティブにすることで画素セット２１２ａ・２１２ｂの転送スイッチ２がオンする。そして、フォトダイオード１に蓄積されている信号電荷を、信号転送部２１３ａ・２１３ｂの画素アンプ１０で構成されるソース・フォロアのゲート１１に転送する。この時、画素アンプ１０で構成されるソース・フォロア１１は転送されてきた信号電荷に見合う分だけリセットレベルから電位が変動し信号レベルが確定する。
転送が十分に終了した時刻３ａｔ１６にて、ＰＴＸＡ（ｎ）をネゲートした後、時刻３ａｔ１７にＰＴＳ１Ａがアクティブになる。これにより、各垂直出力線２１４ａ・２１４ｂに接続されたカラムアンプ２１６ａ・２１６ｂの出力と接続される転送ゲート２１７ａ・２１７ｂがオンし、信号レベルが保持容量２１９ａ・２１９ｂに保持される。この後時刻３ａｔ１８でＰＴＳ１Ａをネゲートすると、転送動作が完了する。
これまでの動作で、保持容量２１９ａ・２１９ｂには画素セット２１２ａ・２１２ｂの信号レベルが保持され、保持容量２２０ａ・２２０ｂには画素セット２１２ａ・２１２ｂのダークレベルが保持されている。
画素からの信号出力を終了したので時刻３ａｔ１９で選択制御信号ＰＳＥＬＡ（ｎ）をネゲートする。続いて時刻３ａｔ２０では制御信号ＰＰＡＴＨ３Ａをネゲートし、垂直出力線２１４ａ・２１４ｂと電流源２１５ａ・２１５ｂの接続を遮断する。
次に第ｎ行に配置される画素セット２１２ｃ・２１２ｄの垂直転送が行われる。時刻３ａｔ２１にて制御信号ＰＰＡＴＨ３Ｂがアクティブとなり、垂直出力線２１４ｃ・２１４ｄが電流源２１５ｃ・２１５ｄと接続される。また、制御信号ＰＰＡＴＨ４、ＰＰＡＴＨ５がアクティブとなり、画素セット２１２ｃ・２１２ｄの信号を垂直転送する経路をアクティブにする。続いて時刻３ａｔ２２に制御信号ＰＳＥＬＢ（ｎ）がアクティブとなり、行選択スイッチ６がオンする。信号転送部２１３ｃ・２１３ｄの画素アンプ１０と、各垂直出力線に接続されている電流源２１５ｃ・２１５ｄでそれぞれ構成されるソース・フォロア回路が動作状態となる。
時刻３ａｔ２３にＰＲＥＳＢ（ｎ）がアクティブになることによりリセットスイッチ３がオンとなり、信号転送部２１３ｃ・２１３ｄの画素アンプ１０のゲート１１、つまり容量９は初期化される。即ち、垂直出力線２１４ｃ・２１４ｄにはこのリセット直後の信号レベル（いわゆるダークレベル）の信号が出力される。
時刻３ａｔ２４でＰＲＥＳＢ（ｎ）がネゲートされた後、時刻３ａｔ２５にＰＴＮ１Ｂがアクティブになる。これにより各垂直出力線２１４ｃ・２１４ｄに接続されたカラムアンプ２１６ａ・２１６ｂの出力と接続される転送ゲート２１８ｃ・２１８ｄがオンし、保持容量２２０ｃ・２２０ｄに各々このダークレベル出力が保持される。この後時刻３ａｔ２６で転送動作を完了した後、時刻３ａｔ２７にＰＴＸＢ（ｎ）をアクティブにすることで画素セット２１２ｃ・２１２ｄの転送スイッチ２がオンし、フォトダイオード１に蓄積されている信号電荷を、信号転送部２１３ｃ・２１３ｄの画素アンプ１０で構成されるソース・フォロアのゲート１１に転送する。この時、画素アンプ１０で構成されるソース・フォロア１１は転送されてきた信号電荷に見合う分だけリセットレベルから電位が変動し信号レベルが確定する。
転送が十分に終了した時刻３ａｔ２８にて、ＰＴＸＢ（ｎ）をネゲートした後、時刻３ａｔ２９にＰＴＳ１Ｂがアクティブになる。これにより、各垂直出力線２１４ｃ・２１４ｄに接続されたカラムアンプ２１６ａ・２１６ｂの出力と接続される転送ゲート２１７ｃ・２１７ｄがオンし、信号レベルが保持容量２１９ｃ・２１９ｄに保持される。この後時刻３ａｔ３０でＰＴＳＢをネゲートすると、転送動作が完了する。
これまでの動作で、保持容量２１９ｃ・２１９ｄには画素セット２１２ｃ・２１２ｄの信号レベルが保持され、保持容量２２０ｃ・２２０ｄには画素セット２１２ｃ・２１２ｄのダークレベルが保持されている。
画素からの信号出力を終了したので時刻３ａｔ３１で選択制御信号ＰＳＥＬＢ（ｎ）をネゲートする。続いて時刻３ａｔ３２では制御信号ＰＰＡＴＨ１Ａ、ＰＰＡＴＨ２Ａ、ＰＰＡＴＨ３Ｂ、ＰＰＡＴＨ４、ＰＰＡＴＨ５をネゲートする。以上の動作で第ｎ行の全画素セットの垂直転送が完了する。
時刻３ａｔ３３ではＰＴＳ２・ＰＴＮ２がアクティブとなり、保持容量２１９ａ〜２１９ｄ・２２０ａ〜２２０ｄに接続されたバッファ２２１ａ〜２２１ｄ・２２２ａ〜２２２ｄの出力と接続される転送ゲート２２３ａ〜２２３ｄ・２２４ａ〜２２４ｄがオンする。これにより保持容量２１９ａ〜２１９ｄ・２２０ａ〜２２０ｄに保持される電荷が保持容量２２５ａ〜２２５ｄ・２２６ａ〜２２６ｄに転送される。時刻３ａｔ３４にてＰＴＳ２・ＰＴＮ２がネゲートされると転送が終了する。なお、時刻３ａｔ３３の時点では、保持容量２２５ａ〜２２５ｄ・２２６ａ〜２２６ｄに保持されていた第ｎ−１行の信号が全て２３５ａ〜２３５ｄから出力されている。
以上の動作により１行の動作が完了し、時刻３ａｔ３５ではＨＤがアサートされ次の行の動作に移行する。
時刻３ａｔ３６〜３ａｔ３７では水平走査回路２３１ａ・２３１ｂは、転送スイッチ２２７ａ〜２２７ｄ・２２８ａ〜２２８ｄ・２２９ａ〜２２９ｄ・２３０ａ〜２３０ｄを制御することで、保持容量２２５ａ〜２２５ｄ・２２６ａ〜２２６ｄを水平出力線（水平転送線）に接続する動作を行う。ＰＨ１（ｍ）をオンにすると、水平出力線２３２ａ・２３３ａにはそれぞれ転送スイッチ２２７ａ・２２８ａを介して保持容量２２５ａ・２２６ａが接続される。即ちこの時の読み出しアンプ２３４ａの入力は、画素セット２１２ａのダークレベルと信号レベルが入力されており、読み出しアンプ２３４ａはその差分に所定ゲインを乗じた信号を出力する。同様にしてＰＨ１（ｍ＋１）をオンにすると、水平出力線２３２ｂ・２３３ｂにはそれぞれ転送スイッチ２２７ｂ・２２８ｂを介して保持容量２２５ｂ・２２６ｂが接続される。そして、画素セット２１２ｂのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ２３４ｂから出力される。
また、ＰＨ２（ｍ＋２）をオンにすると、水平出力線２３２ｃ・２３３ｃにはそれぞれ転送スイッチ２２７ｃ・２２８ｃを介して保持容量２２５ｃ・２２６ｃが接続される。即ちこの時の読み出しアンプ２３４ｃの入力は、画素セット２１２ｃのダークレベルと信号レベルが入力されており、読み出しアンプ２３４ｃはその差分に所定ゲインを乗じた信号を出力する。同様にしてＰＨ２（ｍ＋３）をオンにすると、水平出力線２３２ｄ・２３３ｄにはそれぞれ転送スイッチ２２７ｄ・２２８ｄを介して保持容量２２５ｄ・２２６ｄが接続される。そして、画素セット２１２ｄのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ２３４ｄから出力される。
時刻３ａｔ３７以降は、第ｎ＋１行について３ａｔ９〜３ａｔ３４と同様の動作を行い、保持容量２２５ａ〜２２５ｄ・２２６ａ〜２２６ｄにそれぞれ画素セット２１２ｅ〜２１２ｈの信号を転送する。その後第ｎ＋２行の読み出し単位の動作時に、読み出しアンプ２３５ａ〜２３５ｄから画素セット２１２ｅ〜２１２ｈの信号が出力される。
以上の読み出し動作を撮像素子１０１の全行について行うことより、撮像素子１０１に配列される全画素数の信号がそれぞれ出力される。撮像素子１０１から出力された信号はＡＦＥ１０３でデジタル変換され、画像処理部１０９に入力される。画像処理部１０９内で所定の処理を行った後に、静止画として外部記録媒体１１３に記録される。
以上に述べた第１の撮影モードの動作において、水平転送と垂直転送の時間の関係を図１２（ａ）に示す。水平転送時間の間（水平転送期間中）に垂直転送（垂直転送期間）が２回行われる（実行される）。言い換えれば、水平転送期間は、垂直転送期間の２倍以上の長さを有する。この場合の様に垂直転送を２回に分けて行うことによりカラムアンプの半分数だけ使用すればよく、他の半分の電源はオフにする（電源供給を停止する）ことができる。これにより読み出し時の消費電力を低減することができる。さらに、１行の読み出し時間は水平転送の時間で決められており、垂直転送を２回に分けることによって読み出し速度に影響を与えることはない。
次に第２の撮影モード（第２の省電力モード）の動作について説明する。まず、ＧＵＩ操作部１０５を操作することにより、図４の様に表示部１０７に動画記録サイズ選択画面が表示される。ユーザーはＧＵＩ操作部１０５よりＶＧＡクロップ動画（第２の撮影モード）を選択する（決定する）。その後動画撮影スイッチ１０５ｂが押下されると、ＣＰＵ１０４から第２の撮影モード用の設定が撮像素子１０１とＴＧ１０２にそれぞれ送られる。その後開始信号がＴＧ１０２に出力され、ＴＧ１０２からの駆動信号に基づいて撮像素子１０１は撮影動作を開始する。
図１０は第２の撮影モード時の撮像素子１０１の動作タイミングである。この図に従って各部の動作を説明する。
第２の撮影モードではスリットローリングシャッター動作、即ち１回の撮影動作に垂直走査を２回走査し、最初の走査で各画素のリセットを行って蓄積を開始し、２回目の走査で蓄積を終了し信号を出力する動作を行う。時刻３ｂｔ１〜３ｂｔ２は第ｎ行に配置される画素のリセット期間であり、ＰＴＸＡ（ｎ）、ＰＴＸＢ（ｎ）がアクティブになる。この画素リセットから後述する画素信号の垂直転送までの時間が蓄積時間となり、ｎ＋１行については順次画素信号の垂直転送のタイミングが第ｎ行より後にずれる。そのため、蓄積時間が第ｎ行の蓄積時間と同じになる様に時刻３ｂｔ３〜３ｂｔ４でＰＴＸＡ（ｎ＋１）、ＰＴＸＢ（ｎ＋１）がアクティブとなり、リセットがなされる。ＰＴＸがアクティブになると、フォトダイオード１の電荷は、転送スイッチ２を介して画素アンプ１０のゲート１１に転送され、フォトダイオード１はリセットされる。
時刻３ｂｔ５ではＰＯＮ１Ａ、ＰＯＮ１Ｂ、ＰＯＮ２Ａがアクティブになり、カラムアンプ２１６ａ〜２１６ｄ、読み出しアンプ２３４ａ・２３４ｂがオンとなる。次に蓄積された信号電荷の読み出し動作がスタートし、時刻３ｂｔ６では１行の読み出し単位を示すタイミング信号ＨＤがアサートされる。読み出しがスタートすると、時刻３ｂｔ７〜３ｂｔ８にてＰＨ１（ｍ）・ＰＨ１（ｍ＋１）がアクティブになる。そして、後述する動作により保持容量２２５ａ・２２５ｂ、２２６ａ・２２６ｂに格納されたｎ−１行目の画素信号が読み出しアンプ２３４ａ・２３４ｂから出力され、その後出力端子２３５ａ・２３５ｂから出力される。
時刻３ｂｔ９〜３ｂｔ１０にてＰＨ１（ｍ＋２）・ＰＨ１（ｍ＋３）がアクティブになり、後述する動作により保持容量２２５ｃ・２２５ｄ、２２６ｃ・２２６ｄに格納されたｎ−１行目の画素信号が読み出しアンプ２３４ａ・２３４ｂから出力され、その後出力端子２３５ａ・２３５ｂから出力される。ここでは特定列について記載されているが、全列の信号が同様に順次出力される。全列分の出力は次にＨＤがアサートされるまでに独立に行われ、後述する垂直転送等のタイミングに依存しない。
次に第ｎ行に配置される画素セット２１２ａ・２１２ｂの垂直転送が行われる。時刻３ｂｔ１１にて制御信号ＰＰＡＴＨ１Ａ・ＰＰＡＴＨ２Ａ・ＰＰＡＴＨ１Ｂ・ＰＰＡＴＨ２Ｂがアクティブとなり、画素セット２１２ａ〜２１２ｄの信号をそれぞれカラムアンプ２１６ａ〜２１６ｄを介して垂直転送する経路をアクティブにする。同時に制御信号ＰＰＡＴＨ３Ａがアクティブとなり、垂直出力線２１４ａ・２１４ｂが電流源２１５ａ・２１５ｂと接続される。また、制御信号ＰＰＡＴＨ３Ｂがアクティブとなり、垂直出力線２１４ｃ・２１４ｄが電流源２１５ｃ・２１５ｄと接続される。続いて時刻３ｂｔ１２に制御信号ＰＳＥＬＡ（ｎ）、ＰＳＥＬＢ（ｎ）がアクティブとなり、行選択スイッチ６がオンする。信号転送部２１３ａ〜２１３ｄの画素アンプ１０と、各垂直出力線に接続されている電流源２１５ａ〜２１５ｄでそれぞれ構成されるソース・フォロア回路が動作状態となる。
時刻３ｂｔ１３にＰＲＥＳＡ（ｎ）、ＰＲＥＳＢ（ｎ）がアクティブになることによりリセットスイッチ３がオンとなり、信号転送部２１３ａ〜２１３ｄの画素アンプ１０のゲート１１、つまり容量９は初期化される。即ち、垂直出力線２１４ａ〜２１４ｄにはこのリセット直後の信号レベル（いわゆるダークレベル）の信号が出力される。
時刻３ｂｔ１４でＰＲＥＳＡ（ｎ）がネゲートされた後、時刻３ｂｔ１５にＰＴＮ１Ａ、ＰＴＮ１Ｂがアクティブになる。これにより各垂直出力線２１４ａ〜２１４ｄに接続されたカラムアンプ２１６ａ〜２１６ｄの出力と接続される転送ゲート２１８ａ〜２１８ｄがオンし、保持容量２２０ａ〜２２０ｄに各々このダークレベル出力が保持される。この後時刻３ｂｔ１６で転送動作を完了した後、時刻３ｂｔ１７にＰＴＸＡ（ｎ）、ＰＴＸＢ（ｎ）をアクティブにすることで画素セット２１２ａ〜２１２ｄの転送スイッチ２がオンする。そして、フォトダイオード１に蓄積されている信号電荷を、信号転送部２１３ａ〜２１３ｄの画素アンプ１０で構成されるソース・フォロアのゲート１１に転送する。この時、画素アンプ１０で構成されるソース・フォロア１１は転送されてきた信号電荷に見合う分だけリセットレベルから電位が変動し信号レベルが確定する。
転送が十分に終了した時刻３ｂｔ１８にて、ＰＴＸＡ（ｎ）、ＰＴＸＢ（ｎ）をネゲートした後、時刻３ｂｔ１９にＰＴＳ１Ａ、ＰＴＳ１Ｂがアクティブになる。これにより、各垂直出力線２１４ａ〜２１４ｄに接続されたカラムアンプ２１６ａ〜２１６ｄの出力と接続される転送ゲート２１７ａ〜２１７ｄがオンし、信号レベルが保持容量２１９ａ〜２１９ｄに保持される。この後時刻３ｂｔ２０でＰＴＳ１Ａ、ＰＴＳ１Ｂをネゲートすると、転送動作が完了する。
これまでの動作で、保持容量２１９ａ〜２１９ｄには画素セット２１２ａ〜２１２ｄの信号レベルが保持され、保持容量２２０ａ〜２２０ｄには画素セット２１２ａ〜２１２ｄのダークレベルが保持されている。
画素からの信号出力を終了したので時刻３ｂｔ２１で選択制御信号ＰＳＥＬＡ（ｎ）・ＰＳＥＬＢ（ｎ）をネゲートする。続いて時刻３ｂｔ２２では制御信号ＰＰＡＴＨ１Ａ、ＰＰＡＴＨ２Ａ、ＰＰＡＴＨ３Ａ、ＰＰＡＴＨ１Ｂ、ＰＰＡＴＨ２Ｂ、ＰＰＡＴＨ３Ｂをネゲートする。
以上の動作で第ｎ行の全画素セットの垂直転送が完了する。
時刻３ｂｔ２３ではＰＴＳ２・ＰＴＮ２がアクティブとなり、保持容量２１９ａ〜２１９ｄ・２２０ａ〜２２０ｄに接続されたバッファ２２１ａ〜２２１ｄ・２２２ａ〜２２２ｄの出力と接続される転送ゲート２２３ａ〜２２３ｄ・２２４ａ〜２２４ｄがオンする。これにより保持容量２１９ａ〜２１９ｄ・２２０ａ〜２２０ｄに保持される電荷が保持容量２２５ａ〜２２５ｄ・２２６ａ〜２２６ｄに転送される。時刻３ｂｔ２４にてＰＴＳ２・ＰＴＮ２がネゲートされると転送が終了する。なお、時刻３ｂｔ２３の時点では、保持容量２２５ａ〜２２５ｄ・２２６ａ〜２２６ｄに保持されていた第ｎ−１行の信号が全て２３５ａ〜２３５ｄから出力されている。
以上の動作により１行の動作が完了し、時刻３ｂｔ２５ではＨＤがアサートされ次の行の動作に移行する。
時刻３ａｔ２６〜３ａｔ２７では水平走査回路２３１ａ・２３１ｂは、転送スイッチ２２７ａ〜２２７ｄ・２２８ａ〜２２８ｄ・２２９ａ〜２２９ｄ・２３０ａ〜２３０ｄを制御することで、保持容量２２５ａ〜２２５ｄ・２２６ａ〜２２６ｄを水平出力線に接続する動作を行う。ＰＨ１（ｍ）をオンにすると、水平出力線２３２ａ・２３３ａにはそれぞれ転送スイッチ２２７ａ・２２８ａを介して保持容量２２５ａ・２２６ａが接続される。即ちこの時の読み出しアンプ２３４ａの入力は、画素セット２１２ａのダークレベルと信号レベルが入力されており、読み出しアンプ２３４ａはその差分に所定ゲインを乗じた信号を出力する。同様にしてＰＨ１（ｍ＋１）をオンにすると、水平出力線２３２ｂ・２３３ｂにはそれぞれ転送スイッチ２２７ｂ・２２８ｂを介して保持容量２２５ｂ・２２６ｂが接続される。そして、画素セット２１２ｂのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ２３４ｂから出力される。
次に時刻３ｂｔ２８〜３ｂｔ２９にてＰＨ１（ｍ＋２）をオンにすると、水平出力線２３２ａ・２３３ａにはそれぞれ転送スイッチ２２９ｃ・２３０ｃを介して保持容量２２５ｃ・２２６ｃが接続される。即ちこの時の読み出しアンプ２３４ａの入力は、画素セット２１２ｃのダークレベルと信号レベルが入力されており、読み出しアンプ２３４ａはその差分に所定ゲインを乗じた信号を出力する。同様にしてＰＨ１（ｍ＋３）をオンにすると水平出力線２３２ｂ・２３３ｂにはそれぞれ転送スイッチ２２９ｄ・２３０ｄを介して保持容量２２５ｄ・２２６ｄが接続される。そして、画素セット２１２ｄのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ２３４ｂから出力される。
時刻３ｂｔ２９以降は、第ｎ＋１行について３ｂｔ１１〜３ｂｔ２４と同様の動作を行い、保持２２５ａ〜２２５ｄ・２２６ａ〜２２６ｄにそれぞれ画素セット２１２ｅ〜２１２ｈの信号を転送する。その後第ｎ＋２行の読み出し単位の動作時に、読み出しアンプ２３５ａ・２３５ｂから画素セット２１２ｅと２１２ｆ、２１２ｇと２１２ｈの信号が順に出力される。
以上の読み出し動作を撮像素子１０１の画素領域の特定範囲について行うことより、第２の撮影モードに必要な画素信号が出力される。撮像素子１０１から出力された信号はＡＦＥ１０３でデジタル変換される。その際、出力端子２３５ｃ・出力端子２３５ｄは使用されないので、対応するＡＦＥ１０３内ＡＤ変換器はオフにする。その後画像処理部１０９に入力される。画像は連続して撮影され、画像処理部１０９内で所定の処理を行った後に、動画として外部記録媒体１１３に記録される。
以上に述べた第２の撮影モードの動作において、水平転送と垂直転送の時間の関係を図１２（ｂ）に示す。垂直転送の間（垂直転送期間中）に水平転送が２回行われる。この様に水平転送を２回に分けて行うことにより読み出しアンプの半分数だけ使用すればよく、他の半分の電源はオフにすることができる。また、ＡＦＥ１０３が備えるＡＤ変換器の半分数だけ使用すればよく、他の半分の電源はオフにすることができる。これにより読み出し時の消費電力を低減することができる。さらに、１行の読み出し時間は垂直転送の時間で決められており、水平転送を２回に分けることによって読み出し速度に影響を与えることはない。
次に第３の撮影モードの動作について説明する。まず、ＧＵＩ操作部１０５を操作することにより、図４の様に表示部１０７に動画記録サイズ選択画面が表示される。ユーザーはＧＵＩ操作部１０５よりＦｕｌｌ ＨＤ動画（第３の撮影モード）を選択する。その後動画撮影スイッチ１０５ｂが押下されると、ＣＰＵ１０４から第３の撮影モード用の設定が撮像素子１０１とＴＧ１０２にそれぞれ送られる。その後開始信号がＴＧ１０２に出力され、ＴＧ１０２からの駆動信号に基づいて撮像素子１０１は撮影動作を開始する。
図１１は第３の撮影モード時の撮像素子１０１の動作タイミングである。この図に従って各部の動作を説明する。第３の撮影モードでは水平方向３列おきの画素が読み出される、間引き読み出しが行われる。よって第ｍ列、第ｍ＋３列、第ｍ＋６列、第ｍ＋９列に配置される画素が読み出される。図８には第ｍ＋６列〜第ｍ＋９列の構成を示す。第ｍ＋６列〜第ｍ＋９列は、第ｍ列〜第ｍ＋３列に対応して同様の構成となっている。
第３の撮影モードではスリットローリングシャッター動作を行い、時刻３ｃｔ１〜３ｃｔ２での動作は第２の撮影モードの時刻３ｂｔ１〜３ｂｔ２の動作と同じである。時刻３ｃｔ５ではＰＯＮ１Ａ、ＰＯＮ１Ｂ、ＰＯＮ２Ａ、ＰＯＮ２Ｂがアクティブになり、カラムアンプ２１６ａ〜２１６ｄ・２１６ａ’〜２１６ｄ ’、読み出しアンプ２３４ａ〜２３４ｄがオンとなる。
次に蓄積された信号電荷の読み出し動作がスタートし、時刻３ｃｔ６では１行の読み出し単位を示すタイミング信号ＨＤがアサートされる。よって読み出しがスタートすると、時刻３ｃｔ７〜３ｃｔ８にてＰＨ１（ｍ）・ＰＨ１（ｍ＋３）がアクティブになる。そして、後述する動作により保持容量２２５ａ・２２５ｄ、２２６ａ・２２６ｄに格納された第ｎ−１行目の画素信号が読み出しアンプ２３４ａ・２３４ｂから出力され、その後出力端子２３５ａ・２３５ｂから出力される。また同時に、制御信号ＰＨ２（ｍ＋６）・ＰＨ２（ｍ＋９）がアクティブになる。そして、後述する動作により第ｍ＋６列と第ｍ＋９列の保持容量２２５ａ’・２２５ｄ’、２２６ａ’・２２６ｄ’に格納された第ｎ−１行目の画素信号が読み出しアンプ２３４ｃ・２３４ｄから出力され、その後出力端子２３５ｃ・２３５ｄから出力される。全列から間引かれた列数分の出力は次にＨＤがアサートされるまでに独立に行われ、後述する垂直転送等のタイミングに依存しない。
時刻３ｃｔ９〜３ｃｔ２２の動作は、第２の撮影モードの時刻３ｂｔ１１〜３ｂｔ２４の動作と同じ動作をするので説明を省略する。この動作で保持容量２２５ａ・２２５ｄ・２２５ａ’・２２５ｄ’、２２６ａ・２２６ｄ・２２６ａ’・２２６ｄ’に画素セット２１２ａ・２１２ｄ・２１２ａ’・２１２ｄ’の信号が転送される。
以上の動作により１行の動作が完了し、時刻３ｃｔ２３ではＨＤがアサートされ次の行の動作に移行する。
時刻３ｃｔ２４〜３ｃｔ２５では水平走査回路２３１ａ・２３１ｂは、転送スイッチ２２７ａ・２２７ｄ・２２７ａ’・２２７ｄ’、２２８ａ・２２８ｄ・２２８ａ’・２２８ｄ’、２２９ａ・２２９ｄ・２２９ａ’・２２９ｄ’、２３０ａ・２３０ｄ・２３０ａ’・２３０ｄ’を制御することで、保持容量２２５ａ・２２５ｄ・２２５ａ’・２２５ｄ’、２２６ａ・２２６ｄ・２２６ａ’・２２６ｄ’を水平出力線に接続する動作を行う。ＰＨ１（ｍ）をオンにすると、水平出力線２３２ａ・２３３ａにはそれぞれ転送スイッチ２２７ａ・２２８ａを介して保持容量２２５ａ・２２６ａが接続される。即ちこの時の読み出しアンプ２３４ａの入力は、画素セット２１２ａのダークレベルと信号レベルが入力されており、読み出しアンプ２３４ａはその差分に所定ゲインを乗じた信号を出力する。同時にＰＨ１（ｍ＋３）をオンにすると、水平出力線２３２ｂ・２３３ｂにはそれぞれ転送スイッチ２２７ｄ・２２８ｄを介して保持容量２２５ｄ・２２６ｄが接続される。そして、画素セット２１２ｄのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ２３４ｂから出力される。
同様にＰＨ２（ｍ＋６）・ＰＨ２（ｍ＋９）をオンにすると、画素セット２１２ａ’・２１２ｄ’のダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ２３４ｃ・２３４ｄから出力される。
以上の読み出し動作を撮像素子１０１の画素領域の全行について行うことより、第３の撮影モードに必要な画素信号が出力される。撮像素子１０１から出力された信号はＡＦＥ１０３でデジタル変換され、画像処理部１０９に入力される。画像処理部１０９内で所定の処理を行った後に、静止画として外部記録媒体１１３に記録される。
以上に述べた第３の撮影モードの動作において、水平転送と垂直転送の時間の関係を図１２（ｃ）に示す。水平転送の間に垂直転送は１回行われる。この様に第３の撮影モードの様に読み出し速度が要求される時には、備えられた読み出し回路を全て使用することにより、高いフレームレートの画像を出力することができる。
本実施形態で述べた構成によると、撮像装置の撮影モード毎に撮像素子内の読み出し回路のオン・オフを選択して動作させることにより、消費電力の低減を図ることができる。また、読み出し速度に影響を与えることはなく、要求されるフレームレート等を提供することができる。
（第２の実施形態）
以下、本発明の第２の実施形態における撮像装置の動作について説明する。本実施形態の撮像装置は第１の実施形態の撮像装置と同様の構成であるため、説明を省略する。また、本実施形態の撮像装置は第１の実施形態で述べた撮影モードと同様の撮影モードを持ち、各撮影モードでは撮像素子１０１の駆動方法を変えて動作する。
各撮影モードでの撮像素子１０１の動作を説明する前に、本実施形態の撮像素子１０１の構成を図１３を参照して説明する。図１３において、撮像素子の有効画素領域は垂直方向に配置された画素セット３１２ａ・３１２ｂ・３１２ｅ・３１２ｆにて形成される。また同様にして画素セット３１２ｃ・３１２ｄ・３１２ｇ・３１２ｈが並ぶ。また、有効画素領域には信号転送部３１３ａ〜３１３ｈが設けられており、それぞれリセットスイッチ３、画素アンプ１０、行選択スイッチ６にて構成されている。信号転送部３１３ａ〜３１３ｈにはそれぞれ画素セット３１２ａ〜３１２ｈが接続されている。
画素セット３１２ａ・３１２ｃの転送スイッチ２のゲートは垂直走査回路３４１からの制御信号ＰＴＸ（ｎ）に接続され、画素セット３１２ｂ・３１２ｄの転送スイッチ２のゲートはＰＴＸ（ｎ＋１）に接続される。同様に画素セット３１２ｅ・３１２ｇはＰＴＸ（ｎ＋２）に、画素セット３１２ｆ・３１２ｈはＰＴＸ（ｎ＋３）に接続される。画素セットはフォトダイオード１、転送スイッチ２にて形成される。
信号転送部３１３ａ・３１３ｃのリセットスイッチ３のゲートは垂直走査回路３４１からの制御信号ＰＲＥＳ（ｎ）に接続され、行選択スイッチ６のゲートは垂直走査回路３４１からの制御信号ＰＳＥＬ（ｎ）に接続されている。また、信号転送部３１３ｂ・３１３ｄのリセットスイッチ３のゲートは垂直走査回路３４１からの制御信号ＰＲＥＳ（ｎ＋１）に接続され、行選択スイッチ６のゲートは垂直走査回路３４１からの制御信号ＰＳＥＬ（ｎ＋１）に接続される。同様に信号転送部３１３ｅ・３１３ｇのリセットスイッチ３のゲートはＰＲＥＳ（ｎ＋２）に、行選択スイッチ６のゲートはＰＳＥＬ（ｎ＋２）に接続される。信号転送部３１３ｆ・３１３ｈのリセットスイッチ３のゲートはＰＲＥＳ（ｎ＋３）に、行選択スイッチ６のゲートはＰＳＥＬ（ｎ＋３）に接続される。
また信号転送部３１３ａ・３１３ｅは、それぞれ撮像素子内部を縦断する垂直出力線３１４ａに接続される。同様に信号転送部３１３ｂ・３１３ｆ、３１３ｃ・３１３ｇ、３１３ｄ・３１３ｈはそれぞれ所定数配置された垂直出力線３１４ｂ、３１４ｃ、３１４ｄに接続される。
垂直出力線３１４ａ〜３１４ｄは、スイッチ３４０ａ〜３４０ｄを介して定電流源３１５ａ〜３１５ｄに接続され、スイッチ３３６ａ〜３３６ｄを介してカラムアンプ３１６ａ〜３１６ｄに接続される。なお、カラムアンプ３１６ａ〜３１６ｄは有効画素領域の上下に交互に配置される。カラムアンプ３１６ａ〜３１６ｄはスイッチ３３７ａ〜３３７ｄを介した後に、転送ゲート３１７ａ〜３１７ｄ、３１８ａ〜３１８ｄを介してそれぞれ保持容量３１９ａ〜３１９ｄ、３２０ａ〜３２０ｄに接続される。なお、カラムアンプ３１６ａ・３１６ｄはＴＧ１０２から出力される制御信号ＰＯＮ１Ａによってオン・オフが制御され、カラムアンプ３１６ｂ・３１６ｃはＴＧ１０２から出力される制御信号ＰＯＮ１Ｂによってオン・オフが制御される。
各スイッチは以下の様に制御信号によってオン・オフを制御される。垂直出力線３１４ａと３１４ｂはスイッチ３３８ａによって接続され、垂直出力線３１４ｃと３１４ｄはスイッチ３３８ｂによって接続される。さらにはカラムアンプ３１６ａと３１６ｃの出力はスイッチ３３９ａによって接続され、カラムアンプ３１６ｂと３１６ｄの出力はスイッチ３３９ｂによって接続される。スイッチ３３６ａ・３３６ｄはＴＧ１０２から出力される制御信号ＰＰＡＴＨ１Ａによって制御され、スイッチ３３６ｂ・３３６ｃはＰＰＡＴＨ１Ｂによって制御される。また、スイッチ３３７ａ・３３７ｄはＴＧ１０２から出力される制御信号ＰＰＡＴＨ２Ａによって制御され、スイッチ３３７ｂ・３３７ｃはＰＰＡＴＨ２Ｂによって制御される。
スイッチ３４０ｂ、３４０ｄはＴＧ１０２から出力される制御信号ＰＰＡＴＨ３Ｂによって制御され、スイッチ３４０ａ・３４０ｃはＰＰＡＴＨ３Ａによって制御される。また、スイッチ３３８ｂはＴＧ１０２から出力される制御信号ＰＰＡＴＨ４Ａによって制御され、スイッチ３３８ａはＴＧ１０２から出力される制御信号ＰＰＡＴＨ４Ｂによって制御される。スイッチ３３９ｂはＰＰＡＴＨ５Ａによって制御され、スイッチ３３９ａはＰＰＡＴＨ５Ｂによって制御される。
保持容量３１９ａ〜３１９ｄはバッファ３２１ａ〜３２１ｄ、転送ゲート３２３ａ〜３２３ｄを介して保持容量３２５ａ〜３２５ｄに接続される。同様に保持容量３２０ａ〜３２０ｄはバッファ３２２ａ〜３２２ｄ、転送ゲート３２４ａ〜３２４ｄを介して保持容量３２６ａ〜３２６ｄに接続される（第１の信号転送）。さらに保持容量３２５ａ・３２６ａは水平走査回路３３１ａからの制御信号ＰＨ１（ｍ）またはＰＨ２（ｍ）によって駆動される出力転送スイッチ３２７ａ、３２８ａ、３２９ａ、３３０ａを介して、水平出力線３３２ａ・３３３ａまたは水平出力線３３２ｃ・３３３ｃに接続される（第２の信号転送）。同様にして、保持容量３２５ｂ・３２６ｂはＰＨ１（ｍ）またはＰＨ２（ｍ）によって駆動される出力転送スイッチ３２７ｂ、３２８ｂ、３２９ｂ、３３０ｂを介して水平出力線３３２ｂ・３３３ｂまたは水平出力線３３２ｄ・３３３ｄに接続される。保持容量３２５ｃ・３２６ｃはＰＨ１（ｍ＋１）またはＰＨ２（ｍ＋１）によって駆動される出力転送スイッチ３２７ｃ、３２８ｃ、３２９ｃ、３３０ｃを介して水平出力線３３２ａ・３３３ａまたは水平出力線３３２ｃ・３３３ｃに接続される。保持容量３２５ｄ・３２６ｄはＰＨ１（ｍ＋１）またはＰＨ２（ｍ＋１）によって駆動される出力転送スイッチ３２７ｄ、３２８ｄ、３２９ｄ、３３０ｄを介して水平出力線３３２ｂ・３３３ｂまたは水平出力線３３２ｄ・３３３ｄに接続される。
この水平出力線３３２ａ〜３３２ｄ、３３３ａ〜３３３ｄには読み出しアンプ３３４ａ〜３３４ｄが接続され、３３２ａと３３３ａ等の組み合わせの差分出力に所定のゲインを乗じた信号を出力する。読み出しアンプ３３４ａ・３３４ｂはＴＧ１０２から出力される制御信号ＰＯＮ２Ａにてオン・オフが制御される。また、読み出しアンプ３３４ｃ・３３４ｄはＴＧ１０２から出力される制御信号ＰＯＮ２ｂにてオン・オフが制御される。この読み出しアンプの出力はそれぞれ撮像素子の出力端子３３５ａ〜３３５ｄから出力される。
次に各モードでの撮像装置の動作について説明する。まず、ユーザーによって図３に示す静止画撮影スイッチ１０５ａが押下されると、ＣＰＵ１０４から静止画撮影用（第１の撮影モード）の設定が撮像素子１０１とＴＧ１０２にそれぞれ送られる。その後開始信号がＴＧ１０２に出力され、ＴＧ１０２からの制御信号に基づいて撮像素子１０１は撮影動作を開始する。
図１５は第１の撮影モード時の撮像素子１０１の動作タイミングである。この図に従って各部の動作を説明する。全画素リセット期間である６ａｔ１〜６ａｔ２のタイミングで、ＰＴＸ（ｎ）、ＰＴＸ（ｎ＋１）、ＰＴＸ（ｎ＋２）、ＰＴＸ（ｎ＋３）がアクティブになる。ここでは特定行の制御信号のみ示しているが、この期間全ての行のＰＴＸがアクティブとなり、全画素セットのフォトダイオード１の電荷は、転送スイッチ２を介して画素アンプ１０のゲート１１に転送され、フォトダイオード１はリセットされる。
その後時刻６ａｔ３で、全画素同時に蓄積を開始する。時刻６ａｔ４では、不図示の撮像素子外部の機構にて撮像素子に照射される光を遮断する。この６ａｔ３〜６ａｔ４時間が蓄積期間となり、この状態ではフォトダイオード１には信号電荷が蓄積されている。なお、ここでは全画素同時に蓄積を開始する構成としたが、この限りではない。フォトダイオード１のリセットは、行毎にタイミングが異なる構成等、任意である。
時刻６ａｔ５ではＰＯＮ１Ａ、ＰＯＮ２Ａ、ＰＯＮ２Ｂがアクティブになり、カラムアンプ３１６ａ・３１６ｄ、読み出しアンプ３３４ａ〜３３４ｄがオンとなる。
次に蓄積された信号電荷の読み出し動作がスタートし、時刻６ａｔ６では１行の読み出し単位を示すタイミング信号ＨＤがアサートされる。読み出しがスタートすると、時刻６ａｔ７〜６ａｔ８にてＰＨ１（ｍ）、ＰＨ２（ｍ＋２）がアクティブになる。そして、後述する動作により保持容量３２５ａ〜３２５ｄ・３２６ａ〜３２６ｄに格納されたｎ−１行目の画素信号が読み出しアンプ３３４ａ〜３３４ｄから出力され、その後出力端子３３５ａ〜３３５ｄから出力される。ここでは特定列について記載されているが、全列の信号が同様に順次出力される。全列分の出力は次にＨＤがアサートされるまでに独立に行われ、後述する垂直転送等のタイミングに依存しない。
次に第ｎ行に配置される画素セット３１２ａ・３１２ｃの垂直転送が行われる。時刻６ａｔ９にて制御信号ＰＰＡＴＨ１Ａ、ＰＰＡＴＨ２Ａ、ＰＰＡＴＨ４Ａ、ＰＰＡＴＨ５Ａがアクティブとなり、画素セット３１２ａ・３１２ｃの信号を垂直転送する経路をアクティブにする。また、制御信号ＰＰＡＴＨ３Ａがアクティブとなり、垂直出力線３１４ａ・３１４ｃが電流源３１５ａ・３１５ｃと接続される。続いて時刻６ａｔ１０に制御信号ＰＳＥＬ（ｎ）がアクティブとなり、行選択スイッチ６がオンする。信号転送部３１３ａ・３１３ｃの画素アンプ１０と、各垂直出力線に接続されている電流源３１５ａ・３１５ｃでそれぞれ構成されるソース・フォロア回路が動作状態となる。
時刻６ａｔ１１にＰＲＥＳ（ｎ）がアクティブになることによりリセットスイッチ３がオンとなり、信号転送部３１３ａ・３１３ｃの画素アンプ１０のゲート１１、つまり容量９は初期化される。即ち、垂直出力線３１４ａ・３１４ｃにはこのリセット直後の信号レベル（いわゆるダークレベル）の信号が出力される。
時刻６ａｔ１２でＰＲＥＳ（ｎ）がネゲートされた後、時刻６ａｔ１３にＰＴＮ１Ａがアクティブになる。これにより各垂直出力線３１４ａ・３１４ｃに接続されたカラムアンプ３１６ａ・３１６ｄの出力と接続される転送ゲート３１８ａ・３１８ｂがオンし、保持容量３２０ａ・３２０ｂに各々このダークレベル出力が保持される。この後時刻６ａｔ１４で転送動作を完了した後、時刻６ａｔ１５にＰＴＸ（ｎ）をアクティブにすることで画素セット３１２ａ・３１２ｃの転送スイッチ２がオンする。そして、フォトダイオード１に蓄積されている信号電荷を、信号転送部３１３ａ・３１３ｃの画素アンプ１０で構成されるソース・フォロアのゲート１１に転送する。この時、画素アンプ１０で構成されるソース・フォロア１１は転送されてきた信号電荷に見合う分だけリセットレベルから電位が変動し信号レベルが確定する。
転送が十分に終了した時刻６ａｔ１６にて、ＰＴＸ（ｎ）をネゲートした後、時刻６ａｔ１７にＰＴＳ１Ａがアクティブになる。これにより、各垂直出力線３１４ａ・３１４ｃに接続されたカラムアンプ３１６ａ・３１６ｄの出力と接続される転送ゲート３１７ａ・３１７ｂがオンし、信号レベルが保持容量３１９ａ・３１９ｂに保持される。この後時刻６ａｔ１８でＰＴＳ１Ａをネゲートすると、転送動作が完了する。これまでの動作で、保持容量３１９ａ・３１９ｂには画素セット３１２ａ・３１２ｃの信号レベルが保持され、保持容量３２０ａ・３２０ｂには画素セット３１２ａ・３１２ｃのダークレベルが保持されている。
画素からの信号出力を終了したので時刻６ａｔ１９で選択制御信号ＰＳＥＬ（ｎ）をネゲートする。続いて時刻６ａｔ２０では制御信号ＰＰＡＴＨ３Ａ、ＰＰＡＴＨ４Ａ、ＰＰＡＴＨ５Ａをネゲートし、垂直出力線３１４ａ・３１４ｃと電流源３１５ａ・３１５ｃの接続を遮断する。
次に第ｎ＋１行に配置される画素セット３１２ｂ・３１２ｄの垂直転送が行われる。時刻６ａｔ２１にて制御信号ＰＰＡＴＨ３Ｂがアクティブとなり、垂直出力線３１４ｂ・３１４ｄが電流源３１５ｂ・３１５ｄと接続される。また、制御信号ＰＰＡＴＨ４Ｂ、ＰＰＡＴＨ５Ｂがアクティブとなり、画素セット３１２ｂ・３１２ｄの信号を垂直転送する経路をアクティブにする。続いて時刻６ａｔ２２に制御信号ＰＳＥＬ（ｎ＋１）がアクティブとなり、行選択スイッチ６がオンする。信号転送部３１３ｂ・３１３ｄの画素アンプ１０と、各垂直出力線に接続されている電流源３１５ｂ・３１５ｄでそれぞれ構成されるソース・フォロア回路が動作状態となる。
時刻６ａｔ２３にＰＲＥＳ（ｎ＋１）がアクティブになることによりリセットスイッチ３がオンとなり、信号転送部３１３ｂ・３１３ｄの画素アンプ１０のゲート１１、つまり容量９は初期化される。即ち、垂直出力線３１４ｂ・３１４ｄにはこのリセット直後の信号レベル（いわゆるダークレベル）の信号が出力される。
時刻６ａｔ２４でＰＲＥＳ（ｎ＋１）がネゲートされた後、時刻６ａｔ２５にＰＴＮ１Ｂがアクティブになる。これにより各垂直出力線３１４ｂ・３１４ｄに接続されたカラムアンプ３１６ａ・３１６ｄの出力と接続される転送ゲート３１８ｃ・３１８ｄがオンし、保持容量３２０ｃ・３２０ｄに各々このダークレベル出力が保持される。この後時刻６ａｔ２６で転送動作を完了した後、時刻６ａｔ２７にＰＴＸ（ｎ＋１）をアクティブにすることで画素セット３１２ｂ・３１２ｄの転送スイッチ２がオンする。そして、フォトダイオード１に蓄積されている信号電荷を、信号転送部３１３ｂ・３１３ｄの画素アンプ１０で構成されるソース・フォロアのゲート１１に転送する。この時、画素アンプ１０で構成されるソース・フォロア１１は転送されてきた信号電荷に見合う分だけリセットレベルから電位が変動し信号レベルが確定する。
転送が十分に終了した時刻６ａｔ２８にて、ＰＴＸ（ｎ＋１）をネゲートした後、時刻６ａｔ２９にＰＴＳ１Ｂがアクティブになる。これにより、各垂直出力線３１４ｂ・３１４ｄに接続されたカラムアンプ３１６ａ・３１６ｄの出力と接続される転送ゲート３１７ｃ・３１７ｄがオンする。そして、信号レベルが保持容量３１９ｃ・３１９ｄに保持される。この後時刻６ａｔ３０でＰＴＳ１Ｂをネゲートすると、転送動作が完了する。
これまでの動作で、保持容量３１９ｃ・３１９ｄには画素セット３１２ｂ・３１２ｄの信号レベルが保持され、保持容量３２０ｃ・３２０ｄには画素セット３１２ｂ・３１２ｄのダークレベルが保持されている。
画素からの信号出力を終了したので時刻６ａｔ３１で選択制御信号ＰＳＥＬ（ｎ＋１）をネゲートする。続いて時刻６ａｔ３２では制御信号ＰＰＡＴＨ１Ａ、ＰＰＡＴＨ２Ａ、ＰＰＡＴＨ３Ｂ、ＰＰＡＴＨ４Ｂ、ＰＰＡＴＨ５Ｂをネゲートする。以上の動作で第ｎ、ｎ＋１行の全画素セットの垂直転送が完了する。
時刻６ａｔ３３ではＰＴＳ２・ＰＴＮ２がアクティブとなり、保持容量３１９ａ〜３１９ｄ・３２０ａ〜３２０ｄに接続されたバッファ３２１ａ〜３２１ｄ・３２２ａ〜３２２ｄの出力と接続される転送ゲート３２３ａ〜３２３ｄ・３２４ａ〜３２４ｄがオンする。これにより保持容量３１９ａ〜３１９ｄ・３２０ａ〜３２０ｄに保持される電荷が保持容量３２５ａ〜３２５ｄ・３２６ａ〜３２６ｄに転送される。時刻６ａｔ３４にてＰＴＳ２・ＰＴＮ２がネゲートされると転送が終了する。なお、時刻３ａｔ３３の時点では、保持容量３２５ａ〜３２５ｄ・３２６ａ〜３２６ｄに保持されていた第ｎ−１、ｎ−２行の信号が全て３３５ａ〜３３５ｄから出力されている。
以上の動作により１行の動作が完了し、時刻３ａｔ３５ではＨＤがアサートされ次の行の動作に移行する。
時刻６ａｔ３６〜６ａｔ３７では水平走査回路３３１ａ・３３１ｂは、転送スイッチ３２７ａ〜３２７ｄ・３２８ａ〜３２８ｄ・３２９ａ〜３２９ｄ・３３０ａ〜３３０ｄを制御することで、保持容量３２５ａ〜３２５ｄ・３２６ａ〜３２６ｄを水平出力線に接続する動作を行う。ＰＨ１（ｍ）をオンにすると、水平出力線２３２ａ・２３３ａにはそれぞれ転送スイッチ３２７ａ・３２８ａを介して保持容量３２５ａ・３２６ａが接続される。即ちこの時の読み出しアンプ３３４ａの入力は、画素セット３１２ａのダークレベルと信号レベルが入力されており、読み出しアンプ３３４ａはその差分に所定ゲインを乗じた信号を出力する。同様にして、水平出力線３３２ｂ・３３３ｂにはそれぞれ転送スイッチ３２７ｂ・３２８ｂを介して保持容量３２５ｂ・３２６ｂが接続される。そして、画素セット３１２ｃのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ３３４ｂから出力される。
また、ＰＨ２（ｍ＋１）をオンにすると、水平出力線３３２ｃ・３３３ｃにはそれぞれ転送スイッチ３２７ｃ・３２８ｃを介して保持容量３２５ｃ・３２６ｃが接続される。即ちこの時の読み出しアンプ３３４ｃの入力は、画素セット３１２ｂのダークレベルと信号レベルが入力されており、読み出しアンプ３３４ｃはその差分に所定ゲインを乗じた信号を出力する。同様にして、水平出力線３３２ｄ・３３３ｄにはそれぞれ転送スイッチ３２７ｄ・３２８ｄを介して保持容量３２５ｄ・３２６ｄが接続され、画素セット３１２ｄのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ３３４ｄから出力される。
時刻６ａｔ３７以降は、第ｎ＋２行、第ｎ＋３行について６ａｔ９〜６ａｔ３４と同様の動作を行い、保持容量３２５ａ〜３２５ｄ・３２６ａ〜３２６ｄにそれぞれ画素セット３１２ｅ・３１２ｇ・３１２ｆ・３１２ｈの信号を転送する。その後第ｎ＋４行、第ｎ＋５行の読み出し単位の動作時に、読み出しアンプ３３５ａ〜３３５ｄから画素セット３１２ｅ・３１２ｇ・３１２ｆ・３１２ｈの信号が出力される。
以上の読み出し動作を撮像素子１０１の全行について行うことより、撮像素子１０１に配列される全画素数の信号がそれぞれ出力される。撮像素子１０１から出力された信号はＡＦＥ１０３でデジタル変換され、画像処理部１０９に入力される。画像処理部１０９内で所定の処理を行った後に、静止画として外部記録媒体１１３に記録される。
以上に述べた第１の撮影モードの動作において、水平転送と垂直転送の時間の関係を図１８（ａ）に示す。水平転送時間の間に垂直転送が時間的に直列に２回行われる。この様に垂直転送を２回に分けて行うことによりカラムアンプの半分数だけ使用すればよく、他の半分の電源はオフにすることができる。これにより読み出し時の消費電力を低減することができる。さらに、１行の読み出し時間は水平転送の時間で決められており、垂直転送を２回に分けることによって読み出し速度に影響を与えることはない。
次に第２の撮影モードの動作について説明する。まず、ＧＵＩ操作部１０５を操作することにより、図４の様に表示部１０７に動画記録サイズ選択画面が表示される。ユーザーはＧＵＩ操作部１０５よりＶＧＡクロップ動画（第２の撮影モード）を選択する。その後動画撮影スイッチ１０５ｂが押下されると、ＣＰＵ１０４から第２の撮影モード用の設定が撮像素子１０１とＴＧ１０２にそれぞれ送られる。その後開始信号がＴＧ１０２に出力され、ＴＧ１０２からの駆動信号に基づいて撮像素子１０１は撮影動作を開始する。
図１６は第２の撮影モード時の撮像素子１０１の動作タイミングである。この図に従って各部の動作を説明する。第２の撮影モードではスリットローリングシャッター動作、即ち１回の撮影動作に垂直走査を２回走査し、最初の走査で各画素のリセットを行って蓄積を開始し、２回目の走査で蓄積を終了し信号を出力する動作を行う。時刻６ｂｔ１〜６ｂｔ２は第ｎ行、第ｎ＋１行に配置される画素のリセット期間であり、ＰＴＸ（ｎ）、ＰＴＸ（ｎ＋１）がアクティブになる。この画素リセットから後述する画素信号の垂直転送までの時間が蓄積時間となり、第ｎ＋２行・第ｎ＋３については順次画素信号の垂直転送のタイミングが第ｎ行・第ｎ＋１行より後にずれる。そのため、蓄積時間が第ｎ行の蓄積時間と同じになる様に時刻６ｂｔ３〜６ｂｔ４でＰＴＸ（ｎ＋２）、ＰＴＸ（ｎ＋３）がアクティブとなり、リセットがなされる。ＰＴＸがアクティブになると、フォトダイオード１の電荷は、転送スイッチ２を介して画素アンプ１０のゲート１１に転送され、フォトダイオード１はリセットされる。
時刻６ｂｔ５ではＰＯＮ１Ａ、ＰＯＮ１Ｂ、ＰＯＮ２Ａがアクティブになり、カラムアンプ３１６ａ〜３１６ｄ、読み出しアンプ３３４ａ・３３４ｂがオンとなる。
次に蓄積された信号電荷の読み出し動作がスタートし、時刻６ｂｔ６では１行の読み出し単位を示すタイミング信号ＨＤがアサートされる。読み出しがスタートすると、時刻６ｂｔ７〜６ｂｔ８にてＰＨ１（ｍ）がアクティブになり、後述する動作により保持容量３２５ａ・３２５ｂ、３２６ａ・３２６ｂに格納された第（ｎ−２）行（ｍ−２）列目、第ｎ−２行ｍ−１列目、の画素信号が読み出しアンプ３３４ａ・３３４ｂから出力され、その後出力端子３３５ａ・３３５ｂから出力される。
時刻６ｂｔ９〜６ｂｔ１０にてＰＨ１（ｍ＋１）がアクティブになり、後述する動作により保持容量３２５ｃ・３２５ｄ、３２６ｃ・３２６ｄに格納された第（ｎ−１）行（ｍ−２）列目、第（ｎ−１）行（ｍ−１）列目の画素信号が読み出しアンプ３３４ａ・３３４ｂから出力され、その後出力端子３３５ａ・３３５ｂから出力される。ここでは特定列について記載されているが、全列の信号が同様に順次出力される。全列分の出力は次にＨＤがアサートされるまでに独立に行われ、後述する垂直転送等のタイミングに依存しない。
次に第ｎ行に配置される画素セット３１２ａ・３１２ｂの垂直転送が行われる。時刻６ｂｔ１１にて制御信号ＰＰＡＴＨ１Ａ・ＰＰＡＴＨ２Ａ・ＰＰＡＴＨ１Ｂ・ＰＰＡＴＨ２Ｂがアクティブとなり、画素セット３１２ａ〜３１２ｄの信号をそれぞれカラムアンプ３１６ａ〜３１６ｄを介して垂直転送する経路をアクティブにする。同時に制御信号ＰＰＡＴＨ３Ａがアクティブとなり、垂直出力線３１４ａ・３１４ｃが電流源３１５ａ・３１５ｃと接続される。また、制御信号ＰＰＡＴＨ３Ｂがアクティブとなり、垂直出力線３１４ｂ・３１４ｄが電流源３１５ｂ・３１５ｄと接続される。続いて時刻６ｂｔ１２に制御信号ＰＳＥＬ（ｎ）、ＰＳＥＬ（ｎ＋１）がアクティブとなり、行選択スイッチ６がオンする。信号転送部３１３ａ〜３１３ｄの画素アンプ１０と、各垂直出力線に接続されている電流源３１５ａ〜３１５ｄでそれぞれ構成されるソース・フォロア回路が動作状態となる。
時刻６ｂｔ１３にＰＲＥＳ（ｎ）、ＰＲＥＳ（ｎ＋１）がアクティブになることによりリセットスイッチ３がオンとなり、信号転送部３１３ａ〜３１３ｄの画素アンプ１０のゲート１１、つまり容量９は初期化される。即ち、垂直出力線３１４ａ〜３１４ｄにはこのリセット直後の信号レベル（いわゆるダークレベル）の信号が出力される。
時刻６ｂｔ１４でＰＲＥＳ（ｎ）、ＰＲＥＳ（ｎ＋１）がネゲートされた後、時刻６ｂｔ１５にＰＴＮ１Ａ、ＰＴＮ１Ｂがアクティブになる。これにより各垂直出力線３１４ａ〜３１４ｄに接続されたカラムアンプ３１６ａ〜３１６ｄの出力と接続される転送ゲート３１８ａ〜３１８ｄがオンし、保持容量３２０ａ〜３２０ｄに各々このダークレベル出力が保持される。この後時刻６ｂｔ１６で転送動作を完了した後、時刻６ｂｔ１７にＰＴＸ（ｎ）、ＰＴＸ（ｎ＋１）をアクティブにすることで画素セット３１２ａ〜３１２ｄの転送スイッチ２がオンする。そして、フォトダイオード１に蓄積されている信号電荷を、信号転送部３１３ａ〜３１３ｄの画素アンプ１０で構成されるソース・フォロアのゲート１１に転送する。この時、画素アンプ１０で構成されるソース・フォロア１１は転送されてきた信号電荷に見合う分だけリセットレベルから電位が変動し信号レベルが確定する。
転送が十分に終了した時刻６ｂｔ１８にて、ＰＴＸ（ｎ）、ＰＴＸ（ｎ＋１）をネゲートした後、時刻６ｂｔ１９にＰＴＳ１Ａ、ＰＴＳ１Ｂがアクティブになる。これにより、各垂直出力線３１４ａ〜３１４ｄに接続されたカラムアンプ３１６ａ〜３１６ｄの出力と接続される転送ゲート３１７ａ〜３１７ｄがオンし、信号レベルが保持容量３１９ａ〜３１９ｄに保持される。この後時刻６ｂｔ２０でＰＴＳ１Ａ、ＰＴＳ１Ｂをネゲートすると、転送動作が完了する。
これまでの動作で、保持容量３１９ａ〜３１９ｄには画素セット３１２ａ〜３１２ｄの信号レベルが保持され、保持容量３２０ａ〜３２０ｄには画素セット３１２ａ〜３１２ｄのダークレベルが保持されている。
画素からの信号出力を終了したので時刻６ｂｔ２１で選択制御信号ＰＳＥＬ（ｎ）、ＰＳＥＬ（ｎ＋１）をネゲートする。続いて時刻６ｂｔ２２では制御信号ＰＰＡＴＨ１Ａ、ＰＰＡＴＨ２Ａ、ＰＰＡＴＨ３Ａ、ＰＰＡＴＨ１Ｂ、ＰＰＡＴＨ２Ｂ、ＰＰＡＴＨ３Ｂをネゲートする。以上の動作で第ｎ、ｎ＋１行の全画素セットの垂直転送が完了する。
時刻６ｂｔ２３ではＰＴＳ２・ＰＴＮ２がアクティブとなり、保持容量３１９ａ〜３１９ｄ・３２０ａ〜３２０ｄに接続されたバッファ３２１ａ〜３２１ｄ・３２２ａ〜３２２ｄの出力と接続される転送ゲート３２３ａ〜３２３ｄ・３２４ａ〜３２４ｄがオンする。これにより保持容量３１９ａ〜３１９ｄ・３２０ａ〜３２０ｄに保持される電荷が保持容量３２５ａ〜３２５ｄ・３２６ａ〜３２６ｄに転送される。時刻６ｂｔ２４にてＰＴＳ２・ＰＴＮ２がネゲートされると転送が終了する。なお、時刻６ｂｔ２３の時点では、保持容量３２５ａ〜３２５ｄ・３２６ａ〜３２６ｄに保持されていた第（ｎ−２）行・第（ｎ−１）行の信号が全て３３５ａ〜３３５ｄから出力されている。
以上の動作により１行の動作が完了し、時刻６ｂｔ２５ではＨＤがアサートされ次の行の動作に移行する。
時刻６ａｔ２６〜６ａｔ２７では水平走査回路３３１ａ・３３１ｂは、転送スイッチ３２７ａ〜３２７ｄ・３２８ａ〜３２８ｄ・３２９ａ〜３２９ｄ・３３０ａ〜３３０ｄを制御することで、保持容量３２５ａ〜３２５ｄ・３２６ａ〜３２６ｄを水平出力線に接続する動作を行う。ＰＨ１（ｍ）をオンにすると、水平出力線３３２ａ・３３３ａにはそれぞれ転送スイッチ３２７ａ・３２８ａを介して保持容量３２５ａ・３２６ａが接続される。即ちこの時の読み出しアンプ３３４ａの入力は、画素セット３１２ａのダークレベルと信号レベルが入力されており、読み出しアンプ３３４ａはその差分に所定ゲインを乗じた信号を出力する。同様にして、水平出力線３３２ｂ・３３３ｂにはそれぞれ転送スイッチ３２７ｂ・３２８ｂを介して保持容量３２５ｂ・３２６ｂが接続される。そして、画素セット３１２ｂのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ３３４ｂから出力される。
次に時刻６ｂｔ２８〜６ｂｔ２９にてＰＨ１（ｍ＋１）をオンにすると、水平出力線３３２ａ・３３３ａにはそれぞれ転送スイッチ３２９ｃ・２３０ｃを介して保持容量３２５ｃ・３２６ｃが接続される。即ちこの時の読み出しアンプ３３４ａの入力は、画素セット３１２ｃのダークレベルと信号レベルが入力されており、読み出しアンプ３３４ａはその差分に所定ゲインを乗じた信号を出力する。同様にして、水平出力線３３２ｂ・３３３ｂにはそれぞれ転送スイッチ３２９ｄ・２３０ｄを介して保持容量３２５ｄ・３２６ｄが接続される。そして、画素セット３１２ｄのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ３３４ｂから出力される。
時刻６ｂｔ２９以降は、第ｎ＋２行について６ｂｔ１１〜６ｂｔ２４と同様の動作を行い、保持容量３２５ａ〜３２５ｄ・３２６ａ〜３２６ｄにそれぞれ画素セット３１２ｅ〜３１２ｈの信号を転送する。その後第ｎ＋３行の読み出し単位の動作時に、読み出しアンプ３３５ａ・３３５ｂから画素セット３１２ｅと３１２ｆ、３１２ｇと３１２ｈの信号が順に出力される。
以上の読み出し動作を撮像素子１０１の画素領域の特定範囲について行うことより、第２の撮影モードに必要な画素信号が出力される。撮像素子１０１から出力された信号はＡＦＥ１０３でデジタル変換される。その際、出力端子３３５ｃ・出力端子３３５ｄは使用されないので、対応するＡＦＥ１０３内の後段のＡＤ変換器はオフにする。その後画像処理部１０９に入力される。画像は連続して撮影され、画像処理部１０９内で所定の処理を行った後に、動画として外部記録媒体１１３に記録される。
以上に述べた第２の撮影モードの動作において、水平転送と垂直転送の時間の関係を図１８（ｂ）に示す。垂直転送の間に水平転送が時間的に直列に２回行われる。この様に水平転送を２回に分けて行うことにより読み出しアンプアンプの半分数だけ使用すればよく、他の半分の電源はオフにすることができる。また、ＡＦＥ１０３が備えるＡＤ変換器の半分数だけ使用すればよく、他の半分の電源はオフにすることができる。これにより読み出し時の消費電力を低減することができる。さらに、１行の読み出し時間は垂直転送の時間で決められており、水平転送を２回に分けることによって読み出し速度に影響を与えることはない。言い換えれば、第２の省電力モードでは、複数列の垂直転送期間中に、垂直転送期間中に転送される列数と同じ数の複数の水平転送を実行させるとともに、撮像素子に備えられた読み出しアンプの中で特定の読み出しアンプを介して複数の水平転送に分けて、垂直転送される列数と同じ行数分（２行分または複数行分）の水平転送を実行させるように制御し、水平転送期間で使用されない読み出しアンプには電源を供給しない。
次に第３の撮影モードの動作について説明する。まず、ＧＵＩ操作部１０５を操作することにより、図４の様に表示部１０７に動画記録サイズ選択画面が表示される。ユーザーはＧＵＩ操作部１０５よりＦｕｌｌ ＨＤ動画（第３の撮影モード）を選択する。その後動画撮影スイッチ１０５ｂが押下されると、ＣＰＵ１０４から第３の撮影モード用の設定が撮像素子１０１とＴＧ１０２にそれぞれ送られる。その後開始信号がＴＧ１０２に出力され、ＴＧ１０２からの駆動信号に基づいて撮像素子１０１は撮影動作を開始する。
図１７は第３の撮影モード時の撮像素子１０１の動作タイミングである。この図に従って各部の動作を説明する。第３の撮影モードでは水平方向３列おきの画素が読み出される、間引き読み出しが行われる。よって第ｍ列、第ｍ＋３列に配置される画素が読み出される。図８には第ｍ＋２列〜第ｍ＋３列の構成を示す。第ｍ＋２列〜第ｍ＋３列は、第ｍ列〜第ｍ＋１列に対応して同様の構成となっている。
第３の撮影モードではスリットローリングシャッター動作を行い、時刻６ｃｔ１〜６ｃｔ２での動作は第２の撮影モードの時刻６ｂｔ１〜６ｂｔ２の動作と同じである。時刻６ｃｔ５ではＰＯＮ１Ａ、ＰＯＮ１Ｂ、ＰＯＮ２Ａ、ＰＯＮ２Ｂがアクティブになり、カラムアンプ３１６ａ〜３１６ｄ・３１６ａ’〜３１６ｄ ’読み出しアンプ３３４ａ〜３３４ｄがオンとなる。
次に蓄積された信号電荷の読み出し動作がスタートし、時刻６ｃｔ６では１行の読み出し単位を示すタイミング信号ＨＤがアサートされる。よって読み出しがスタートすると、時刻６ｃｔ７〜６ｃｔ８にてＰＨ１（ｍ）がアクティブになる。そして、後述する動作により保持容量３２５ａ・３２５ｂ、３２６ａ・３２６ｂに格納された第ｎ−１行目の画素信号が読み出しアンプ３３４ａ・３３４ｂから出力され、その後出力端子３３５ａ・３３５ｂから出力される。また同時に、制御信号ＰＨ２（ｍ＋３）がアクティブになり、後述する動作により第ｍ＋３列の保持容量３２５ｃ’・３２５ｄ’、３２６ｃ’・３２６ｄ’に格納された第ｎ−１行目の画素信号が読み出しアンプ３３４ｃ・３３４ｄから出力される。その後出力端子３３５ｃ・３３５ｄから出力される。全列から間引かれた列数分の出力は次にＨＤがアサートされるまでに独立に行われ、後述する垂直転送等のタイミングに依存しない。
時刻６ｃｔ９〜６ｃｔ２２の動作は、第２の撮影モードの時刻６ｂｔ１１〜６ｂｔ２４の動作と同じ動作をするので説明を省略する。この動作で保持容量３２５ａ・３２５ｂ・３２５ｃ’・３２５ｄ’、３２６ａ・３２６ｂ・３２６ｃ’・３２６ｄ’に画素セット３１２ａ・３１２ｄ・３１２ａ’・３１２ｄ’の信号が転送される。
以上の動作により１行の動作が完了し、時刻６ｃｔ２３ではＨＤがアサートされ次の行の動作に移行する。
時刻６ｃｔ２４〜６ｃｔ２５では水平走査回路３３１ａ・３３１ｂは、転送スイッチ３２７ａ・３２７ｂ・３２７ｃ’・３２７ｄ’、３２８ａ・３２８ｂ・３２８ｃ’・３２８ｄ’、３２９ａ・３２９ｂ・３２９ｃ’・３２９ｄ’、３３０ａ・３３０ｂ・３３０ｃ’・３３０ｄ’を制御することで、保持容量３２５ａ・３２５ｂ・３２５ｃ’・３２５ｄ’、３２６ａ・３２６ｂ・３２６ｃ’・３２６ｄ’を水平出力線に接続する動作を行う。ＰＨ１（ｍ）をオンにすると、水平出力線３３２ａ・３３３ａにはそれぞれ転送スイッチ３２７ａ・３２８ａを介して保持容量３２５ａ・３２６ａが接続される。即ちこの時の読み出しアンプ３３４ａの入力は、画素セット３１２ａのダークレベルと信号レベルが入力されており、読み出しアンプ３３４ａはその差分に所定ゲインを乗じた信号を出力する。同様に、水平出力線３３２ｂ・３３３ｂにはそれぞれ転送スイッチ３２７ｂ・３２８ｂを介して保持容量３２５ｂ・３２６ｂが接続され、画素セット３１２ｂのダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ３３４ｂから出力される。同様にＰＨ２（ｍ＋３）をオンにすると、画素セット３１２ｃ’・３１２ｄ’のダークレベルと信号レベルの差分に所定ゲインを乗じた信号が読み出しアンプ３３４ｃ・３３４ｄから出力される。
以上の読み出し動作を撮像素子１０１の画素領域の全行について行うことより、第３の撮影モードに必要な画素信号が出力される。撮像素子１０１から出力された信号はＡＦＥ１０３でデジタル変換され、画像処理部１０９に入力される。画像処理部１０９内で所定の処理を行った後に、静止画として外部記録媒体１１３に記録される。
以上に述べた第３の撮影モードの動作において、水平転送と垂直転送の時間の関係を図１８（ｃ）に示す。水平転送の間に垂直転送は１回行われる。この様に第３の撮影モードの様に読み出し速度が要求される時には、備えられた読み出し回路を全て使用することにより、高いフレームレートの画像を出力することができる。
本実施形態で述べた構成によると、撮像装置の撮影モード毎に撮像素子内の読み出し回路のオン・オフを選択して動作させることにより、消費電力の低減を図ることができる。また、読み出し速度に影響を与えることはなく、要求されるフレームレート等を提供することができる。
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。

Claims (4)

  1. ２次元に配列された複数の画素と、該複数の画素の１画素列に１つの垂直出力線と、該垂直出力線ごとに接続される増幅アンプと、該増幅アンプごとに配置された保持メモリと、複数の水平転送線と、該水平転送線ごとに配置される読み出しアンプとを有する撮像素子と、
    前記撮像素子を駆動する駆動手段と、
    水平方向に並ぶ画素の画素信号を前記垂直出力線を介して前記保持メモリに格納する垂直転送期間と、前記保持メモリに格納された画素信号を順次に前記撮像素子の外部へ出力する水平転送期間との関係が、前記水平転送期間が前記垂直転送期間の２倍以上である場合には、第１の省電力モードで前記撮像素子を駆動し、前記垂直転送期間が前記水平転送期間の２倍以上である場合には、第２の省電力モードで前記撮像素子を駆動するように前記駆動手段を制御する制御手段と、を備え、
    前記制御手段は、前記第１の省電力モードでは、１行の水平転送期間中に複数の垂直転送を実行させるとともに、各垂直転送期間では、画素信号を転送する画素が接続される垂直出力線に対応する増幅アンプを介して前記保持メモリへ画素信号を転送する第１の信号転送と、画素信号を転送する画素が接続される垂直出力線に対応しない増幅アンプを介して前記保持メモリへ画素信号を転送する第２の信号転送とを実行させ、前記垂直転送期間で使用されない増幅アンプには電源を供給しないように前記駆動手段を制御し、前記第２の省電力モードでは、１行の垂直転送期間中に複数の水平転送を実行させるとともに、前記撮像素子に備えられた読み出しアンプの中で所定の読み出しアンプを介して前記複数の水平転送に分けて１行分の水平転送を実行させ、前記水平転送で使用されない読み出しアンプには電源を供給しないように前記駆動手段を制御することを特徴とする撮像装置。
  2. ２次元に配列された複数の画素と、該複数の画素の１画素列に２つの垂直出力線と、該垂直出力線ごとに接続される増幅アンプと、該増幅アンプごとに配置された保持メモリと、複数の水平転送線と、該水平転送線ごとに配置される読み出しアンプとを有する撮像素子と、
    前記撮像素子を駆動する駆動手段と、
    水平方向に並ぶ画素の画素信号を前記垂直出力線を介して前記保持メモリに格納する垂直転送期間と、前記保持メモリに格納された画素信号を順次に前記撮像素子の外部へ出力する水平転送期間との関係が、前記水平転送期間が前記垂直転送期間の２倍以上である場合には、第１の省電力モードで前記撮像素子を駆動し、前記垂直転送期間が前記水平転送期間の２倍以上である場合には、第２の省電力モードで前記撮像素子を駆動するように前記駆動手段を制御する制御手段と、を備え、
    前記制御手段は、前記第１の省電力モードでは、２行の水平転送期間中に複数の垂直転送を実行させるとともに、各垂直転送期間では、画素信号を転送する画素が接続される垂直出力線に対応する増幅アンプを介して前記保持メモリへ画素信号を転送する第１の信号転送と、画素信号を転送する画素が接続される垂直出力線に対応しない増幅アンプを介して前記保持メモリへ画素信号を転送する第２の信号転送とを実行させ、前記垂直転送期間で使用されない増幅アンプには電源を供給しないように前記駆動手段を制御し、前記第２の省電力モードでは、２行の垂直転送期間中に複数の水平転送を実行させるとともに、前記撮像素子に備えられた読み出しアンプの中で所定の読み出しアンプを介して前記複数の水平転送に分けて２行分の水平転送を実行させ、前記水平転送で使用されない読み出しアンプには電源を供給しないように前記駆動手段を制御することを特徴とする撮像装置。
  3. ２次元に配列された複数の画素と、該複数の画素の１画素列に複数の垂直出力線と、該垂直出力線ごとに接続される増幅アンプと、該増幅アンプごとに配置された保持メモリと、複数の水平転送線と、該水平転送線ごとに接続される読み出しアンプとを有する撮像素子と、
    前記撮像素子を駆動する駆動手段と、
    水平方向に並ぶ画素の画素信号を前記垂直出力線を介して前記保持メモリに格納する垂直転送期間と、前記保持メモリに格納された画素信号を順次に前記撮像素子の外部へ出力する水平転送期間との関係が、前記水平転送期間が前記垂直転送期間の２倍以上である場合には、第１の省電力モードで前記撮像素子を駆動し、前記垂直転送期間が前記水平転送期間の２倍以上である場合には、第２の省電力モードで前記撮像素子を駆動するように前記駆動手段を制御する制御手段と、を備え、
    前記制御手段は、前記第１の省電力モードでは、複数行の水平転送期間中に、該水平転送期間中に転送される行数と同じ数の複数の垂直転送を実行させるとともに、各垂直転送期間では、画素信号を転送する画素が接続される垂直出力線に対応する増幅アンプを介して前記保持メモリへ画素信号を転送する第１の信号転送と、画素信号を転送する画素が接続される垂直出力線に対応しない増幅アンプを介して前記保持メモリへ画素信号を転送する第２の信号転送とを実行させ、前記垂直転送期間で使用されない増幅アンプには電源を供給しないように前記駆動手段を制御し、前記第２の省電力モードでは、複数列の垂直転送期間中に、該垂直転送期間中に転送される列数と同じ数の複数の水平転送を実行させるとともに、前記撮像素子に備えられた読み出しアンプの中で所定の読み出しアンプを介して前記複数の水平転送に分けて、前記垂直転送される列数と同じ行数分の水平転送を実行させ、前記水平転送期間で使用されない読み出しアンプには電源を供給しないように前記駆動手段を制御することを特徴とする撮像装置。
  4. 前記制御手段は、前記第２の省電力モードにおいて、電源が供給されない読み出しアンプに対応する後段の回路には電源を供給しないように制御することを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
JP2011095277A 2011-04-21 2011-04-21 撮像装置 Expired - Fee Related JP5792987B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011095277A JP5792987B2 (ja) 2011-04-21 2011-04-21 撮像装置
US13/432,609 US8593549B2 (en) 2011-04-21 2012-03-28 Image capture apparatus
CN2012101222626A CN102761711A (zh) 2011-04-21 2012-04-23 摄像设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011095277A JP5792987B2 (ja) 2011-04-21 2011-04-21 撮像装置

Publications (2)

Publication Number Publication Date
JP2012227828A JP2012227828A (ja) 2012-11-15
JP5792987B2 true JP5792987B2 (ja) 2015-10-14

Family

ID=47021061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011095277A Expired - Fee Related JP5792987B2 (ja) 2011-04-21 2011-04-21 撮像装置

Country Status (3)

Country Link
US (1) US8593549B2 (ja)
JP (1) JP5792987B2 (ja)
CN (1) CN102761711A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105359506B (zh) * 2013-05-02 2019-03-26 韩国睿恩斯有限公司 图像传感器及驱动其的方法
CN103533265B (zh) * 2013-09-29 2016-08-10 长春长光辰芯光电技术有限公司 高速全局快门图像传感器像素及其信号转移控制方法
JP6532213B2 (ja) * 2013-12-02 2019-06-19 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP6385193B2 (ja) * 2014-08-14 2018-09-05 キヤノン株式会社 固体撮像装置及び撮像システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111821A (ja) 1994-10-07 1996-04-30 Olympus Optical Co Ltd 固体撮像装置
JP2005197922A (ja) * 2004-01-06 2005-07-21 Fuji Xerox Co Ltd 画像読取装置
JP2006270866A (ja) * 2005-03-25 2006-10-05 Sony Corp 撮像装置、撮像方法、撮像制御装置及び撮像制御方法
US20090207295A1 (en) * 2008-02-08 2009-08-20 Panasonic Corporation Imaging device and driving method thereof
JP2010050538A (ja) * 2008-08-19 2010-03-04 Casio Comput Co Ltd 撮像装置、スミア低減方法、および、プログラム
JP5311954B2 (ja) * 2008-09-30 2013-10-09 キヤノン株式会社 固体撮像装置の駆動方法
JP5400428B2 (ja) * 2009-03-04 2014-01-29 キヤノン株式会社 撮像装置、撮像素子およびその駆動方法
JP5133292B2 (ja) * 2009-04-13 2013-01-30 ソニー株式会社 固体撮像装置およびその駆動方法並びにカメラシステム
JP5404194B2 (ja) * 2009-06-05 2014-01-29 キヤノン株式会社 固体撮像素子、撮像システム、および固体撮像素子の駆動方法
JP5308937B2 (ja) * 2009-07-02 2013-10-09 オリンパス株式会社 固体撮像装置
JP2011077914A (ja) * 2009-09-30 2011-04-14 Panasonic Corp 固体撮像装置及びその駆動方法並びにカメラ

Also Published As

Publication number Publication date
CN102761711A (zh) 2012-10-31
US20120268633A1 (en) 2012-10-25
JP2012227828A (ja) 2012-11-15
US8593549B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
JP4979375B2 (ja) 固体撮像装置及び撮像システム
US7787037B2 (en) Imaging method that continuously outputs a signal based on electric charges generated by a selected pixel unit without performing an operation of deselecting the selected pixel unit
US7978226B2 (en) Imaging apparatus and system adopting extraction-type, camera shake correction, and control method thereof
JP4756960B2 (ja) 撮像装置及びその制御方法、コンピュータプログラム及び記憶媒体
JP5792987B2 (ja) 撮像装置
JP6207351B2 (ja) 固体撮像装置および撮像システム
US20170134673A1 (en) Image pickup apparatus and method for controlling image pickup apparatus
US20100157083A1 (en) Imaging system
JP4485371B2 (ja) 固体撮像装置
US8792036B2 (en) Image sensor and image capture apparatus
US8988560B2 (en) Solid-state image pickup element and camera system having mechanism for canceling potential drop on signal line
US20140055642A1 (en) Image sensing apparatus
JP5400428B2 (ja) 撮像装置、撮像素子およびその駆動方法
JP2008124237A (ja) 撮像装置およびカメラ
JP6574653B2 (ja) 撮像装置及び撮像システム
JP2014017551A (ja) 撮像装置及びその制御方法
JP2009260809A (ja) Ｃｍｏｓ固体撮像装置
JP2002290836A (ja) 固体撮像素子及びその駆動方法
JP4757750B2 (ja) 撮像装置
JP2009188819A (ja) 撮像装置及びその制御方法
JP2013017069A (ja) 固体撮像装置の駆動方法
JP2010166161A (ja) 撮像装置及び固体撮像素子の駆動方法
JP2011040482A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150807

LAPS Cancellation because of no payment of annual fees