JP5404194B2 - 固体撮像素子、撮像システム、および固体撮像素子の駆動方法 - Google Patents

Description

本発明は、固体撮像素子、撮像システム、および固体撮像素子の駆動方法に関する。

固体撮像装置において、異なる領域に係る信号を出力させる動作が知られている。特許文献１には、画素配列の中央の領域から互いに隣接する複数の画素からの信号を読み出す中央部連続信号の読み出しと、画素配列の全体から画素を間引いて選択的に信号を読み出す全領域間引き信号の読み出しとをフレーム毎に交互に行うことが記載されている。

特開２００５−８６２４５号公報

特許文献１においては、全領域間引き信号と中央部連続信号とで同じ画素からの信号を利用することが図５および６に開示されている。しかしながら、この手法では蓄積時間をフレームレートで規定される１フレームの時間よりも長くすることはできないため、フレームレートを向上させようとすると、感度が低下するという問題が生じる。

仮に、全領域間引き信号の読み出しを行った後に、画素をリセットすることなく同じ画素から中央部連続信号を読み出そうとすると、全領域間引き信号として利用された画素と、全領域間引き信号として利用されなかった画素とで蓄積期間の長さが異なってしまう。蓄積時間の長さが異なると、信号の強度に差が出るだけでなく、被写体が動いている場合には残像が生じてしまう。

また、特許文献１では中央部連続信号を取得する行を、非周期的に選択することが図１２および図１３に開示されている。このように非周期的に選択された画素からの信号を用いて画像を生成すると、偽信号を生じて画質が低下するという問題が起こる。

本発明では、異なる領域に係る信号を出力する固体撮像素子において生じる上述の問題を解決することを目的とする。

本発明の側面である撮像システムは、光電変換して得られた信号を出力する画素が行列状に配列された画素アレイと、前記画素アレイを行毎に選択し、前記画素からの信号を出力させる制御部と、を有し、前記制御部は、ｎおよびｋをそれぞれ２以上の整数であってｎ＞ｋを満たす整数として、第１のフレームにおいて、前記画素アレイの第１の領域について、ｎ行おきに前記画素からの信号を出力させ、第２のフレームにおいて、前記第１の領域よりも狭い第２の領域について、前記第１のフレームにおいて信号を出力させる画素とは異なる前記画素であって、前記画素アレイのｋ行おきの行である第１の行群の画素からの信号を出力させ、前記第１または第２のフレームに係る動作を複数回実行する場合に、前記ｎまたはｋを変更することを特徴とする。

また、本発明の別の側面である固体撮像素子の駆動方法は、光電変換して得られた信号を出力する画素が行列状に配列された画素アレイを有する固体撮像素子の駆動方法であって、ｎおよびｋをそれぞれ２以上の整数であってｎ＞ｋを満たす整数として、第１のフレームにおいて、前記画素アレイの第１の領域について、ｎ行おきに前記画素からの信号を出力させ、第２のフレームにおいて、前記第１の領域よりも狭い第２の領域について、前記第１のフレームにおいて信号を出力させる画素とは異なる前記画素であって、前記画素アレイのｋ行おきの行である第１の行群の画素からの信号を出力させ、前記第１または第２のフレームに係る動作を複数回実行する場合に、前記ｎまたはｋを変更することを特徴とする。

本発明によれば、複数の系統の画像を出力し得る固体撮像素子において、フレームレートで規定される１フレームの時間よりも長く蓄積時間を設定できるとともに、画質の低下を抑制することができる。

本発明を適用できる固体撮像素子の構成例を示す図 本発明を適用できる画素の構成例を示す図 第１の実施形態に係る撮像領域を模式的に表す図 第１の実施形態に係る制御部の構成例を示す図 第１の実施形態に係る撮像システムの構成例を示す図 第２の実施形態に係る撮像領域を模式的に表す図 第３の実施形態に係る撮像領域を模式的に表す図

（第１の実施形態）
図面を参照しながら本発明に係る第１の実施形態を説明する。

図１に、本発明を適用できる固体撮像素子の概略構成を示す。固体撮像素子１は、画素４１が行列状に配列された画素アレイ４を有している。ここでは、説明を簡潔にするために３行×３列分の画素のみを示している。画素アレイ４は、行選択部である垂直走査部６からの信号によって、画素のリセットや電荷蓄積、信号の読み出しが行毎に制御される。垂直走査部６からの信号が伝達される信号線は、１行の画素と共通に接続されている。垂直走査部６は、垂直シフトレジスタＶＳＲと電子シャッタ用シフトレジスタＥＳＲとを含み、さらに、垂直シフトレジスタＶＳＲと電子シャッタ用シフトレジスタＥＳＲのいずれかの信号を選択的に画素アレイに供給するためのセレクタＳＥＬＥＣＴＯＲを備える。垂直シフトレジスタＶＳＲは、不図示のタイミング発生部から供給される、スタートパルスＶＳＴと、転送クロックＶＣＬＫとによって動作する。また、電子シャッタ用シフトレジスタＥＳＲは、同じく不図示のタイミング発生部から供給されるスタートパルスＥＳＴと転送クロックＶＣＬＫとによって動作する。セレクタＳＥＬＥＣＴＯＲは、不図示のタイミング発生部から供給される信号に応じて、垂直シフトレジスタＶＳＲ及び電子シャッタ用シフトレジスタＥＳＲから出力された信号を、画素アレイ４の特定の行に選択的に供給するように構成されている。

同一の列に配された画素４１は、共通の垂直信号線４９に接続されている。垂直信号線４９の各々には、画素４１から出力された信号を保持するための保持容量５１が接続されている。保持容量５１は、それぞれ水平転送スイッチ５２を介して水平信号線５３に接続されている。水平転送スイッチ５２は、水平走査部５からの信号により制御される。水平走査部５は、例えば水平走査回路ＨＳＲであって、不図示のタイミング発生部から供給されるスタートパルスとしての信号ＨＳＴおよび転送クロックＨＣＬＫによって制御される。水平信号線５３は出力アンプ５４に接続されているので、水平転送スイッチ５２がオンになると、保持容量５１に保持されていた信号は出力アンプ５４および出力端子５５を介して固体撮像素子１の外部に出力される。

図２は、画素４１の構成例を示した。画素４１の各々は、フォトダイオードＰＤ、転送トランジスタ７５、増幅トランジスタ７７、リセットトランジスタ７４、選択トランジスタ７６とを含んで構成される。フォトダイオードＰＤは、アノードがＧＮＤに接続され、カソードが転送トランジスタ７５のドレイン端子に接続される。転送トランジスタ７５のソースは、リセットトランジスタのソースおよび増幅トランジスタ７７のゲートに接続される。このノードが有する容量をＦＤとして示している。リセットトランジスタ７４のドレインは電源ＶＲに接続される。選択トランジスタ７６のドレインは電源ＶＣＣに接続される。増幅トランジスタ７７のドレインは、選択トランジスタ７６を介して電源ＶＣＣに接続され、増幅トランジスタ７７のソースは、ノード４５を介して垂直信号線４９に接続される。図２に示されるノード４２〜４５は、図１中の同じ符号で示したノードに対応する。

垂直走査部６から供給される信号φＴによって転送トランジスタ７５がオンになると、フォトダイオードＰＤに蓄積された電荷が容量ＦＤに転送される。垂直走査部６から供給される信号φＲによってリセットトランジスタがオンになると、容量ＦＤの電位が電源ＶＲに応じたレベルにリセットされる。さらに、信号φＴとφＲとが同時に画素４１に与えられると、フォトダイオードＰＤも電源ＶＲに応じてリセットされる。フォトダイオードＰＤをリセットする動作を、以下では画素リセット動作とも称する。垂直走査部６から供給される信号φＳによって選択トランジスタ７６がオンになると、増幅トランジスタ７７は、図１に示した定電流源４０とソースフォロワ回路を形成し、増幅トランジスタ７７のゲートの電位に応じたレベルを垂直信号線４９に出力する。

次に、本実施形態に係る動作を説明する。本実施形態においては、撮像領域の全体から画素を間引いて信号を読み出す全体画像と、撮像領域の一部の領域から画素を間引いて信号を読み出す部分画像とをフレーム毎に交互に取得する場合を例示する。

図３（ａ）は、固体撮像素子の撮像領域を模式的に示した図である。図３（ａ）において、１１は、撮像領域の全体である全体画像領域を指す。一般に、撮像領域の周囲には、光電変換部が遮光されたＯＢ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ）画素が配されるが、全体画像領域１１には含まれないものとして以下の説明を進める。１２は、全体画像領域１１の画素の行（以下、画素行）を間引いて選択した、全体画像用画素行を示す。全体画像領域１１の画像を形成するために、全体画像用画素行から読み出した信号が用いられる。１３は、部分画像領域を示し、これは全体画像領域１１の一部の領域を抜き出したものである。本実施形態において、第１のフレームで全体画像用画素行を読み出し、第１のフレームに続く第２のフレームで部分画像用画素行を読み出す。

図３（ｂ）は、図３（ａ）において１４で示した領域の拡大図である。この領域には、全体画像用画素行１２が２行含まれる。

図３（ｃ）は、部分画像領域１３の画素行を１行おきに読み出す場合を示した図である。部分画像用画素行１５は、５、７、９、・・・、１７行目に対応するので、８行目および１２行目の全体画像用画素行１２とは異なる行を読み出すことになる。一般化して説明すると、ｎおよびｋを自然数として、第１のフレームで読み出す全体画像用画素行１２を、ｎ行（ここではｎ＝７）おきに読み出し、第２のフレームで読み出す部分画像用画素行１５を、ｋ行（ここではｋ＝７）おきに読み出す。これと同時に、第１のフレームと第２のフレームとで、互いに異なる画素行からの信号を読み出す。つまり、第１のフレームで読み出す画素行は互いに等間隔であり、かつ、第２のフレームで読み出す画素行も互いに等間隔であるので、モアレによる画質の低下を抑制することも可能となる。さらに、第１のフレームと第２のフレームとで互いに異なる画素行からの信号を読み出すので、第１のフレームと第２のフレームの蓄積時間を、フレームレートで規定される１フレームの時間よりも長く設定することが可能となる。具体的には、蓄積時間を最大で２フレーム分に相当する長さにすることが可能となる。

次に、図３（ｄ）では、部分画像用画素行１６を、画素アレイに対してｋ行（ここではｋ＝３）おきに読み出す場合を示している。ここでも、全体画像用画素行はｎ＝７としてｎ行おきに読み出されるので、第１のフレームと第２のフレームとで、互いに異なる画素行からの信号を読み出すことが可能となる。そして、部分画像用画素行１６と全体画像用画素行１２とは互いに異なる画素行であるので、部分画像の解像度を切り換えたとしても、各フレームの蓄積時間を確保できるとともに、画質低下を抑制することができるという効果が得られる。

例えば、本発明に係る固体撮像素子１を、監視カメラの用途に用いることを考える。監視カメラでは、撮像領域の全体を把握しながら、注目する領域については全体よりも高い解像度でかつ偽信号による画質低下のない画像を得ることが求められる。そのため、上述の説明において、全体画像に対して部分画像の方がサンプリング周期が高いことが好ましい。サンプリング周期とは、画素の配列に対して、信号を読み出す画素の頻度に相当する。

議論をより一般化すると、本実施形態の固体撮像素子では、ｎおよびｋを自然数として、第１のフレームでは画素アレイのｎ行おきに読み出し、第２のフレームでは、画素アレイのｋ行おきに、かつ、第１のフレームにおいて読み出した行とは異なる行から信号を読み出す。これにより、各フレームの蓄積時間を確保できるとともに、偽信号による画質低下を抑制することができる。さらに、上記の関係を保ちながらｋおよびｎを変更すると、各フレームで取得する信号に基づいて形成される画像は、フレーム内でサンプリング間隔が等しいので、画質の低下を抑制しながら解像度を変更することができる。

次に、本実施形態の動作を実現するための制御部について説明する。図４は、本実施形態における垂直走査回路及び水平走査回路を駆動するための信号を生成する制御部の構成例を示す図である。制御部は、カウンタ部６０１、デコーダ部６０２、パルス出力部６０３を含んで構成される。

カウンタ部６０１はＨカウンタ６０７とＶカウンタ６１０とを含む。Ｈカウンタ６０７は、カウント値をリセットするＨカウンタリセットパルスが入力されるリセット端子６０８と、カウント値を増加させるためのＨカウントアップパルスが入力されるカウントアップパルス入力端子６０９とを含む。Ｖカウンタ６１０は、カウント値をリセットするＶカウンタリセットパルスが入力されるリセット端子６１１と、カウント値を増加させるためのＶカウントアップパルスが入力されるカウントアップパルス入力端子６１２とを含む。

デコーダ部６０２は、複数のデコーダを含む。全体画像用水平走査デコーダ６１３は、Ｈカウンタ６０７から出力されるカウント値をデコードして、全体画像を取得する場合の、つまり、図３における全体画像領域１１を選択する場合の信号を生成する。全体画像用水平走査デコーダ６１３から出力された信号と、後述する４ｍ垂直選択デコーダ６１６の出力との論理積がパルス出力部の端子Ａから出力される。これにより、全体画像を取得する際には４ｍ（ｍは自然数）行につき１行の割合で画素行を選択することができる。

部分画像用水平走査デコーダ６１４は、Ｈカウンタ６０７から出力されるカウント値をデコードして、部分画像を取得する場合の、つまり、図３における部分画像領域１３を選択する場合の信号を出力する。部分画像用水平走査デコーダ６１４で生成された信号は、後述するデコーダの出力との間で論理演算を施されて、画素行を選択する信号としてパルス出力部６０３から出力される。

部分画像用垂直切り出しデコーダ６１５は、ＡＮＤ回路を介してパルス出力部の端子Ｂから信号を出力する。具体的には、Ｖカウンタ６１０から出力されるカウント値をデコードして、例えば図３における部分画像領域１１を選択するようにパルスを生成する。

４ｍ垂直選択デコーダ６１６は、インバータおよびＡＮＤ回路を介してパルス出力部の端子Ｃから信号を出力する。具体的には、Ｖカウンタ６１０から出力されるカウント値をデコードして、４ｍ（ｍは自然数）行につき１行の割合で行を選択する信号を端子Ｃから出力する。

２ｍ垂直選択デコーダ６１７は、インバータおよびＡＮＤ回路を介してパルス出力部の端子Ｄから信号を出力する。具体的には、Ｖカウンタ６１０から出力されるカウント値をデコードして、２ｍ（ｍは自然数）行につき１行の割合で行を選択する信号を端子Ｄから出力する。

４ｍ＋１垂直選択デコーダ６１８は、ＡＮＤ回路を介してパルス出力部の端子Ｅから信号を出力する。具体的には、Ｖカウンタ６１０から出力されるカウント値をデコードして、４ｍ＋１（ｍは自然数）の行のみを選択する信号をパルス出力部６０３の端子Ｅから出力させる。例えば、全体画像用画素行が４ｍ（ｍは自然数）で表されるとすると、部分画像用画素行は、全体画像用画素行とは異なる画素行を選択しなくてはならない。そこで、部分画像用画素行を、４ｍ＋１垂直選択デコーダ６１８の出力に基づいて選択する。したがって、全体画像と部分画像はともに、等間隔であって、かつ、互いに重複しない画素行からの信号に基づいて形成されるので、フレームレートよりも長く蓄積時間を設定できるとともに、画質の低下を抑制することができる。

さて、上記で説明した固体撮像素子を用いた撮像システムの構成例について、図５を参照しながら説明する。

撮像システム１００は、例えば、光学部１１０、固体撮像素子１２０、信号処理回路部１３０、記録・通信部１４０、タイミング制御回路部１５０、システムコントロール回路部１６０、及び再生・表示部１７０を含む。

光学部１１０は、被写体からの光を固体撮像素子１２０の、複数の画素が２次元状に配列された画素アレイに結像させ、被写体の像を形成するもので、レンズのような光学系を含む。固体撮像素子１２０は、タイミング制御回路部１５０からの信号に基づくタイミングで、画素アレイに結像された光に応じた信号を出力する。

固体撮像素子１２０から出力された信号は、信号処理部である信号処理回路部１３０に入力され、信号処理回路部１３０が、プログラムなどによって定められた方法に従って、入力された電気信号に対してＡＤ変換などの処理を行う。信号処理回路部での処理によって得られた信号は記録・通信部１４０に送られる。記録・通信部１４０は、画像を形成するための信号を再生・表示部１７０に送り、再生・表示部１７０に動画や静止画像が再生・表示させる。記録通信部は、また、信号処理回路部１３０からの信号を受けて、システムコントロール回路部１６０とも通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システムコントロール回路部１６０は、撮像システムの動作を統括的に制御するものであり、光学部１１０、タイミング制御回路部１５０、記録・通信部１４０、及び再生・表示部１７０の駆動を制御する。また、システムコントロール回路部１６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラムなどが記録される。

タイミング制御回路部１５０は、制御手段であるシステムコントロール回路部１６０による制御に基づいて撮像素子１２０及び信号処理回路部１３０の駆動タイミングを制御する。

システムコントロール回路部１６０には、例えば、上述の全体画像及び部分画像の領域をどのように決定するのかといったプログラムが記録されていてもよい。

また、システムコントロール回路部１６０は本明細書において例示する駆動方法以外にも、有効画素領域の画素を１行目から順に走査するプログレッシブ走査や、１行おきに走査するインターレース走査にも対応することが可能に構成しても良い。なお、ここで述べた撮像システムは、後述のいずれの実施形態にも適用可能である。

上述したように、本発明に係る第１の実施形態によれば、フレームレートよりも長く蓄積時間を設定できるとともに、画質の低下を抑制することができる。

（第２の実施形態）
次に、本発明に係る第２の実施形態を説明する。図６は、撮像領域のうち、部分画像領域１３と、その周辺の領域を抜き出して模式的に示した図である。本実施形態においても、第１のフレームで全体画像用画素から信号を読み出し、続く第２のフレームで部分画像用画素からの信号を読み出す。

図６（ａ）は、図３と同様に、部分画像に係る領域とその周囲を撮像領域から抜き出した図である。図６（ａ）において、点線の枠で囲まれた２〜１８行目が部分画像領域に対応する。全体画像用画素行１７は、ここでは撮像領域の６行につき１行を抜き出したものであって、１、７、１８、１９行目である。また、部分画像用画素行１９は、撮像領域から全体画像用画素行１７を除いた行が対応するが、図６（ａ）に示した部分画像用画素行１９をすべて読み出すと、部分画像を形成するのに読み出す画素の垂直方向のサンプリング周期が等間隔にならないために得られる画像の画質が劣化する。

そこで、本実施形態においては、垂直方向に隣接する画素からの信号を加算する。図６（ａ）に示した部分画像用画素行１９のうち、２、３行目、５、６行目、８、９行目、・・・のように、垂直方向に隣接する２画素からの信号を加算する例を、図６（ｂ）に示した。加算後の信号の重心は、２行目と３行目の中間、５行目と６行目の中間、８、９行目の中間、・・・となる。つまり、加算後の信号の重心は互いに等間隔になる。したがって、全体画像、部分画像ともに、固体撮像素子から出力される信号の重心が等間隔になるので、偽信号による画質の劣化は生じない。

図６（ｂ）では、部分画像の解像度が高い場合を示したが、例えば、部分画像用画素行１９のうち、２行目と６行目、８行目と１２行目、１４行目と１８行目のような組の信号を加算することで解像度を低くすることも考えられる。この場合でも加算後の信号の重心が４行目、１０行目、１６行目となるので、部分画像のサンプリング周期が等間隔となることが理解できる。

以上の議論をより一般化すると、第２のフレームでは、部分画像用画素行１９に係る画素からの信号を加算し、加算して得られた信号の重心を等間隔にする。言い換えると、ｎおよびｋを２以上の整数として、第１のフレームでは画素アレイのｎ行おきに信号を読み出し、第２のフレームでは第１のフレームで信号を読み出す画素とは異なる行であって、画素アレイのｋ行おきの行である第１の行群から信号を読み出す。さらに、第２のフレームでは第１のフレームで信号を読み出す画素および第１の行群とは異なる、画素アレイのｋ行おきの行である第２の行群から信号を読み出す。さらに、第２のフレームにおいて、第１及び第２の行群から読み出した信号を加算する。

ところで、信号を加算する場所に特に制限はなく、例えば図１における保持容量を画素アレイの各列に複数設けて、保持容量に保持された信号を加算しても良い。また、図２において、増幅トランジスタ７７に対して複数のフォトダイオードＰＤが接続される構成では、増幅トランジスタ７７のゲート電極のノードで加算を行っても良い。さらに、固体撮像素子の内部に限らず、図５で示した信号処理回路部１３０で加算処理を行っても良い。

本実施形態によれば、第１の実施形態と同様の効果が得られることに加えて、第１のフレームで読み出された信号を加算することで、第１のフレームにおける垂直方向の解像度を向上させることができる。

（第３の実施形態）
第２の実施形態までは、モノクロの固体撮像素子を例にとって説明してきたが、本発明はカラーの固体撮像素子にも適用できる。ここでは、Ｒ、Ｇ、Ｂのいわゆるベイヤー配列のカラーフィルタが画素領域に設けられた例を考える。

図７は、撮像領域のうち、部分画像領域１３と、その周辺の領域を抜き出して模式的に示した図である本実施形態においても、第１のフレームで部分画像用画素から信号を読み出し、続く第２のフレームで全体画像用画素からの信号を読み出す。

ベイヤー配列のカラーフィルタにおいては、ＲとＧとが交互に配列された行（以下ＲＧ行）と、ＧとＢとが交互に配列された行（以下ＧＢ行）とが、交互に配列される。本実施形態において、全体画像用画素行２２は、撮像領域を７行おきに抜き出した８、１６行目のＲＧ行から成る行群と、これらのＲＧ行と隣接する９、１７行目のＧＢ行から成る行群から成る。また、部分画像用画素行２１は、撮像領域から全体画像用画素行２２を除いた行が対応する。しかしながら、図７（ａ）に示した部分画像用画素行２１を全て読み出すと、部分画像を形成するのに読み出す画素の垂直方向のサンプリング周期が等間隔にならない。そのため、得られる画像の画質が劣化する。

そこで、本実施形態においては、図７（ｂ）に示すように、部分画像用画素行２１のうち、３行おきに抜き出した１、５、９、１３、１７行目のＲＧ行２３から成る第１の行群を第１のフレームで読み出す。更に、第２のフレームにおいて、部分画像用画素行２１のうち第１の行群と隣接し、３行おきに抜き出した２、６、１０、１４、１８行目のＧＢ行２４から成る第２の行群を読み出す。

上記の関係を一般的に表現すると、ｎおよびｋを２以上の整数として、第１のフレームでは画素アレイのｎ行おきに信号を読み出す。さらに、第２のフレームにおいて、画素アレイのｋ行おきの行である第１の行群の画素から信号を読み出す。第２のフレームではさらに、第１の行群に加えて、第１のフレームで信号を読み出す画素とは異なり、かつ第１の行群と隣接する行である第２の行群から信号を読み出す。

本実施形態によれば、複数色からなるカラーフィルタが画素領域に設けられた固体撮像素子においても第１の実施形態と同様の効果を得ることができる。各フレームにおける画像の解像度を変更した場合でも、上記の条件を満足する限り画質の低下を抑制しつつ、また、各フレームの蓄積時間を確保することができる。

１ 固体撮像素子
４ 画素アレイ
５ 水平走査部
６ 垂直走査部
１１ 全体画像領域
１２ 全体画像用画素行
１３ 部分画像領域
１５、１７、１９ 部分画像用画素行
４１ 画素
４９ 垂直信号線
５１ 保持容量
５２ 水平転送スイッチ
５３ 水平信号線
５４ 出力アンプ
５５ 出力端子
６０１ カウンタ部
６０２ デコーダ部
６０３ パルス出力部

Claims (7)

1. 光電変換して得られた信号を出力する画素が行列状に配列された画素アレイと、
   前記画素アレイを行毎に選択し、前記画素からの信号を出力させる制御部と、を有し、前記制御部は、ｎおよびｋをそれぞれ２以上の整数であってｎ＞ｋを満たす整数として、
   第１のフレームにおいて、前記画素アレイの第１の領域について、ｎ行おきに前記画素からの信号を出力させ、
   第２のフレームにおいて、前記第１の領域よりも狭い第２の領域について、前記第１のフレームにおいて信号を出力させる画素とは異なる前記画素であって、前記画素アレイのｋ行おきの行である第１の行群の画素からの信号を出力させ、
   前記第１または第２のフレームに係る動作を複数回実行する場合に、前記ｎまたはｋを変更すること
   を特徴とする撮像システム。
2. 前記制御部は、
   前記第２のフレームにおいて、前記第１の行群の画素に加えて、前記第１のフレームで信号を出力させる画素および前記第１の行群とは異なる、画素アレイのｋ行おきの行である第２の行群の画素から信号を出力させること
   を特徴とする請求項１に記載の撮像システム。
3. 前記第１の行群の画素は前記第２の行群の画素と互いに隣接することを特徴とする請求項２に記載の撮像システム。
4. 前記第２のフレームにおいて、前記第１および第２の行群の画素から出力させた信号を加算させることを特徴とする請求項２または３に記載の撮像システム。
5. 前記画素アレイには、複数色からなるカラーフィルタが設けられたことを特徴とする請求項１乃至４のいずれかに記載の撮像システム。
6. 前記第１のフレームで信号を出力する前記画素は、前記画素アレイの全体に対応し、
   前記第２のフレームで信号を出力する前記画素は、前記画素アレイの全体よりも狭い領域に対応すること
   を特徴とする請求項１乃至５のいずれかに記載の撮像システム。
7. 光電変換して得られた信号を出力する画素が行列状に配列された画素アレイを有する固体撮像素子の駆動方法であって、
   ｎおよびｋをそれぞれ２以上の整数であってｎ＞ｋを満たす整数として、
   第１のフレームにおいて、前記画素アレイの第１の領域について、ｎ行おきに前記画素からの信号を出力させ、
   第２のフレームにおいて、前記第１の領域よりも狭い第２の領域について、前記第１のフレームにおいて信号を出力させる画素とは異なる前記画素であって、前記画素アレイのｋ行おきの行である第１の行群の画素からの信号を出力させ、
   前記第１または第２のフレームに係る動作を複数回実行する場合に、前記ｎまたはｋを変更すること
   を特徴とする固体撮像素子の駆動方法。