JP6532213B2 - 撮像素子、撮像装置及び携帯電話機 - Google Patents

Description

本発明は、撮像素子及び該撮像素子を用いた撮像装置及び携帯電話機に関するものである。

従来、デジタルカメラやビデオカメラのように、ＣＣＤやＣＭＯＳセンサ等の撮像素子を用いた撮像装置が数多く開発されており、撮影画像の高精細化のため撮像素子の高画素化が進んでいる。

これらの撮像装置では、静止画撮影時には撮像素子から全画素を読み出すため、高解像度の画像が得られる。一方、全画素を読み出すと、撮像素子からの画像データの読み出し時間が掛かるためにフレームレートが低下する。更に、全画素を高速で読み出すことによって、消費電力が増大するといった問題が発生する。

この様な問題を解決するものとして、特許文献１に撮像装置が開示されている。この撮像装置は、４×４画素を１つの単位として同一色を間引いて読み出し加算している。

特開平９−２４７６８９号公報

しかしながら、特許文献１に開示された技術では、撮像素子を間引いて読み出すことによって消費電力を低減しているが、読み出されない画素の読み出し回路における電力消費についてはなんら考慮されていない。

本発明は上記問題点を鑑みてなされたものであり、間引き読み出し時に、撮像素子の消費電力をさらに低減することを目的とする。

上記目的を達成するために、本発明の撮像素子は、第１の画素群及び第２の画素群を含む複数の画素と、前記第１の画素群に接続される第１の読み出し手段と、前記第２の画素群に接続される第２の読み出し手段と、第１の読み出しモードにおいて、前記第１及び前記第２の読み出し手段に電力を供給し、第２の読み出しモードにおいて、前記第１の読み出し手段に電力を供給すると共に、前記第２の読み出し手段への電力の供給を停止するように制御する制御手段とを有し、前記複数の画素及び前記第１の読み出し手段を第１のチップに配置し、前記第２の読み出し手段を第２のチップに配置したことを特徴とする。

本発明によれば、２つのチップに読み出し手段を分けて配置することで、撮像素子の面積を広げることなく、間引き読み出し時に、撮像素子の消費電力をさらに低減することができる。

本発明の第１の実施形態における撮像素子の全体構成を示す図。 画素の構成を示す回路図。 撮像素子の各列の読み出し回路の構成を示す回路図。 実施形態における撮像素子のチップ構成を示す概念図。 第１の実施形態における撮像素子の読み出し方法を示す模式図。 第２の実施形態における撮像素子の全体構成を示す図。 第２の実施形態における撮像素子の読み出し方法を示す模式図。 第３の実施形態における携帯電話機の概略構成を示すブロック図。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

＜第１の実施形態＞
図１は、例えば、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置で用いられる、本発明の第１の実施形態における撮像素子の全体構成を示す図である。画素領域１００には、複数の画素ｐが行列状に配置されている。なお、図１では、行を１〜ｎ、列を１〜ｋとして、画素ｐ１１〜ｐｋｎと表している。

ここで、画素ｐの構成について、図２を用いて説明する。フォトダイオード（ＰＤ）２０１は、入射光を光電変換し、入射光量に応じた電荷を蓄積する。ＰＤ２０１に蓄積された電荷は、信号φｔｘをＨｉｇｈレベルにして転送ゲート２０２をＯＮにすることで、フローティングディフュージョン（ＦＤ）部２０３に転送される。ＦＤ部２０３は、アンプ２０４のゲートに接続されており、このアンプ２０４でＰＤ２０１から転送されてきた電荷の電荷量に応じた電圧値に変換される。そして、画素選択スイッチ２０６への信号φｓｅｌをＨｉｇｈレベルとすることで、アンプ２０４で電圧に変換された画素信号を画素ｐの出力ｖｏｕｔとして出力する。

また、信号φｒｅｓをＨｉｇｈレベルとすることでリセットスイッチ２０５がＯＮとなり、ＦＤ部２０３をリセットすることができる。さらに、信号φｔｘと信号φｒｅｓを同時にＨｉｇｈレベルにして転送ゲート２０２とリセットスイッチ２０５の両方を同時にＯＮにすることで、ＦＤ部２０３経由でＰＤ２０１のリセットを行うことができる。

図１に戻り、垂直走査回路１０１は、信号φｒｅｓ、φｔｘ、φｓｅｌ等の駆動信号を水平信号線を介して各画素ｐのリセットスイッチ２０５、転送ゲート２０２、画素選択スイッチ２０６等にそれぞれ供給する。なお、図１では、同じ行に配置された画素ｐが同じ水平信号線に接続されており、第１〜ｎ行の各行の水平信号線に出力される信号をそれぞれ信号φｒｅｓ＿１〜ｎ、φｔｘ＿１〜ｎ、φｓｅｌ＿１〜ｎと表している。

各画素ｐの出力ｖｏｕｔは、垂直走査回路１０１の制御により行単位で読み出される。更に列毎に第１の垂直出力線（列出力線）１０２ａまたは第２の垂直出力線（列出力線）１０２ｂを介して、各列毎に構成された第１の列読み出し回路１０３ａまたは第２の列読み出し回路１０３ｂに出力される。

ここで、第１の各列読み出し回路１０３ａ及び第２の列読み出し回路１０３ｂの構成について、図３を用いて説明する。なお、第１の列読み出し回路１０３ａ及び第２の列読み出し回路１０３ｂは同じ構成を有するため、図３及びその説明においては列読み出し回路１０３と記載する。同様に、第１の垂直出力線１０２ａ及び第２の垂直出力線１０２ｂも、垂直出力線１０２と記載する。

垂直出力線１０２は列毎に設けられ、垂直出力線１０２に接続された画素ｐの出力ｖｏｕｔが出力される。垂直出力線１０２には電流源１０４が接続されており、この電流源１０４と、垂直出力線１０２に接続された画素のアンプ２０４によってソースフォロワ回路が構成される。

垂直出力線１０２に出力された画素信号は、クランプ容量３０１を介して演算増幅器３０３の反転入力端子に入力される。演算増幅器３０３の非反転入力端子には基準電圧Ｖｒｅｆが接続されている。スイッチ３０４は、フィードバック容量３０２の両端をショートさせるためのスイッチであり、信号φｃｆｓで制御される。

Ｓ信号転送スイッチ３０５は、画素ｐから読み出される画素信号ＳをＳ信号保持容量３０７に転送するためのスイッチである。信号φｔｓをＨｉｇｈレベルにすることにより、演算増幅器３０３で増幅された画素信号ＳがＳ信号転送スイッチ３０５を介してＳ信号保持容量３０７に保持される。

Ｎ信号転送スイッチ３０６は、ノイズ信号ＮをＮ信号保持容量３０８に転送するためのスイッチである。信号φｔｎをＨｉｇｈレベルにすることにより、演算増幅器３０３で増幅されたノイズ信号ＮがＮ信号転送スイッチ３０６を介してＮ信号保持容量３０８に保持される。Ｓ信号保持容量３０７、Ｎ信号保持容量３０８に保持された画素信号Ｓ及びノイズ信号Ｎは、それぞれ列読み出し回路１０３の出力端子ｖｓ，ｖｎから出力される。

図１に示す本第１の実施形態における例では、画素領域１００に配置される画素のうち、第１、４、５、７行目に配置された画素ｐ（第１の画素群）からの出力ｖｏｕｔは、第１の垂直出力線１０２ａを介して、画素領域１００の上下（列の端部）に配置された２つの第１の列読み出し回路１０３ａのいずれかに読み出される。以下、第１の垂直出力線１０２ａを介して第１の列読み出し回路１０３ａに読み出して信号処理を行う処理系統を、第１系統と呼ぶ（第１の読み出し手段）。また、第２、３、６行目に配置された画素ｐ（第２の画素群）からの出力ｖｏｕｔは、第２の垂直出力線１０２ｂを介して、画素領域１００の上下に配置された２つの第２の列読み出し回路１０３ｂのいずれかに読み出される。以下、第２の垂直出力線１０２ｂを介して第２の列読み出し回路１０３ｂに読み出して信号処理を行う処理系統を、第２系統と呼ぶ（第２の読み出し手段）。なお、図１では、第１系統の構成を参照番号に「ａ」を付して表し、第２系統の構成を参照番号に「ｂ」を付して表している。以下、垂直方向の６行毎に、処理系統への出力順が第１系統、第２系統、第２系統、第１系統、第１系統、第２系統となるように第ｎ行まで繰り返しながら、第１の垂直出力線１０２ａ及び第２の垂直出力線１０２ｂに接続する。

第１系統において、第１の列読み出し回路１０３ａの出力端子ｖｓ，ｖｎは、第１の水平走査回路１０７ａからの制御信号φｈｓｒｉ（ｉは列番号、１〜ｋ）によって制御される水平転送スイッチ１０５ａ，１０６ａにそれぞれ接続されている。水平転送スイッチ１０５ａ，１０６ａは、制御信号φｈｓｒｉをＨｉｇｈレベルとすることにより、Ｓ信号保持容量３０７及びＮ信号保持容量３０８に保持された画素信号及びノイズ信号をそれぞれ水平出力線（行出力線）１０８ａ，１０９ａへ転送させる。

水平出力線１０８ａ，１０９ａは差動増幅器１１０ａの入力に接続され、差動増幅器１１０ａは画素信号Ｓとノイズ信号Ｎの差分をとると同時に所定のゲインをかけ、最終的な画像信号を出力端子１１１へ出力する。

水平出力線リセットスイッチ１１２ａ，１１３ａは、信号φｃｈｒｅｓをＨｉｇｈとすることによってＯＮされ、各水平出力線１０８ａ，１０９ａをリセット電圧Ｖｃｈｒｅｓにリセットさせる。

なお、第２系統は上述した第１系統と同様の構成を有するため、説明を省略する。

次に、第１の実施形態における撮像素子の構造について、図４を参照して説明する。図４（ａ）は従来の１チップ構成の撮像素子を表したものであり、画素部、垂直走査回路、列読み出し回路、水平走査回路、出力回路、その他の回路が１チップ上に構成されている。

これに対し、第１の実施形態における撮像素子は、図４（ｂ）及び（ｃ）に示すように第１チップと第２チップを互いに積層させた２チップ構造となっている。図４（ｂ）は第１チップを示し、図４（ｃ）は第２チップを示している。第１チップには、画素領域１００、垂直走査回路１０１、及び、第１系統の第１の列読み出し回路１０３ａ、第１の水平走査回路１０７ａ、差動増幅器１１０ａなどの出力回路、及びその他の回路が構成されている。一方、第２チップには、第２系統の第２の列読み出し回路１０３ｂ、第２の水平走査回路１０７ｂ、差動増幅器１１０ｂなどの出力回路、及びその他の回路が構成されている。図４（ｂ）及び（ｃ）に示すように、積層された２つのチップに第１系統の処理回路と第２系統の処理回路とを分けて配置することで、図１に示す構成を有する撮像素子を従来と同じ面積で構成することができる。

図１に示す電源ＳＷ１１４は、第２のチップに配置された第２の列読み出し回路１０３ｂ及び第２の水平走査回路１０７ｂ等の、第２系統の処理回路に対する電源供給をＯＮまたはＯＦＦするスイッチである。

次に、上記構成を有する撮像素子における第１の実施形態の画素信号の読み出し方法について、図５を参照しながら説明する。

図５（ａ）のように、撮像素子の画素の全てから信号を読み出す場合、第１系統及び第２系統を両方用いて、全ての画素から画素信号を読み出す。このとき、第１系統及び第２系統を両方用いることで、第１行目と第２行目、第３行目と第４行目というように、２行ずつ同時に画素信号を読み出すことができる。更に、第１系統及び第２系統の処理回路それぞれが、画素領域１００の上下に２つずつ配置されているため、第１列目と第２列目、第３列目と第４列目というように２列ずつ同時に水平方向に読み出すことができる。このため、読み出しに係る時間を大幅に短縮することができる。

次に、図５（ｂ）は、画素ｐの一部を間引いて読み出す間引き読み出しにおいて、垂直３画素間引き読み出し時の読み出し方法を示したものである。図中、白抜きの画素は読み出す画素を表し、ハッチングされた画素は間引く画素を表す。このような垂直３画素間引き読み出し時には、垂直方向に第１行目の画素から信号を読み出したら次の第２行目及び第３行目の画素からは信号を読み出さず、その次の第４行目の画素から信号を読み出したら次の第５行目及び第６行目の画素からは信号を読み出さない、といった垂直間引き読み出しを繰り返していく。

このとき、本第１の実施形態では、図１に示すように、垂直３画素間引き読み出し時に読み出す画素の行である第１行目の画素ｐ１１〜ｐｋ１、第４行目の画素ｐ１４〜ｐｋ４、第７行目の画素ｐ１７〜ｐｋ７は共通して、第１系統に接続されている。一方、間引く画素の行である第２行目の画素ｐ１２〜ｐｋ２、第３行目の画素ｐ１３〜ｐｋ３、第６行目の画素ｐ１６〜ｐｋ６の画素は、共通して第２系統に接続されている。

第２系統の第２列読み出し回路１０３ｂ及び第２の水平走査回路１０７ｂは第２チップに配置されているため、垂直間引き読み出し時に電源ＳＷ１１４をＯＦＦし、第２チップへの電力の供給を停止することで、撮像素子の消費電力を低減することができる。更に、第２系統の第２の垂直出力線１０２ｂに接続される電流源１０４も切ることによって、垂直間引き読み出し時に撮像素子の消費電力を更に低減することができる。

なお、間引く画素の行である第５行目の画素ｐ１５〜ｐｋ５の信号は第１系統により読み出すことができるが、垂直走査回路１０１により第５行目を選択しないようにしたり、読み出した画素信号を廃棄すればよい。また、第５行目の画素ｐ１５〜ｐｋ５を第１系統により読み出すことで、全ての画素を読み出す場合にかかる時間を、第１系統と第２系統とで同等にすることができるが、第２系統により読み出すように配線しても良い。

また、本第１の実施形態においては、図５（ｂ）に示した通り、全ての画素列に対してある行に配置されている画素の全ての信号を読み出すか読み出さないかを定めていたが、その限りではない。例えば、図５（ｃ）のように、Ｇ／Ｒの列とＢ／Ｇの列で、第１系統と第２系統に接続する行を異ならせることで、信号を読み出す画素と間引く画素を適宜変更することができる。

また、上述した例では、垂直３画素間引き読み出しを行う構成について説明したが、本発明はこれに限るものではなく、少なくとも間引き読み出し時に信号を読み出す画素を第１系統により読み出すように構成してあればよい。

以上のように本第１の実施形態によれば、間引き読み出し時に信号が読み出されない画素を第２チップに配置された第２系統に接続することで、間引き読み出し時に第２チップの電源を落とすことができる。このように２チップ構成にすることによって、間引き読み出し時にチップ単位で電源をＯＦＦにできるため、容易な電源制御で消費電力を低減することができる。

＜第２の実施形態＞
上述した第１の実施形態では、垂直方向の間引きを行う撮像素子の構成について述べたが、間引き読み出しは垂直方向に限るものではない。そこで、第２の実施形態では、水平方向の間引き読み出し時に撮像素子の消費電力を低減させる構成について説明する。

図６は、第２の実施形態における撮像素子の構成を示している。なお、図６に示されている撮像素子を構成する各回路は図１と同様であるため、同じ参照番号を付し、説明は省略するが、図１に示す構成とは回路間の接続が異なる。以下、画素ｐ及び第１の垂直出力線１０２ａ及び第２の垂直出力線１０２ｂ、第１の列読み出し回路１０３ａ及び第２の列読み出し回路１０３ｂ、第１の水平走査回路１０７ａ及び第２の水平走査回路１０７ｂの接続について説明する。

図６に示す撮像素子の構成では、図１と異なり、１列の画素ｐに対して、第１の垂直出力線１０２ａ及び第１の列読み出し回路１０３ａ、または、第２の垂直出力線１０２ｂ及び第２の列読み出し回路１０３ｂのいずれかが接続されている。すなわち、各列の画素には第１系統または第２系統のいずれか一方が接続される。

図６に示す本第２の実施形態における例では、画素領域１００に配置される画素のうち、第１、４、６、７、１０、１１列目に配置された画素ｐ（第１の画素群）からの出力ｖｏｕｔは、第１の垂直出力線１０２ａを介して、画素領域１００の上下に配置された２つの第１の列読み出し回路１０３ａのいずれかに読み出される。また、第２、３、５、８、９、１２列目に配置された画素ｐ（第２の画素群）からの出力ｖｏｕｔは、第２の垂直出力線１０２ｂを介して、同じく画素領域１００の上下に配置された２つの第２の列読み出し回路１０３ｂのいずれかに読み出される。以下、水平方向の１２列毎に、処理系統への出力順が第１系統、第２系統、第２系統、第１系統、第２系統、第１系統、第１系統、第２系統、第２系統、第１系統、第１系統、第２系統となるように第ｋ列まで繰り返しながら、第１の垂直出力線１０２ａ及び第２の垂直出力線１０２ｂに接続する。

次に、上記構成を有する撮像素子における第２の実施形態の画素信号の読み出し方法について、図７を参照しながら説明する。

図７（ａ）のように、撮像素子の画素の全てから信号を読み出す場合、第１系統及び第２系統を両方用いて、全ての画素から画素信号を読み出す。このとき、第１系統及び第２系統を両方用いることで、第１列目と第２列目、第３列目と第４列目というように、２列ずつ同時に画素信号を読み出すことができため、読み出しに係る時間を短縮することができる。

次に、図７（ｂ）は水平３画素間引き読み時の読み出し方法を示したものである。図中、白抜きの画素は信号を読み出す画素を表し、ハッチングされた画素は間引く画素を表す。このような水平３画素間引き読み時には、水平方向に第１列目の画素から信号を読み出したら次の第２列目及び第３列目の画素からは信号を読み出さず、その次の第４列目の画素から信号を読み出したら次の第５列目及び第６列目の画素からは信号を読み出さない。更に、第７列目の画素から信号を読み出したら次の第８列目及び第９列目の画素からは信号を読み出さず、その次の第１０列目の画素から信号を読み出したら次の第１１列目及び第１２列目の画素からは信号を読み出さない。このような水平間引き読み出しを繰り返していく。

このとき、本第２の実施形態では、図６に示すように、水平３画素間引き読み出し時に信号を読み出す画素の列である第１列目の画素ｐ１１〜ｐ１ｎ、第４列目の画素ｐ４１〜ｐ４ｎ、第７列目の画素ｐ７１〜ｐ７ｎ、第１０列目の画素ｐ１０１〜ｐ１０ｎは共通して、第１系統に接続されている。一方、間引く画素の列である第２列目の画素ｐ２１〜ｐ２ｎ、第３列目の画素ｐ３１〜ｐ３ｎ、第５列目の画素ｐ５１〜ｐ５ｎ、第８列目の画素ｐ８１〜ｐ８ｎ、第９列目の画素ｐ９１〜ｐ９ｎ、第１２列目の画素ｐ１２１〜ｐ１２ｎの画素は、共通して第２系統に接続されている。

第２系統の第２列読み出し回路１０３ｂ及び第２の水平走査回路１０７ｂは第２チップに配置されているため、水平間引き読み出し時に電源ＳＷ１１４をＯＦＦし、第２チップへの電力の供給を停止することで、撮像素子の消費電力を低減することができる。更に、第２系統の第２の垂直出力線１０２ｂに接続される電流源１０４も切ることによって、水平間引き読み出し時に撮像素子の消費電力を更に低減することができる。

なお、間引く画素の列である第６行目の画素ｐ６１〜ｐ６ｎ及び第１１行目の画素ｐ１１１〜ｐ１１ｎは第１系統により信号が読み出されるが、読み出した画素信号を廃棄すればよい。また、第６行目の画素ｐ６１〜ｐ６ｎ及び第１１行目の画素ｐ１１１〜ｐ１１ｎの信号を第１系統により読み出すことで、全ての画素の信号を読み出す場合にかかる時間を、第１系統と第２系統とで同等にすることができるが、第２系統により読み出すように配線しても良い。

なお、図７（ｂ）に示す例では、１列読み出した後、２列を間引く場合の構成について説明したが、本発明はこれに限るものではない。例えば、図７（ｃ）に示すように、連続する２列の信号を読み出した後、４列を間引くような構成にしても構わない。すなわち、間引き読み出し時に信号を読み出す列を第１系統により読み出すように構成してあればよい。

以上のように本第２の実施形態によれば、水平方向の間引き読み出し時にも、第１の実施形態と同様の効果を得ることができる。

なお、上記第１及び第２の実施形態においては、第１チップおよび第２チップに接続される画素群は同じ画素数である構成として説明したが、勿論、第１チップと第２チップに接続される画素群は同じ画素数でなくても良い。上記第１及び第２の実施形態のように、間引かれる画素数の方が多い場合には、間引かれる全ての画素群を、第２チップに配置された第２系統に接続する構成にすることによって、さらに消費電力を低減することができる。

＜第３の実施形態＞
図８は、本発明の第３の実施形態として、携帯電話機５００の構成を示すブロック図である。第３の実施形態の携帯電話機５００は、音声通話機能の他、電子メール機能や、インターネット接続機能、画像の撮影、再生機能等を有する。

図８において、通信部５０１は、ユーザが契約した通信キャリアに従う通信方式により他の電話機との間で音声データや画像データを通信する。音声処理部５０２は、音声通話時において、マイクロフォン５０３からの音声データを発信に適した形式に変換して通信部５０１に送る。また、音声処理部５０２は、通信部５０１から送られた通話相手からの音声データを復号し、スピーカ５０４に送る。

撮像部５０５は、第１または第２の実施形態で説明した撮像素子を備え、被写体の画像を撮影し、画像データを出力する。画像処理部５０６は、画像の撮影時においては、撮像部５０５により撮影された画像データを処理し、記録に適した形式に変換して出力する。また、画像処理部５０６は、記録された画像の再生時には、再生された画像を処理して表示部５０７に送る。表示部５０７は、数インチ程度の液晶表示パネルを備え、制御部５０９からの指示に応じて各種の画面を表示する。不揮発メモリ５０８は、アドレス帳の情報や、電子メールのデータ、撮像部５０５により撮影された画像データ等のデータを記憶する。

制御部５０９はＣＰＵやメモリ等を有し、不図示のメモリに記憶された制御プログラムに従って電話機５００の各部を制御する。操作部５１０は、電源ボタンや番号キー、その他ユーザがデータを入力するための各種の操作キーを備える。カードＩＦ５１１は、メモリカード５１２に対して各種のデータを記録再生する。外部ＩＦ５１３は、不揮発メモリ５０８やメモリカード５１２に記憶されたデータを外部機器に送信し、また、外部機器から送信されたデータを受信する。外部ＩＦ５１３は、ＵＳＢ等の有線の通信方式や、無線通信など、公知の通信方式により通信を行う。

次に、電話機５００における音声通話機能を説明する。通話相手に対して電話をかける場合、ユーザが操作部５１０の番号キーを操作して通話相手の番号を入力するか、不揮発メモリ５０８に記憶されたアドレス帳を表示部５０７に表示し、通話相手を選択し、発信を指示する。発信が指示されると、制御部５０９は通信部５０１に対し、通話相手に発信する。通話相手に着信すると、通信部５０１は音声処理部５０２に対して相手の音声データを出力すると共に、ユーザの音声データを相手に送信する。

また、電子メールを送信する場合、ユーザは、操作部５１０を用いて、メール作成を指示する。メール作成が指示されると、制御部５０９はメール作成用の画面を表示部５０７に表示する。ユーザは操作部５１０を用いて送信先アドレスや本文を入力し、送信を指示する。制御部５０９はメール送信が指示されると、通信部５０１に対しアドレスの情報とメール本文のデータを送る。通信部５０１は、メールのデータを通信に適した形式に変換し、送信先に送る。また、通信部５０１は、電子メールを受信すると、受信したメールのデータを表示に適した形式に変換し、表示部５０７に表示する。

次に、電話機５００における撮影機能について説明する。ユーザが操作部５１０を操作して撮影モードを設定した後、静止画或いは動画の撮影を指示すると、撮像部５０５は静止画データ或いは動画データを撮影して画像処理部５０６に送る。画像処理部５０６は撮影された静止画データや動画データを処理し、不揮発メモリ５０８に記憶する。また、画像処理部５０６は、撮影された静止画データや動画データをカードＩＦ５１１に送る。カードＩＦ５１１は静止画や動画データをメモリカード５１２に記憶する。

また、電話機５００は、この様に撮影された静止画や動画データを含むファイルを、電子メールの添付ファイルとして送信することができる。具体的には、電子メールを送信する際に、不揮発メモリ５０８やメモリカード５１２に記憶された画像ファイルを選択し、添付ファイルとして送信を指示する。

また、電話機５００は、撮影された静止画や動画データを含むファイルを、外部ＩＦ５１３によりＰＣや他の電話機等の外部機器に送信することもできる。ユーザは、操作部５１０を操作して、不揮発メモリ５０８やメモリカード５１２に記憶された画像ファイルを選択し、送信を指示する。制御部５０９は、選択された画像ファイルを不揮発メモリ５０８或いはメモリカード５１２から読み出し、外部機器に送信するよう、外部ＩＦ５１３を制御する。

Claims (17)

1. 第１の画素群及び第２の画素群を含む複数の画素と、
   前記第１の画素群に接続される第１の読み出し手段と、
   前記第２の画素群に接続される第２の読み出し手段と、
   第１の読み出しモードにおいて、前記第１及び前記第２の読み出し手段に電力を供給し、第２の読み出しモードにおいて、前記第１の読み出し手段に電力を供給すると共に、前記第２の読み出し手段への電力の供給を停止するように制御する制御手段と、を有し、
   前記複数の画素及び前記第１の読み出し手段を第１のチップに配置し、前記第２の読み出し手段を第２のチップに配置したことを特徴とする撮像素子。
2. 前記第１の読み出しモードは、前記複数の画素を全て読み出すモードであって、前記第２の読み出しモードは前記複数の画素の一部を間引いて読み出すモードであることを特徴とする請求項１に記載の撮像素子。
3. 前記第２の画素群は、前記第２の読み出しモードにおいて間引く画素で構成されることを特徴とする請求項２に記載の撮像素子。
4. 前記第１の画素群は、前記第２の読み出しモードにおいて読み出す画素を全て含むことを特徴とする請求項２または３に記載の撮像素子。
5. 前記第１の読み出し手段は、接続する列にそれぞれ備えられた複数の第１の列読み出し手段と、前記複数の第１の列読み出し手段を制御する、少なくとも１つの第１の水平走査手段とを含み、
   前記第２の読み出し手段は、接続する列にそれぞれ備えられた複数の第２の列読み出し手段と、前記複数の第２の列読み出し手段を制御する、少なくとも１つの第２の水平走査手段とを含むことを特徴とする請求項１に記載の撮像素子。
6. 前記複数の第１の列読み出し手段及び前記第１の水平走査手段を、それぞれ前記複数の画素の列の２つの端部に分けて配置したことを特徴とする請求項５に記載の撮像素子。
7. 前記複数の第２の列読み出し手段及び前記第２の水平走査手段を、それぞれ、前記複数の画素の列の２つの端部に分けて配置したことを特徴とする請求項５に記載の撮像素子。
8. 複数の半導体基板を積層した撮像素子であって、
   入射光が入射する第１の半導体基板に設けられた複数の画素と、
   前記第１の半導体基板に設けられ、かつ前記複数の画素から画素信号を出力するための信号線と、
   前記複数の画素の一部から前記信号線を介して画素信号を読み出すための第１の読み出し手段と、
   前記複数の画素の別の一部から前記信号線を介して画素信号を読み出すための第２の読み出し手段とを有し、
   前記複数の画素の一部を間引いて読み出す間引き読み出しの際に読み出す画素を前記第１の読み出し手段に接続し、前記間引き読み出しの際に間引く画素の少なくとも一部を前記第２の読み出し手段に接続し、
   前記間引き読み出しを行う際に、前記第１の半導体基板に設けられた信号線の少なくとも一部と前記第１の半導体基板とは異なる第２の半導体基板に設けられた前記第２の読み出し手段への電力の供給を停止することを特徴とする撮像素子。
9. 前記撮像素子は、垂直方向の間引き読み出しを行うことができ、前記間引き読み出しの際に読み出す行の画素を前記第１の読み出し手段に接続し、前記間引き読み出しの際に読み出さない行の少なくとも一部の行の画素を前記第２の読み出し手段に接続したことを特徴とする請求項８に記載の撮像素子。
10. 前記撮像素子は、水平方向の間引き読み出しを行うことができ、前記間引き読み出しの際に読み出す列の画素を前記第１の読み出し手段に接続し、前記間引き読み出しの際に読み出さない列の少なくとも一部の列の画素を前記第２の読み出し手段に接続したことを特徴とする請求項８に記載の撮像素子。
11. 前記第１の読み出し手段は、接続する列にそれぞれ備えられた複数の第１の列読み出し手段と、前記複数の第１の列読み出し手段を制御する、少なくとも１つの第１の水平走査手段とを含み、
    前記第２の読み出し手段は、接続する列にそれぞれ備えられた複数の第２の列読み出し手段と、前記複数の第２の列読み出し手段を制御する、少なくとも１つの第２の水平走査手段とを含むことを特徴とする請求項８に記載の撮像素子。
12. 前記複数の第１の列読み出し手段及び前記第１の水平走査手段を、それぞれ前記複数の画素の列の２つの端部に分けて配置したことを特徴とする請求項１１に記載の撮像素子。
13. 前記複数の第２の列読み出し手段及び前記第２の水平走査手段を、それぞれ、前記複数の画素の列の２つの端部に分けて配置したことを特徴とする請求項１１または１２に記載の撮像素子。
14. 前記間引き読み出しを行う際に、前記第１の半導体基板に設けられた信号線のうち、前記第２の読み出し手段と接続する信号線への電力の供給を停止することを特徴とする請求項８に記載の撮像素子。
15. 前記第２の読み出し手段に読み出される前記複数の画素の画素数は、前記第１の読み出し手段に読み出される前記複数の画素の画素数よりも多いことを特徴とする請求項８に記載の撮像素子。
16. 請求項１乃至１５のいずれか１項に記載の撮像素子を有することを特徴とする撮像装置。
17. 請求項１乃至１５のいずれか１項に記載の撮像素子を有することを特徴とする携帯電話機。

Images