JP6458114B2 - 撮像素子、撮像装置及び携帯電話機 - Google Patents
撮像素子、撮像装置及び携帯電話機 Download PDFInfo
- Publication number
- JP6458114B2 JP6458114B2 JP2017208382A JP2017208382A JP6458114B2 JP 6458114 B2 JP6458114 B2 JP 6458114B2 JP 2017208382 A JP2017208382 A JP 2017208382A JP 2017208382 A JP2017208382 A JP 2017208382A JP 6458114 B2 JP6458114 B2 JP 6458114B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- imaging pixels
- semiconductor chip
- image pickup
- pixel group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Description
本発明は、撮像素子、撮像素子を用いた撮像装置及び携帯電話機に関する。
近年、CMOSセンサ等の撮像素子を用いた撮像装置においては多機能化が進み、静止画/動画といった撮像画像の生成だけでなく、例えば焦点調節のような撮像装置の制御も、撮像素子で得た被写体情報に基づいて行われるようになっている。
例えば特許文献1では、撮像素子の一部の受光素子(画素)において、オンチップマイクロレンズの光軸に対して受光部の感度領域を偏心させることで瞳分割機能を付与し、これらの画素を焦点検出用画素とする技術が提案されている。特許文献2では、撮像素子の画素毎に1つのマイクロレンズと2つのフォトダイオードを備えることにより、それぞれのフォトダイオードは撮影レンズの異なる瞳を通過した光を受光する技術が提案されている。この2つのフォトダイオードからの出力信号を比較することで焦点検出が可能となる。
しかしながら、上述の従来技術では、焦点検出用画素の蓄積時間や蓄積時刻を他の通常の撮像画素とは独立に制御することが困難である。これらを独立に制御するために、撮像画素及び焦点検出用画素それぞれの駆動信号を単に配線したのでは、各画素の受光面積を圧迫して感度低下を招いてしまう。
そこで本発明は、撮像素子の感度を維持し良好な画質を得ながら、焦点検出用画素を他の撮像画素とは独立に制御することが可能な構成を実現する。
本発明の一側面によれば、第1の半導体チップと第2の半導体チップとが互いに積層された撮像素子であって、前記第1の半導体チップは、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記光電変換部の信号を前記電荷電圧変換部に転送する転送部と、前記画素の電荷をリセットするリセット部とを備えた画素がそれぞれ複数配置された第1の画素群及び第2の画素群からなる画素部と、前記第1の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する駆動する第1の駆動回路とを有し、前記第2の半導体チップは、前記第2の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する第2の駆動回路を有することを特徴とする撮像素子が提供される。
本発明によれば、撮像素子の感度を維持し良好な画質を得ながら、焦点検出用画素を他の撮像画素とは独立に制御することが可能になる。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、本発明は以下の実施形態に限定されるものではなく、本発明の実施に有利な具体例を示すにすぎない。また、以下の実施形態の中で説明されている特徴の組み合わせの全てが本発明の課題解決のために必須のものであるとは限らない。
<第1実施形態>
図1は、本実施形態における撮像装置100の構成を示す図である。第1レンズ群101は、結像光学系の先端に配置され、光軸方向に進退可能に保持される。絞り102は、その開口径を調節することで撮影時の光量調節を行う。第2レンズ群103は、第1レンズ群101の進退動作との連動により変倍作用(ズーム機能)を実現する。第3レンズ群104は、光軸方向の進退により焦点調節を行う。
図1は、本実施形態における撮像装置100の構成を示す図である。第1レンズ群101は、結像光学系の先端に配置され、光軸方向に進退可能に保持される。絞り102は、その開口径を調節することで撮影時の光量調節を行う。第2レンズ群103は、第1レンズ群101の進退動作との連動により変倍作用(ズーム機能)を実現する。第3レンズ群104は、光軸方向の進退により焦点調節を行う。
メカニカルシャッター105は、後述する撮像素子107のリセット走査と連動して撮像素子107へ導かれる光量を調節する。光学的ローパスフィルタ106は、撮影画像の偽色やモアレを軽減するための光学素子である。撮像素子107は、前述のレンズ群により結像された被写体像を光電変換する。ここでは、撮像素子107には例えばベイヤー配列のCMOSイメージセンサが使用されるものとする。
撮像素子107から出力されるアナログ画像信号は、AFE108によりデジタル信号に変換される。DSP(Digital Signal Processer)109は、AFE108から出力されるデジタル画像信号に対する画像補正を含む各種画像処理を行う。
記録媒体110は、画像データを記録する。表示部111は、撮影した画像や各種メニュー画面などを表示する。表示部111には例えば液晶ディスプレイ(LCD)などが使用される。後述するライブビュー動作時には連続して撮像した画像が表示部111に逐次表示される。RAM112は、DSP109と接続され、画像データなどを一時記憶する。タイミングジェネレータであるTG113は、撮像素子107に駆動信号を供給する。制御部であるCPU114は、AFE108,DSP109,TG113,絞り駆動回路115,フォーカス駆動回路118の制御を行う。
シャッタースイッチ115(SW)は、撮影者の操作により撮影指示をCPU114に伝達する。絞り駆動回路116は、絞りアクチュエータ117を駆動制御することにより絞り102を駆動する。フォーカス駆動回路118は、フォーカスアクチュエータ119を駆動制御することにより第3レンズ群104を光軸方向に進退させ、これにより焦点調節を行う。シャッター駆動回路120は、CPU114の制御に従ってメカニカルシャッター105を駆動する。
図2は、撮像素子107の構成を示す図である。画素部を構成する画素領域PAには、画素アレイ200がp11〜pknのように行列上に配置されている。画素アレイ200は、撮像用画素である通常画素で構成される第1の画素群及び非撮像用画素である焦点検出用画素で構成される第2の画素群を含む。図2において、斜線で示される画素群(p12、p31、p33)が第2の画素群であり、記録や表示を行うための画像生成には用いられず特定用途(ここでは焦点検出用)に用いられる非撮像用画素である。
ここで、画素アレイ200の1画素毎の構成について図3(a)を用いて説明する。受光部としてのフォトダイオード(PD)301は、入射した光信号を光電変換し、露光量に応じた電荷を蓄積する。転送ゲート302は、信号txをHighレベルにすることでPD301に蓄積されている電荷が、フローティングディフュージョン(FD)部303に転送される。FD部303は、アンプ304のゲートに接続されており、アンプ304でPD301から転送されてきた電荷量が電圧量に変換される。
リセットスイッチ305は、信号resをHighレベルとすることによりFD部303をリセットする。また、信号txと信号resを同時にHighレベルとすることで、転送ゲート302及びリセットスイッチ305を両方ONし、FD部303経由でPD301の電荷がリセットされる。
画素選択スイッチ306は、信号selをHighレベルとすることにより、アンプ304で電圧に変換された画素信号を画素アレイ200の出力voutに出力する。
図3(b)、(c)、(d)はそれぞれ、画素アレイ200の各画素の断面構造を示す図である。図示のように、PD301とマイクロレンズ310との間に遮光層311が介在している。これらのうち図3(c)及び(d)は、焦点検出用画素の断面構造を示している。例えば、画素p12,p31は、図3(c)の構造を有し、画素p33は、図3(d)の構造を有するものとする。図示の如く、遮光層311の開口をマイクロレンズ310とPD301に対して偏心させることにより、マイクロレンズ310からPD301に入射する光束を特定の方向に制限する。図3(b)は、その他の通常の撮像画像の生成に用いられる撮像用画素の構造を示している。図3(c)、(d)のような焦点検出用画素が複数、例えば離散的に配列される。図3(c)の構造を有する画素群から取得した信号と、図3(d)の構造を有する画素群から取得した信号を比較することにより、焦点検出が可能となる。
図2に戻り、垂直走査回路201aは、撮像用画素である通常画素で構成される第1の画素群の画素を駆動する第1の駆動回路である。垂直走査回路201bは、非撮像用画素である焦点検出用画素で構成される第2の画素群の画素を駆動する第2の駆動回路である。垂直走査回路201a、垂直走査回路201bはそれぞれ、各画素に対して駆動信号群Va、Vbを供給する。垂直走査回路201aは、通常画素に対し駆動信号群Vaを供給し、垂直走査回路201bは、焦点検出用画素に対し駆動信号群Vbを供給する。駆動信号群Va1は、駆動信号resa_1,txa_1,sela_1から構成され、駆動信号群Vb1は、駆動信号resb_1,txb_1,selb_1から構成される。2行目以降の駆動信号群Va2,Vb2,Va3,Vb3なども同様である。
また、各画素の出力Voutは、列毎に垂直出力線202を介して列共通読出し回路203に接続されている。列共通読出し回路203では、CDS動作やアンプによる信号の増幅、サンプル/ホールド動作などが行われる。
列共通読出し回路203からは、FD部303のリセット解除直後の出力であるN信号(vn)と、PD301の信号転送後の出力であるS信号(vs)が出力される。列共通読出し回路203には、水平転送スイッチ205,206が接続されている。
水平転送スイッチ205,206は、水平走査回路207の出力信号hsr*(*は列番号)によって制御され、信号hsr*がHighレベルになることにより、S信号/N信号がそれぞれ水平出力線208,209へ転送される。
水平出力線208,209は、差動増幅器210の入力に接続されており、差動増幅器210では、S信号とN信号の差分をとると同時に所定のゲインをかけ、最終的な画像信号を出力端子211へ出力する。
水平出力線リセットスイッチ212,213は、信号chresがHighになることによってONされ、水平出力線208,209がリセット電圧Vchresにリセットされる。
図4に撮像素子107の半導体チップの構成と各ブロックの配置を示す。撮像素子107は、第1の半導体チップ401と第2の半導体チップ402とを互いに積層した構成により形成される。第1の半導体チップ401には、画素アレイ200や垂直走査回路201a、列共通読出し回路203、水平走査回路207などが配置される。また、駆動信号群Vaを供給する信号線も第1の半導体チップ401に配置される。
第2の半導体チップ402には、垂直走査回路201bと駆動信号群Vbを供給する信号線が配置される。駆動信号群Vbを供給する信号線は、マイクロバンプなどにより形成される接続部(点線)を介して、第1の半導体チップ401の画素アレイ200内のMOSトランジスタに電気的に接続される。
本実施形態では、駆動信号群Vbを供給する信号線が第2の半導体チップ402に配線される。これにより、第1の半導体チップ401に形成される画素アレイ200の開口面積を圧迫しないため、PDへの集光効率を高め、S/Nの良好な画質を得ることができる。
図5(a)は、撮像素子107のリセット動作及び読出し動作を示すタイミングチャートである。実線枠は撮像素子107の読出し動作、点線枠はリセット動作を表す。斜線を付した点線枠は、焦点検出用画素のリセット動作である。尚、各枠の中に記した数字はライン番号である。
読出し走査においては、垂直走査回路201a及び垂直走査回路201bの動作により、通常画素及び焦点検出用画素の信号が1行目から順次読み出される。続いて、次フレームのための蓄積を開始するため、所定のタイミングでリセット走査が開始される。まず、垂直走査回路201bにより焦点検出用画素のリセット走査が行われる。次に、垂直走査回路201aにより、通常画素のリセット走査が行われる。当然、状況に応じて焦点検出用のリセット走査と通常画素のリセット走査の順序が逆でも構わない。通常画素の駆動信号群Vaを供給する信号線と焦点検出用画素の駆動信号群Vbを供給する信号線が別に設けられているため、それぞれに最適なタイミングでリセット走査を行うことができる。そして、フレームレートに応じたタイミングで次の読出し走査が開始される。
以上の構成により、良好なS/Nの画像を得つつ、焦点検出用画素の蓄積時間をその他の通常画素とは独立に制御し、精度よい焦点検出動作を行うことができる。
なお、通常画素の読出し走査後に焦点検出用画素の読出し走査を行う構成を採ることも可能である。図5(b)にその場合のタイミングチャートを示す。斜線を付した枠は、焦点検出用画素のリセット動作及び読出し動作である。通常画素の読出し走査に続いて焦点検出用画素の読出し走査が開始される。次に、焦点検出用の蓄積時間として適したタイミングで焦点検出用画素のリセット走査が開始される。また、画像生成のために適したタイミングで通常画素のリセット走査が行われる。その後、次のフレームの読出し走査が、通常画素、焦点検出用画素の順に行われる。
上記では、駆動信号群Vaを出力する垂直走査回路201aと、駆動信号群Vbを出力する垂直走査回路201bをそれぞれ独立に設ける構成を説明したが、駆動信号群VaとVbを一つの垂直走査回路から出力する構成としてもよい。
<第2実施形態>
前述の図5(b)においては、焦点検出用画素の読出し走査において、焦点検出用画素が配置されたライン数分だけ読出し動作を繰り返す必要があり、読み出し動作に時間がかかる。第2実施形態においては、複数ラインの焦点検出用画素の信号を同時に読み出すことで読出し時間を短縮する構成を説明する。
前述の図5(b)においては、焦点検出用画素の読出し走査において、焦点検出用画素が配置されたライン数分だけ読出し動作を繰り返す必要があり、読み出し動作に時間がかかる。第2実施形態においては、複数ラインの焦点検出用画素の信号を同時に読み出すことで読出し時間を短縮する構成を説明する。
図6は、第2実施形態における撮像素子107の構成を示す図である。図2と異なる点は、焦点検出用画素p33がclm2に接続される垂直出力線に接続されていることである。これにより、焦点検出用画素p12,p31,p33がそれぞれ異なる垂直出力線202に接続されることになる。このような構成をとることにより、1行目、2行目、3行目にそれぞれ配置された焦点検出用画素から焦点検出用信号を同時に読み出すことができる。
図7にタイミングチャートを示す。通常画素の読出し走査の後、1〜3行目の焦点検出用画素の信号を読み出す。4行目以降についても、同様のパターンで焦点検出用画素が配置されていれば、3行毎に同時に読み出すことができ、全体の読出し時間が短くなる。読出し走査が3行毎に同時に行われるため、リセット走査も3行毎に同時に行われる。
<第3実施形態>
前述の第2実施形態においては、通常画素と焦点検出用画素が同一の垂直出力線202を共有しているため、通常画素の信号読出しと焦点検出用画素の信号読出しは時間的に排他にせざるを得ない。また、画素p33のように接続される垂直出力線との位置関係が他の通常画素や焦点検出用画素と異なる画素においては、光学条件や画素回路のアナログ特性が他画素と異なってしまうことが懸念される。そこで、第3実施形態においては、焦点検出用画素の信号を読み出す垂直出力線や列共通読出し回路などを第2の半導体チップ402に設けることで、そうした課題を解決する構成について説明する。
前述の第2実施形態においては、通常画素と焦点検出用画素が同一の垂直出力線202を共有しているため、通常画素の信号読出しと焦点検出用画素の信号読出しは時間的に排他にせざるを得ない。また、画素p33のように接続される垂直出力線との位置関係が他の通常画素や焦点検出用画素と異なる画素においては、光学条件や画素回路のアナログ特性が他画素と異なってしまうことが懸念される。そこで、第3実施形態においては、焦点検出用画素の信号を読み出す垂直出力線や列共通読出し回路などを第2の半導体チップ402に設けることで、そうした課題を解決する構成について説明する。
図8は、第3実施形態における撮像素子107の構成を示す図である。焦点検出用画素の出力Voutは、焦点検出用画素専用の垂直出力線202bを介して列共通読出し回路203bに接続される。また、垂直出力線202bには、それぞれ電流源204bが接続される。焦点検出画素用の列共通読出し回路203bによりCDS動作やアンプによる信号の増幅が行われた焦点検出用信号は、水平走査回路207bにより水平出力線208b,209bに転送され、撮像素子107から読み出される。
図9に本実施形態における撮像素子107のリセット及び読出し動作のタイミングチャートを示す。本実施形態では焦点検出用画素の信号を読み出す垂直出力線202bを通常画素の信号を読み出す垂直出力線202とは独立して設けた。これにより、通常画素の信号読出しと時間的に並列に焦点検出用画素の信号を読み出すことが可能となり、焦点検出動作に最適なタイミングで信号を読み出すことができる。図9では焦点検出用画素の信号読出し周期(フレームレート)を通常画素と同じとして記載しているが、必要に応じて通常画素とは異なる周期で信号を読み出すことも可能である。
図10に本実施形態における撮像素子107の半導体チップの構成と各ブロックの配置を示す。焦点検出用画素の信号読出しに使用される垂直出力線202b、列共通読出し回路203b、水平走査回路207b、水平出力線208b,209b、差動増幅器210bなどが第2の半導体チップ402に配置される。このような配置により、垂直出力線202bの配線によって各画素の開口面積が圧迫されることもなく、S/Nの良好な画像を得ることができる。また、第2実施形態とは異なり、画素p33のような焦点検出用画素のレイアウトも他の画素とほぼ同様となり、光学条件やアナログ特性が異なってしまう懸念も軽減される。
また、垂直出力線202b以降の読出し回路だけを第2の半導体チップ402に配置するのではなく、焦点検出用画素内の一部のトランジスタも第2の半導体チップ402に配置するように構成してもよい。例えば、画素選択スイッチ306を第2の半導体チップ402に配してもよい。これにより焦点検出画素のPD面積を大きく確保し、感度を上げることが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、第3実施形態において、垂直出力線以降の全ての読出し回路を焦点検出用画素のために独立に設ける構成を説明したが、垂直出力線202b及び列共通読出し回路203bのみを独立に設ける構成にしても構わない。これにより、焦点検出用画素の読出しを通常画素とは独立に自由に行うことはできなくなるが、水平出力線及び差像増幅器、出力端子などの兼用化により、回路規模や消費電力を抑えることができる。
また、焦点検出用画素の画素構造は図3に示すように遮光層の開口偏心によって有効な光束の方向を制限しているが、これに限られるものではない。例えば、図11に示すようにフォトダイオード(PD)と転送ゲートを2つ有し、いずれか一方のPDの信号を読み出すことで有効な光束を制限する構造としてもよい。この場合、全画素の断面構造は同一として、通常画素はPD301a及びPD301bの信号を同時に転送して読み出し、焦点検出用画素はPD301a、301bのいずれか一方を画素ごとに選択して読み出せばよい。あるいは、通常画素はこのような構造を採らず、図3(b)と同様にする構成も考えられる。
また、焦点検出用画素の信号は画像生成に使用されないため、画像生成の際には、焦点検出用画素群のうちの注目画素の信号を補間する必要がある。例えば、この補間動作を演算によって行うのではなく、撮像素子107で周辺画素の画素値の加算平均値を出力することで行う構成も考えられる。
<第4実施形態>
図12は、第4実施形態における携帯電話機1200の構成を示すブロック図である。本実施形態の携帯電話機1200は、音声通話機能の他、電子メール機能や、インターネット接続機能、画像の撮影、再生機能等を有する。
図12は、第4実施形態における携帯電話機1200の構成を示すブロック図である。本実施形態の携帯電話機1200は、音声通話機能の他、電子メール機能や、インターネット接続機能、画像の撮影、再生機能等を有する。
図12において、通信部1201は、ユーザが契約した通信キャリアに従う通信方式により他の電話機との間で音声データや画像データを通信する。音声処理部1202は、音声通話時において、マイクロフォン1203からの音声データを発信に適した形式に変換して通信部1201に送る。また、音声処理部1202は、通信部1201から送られた通話相手からの音声データを復号し、スピーカ1204に送る。撮像部1205は、第1乃至第3実施形態で説明した撮像素子107のいずれかを備えており、被写体の画像を撮影し、画像データを出力する。画像処理部1206は、画像の撮影時においては、撮像部1205により撮影された画像データを処理し、記録に適した形式に変換して出力する。また、画像処理部1206は、記録された画像の再生時には、再生された画像を処理して表示部1207に送る。表示部1207は、数インチ程度の液晶表示パネルを備え、制御部1209からの指示に応じて各種の画面を表示する。不揮発メモリ1208は、アドレス帳の情報や、電子メールのデータ、撮像部1205により撮影された画像データ等のデータを記憶する。
制御部1209はCPUやメモリ等を含み、不図示のメモリに記憶された制御プログラムに従って携帯電話機1200の各部を制御する。操作部1210は、電源ボタンや番号キー、その他ユーザがデータを入力するための各種の操作キーを備える。カードIF1211は、メモリカード1212に対して各種のデータを記録再生する。外部IF1213は、不揮発メモリ1208やメモリカード1212に記憶されたデータを外部機器に送信し、また、外部機器から送信されたデータを受信する。外部IF1213は、USB等の有線の通信方式や、無線通信など、公知の通信方式により通信を行う。
次に、携帯電話機1200における音声通話機能を説明する。通話相手に対して電話をかける場合、ユーザが操作部1210の番号キーを操作して通話相手の番号を入力するか、不揮発メモリ1208に記憶されたアドレス帳を表示部1207に表示し、通話相手を選択し、発信を指示する。発信が指示されると、制御部1209は通信部1201に対し、通話相手に発信する。通話相手に着信すると、通信部1201は音声処理部1202に対して相手の音声データを出力すると共に、ユーザの音声データを相手に送信する。
また、電子メールを送信する場合、ユーザは、操作部1210を用いて、メール作成を指示する。メール作成が指示されると、制御部1209はメール作成用の画面を表示部1207に表示する。ユーザは操作部1210を用いて送信先アドレスや本文を入力し、送信を指示する。制御部1209はメール送信が指示されると、通信部1201に対しアドレスの情報とメール本文のデータを送る。通信部1201は、メールのデータを通信に適した形式に変換し、送信先に送る。また、通信部1201は、電子メールを受信すると、受信したメールのデータを表示に適した形式に変換し、表示部1207に表示する。
次に、携帯電話機1200における撮影機能について説明する。ユーザが操作部1210を操作して撮影モードを設定した後、静止画或いは動画の撮影を指示すると、撮像部1205は静止画データ或いは動画データを撮影して画像処理部1206に送る。画像処理部1206は撮影された静止画データや動画データを処理し、不揮発メモリ1208に記憶する。また、画像処理部1206は、撮影された静止画データや動画データをカードIF1211に送る。カードIF1211は静止画や動画データをメモリカード1212に記憶する。
また、携帯電話機1200は、このように撮影された静止画や動画データを含むファイルを、電子メールの添付ファイルとして送信することができる。具体的には、電子メールを送信する際に、不揮発メモリ1208やメモリカード1212に記憶された画像ファイルを選択し、添付ファイルとして送信を指示する。
また、携帯電話機1200は、撮影された静止画や動画データを含むファイルを、外部IF1213によりPCや他の電話機等の外部機器に送信することもできる。ユーザは、操作部1210を操作して、不揮発メモリ1208やメモリカード1212に記憶された画像ファイルを選択し、送信を指示する。制御部1209は、選択された画像ファイルを不揮発メモリ1208或いはメモリカード1212から読み出し、外部機器に送信するよう、外部IF1213を制御する。
(他の実施形態)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを格納したコンピュータ読み取り可能な記憶媒体は本発明を構成することになる。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを格納したコンピュータ読み取り可能な記憶媒体は本発明を構成することになる。
107:撮像素子、401:第1の半導体チップ、402:第2の半導体チップ、200:画素アレイ、201a:垂直走査回路、201b:垂直走査回路、203:列共通読出し回路、207:水平走査回路
Claims (22)
- 第1の半導体チップと第2の半導体チップとが互いに積層された撮像素子であって、
前記第1の半導体チップは、
光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷を前記電荷電圧変換部に転送する転送部と、前記電荷をリセットするリセット部とを備えた画素がそれぞれ複数配置された第1の画素群及び第2の画素群からなる画素部と、
前記第1の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する駆動する第1の駆動回路と、
を有し、
前記第2の半導体チップは、
前記第2の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する第2の駆動回路
を有することを特徴とする撮像素子。 - 前記第1の画素群は複数の撮像用画素により構成され、前記第2の画素群は複数の非撮像用画素により構成されることを特徴とする請求項1に記載の撮像素子。
- 前記複数の撮像用画素の出力信号を用いて撮影画像の表示または記録を行うことが可能であることを特徴とする請求項2に記載の撮像素子。
- 前記複数の非撮像用画素の出力信号に基づいて焦点検出動作を行うことが可能であることを特徴とする請求項2又は3に記載の撮像素子。
- 前記第1の半導体チップは、前記第1の画素群の信号を読み出す第1の読出し回路を更に有し、
前記第2の半導体チップは、前記第2の画素群の信号を読み出す第2の読出し回路を更に有する
ことを特徴とする請求項1乃至4のいずれか1項に記載の撮像素子。 - 前記第2の読出し回路は、前記第2の画素群の異なる行に配置された画素を同時に読み出すことを特徴とする請求項5に記載の撮像素子。
- 前記第2の画素群が画素ごとに有するトランジスタの一部が、前記第2の半導体チップに配置されることを特徴とする請求項1乃至6のいずれか1項に記載の撮像素子。
- 前記第1の読出し回路及び前記第2の読出し回路は、前記第1の画素群の信号と前記第2の画素群の信号とを時間的に並列に読み出すことを特徴とする請求項5に記載の撮像素子。
- 前記複数の撮像用画素の出力信号を用いて撮影画像の表示または記録を行う際に、前記複数の非撮像用画素の各画素の周辺に位置する撮像用画素の画素値を前記複数の非撮像用画素の画素値として用いられることを特徴とする請求項3に記載の撮像素子。
- 前記複数の非撮像用画素の各画素の周辺に位置する撮像用画素の画素値の加算平均値を前記複数の非撮像用画素の画素値として用いられることを特徴とする請求項9に記載の撮像素子。
- 請求項1乃至10のいずれか1項に記載の撮像素子を有する携帯電話機。
- 請求項1乃至10のいずれか1項に記載の撮像素子を有する撮像装置。
- 第1の半導体チップと第2の半導体チップが互いに積層された撮像素子であって、
前記第1の半導体チップは、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷を前記電荷電圧変換部に転送する転送部と、前記電荷をリセットするリセット部とを備えた画素が複数配置され、複数の撮像用画素により構成される第1の画素群及び複数の非撮像用画素により構成される第2の画素群からなる画素部を有し、
前記第2の半導体チップは、前記第2の画素群における前記複数の非撮像用画素に前記第1の画素群における前記複数の撮像用画素とは独立して前記リセット部及び前記転送部の駆動信号を供給する駆動回路を有する
ことを特徴とする撮像素子。 - 前記第2の半導体チップは、さらに、前記第2の画素群からの信号を出力する信号出力部を有することを特徴とする請求項13に記載の撮像素子。
- 前記第1の半導体チップは、さらに、前記第2の画素群からの信号を出力する信号出力部を有することを特徴とする請求項13に記載の撮像素子。
- 前記第2の半導体チップは、さらに、前記第2の画素群から信号が出力される信号出力線を有することを特徴とする請求項13乃至15のいずれか1項に記載の撮像素子。
- 前記複数の非撮像用画素の出力信号に基づいて焦点検出動作を行うことが可能であることを特徴とする請求項13乃至16のいずれか1項に記載の撮像素子。
- 前記複数の撮像用画素の出力信号を用いて撮影画像の表示または記録を行うことが可能であることを特徴とする請求項17に記載の撮像素子。
- 前記複数の撮像用画素の出力信号を用いて撮影画像の表示または記録を行う際に、前記複数の非撮像用画素の各画素の周辺に位置する撮像用画素の画素値を前記複数の非撮像用画素の画素値として用いられることを特徴とする請求項18に記載の撮像素子。
- 前記複数の非撮像用画素の各画素の周辺に位置する撮像用画素の画素値の加算平均値を前記複数の非撮像用画素の画素値として用いられることを特徴とする請求項19に記載の撮像素子。
- 請求項13乃至20のいずれか1項に記載の撮像素子を有する携帯電話機。
- 請求項13乃至20のいずれか1項に記載の撮像素子を有する撮像装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013248343 | 2013-11-29 | ||
JP2013248343 | 2013-11-29 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014217662A Division JP6320272B2 (ja) | 2013-11-29 | 2014-10-24 | 撮像素子、撮像装置及び携帯電話機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018057004A JP2018057004A (ja) | 2018-04-05 |
JP6458114B2 true JP6458114B2 (ja) | 2019-01-23 |
Family
ID=61837102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017208382A Active JP6458114B2 (ja) | 2013-11-29 | 2017-10-27 | 撮像素子、撮像装置及び携帯電話機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6458114B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4383899B2 (ja) * | 2003-01-27 | 2009-12-16 | キヤノン株式会社 | 放射線撮像装置及び放射線撮像システム |
JP5194688B2 (ja) * | 2007-10-01 | 2013-05-08 | 株式会社ニコン | 固体撮像装置 |
JP5685898B2 (ja) * | 2010-01-08 | 2015-03-18 | ソニー株式会社 | 半導体装置、固体撮像装置、およびカメラシステム |
JP5791571B2 (ja) * | 2011-08-02 | 2015-10-07 | キヤノン株式会社 | 撮像素子及び撮像装置 |
JP6019692B2 (ja) * | 2012-04-16 | 2016-11-02 | ソニー株式会社 | 撮像素子、撮像素子の制御方法、および、撮像装置 |
JP6149369B2 (ja) * | 2012-09-27 | 2017-06-21 | 株式会社ニコン | 撮像素子 |
-
2017
- 2017-10-27 JP JP2017208382A patent/JP6458114B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018057004A (ja) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6320272B2 (ja) | 撮像素子、撮像装置及び携帯電話機 | |
US9942504B2 (en) | Image capturing apparatus and method for controlling the image capturing apparatus | |
JP5140738B2 (ja) | 画像処理システム及び制御方法 | |
JP6278881B2 (ja) | 撮像素子、撮像装置及び携帯電話機 | |
JP6386722B2 (ja) | 撮像素子、撮像装置及び携帯電話機 | |
JP6463944B2 (ja) | 撮像素子、撮像装置及び携帯電話機 | |
US10425605B2 (en) | Image sensor and image capturing apparatus | |
JP6418839B2 (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
JP2015130648A (ja) | 撮像素子、撮像装置及び携帯電話機 | |
JP6494263B2 (ja) | 撮像素子及び電子機器 | |
JP6458114B2 (ja) | 撮像素子、撮像装置及び携帯電話機 | |
JP5235701B2 (ja) | 撮像装置 | |
JP6257235B2 (ja) | 撮像素子及び撮像装置 | |
JP6556215B2 (ja) | 撮像素子及び撮像装置 | |
JP6703784B2 (ja) | 撮像装置およびその制御方法ならびに撮像素子 | |
JP2021016201A (ja) | 固体撮像素子及び撮像装置 | |
JP2015201793A (ja) | 撮像素子及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181221 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6458114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |