JP2018057004A - 撮像素子、撮像装置及び携帯電話機 - Google Patents

Abstract

【課題】撮像素子の感度を維持し良好な画質を得ながら、焦点検出用画素を他の撮像画素とは独立に制御することが可能な構成を実現すること。
【解決手段】第１の半導体チップと第２の半導体チップとが互いに積層された撮像素子が提供される。前記第１の半導体チップは、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記光電変換部の信号を前記電荷電圧変換部に転送する転送部と、前記画素の電荷をリセットするリセット部とを備えた画素がそれぞれ複数配置された第１の画素群及び第２の画素群からなる画素部と、前記第１の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する駆動する第１の駆動回路とを有する。前記第２の半導体チップは、前記第２の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する第２の駆動回路を有する。
【選択図】 図４

Description

本発明は、撮像素子、撮像素子を用いた撮像装置及び携帯電話機に関する。

近年、ＣＭＯＳセンサ等の撮像素子を用いた撮像装置においては多機能化が進み、静止画／動画といった撮像画像の生成だけでなく、例えば焦点調節のような撮像装置の制御も、撮像素子で得た被写体情報に基づいて行われるようになっている。

例えば特許文献１では、撮像素子の一部の受光素子（画素）において、オンチップマイクロレンズの光軸に対して受光部の感度領域を偏心させることで瞳分割機能を付与し、これらの画素を焦点検出用画素とする技術が提案されている。特許文献２では、撮像素子の画素毎に１つのマイクロレンズと２つのフォトダイオードを備えることにより、それぞれのフォトダイオードは撮影レンズの異なる瞳を通過した光を受光する技術が提案されている。この２つのフォトダイオードからの出力信号を比較することで焦点検出が可能となる。

特開２０００−１５６８２３号公報 特開２００１−１２４９８４号公報

しかしながら、上述の従来技術では、焦点検出用画素の蓄積時間や蓄積時刻を他の通常の撮像画素とは独立に制御することが困難である。これらを独立に制御するために、撮像画素及び焦点検出用画素それぞれの駆動信号を単に配線したのでは、各画素の受光面積を圧迫して感度低下を招いてしまう。

そこで本発明は、撮像素子の感度を維持し良好な画質を得ながら、焦点検出用画素を他の撮像画素とは独立に制御することが可能な構成を実現する。

本発明の一側面によれば、第１の半導体チップと第２の半導体チップとが互いに積層された撮像素子であって、前記第１の半導体チップは、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記光電変換部の信号を前記電荷電圧変換部に転送する転送部と、前記画素の電荷をリセットするリセット部とを備えた画素がそれぞれ複数配置された第１の画素群及び第２の画素群からなる画素部と、前記第１の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する駆動する第１の駆動回路とを有し、前記第２の半導体チップは、前記第２の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する第２の駆動回路を有することを特徴とする撮像素子が提供される。

本発明によれば、撮像素子の感度を維持し良好な画質を得ながら、焦点検出用画素を他の撮像画素とは独立に制御することが可能になる。

実施形態における撮像装置の構成図。 第１実施形態における撮像素子の構成を示す図。 実施形態における各画素の構成を示す図。 第１実施形態における撮像素子を構成する２チップの配置を示す図。 第１実施形態における撮像素子のリセット及び読出し動作を示すタイミングチャート。 第２実施形態における撮像素子の構成を示す図。 第２実施形態における撮像素子の動作を示すタイミングチャート。 第３実施形態における撮像素子の構成を示す図。 第３実施形態における撮像素子の動作を示すタイミングチャート。 第３実施形態における撮像素子を構成する２チップの配置を示す図。 別の実施形態における各画素の構成を示す図。 第４実施形態における携帯電話機の構成を示す図。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、本発明は以下の実施形態に限定されるものではなく、本発明の実施に有利な具体例を示すにすぎない。また、以下の実施形態の中で説明されている特徴の組み合わせの全てが本発明の課題解決のために必須のものであるとは限らない。

＜第１実施形態＞
図１は、本実施形態における撮像装置１００の構成を示す図である。第１レンズ群１０１は、結像光学系の先端に配置され、光軸方向に進退可能に保持される。絞り１０２は、その開口径を調節することで撮影時の光量調節を行う。第２レンズ群１０３は、第１レンズ群１０１の進退動作との連動により変倍作用（ズーム機能）を実現する。第３レンズ群１０４は、光軸方向の進退により焦点調節を行う。

メカニカルシャッター１０５は、後述する撮像素子１０７のリセット走査と連動して撮像素子１０７へ導かれる光量を調節する。光学的ローパスフィルタ１０６は、撮影画像の偽色やモアレを軽減するための光学素子である。撮像素子１０７は、前述のレンズ群により結像された被写体像を光電変換する。ここでは、撮像素子１０７には例えばベイヤー配列のＣＭＯＳイメージセンサが使用されるものとする。

撮像素子１０７から出力されるアナログ画像信号は、ＡＦＥ１０８によりデジタル信号に変換される。ＤＳＰ（Digital Signal Processer）１０９は、ＡＦＥ１０８から出力されるデジタル画像信号に対する画像補正を含む各種画像処理を行う。

記録媒体１１０は、画像データを記録する。表示部１１１は、撮影した画像や各種メニュー画面などを表示する。表示部１１１には例えば液晶ディスプレイ（ＬＣＤ）などが使用される。後述するライブビュー動作時には連続して撮像した画像が表示部１１１に逐次表示される。ＲＡＭ１１２は、ＤＳＰ１０９と接続され、画像データなどを一時記憶する。タイミングジェネレータであるＴＧ１１３は、撮像素子１０７に駆動信号を供給する。制御部であるＣＰＵ１１４は、ＡＦＥ１０８，ＤＳＰ１０９，ＴＧ１１３，絞り駆動回路１１５，フォーカス駆動回路１１８の制御を行う。

シャッタースイッチ１１５（ＳＷ）は、撮影者の操作により撮影指示をＣＰＵ１１４に伝達する。絞り駆動回路１１６は、絞りアクチュエータ１１７を駆動制御することにより絞り１０２を駆動する。フォーカス駆動回路１１８は、フォーカスアクチュエータ１１９を駆動制御することにより第３レンズ群１０４を光軸方向に進退させ、これにより焦点調節を行う。シャッター駆動回路１２０は、ＣＰＵ１１４の制御に従ってメカニカルシャッター１０５を駆動する。

図２は、撮像素子１０７の構成を示す図である。画素部を構成する画素領域ＰＡには、画素アレイ２００がｐ１１〜ｐｋｎのように行列上に配置されている。画素アレイ２００は、撮像用画素である通常画素で構成される第１の画素群及び非撮像用画素である焦点検出用画素で構成される第２の画素群を含む。図２において、斜線で示される画素群（ｐ１２、ｐ３１、ｐ３３）が第２の画素群であり、記録や表示を行うための画像生成には用いられず特定用途（ここでは焦点検出用）に用いられる非撮像用画素である。

ここで、画素アレイ２００の１画素毎の構成について図３（ａ）を用いて説明する。受光部としてのフォトダイオード（ＰＤ）３０１は、入射した光信号を光電変換し、露光量に応じた電荷を蓄積する。転送ゲート３０２は、信号ｔｘをＨｉｇｈレベルにすることでＰＤ３０１に蓄積されている電荷が、フローティングディフュージョン（ＦＤ）部３０３に転送される。ＦＤ部３０３は、アンプ３０４のゲートに接続されており、アンプ３０４でＰＤ３０１から転送されてきた電荷量が電圧量に変換される。

リセットスイッチ３０５は、信号ｒｅｓをＨｉｇｈレベルとすることによりＦＤ部３０３をリセットする。また、信号ｔｘと信号ｒｅｓを同時にＨｉｇｈレベルとすることで、転送ゲート３０２及びリセットスイッチ３０５を両方ＯＮし、ＦＤ部３０３経由でＰＤ３０１の電荷がリセットされる。

画素選択スイッチ３０６は、信号ｓｅｌをＨｉｇｈレベルとすることにより、アンプ３０４で電圧に変換された画素信号を画素アレイ２００の出力ｖｏｕｔに出力する。

図３（ｂ）、（ｃ）、（ｄ）はそれぞれ、画素アレイ２００の各画素の断面構造を示す図である。図示のように、ＰＤ３０１とマイクロレンズ３１０との間に遮光層３１１が介在している。これらのうち図３（ｃ）及び（ｄ）は、焦点検出用画素の断面構造を示している。例えば、画素ｐ１２，ｐ３１は、図３（ｃ）の構造を有し、画素ｐ３３は、図３（ｄ）の構造を有するものとする。図示の如く、遮光層３１１の開口をマイクロレンズ３１０とＰＤ３０１に対して偏心させることにより、マイクロレンズ３１０からＰＤ３０１に入射する光束を特定の方向に制限する。図３（ｂ）は、その他の通常の撮像画像の生成に用いられる撮像用画素の構造を示している。図３（ｃ）、（ｄ）のような焦点検出用画素が複数、例えば離散的に配列される。図３（ｃ）の構造を有する画素群から取得した信号と、図３（ｄ）の構造を有する画素群から取得した信号を比較することにより、焦点検出が可能となる。

図２に戻り、垂直走査回路２０１ａは、撮像用画素である通常画素で構成される第１の画素群の画素を駆動する第１の駆動回路である。垂直走査回路２０１ｂは、非撮像用画素である焦点検出用画素で構成される第２の画素群の画素を駆動する第２の駆動回路である。垂直走査回路２０１ａ、垂直走査回路２０１ｂはそれぞれ、各画素に対して駆動信号群Ｖａ、Ｖｂを供給する。垂直走査回路２０１ａは、通常画素に対し駆動信号群Ｖａを供給し、垂直走査回路２０１ｂは、焦点検出用画素に対し駆動信号群Ｖｂを供給する。駆動信号群Ｖａ１は、駆動信号ｒｅｓａ＿１，ｔｘａ＿１，ｓｅｌａ＿１から構成され、駆動信号群Ｖｂ１は、駆動信号ｒｅｓｂ＿１，ｔｘｂ＿１，ｓｅｌｂ＿１から構成される。２行目以降の駆動信号群Ｖａ２，Ｖｂ２，Ｖａ３，Ｖｂ３なども同様である。

また、各画素の出力Ｖｏｕｔは、列毎に垂直出力線２０２を介して列共通読出し回路２０３に接続されている。列共通読出し回路２０３では、ＣＤＳ動作やアンプによる信号の増幅、サンプル／ホールド動作などが行われる。

列共通読出し回路２０３からは、ＦＤ部３０３のリセット解除直後の出力であるＮ信号（ｖｎ）と、ＰＤ３０１の信号転送後の出力であるＳ信号（ｖｓ）が出力される。列共通読出し回路２０３には、水平転送スイッチ２０５，２０６が接続されている。

水平転送スイッチ２０５，２０６は、水平走査回路２０７の出力信号ｈｓｒ＊（＊は列番号）によって制御され、信号ｈｓｒ＊がＨｉｇｈレベルになることにより、Ｓ信号／Ｎ信号がそれぞれ水平出力線２０８，２０９へ転送される。

水平出力線２０８，２０９は、差動増幅器２１０の入力に接続されており、差動増幅器２１０では、Ｓ信号とＮ信号の差分をとると同時に所定のゲインをかけ、最終的な画像信号を出力端子２１１へ出力する。

水平出力線リセットスイッチ２１２，２１３は、信号ｃｈｒｅｓがＨｉｇｈになることによってＯＮされ、水平出力線２０８，２０９がリセット電圧Ｖｃｈｒｅｓにリセットされる。

図４に撮像素子１０７の半導体チップの構成と各ブロックの配置を示す。撮像素子１０７は、第１の半導体チップ４０１と第２の半導体チップ４０２とを互いに積層した構成により形成される。第１の半導体チップ４０１には、画素アレイ２００や垂直走査回路２０１ａ、列共通読出し回路２０３、水平走査回路２０７などが配置される。また、駆動信号群Ｖａを供給する信号線も第１の半導体チップ４０１に配置される。

第２の半導体チップ４０２には、垂直走査回路２０１ｂと駆動信号群Ｖｂを供給する信号線が配置される。駆動信号群Ｖｂを供給する信号線は、マイクロバンプなどにより形成される接続部（点線）を介して、第１の半導体チップ４０１の画素アレイ２００内のＭＯＳトランジスタに電気的に接続される。

本実施形態では、駆動信号群Ｖｂを供給する信号線が第２の半導体チップ４０２に配線される。これにより、第１の半導体チップ４０１に形成される画素アレイ２００の開口面積を圧迫しないため、ＰＤへの集光効率を高め、Ｓ／Ｎの良好な画質を得ることができる。

図５（ａ）は、撮像素子１０７のリセット動作及び読出し動作を示すタイミングチャートである。実線枠は撮像素子１０７の読出し動作、点線枠はリセット動作を表す。斜線を付した点線枠は、焦点検出用画素のリセット動作である。尚、各枠の中に記した数字はライン番号である。

読出し走査においては、垂直走査回路２０１ａ及び垂直走査回路２０１ｂの動作により、通常画素及び焦点検出用画素の信号が１行目から順次読み出される。続いて、次フレームのための蓄積を開始するため、所定のタイミングでリセット走査が開始される。まず、垂直走査回路２０１ｂにより焦点検出用画素のリセット走査が行われる。次に、垂直走査回路２０１ａにより、通常画素のリセット走査が行われる。当然、状況に応じて焦点検出用のリセット走査と通常画素のリセット走査の順序が逆でも構わない。通常画素の駆動信号群Ｖａを供給する信号線と焦点検出用画素の駆動信号群Ｖｂを供給する信号線が別に設けられているため、それぞれに最適なタイミングでリセット走査を行うことができる。そして、フレームレートに応じたタイミングで次の読出し走査が開始される。

以上の構成により、良好なＳ／Ｎの画像を得つつ、焦点検出用画素の蓄積時間をその他の通常画素とは独立に制御し、精度よい焦点検出動作を行うことができる。

なお、通常画素の読出し走査後に焦点検出用画素の読出し走査を行う構成を採ることも可能である。図５（ｂ）にその場合のタイミングチャートを示す。斜線を付した枠は、焦点検出用画素のリセット動作及び読出し動作である。通常画素の読出し走査に続いて焦点検出用画素の読出し走査が開始される。次に、焦点検出用の蓄積時間として適したタイミングで焦点検出用画素のリセット走査が開始される。また、画像生成のために適したタイミングで通常画素のリセット走査が行われる。その後、次のフレームの読出し走査が、通常画素、焦点検出用画素の順に行われる。

上記では、駆動信号群Ｖａを出力する垂直走査回路２０１ａと、駆動信号群Ｖｂを出力する垂直走査回路２０１ｂをそれぞれ独立に設ける構成を説明したが、駆動信号群ＶａとＶｂを一つの垂直走査回路から出力する構成としてもよい。

＜第２実施形態＞
前述の図５（ｂ）においては、焦点検出用画素の読出し走査において、焦点検出用画素が配置されたライン数分だけ読出し動作を繰り返す必要があり、読み出し動作に時間がかかる。第２実施形態においては、複数ラインの焦点検出用画素の信号を同時に読み出すことで読出し時間を短縮する構成を説明する。

図６は、第２実施形態における撮像素子１０７の構成を示す図である。図２と異なる点は、焦点検出用画素ｐ３３がｃｌｍ２に接続される垂直出力線に接続されていることである。これにより、焦点検出用画素ｐ１２，ｐ３１，ｐ３３がそれぞれ異なる垂直出力線２０２に接続されることになる。このような構成をとることにより、１行目、２行目、３行目にそれぞれ配置された焦点検出用画素から焦点検出用信号を同時に読み出すことができる。

図７にタイミングチャートを示す。通常画素の読出し走査の後、１〜３行目の焦点検出用画素の信号を読み出す。４行目以降についても、同様のパターンで焦点検出用画素が配置されていれば、３行毎に同時に読み出すことができ、全体の読出し時間が短くなる。読出し走査が３行毎に同時に行われるため、リセット走査も３行毎に同時に行われる。

＜第３実施形態＞
前述の第２実施形態においては、通常画素と焦点検出用画素が同一の垂直出力線２０２を共有しているため、通常画素の信号読出しと焦点検出用画素の信号読出しは時間的に排他にせざるを得ない。また、画素ｐ３３のように接続される垂直出力線との位置関係が他の通常画素や焦点検出用画素と異なる画素においては、光学条件や画素回路のアナログ特性が他画素と異なってしまうことが懸念される。そこで、第３実施形態においては、焦点検出用画素の信号を読み出す垂直出力線や列共通読出し回路などを第２の半導体チップ４０２に設けることで、そうした課題を解決する構成について説明する。

図８は、第３実施形態における撮像素子１０７の構成を示す図である。焦点検出用画素の出力Ｖｏｕｔは、焦点検出用画素専用の垂直出力線２０２ｂを介して列共通読出し回路２０３ｂに接続される。また、垂直出力線２０２ｂには、それぞれ電流源２０４ｂが接続される。焦点検出画素用の列共通読出し回路２０３ｂによりＣＤＳ動作やアンプによる信号の増幅が行われた焦点検出用信号は、水平走査回路２０７ｂにより水平出力線２０８ｂ，２０９ｂに転送され、撮像素子１０７から読み出される。

図９に本実施形態における撮像素子１０７のリセット及び読出し動作のタイミングチャートを示す。本実施形態では焦点検出用画素の信号を読み出す垂直出力線２０２ｂを通常画素の信号を読み出す垂直出力線２０２とは独立して設けた。これにより、通常画素の信号読出しと時間的に並列に焦点検出用画素の信号を読み出すことが可能となり、焦点検出動作に最適なタイミングで信号を読み出すことができる。図９では焦点検出用画素の信号読出し周期（フレームレート）を通常画素と同じとして記載しているが、必要に応じて通常画素とは異なる周期で信号を読み出すことも可能である。

図１０に本実施形態における撮像素子１０７の半導体チップの構成と各ブロックの配置を示す。焦点検出用画素の信号読出しに使用される垂直出力線２０２ｂ、列共通読出し回路２０３ｂ、水平走査回路２０７ｂ、水平出力線２０８ｂ，２０９ｂ、差動増幅器２１０ｂなどが第２の半導体チップ４０２に配置される。このような配置により、垂直出力線２０２ｂの配線によって各画素の開口面積が圧迫されることもなく、Ｓ／Ｎの良好な画像を得ることができる。また、第２実施形態とは異なり、画素ｐ３３のような焦点検出用画素のレイアウトも他の画素とほぼ同様となり、光学条件やアナログ特性が異なってしまう懸念も軽減される。

また、垂直出力線２０２ｂ以降の読出し回路だけを第２の半導体チップ４０２に配置するのではなく、焦点検出用画素内の一部のトランジスタも第２の半導体チップ４０２に配置するように構成してもよい。例えば、画素選択スイッチ３０６を第２の半導体チップ４０２に配してもよい。これにより焦点検出画素のＰＤ面積を大きく確保し、感度を上げることが可能となる。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

例えば、第３実施形態において、垂直出力線以降の全ての読出し回路を焦点検出用画素のために独立に設ける構成を説明したが、垂直出力線２０２ｂ及び列共通読出し回路２０３ｂのみを独立に設ける構成にしても構わない。これにより、焦点検出用画素の読出しを通常画素とは独立に自由に行うことはできなくなるが、水平出力線及び差像増幅器、出力端子などの兼用化により、回路規模や消費電力を抑えることができる。

また、焦点検出用画素の画素構造は図３に示すように遮光層の開口偏心によって有効な光束の方向を制限しているが、これに限られるものではない。例えば、図１１に示すようにフォトダイオード（ＰＤ）と転送ゲートを２つ有し、いずれか一方のＰＤの信号を読み出すことで有効な光束を制限する構造としてもよい。この場合、全画素の断面構造は同一として、通常画素はＰＤ３０１ａ及びＰＤ３０１ｂの信号を同時に転送して読み出し、焦点検出用画素はＰＤ３０１ａ、３０１ｂのいずれか一方を画素ごとに選択して読み出せばよい。あるいは、通常画素はこのような構造を採らず、図３（ｂ）と同様にする構成も考えられる。

また、焦点検出用画素の信号は画像生成に使用されないため、画像生成の際には、焦点検出用画素群のうちの注目画素の信号を補間する必要がある。例えば、この補間動作を演算によって行うのではなく、撮像素子１０７で周辺画素の画素値の加算平均値を出力することで行う構成も考えられる。

＜第４実施形態＞
図１２は、第４実施形態における携帯電話機１２００の構成を示すブロック図である。本実施形態の携帯電話機１２００は、音声通話機能の他、電子メール機能や、インターネット接続機能、画像の撮影、再生機能等を有する。

図１２において、通信部１２０１は、ユーザが契約した通信キャリアに従う通信方式により他の電話機との間で音声データや画像データを通信する。音声処理部１２０２は、音声通話時において、マイクロフォン１２０３からの音声データを発信に適した形式に変換して通信部１２０１に送る。また、音声処理部１２０２は、通信部１２０１から送られた通話相手からの音声データを復号し、スピーカ１２０４に送る。撮像部１２０５は、第１乃至第３実施形態で説明した撮像素子１０７のいずれかを備えており、被写体の画像を撮影し、画像データを出力する。画像処理部１２０６は、画像の撮影時においては、撮像部１２０５により撮影された画像データを処理し、記録に適した形式に変換して出力する。また、画像処理部１２０６は、記録された画像の再生時には、再生された画像を処理して表示部１２０７に送る。表示部１２０７は、数インチ程度の液晶表示パネルを備え、制御部１２０９からの指示に応じて各種の画面を表示する。不揮発メモリ１２０８は、アドレス帳の情報や、電子メールのデータ、撮像部１２０５により撮影された画像データ等のデータを記憶する。

制御部１２０９はＣＰＵやメモリ等を含み、不図示のメモリに記憶された制御プログラムに従って携帯電話機１２００の各部を制御する。操作部１２１０は、電源ボタンや番号キー、その他ユーザがデータを入力するための各種の操作キーを備える。カードＩＦ１２１１は、メモリカード１２１２に対して各種のデータを記録再生する。外部ＩＦ１２１３は、不揮発メモリ１２０８やメモリカード１２１２に記憶されたデータを外部機器に送信し、また、外部機器から送信されたデータを受信する。外部ＩＦ１２１３は、ＵＳＢ等の有線の通信方式や、無線通信など、公知の通信方式により通信を行う。

次に、携帯電話機１２００における音声通話機能を説明する。通話相手に対して電話をかける場合、ユーザが操作部１２１０の番号キーを操作して通話相手の番号を入力するか、不揮発メモリ１２０８に記憶されたアドレス帳を表示部１２０７に表示し、通話相手を選択し、発信を指示する。発信が指示されると、制御部１２０９は通信部１２０１に対し、通話相手に発信する。通話相手に着信すると、通信部１２０１は音声処理部１２０２に対して相手の音声データを出力すると共に、ユーザの音声データを相手に送信する。

また、電子メールを送信する場合、ユーザは、操作部１２１０を用いて、メール作成を指示する。メール作成が指示されると、制御部１２０９はメール作成用の画面を表示部１２０７に表示する。ユーザは操作部１２１０を用いて送信先アドレスや本文を入力し、送信を指示する。制御部１２０９はメール送信が指示されると、通信部１２０１に対しアドレスの情報とメール本文のデータを送る。通信部１２０１は、メールのデータを通信に適した形式に変換し、送信先に送る。また、通信部１２０１は、電子メールを受信すると、受信したメールのデータを表示に適した形式に変換し、表示部１２０７に表示する。

次に、携帯電話機１２００における撮影機能について説明する。ユーザが操作部１２１０を操作して撮影モードを設定した後、静止画或いは動画の撮影を指示すると、撮像部１２０５は静止画データ或いは動画データを撮影して画像処理部１２０６に送る。画像処理部１２０６は撮影された静止画データや動画データを処理し、不揮発メモリ１２０８に記憶する。また、画像処理部１２０６は、撮影された静止画データや動画データをカードＩＦ１２１１に送る。カードＩＦ１２１１は静止画や動画データをメモリカード１２１２に記憶する。

また、携帯電話機１２００は、このように撮影された静止画や動画データを含むファイルを、電子メールの添付ファイルとして送信することができる。具体的には、電子メールを送信する際に、不揮発メモリ１２０８やメモリカード１２１２に記憶された画像ファイルを選択し、添付ファイルとして送信を指示する。

また、携帯電話機１２００は、撮影された静止画や動画データを含むファイルを、外部ＩＦ１２１３によりＰＣや他の電話機等の外部機器に送信することもできる。ユーザは、操作部１２１０を操作して、不揮発メモリ１２０８やメモリカード１２１２に記憶された画像ファイルを選択し、送信を指示する。制御部１２０９は、選択された画像ファイルを不揮発メモリ１２０８或いはメモリカード１２１２から読み出し、外部機器に送信するよう、外部ＩＦ１２１３を制御する。

（他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを格納したコンピュータ読み取り可能な記憶媒体は本発明を構成することになる。

１０７：撮像素子、４０１：第１の半導体チップ、４０２：第２の半導体チップ、２００：画素アレイ、２０１ａ：垂直走査回路、２０１ｂ：垂直走査回路、２０３：列共通読出し回路、２０７：水平走査回路

Claims (22)

1. 第１の半導体チップと第２の半導体チップとが互いに積層された撮像素子であって、
   前記第１の半導体チップは、
   光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷を前記電荷電圧変換部に転送する転送部と、前記電荷をリセットするリセット部とを備えた画素がそれぞれ複数配置された第１の画素群及び第２の画素群からなる画素部と、
   前記第１の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する駆動する第１の駆動回路と、
   を有し、
   前記第２の半導体チップは、
   前記第２の画素群の各画素に前記リセット部及び前記転送部の駆動信号を供給する第２の駆動回路
   を有することを特徴とする撮像素子。
2. 前記第１の画素群は複数の撮像用画素により構成され、前記第２の画素群は複数の非撮像用画素により構成されることを特徴とする請求項１に記載の撮像素子。
3. 前記複数の撮像用画素の出力信号を用いて撮影画像の表示または記録を行うことが可能であることを特徴とする請求項２に記載の撮像素子。
4. 前記複数の非撮像用画素の出力信号に基づいて焦点検出動作を行うことが可能であることを特徴とする請求項２又は３に記載の撮像素子。
5. 前記第１の半導体チップは、前記第１の画素群の信号を読み出す第１の読出し回路を更に有し、
   前記第２の半導体チップは、前記第２の画素群の信号を読み出す第２の読出し回路を更に有する
   ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像素子。
6. 前記第２の読出し回路は、前記第２の画素群の異なる行に配置された画素を同時に読み出すことを特徴とする請求項５に記載の撮像素子。
7. 前記第２の画素群が画素ごとに有するトランジスタの一部が、前記第２の半導体チップに配置されることを特徴とする請求項１乃至６のいずれか１項に記載の撮像素子。
8. 前記第１の読出し回路及び前記第２の読出し回路は、前記第１の画素群の信号と前記第２の画素群の信号とを時間的に並列に読み出すことを特徴とする請求項５に記載の撮像素子。
9. 前記複数の撮像用画素の出力信号を用いて撮影画像の表示または記録を行う際に、前記複数の非撮像用画素の各画素の周辺に位置する撮像用画素の画素値を前記複数の非撮像用画素の画素値として用いられることを特徴とする請求項３に記載の撮像素子。
10. 前記複数の非撮像用画素の各画素の周辺に位置する撮像用画素の画素値の加算平均値を前記複数の非撮像用画素の画素値として用いられることを特徴とする請求項９に記載の撮像素子。
11. 請求項１乃至１０のいずれか１項に記載の撮像素子を有する携帯電話機。
12. 請求項１乃至１０のいずれか１項に記載の撮像素子を有する撮像装置。
13. 第１の半導体チップと第２の半導体チップが互いに積層された撮像素子であって、
    前記第１の半導体チップは、光電変換部と、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷を前記電荷電圧変換部に転送する転送部と、前記電荷をリセットするリセット部とを備えた画素が複数配置され、複数の撮像用画素により構成される第１の画素群及び複数の非撮像用画素により構成される第２の画素群からなる画素部を有し、
    前記第２の半導体チップは、前記第２の画素群における前記複数の非撮像用画素に前記第１の画素群における前記複数の撮像用画素とは独立して前記リセット部及び前記転送部の駆動信号を供給する駆動回路を有する
    ことを特徴とする撮像素子。
14. 前記第２の半導体チップは、さらに、前記第２の画素群からの信号を出力する信号出力部を有することを特徴とする請求項１３に記載の撮像素子。
15. 前記第１の半導体チップは、さらに、前記第２の画素群からの信号を出力する信号出力部を有することを特徴とする請求項１３に記載の撮像素子。
16. 前記第２の半導体チップは、さらに、前記第２の画素群から信号が出力される信号出力線を有することを特徴とする請求項１３乃至１５のいずれか１項に記載の撮像素子。
17. 前記複数の非撮像用画素の出力信号に基づいて焦点検出動作を行うことが可能であることを特徴とする請求項１３乃至１６のいずれか１項に記載の撮像素子。
18. 前記複数の撮像用画素の出力信号を用いて撮影画像の表示または記録を行うことが可能であることを特徴とする請求項１７に記載の撮像素子。
19. 前記複数の撮像用画素の出力信号を用いて撮影画像の表示または記録を行う際に、前記複数の非撮像用画素の各画素の周辺に位置する撮像用画素の画素値を前記複数の非撮像用画素の画素値として用いられることを特徴とする請求項１８に記載の撮像素子。
20. 前記複数の非撮像用画素の各画素の周辺に位置する撮像用画素の画素値の加算平均値を前記複数の非撮像用画素の画素値として用いられることを特徴とする請求項１９に記載の撮像素子。
21. 請求項１３乃至２０のいずれか１項に記載の撮像素子を有する携帯電話機。
22. 請求項１３乃至２０のいずれか１項に記載の撮像素子を有する撮像装置。

Images