JP2015104021A - 撮像素子、撮像装置及び携帯電話機 - Google Patents

Abstract

【課題】 隣接する垂直出力線により読み出される画素信号をＡＤ変換する際に、参照信号の歪みの影響を受けにくくすること。【解決手段】 画素部と、複数の出力線と、複数の出力線に読み出された信号レベルを、出力線ごとにアナログ・デジタル変換する列ＡＤ回路とを有する。列ＡＤ回路は、信号レベルが予め決められた範囲において変化する、互いに異なる第１／第２のアナログ信号を生成して出力する第１／第２の信号発生器と、複数の出力線に接続され、出力線の信号レベルと第１／第２のアナログ信号の信号レベルとを比較し、２つの信号レベルが一致したタイミングで、一致したことを示す信号を出力する複数の第１／第２の比較器と、第１／第２の比較器にそれぞれ接続され、一致したことを示す信号に応じて、カウントを停止する複数のカウンタとを有し、複数の第１の比較器同士が隣接しないように配置されるとともに、複数の第２の比較器同士が隣接しないように配置されている。【選択図】 図４

Description

本発明は、撮像素子、撮像装置及び携帯電話機に関し、特にＡＤ変換が搭載されている撮像素子及び該撮像素子を用いた撮像装置及び携帯電話機に関する。

従来、イメージセンサの画素読み出し回路について、画素列毎にアナログ・デジタル変換器（以下、「列ＡＤ変換器」と呼ぶ。）を持つイメージセンサが提案されている。列ＡＤ変換器の仕組みは、まず画素信号のレベルとランプ状に増加する参照信号のレベルを比較器で比較する。そして、参照信号の出力開始から比較器の出力が反転するまでの時間をカウントし、それを信号出力のデジタル値として出力することでＡＤ変換を行う。

比較器は列数分あり、複数の画素回路が配置される画素領域の一辺、または対向する二辺に沿って並べられる。複数の比較器に対して参照電圧を与えるための参照信号線は、複数の比較器と接続されるように、画素領域の一辺に沿って配線され、各比較器の一方の入力端子に接続する。

イメージセンサは高画質化のため、画素密度を高める傾向にあり、比較器同士の間隔が狭くなってきており、そのために一つの比較器の出力と、隣接する列の画素信号や参照信号との間でカップリングが生じる可能性がある。カップリングが生じると、画素信号や参照信号の電圧レベルが変動してしまうことがある。特に参照信号の電圧レベルが変動すると、その列の比較器の出力が反転するタイミングが、電圧レベルの変動が無い本来のタイミングからずれてしまい、受光量に応じたデジタル出力が得られなくなってしまうことがある。参照信号の電圧レベルの変動が無い場合に、複数の比較器の出力が同時に反転する現象は、たとえば均一な明るさの被写体を撮像し、複数の光電変換素子から複数の比較器へ入力される複数の画素信号（列信号配線）の電圧レベルが揃っている場合に生じやすい。特許文献１では参照信号の電圧レベルが変動する課題に対して、隣接する列毎に参照信号と画素信号を入力する比較器の入力端子を入れ替えている。このようにすると、比較器の反転レベルが隣接する列毎に逆になるため、参照信号の電圧レベル変動の大きさと位相が逆になり、影響が少なくなる。

特許第４６４０５０７号明細書

しかしながら、特許文献１に開示された従来技術では、隣接列で参照信号の電圧レベルが変動を打ち消しあうことを期待しているが、画素信号レベルが若干異なる場合などはその影響が限定されてしまう。

本発明は上記問題点を鑑みてなされたものであり、隣接する列出力線により読み出される画素信号をＡＤ変換する際に、参照信号の歪みの影響を受けにくくすることを目的とする。

上記目的を達成するために、本発明の撮像素子は、光電変換して得られた画素信号を出力する複数の画素が２次元に配置された画素部と、前記画素信号を前記画素部から読み出すための複数の出力線と、前記複数の出力線に読み出された信号レベルを、出力線ごとにアナログ・デジタル変換するアナログ・デジタル変換手段とを有し、前記アナログ・デジタル変換手段は、信号レベルが予め決められた範囲において変化する第１のアナログ信号を生成して出力する第１の信号発生手段と、信号レベルが前記予め決められた範囲において変化し、前記第１のアナログ信号と異なる第２のアナログ信号を生成して出力する第２の信号発生手段と、前記複数の出力線の一部にそれぞれ接続され、前記出力線の信号レベルと前記第１のアナログ信号の信号レベルとを比較し、該２つの信号レベルが一致したタイミングで、一致したことを示す信号を出力する複数の第１の比較手段と、前記複数の出力線の他の一部にそれぞれ接続され、前記出力線の信号レベルと前記第２のアナログ信号の信号レベルとを比較し、該２つの信号レベルが一致したタイミングで、一致したことを示す信号を出力する複数の第２の比較手段と、前記第１の比較手段及び第２の比較手段にそれぞれ接続され、前記第１の比較手段または第２の比較手段からの前記一致したことを示す信号に応じて、カウントを停止する複数のカウント手段とを有し、前記複数の第１の比較手段の各々が隣接しないように配置されているとともに、前記複数の第２の比較手段の各々が隣接しないように配置されていることを特徴とする。

本発明によれば、隣接する列出力線により読み出される画素信号をＡＤ変換する際に、参照信号の歪みの影響を受けにくくすることができる。

本発明の第１の実施形態における撮像装置の概略構成を示すブロック図。 第１の実施形態における撮像素子の構成を示すブロック図。 画素の等価回路図。 第１の実施形態における列ＡＤ回路の動作を示すタイミングチャート。 第２の実施形態における列ＡＤ回路の動作を示すタイミングチャート。 第３の実施形態における列ＡＤ回路の動作を示すタイミングチャート。 第４の実施形態における列ＡＤ回路の動作を示すタイミングチャート。 第５の実施形態における撮像素子の構成を示すブロック図。 第５の実施形態における列ＡＤ回路の動作を示すタイミングチャート。 第６の実施形態における積層型の撮像素子の概略図。 第６の実施形態における撮像素子の構成を示すブロック図。 第７の実施形態における携帯電話機の概略構成を示すブロック図。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態における撮像装置の構成を示すブロック図である。撮像装置は主に、画像処理装置１００、メモリカードやハードディスク等の記録媒体２００、レンズユニット３００を含む。

画像処理装置１００において、ミラー１３０が光軸上にあるときに、ミラー１３０及び１３１を介して、レンズした入射光を結像して、光学ファインダ１０４からユーザが撮影する静止画の構図を確認することが可能である。撮像素子１４００は、後述する列ＡＤ回路やタイミング制御ブロックを含み、ミラー１３０が光軸から退避しているときに、レンズユニット３００を介して入射した光学像を光電変換して電気信号に変換する。シャッター１２は、撮像素子１４００への露光量を制御する。システム制御回路５０（以下、「ＣＰＵ」と呼ぶ。）は、画像処理を含む画像処理装置１００全体を制御する。

モニタ１２０は、液晶ディスプレイ（ＬＣＤ）などにより構成され、ライブビュー画像の表示や、撮影した静止画像を表示することが可能である。シャッタースイッチ６１は、静止画の撮影を指示するためのもので、２段階の構成を有し、１段目まで浅く押すことを半押しと呼び、２段目まで深く押すことを全押しと呼ぶ。半押しでは自動焦点調節や、撮影前の状態における自動露出機構によるシャッター速度と絞り数値の設定を含む自動露出制御が行われる。全押しによりシャッター１２が動作し、撮影動作が実施される。動画記録スタート・ストップスイッチ６２は、動画の撮影を指示するためのもので、記録開始が指示されると、連続して動画記録動作を行う。

電源スイッチ６６は、画像処理装置１００の電源オン、電源オフの切り替えを行う。また、画像処理装置１００に接続されたレンズユニット３００、外部ストロボ、記録媒体２００等の各種付属装置の電源オン、電源オフの設定も合わせて切り替え設定可能である。

揮発性メモリ（ＲＡＭ）７０は、撮像素子１４００から出力される画像データや、画像処理部７２で画像処理された画像データを一時的に記録する。またＣＰＵ５０のワークメモリとしての機能も持つ。不揮発性メモリ（ＲＯＭ）７１は、ＣＰＵ５０が動作を行う際のプログラムを格納している。画像処理部７２は、静止画の補正・圧縮等の処理を行う。

電源制御部８０は、電池検出回路、ＤＣ?ＤＣコンバータ、通電するブロックを切り替えるスイッチ回路等から構成されている。さらに電池の装着の有無、電池の種類、電池残量の検出を行い、その検出結果及びシステム制御回路５０の指示に基づいてＤＣ?ＤＣコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部に供給する。電源制御部８０は、コネクタ８２及び８４を介して電源部８６と接続される。電源部８６は、アルカリ電池やリチウム電池等の一次電池８６は、Ｌｉ電池などの二次電池、ＡＣアダプタ等から成る。

インターフェース９０は、コネクタ９２を介して電気的に接続される記録媒体２００との通信を行う。記録媒体２００は、半導体メモリや磁気ディスク等から構成される記録部２０２、画像処理装置１００とのコネクタ２０６を有している。

また、インターフェース１２０は、コネクタ１２２を介して電気的に接続されるレンズユニット３００と電気信号で通信する。レンズマウント１０６は、レンズユニット３００をメカ的に接続する。

また、レンズユニット３００は、撮影レンズ３１０、絞り３１２、レンズマウント３１６、レンズ制御部３２０、コネクタ３２２を備えている。レンズマウント３１６は、レンズユニット３００を画像処理装置のレンズマウント１０６にメカ的に接続する。コネクタ３２２は、画像処理装置１００側のコネクタ１２２を介して画像処理装置１００と電気的に接続する。レンズ制御部３２０は、コネクタ３２２、１２２を介して、画像処理装置１００からの信号を受け取り、受け取った信号により撮像レンズ３１０の光軸上での位置を変更し、焦点調節を行う。同じようにレンズ制御部３２０は、画像処理装置１００からの信号を受け取り、絞り３１２の開口を制御する。

次に、本第１の実施形態における撮像素子１４００の構成について説明する。図２は、撮像素子１４００の構成を示すブロック図である。撮像素子１４００は、主に、画素部２１０、列ＡＤ部２２０、タイミング制御部２３０、垂直走査回路２４０、水平走査回路２５０、信号処理部２６０から構成されている。

図３は、画素部２１０の１画素２１１の等価回路図を示す。フォトダイオード３０４にて発生及び蓄積された電荷を、転送信号φＴＸを制御して転送スイッチ３０５を作動させてフローティングデフュージョン部（ＦＤ）３０７に転送する。行選択信号φＳＥＬにより行選択スイッチ３０９がオンされると、ソースフォロアアンプ３０８はＦＤ３０７に蓄積された電荷に基づく電圧信号を増幅して、画素信号として出力する。出力された画素信号は行選択スイッチ３０９を介して垂直出力線（列出力線）２１２に現れる。

フォトダイオード３０４及びＦＤ３０７の不要電荷をリセットする場合は、リセット信号φＲＥＳによりリセットスイッチ３０６を制御するとともに、転送信号φＴＸにより転送スイッチ３０５を制御してリセットを実行する。転送信号φＴＸ、リセット信号φＲＥＳ、行選択信号φＳＥＬは、ＣＰＵ５０がタイミング制御部２３０を介して垂直走査回路２４０を制御することにより出力され、各行に配された信号線を介して、各行の画素２１１に供給される。

画素部２１０には、上記構成を有する複数の画素２１１が２次元状に配置されている。列アナログ・デジタル変換（ＡＤ）回路７００は、画素部２１０の各列の垂直出力線２１２の一端に配置されている。本第１の実施形態における列ＡＤ回路７００は、比較器７０８，７０９、カウンタ７１０，７１１、参照信号発生器７０１，７０２から構成されている。比較器７０８，７０９は、参照信号発生器７０１，７０２にそれぞれ接続されていると共に、各列に比較器７０８，７０９のいずれかが交互に配置されている。

参照信号発生器７０１（第１の信号発生手段）により生成され、出力されるランプ状のアナログ信号である参照信号（ランプ信号）は、参照信号線７０４を伝わって比較器７０８（第１の比較手段）の一方の入力端子に入力される。比較器７０８の他方の入力端子は、垂直出力線７０６（複数の出力線の一部）が接続される。比較器７０８の出力はカウンタ７１０に入力される。

また、参照信号発生器７０２（第２の信号発生手段）により生成され、出力されるアナログ信号であるランプ信号は、参照信号線７０５を伝わって比較器７０９（第２の比較手段）の一方の入力端子に入力される。比較器７０９の他方の入力端子は、垂直出力線７０７（複数の出力線の他の一部）が接続される。比較器７０９の出力はカウンタ７１１に入力される。

タイミング制御部２３０は、カウンタ７１０，７１１、参照信号発生器７０１，７０２、水平走査回路２５０に接続されている。カウンタ７１０，７１１には、それぞれ異なるクロック信号線７１２，７１３が繋がる。カウンタ７１０，７１１は、水平走査回路２５０に接続されている。さらに、カウンタ７１０，７１１の出力は、信号処理部２６０に接続されている。

図４は、第１の実施形態における列ＡＤ回路７００の動作を表すタイミングチャートである。ここではCDS（correlated double sampling）する例を示している。

まず、画素２１１からリセットレベルの信号が垂直出力線７０６，７０７に読み出されている。タイミングＴ１００において、ＣＰＵ５０がタイミング制御部２３０を制御することで参照信号発生器７０１は参照信号のレベルを、予め決められた信号レベルの範囲においてランプ状に増加させるランプ信号の出力を開始する。参照信号発生器７０１がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して所定周期のクロック信号をカウンタ７１０に出力し、カウンタ７１０はクロック信号をカウントしていく。ここで所定周期とは、ランプ信号の出力期間とデジタル出力のビット精度により決められる周期である。例えば、ランプ信号の出力期間が２５６ｕｓであり、８ビット精度の出力値を出したい場合は、２５６カウント必要なため、クロックの周期は１ｕｓになる。

タイミングＴ１０１において垂直出力線７０６のリセットレベルと参照信号レベルが一致するため、比較器７０８の出力がＨＩＧＨからＬＯＷになる。比較器７０８の出力はカウンタ７１０のイネーブルとして働くため、ＬＯＷになった時点でカウンタ７１０は停止した状態になる。

一方、オフセット時間Ｔosの経過後、タイミングＴ１０２において、ＣＰＵ５０はタイミング制御部２３０を制御して参照信号発生器７０２にランプ信号の出力を開始させる。参照信号発生器７０２がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して所定周期のクロック信号をカウンタ７１１に出力し、カウンタ７１１はクロック信号をカウントしていく。タイミングＴ１０３において、垂直出力線７０７のリセットレベルと参照信号レベルが一致するため、比較器７０９の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１１は停止する。

タイミングＴ１０４において、参照信号線７０４が飽和レベルになり、ランプ信号の出力が終了するので、ＣＰＵ５０はタイミング制御部２３０を制御して参照信号レベルを初期値に設定し、比較器７０８の出力もＨＩＧＨに戻す。同時にカウンタ７１０へのクロック信号出力を止める。同様に、タイミングＴ１０５において、参照信号線７０５が飽和レベルになり、ランプ信号の出力が終了するので、ＣＰＵ５０はタイミング制御部２３０を制御して参照信号レベルを初期値に設定し、比較器７０９の出力もＨＩＧＨに戻す。同時にカウンタ７１１へのクロック信号出力を止める。

タイミングＴ１０６において、ＣＰＵ５０はタイミング制御部２３０を制御してリセットレベルのカウンタ値をカウンタ７１０，７１１内のリセット値用メモリに記憶し、カウンタはリセットする。その後、垂直出力線７０６，７０７それぞれに信号レベルが読み出される。

タイミングＴ１０７において、垂直出力線７０６に読み出された信号レベルをＡＤ変換するため、ＣＰＵ５０はタイミング制御部２３０を制御して参照信号発生器７０１にランプ信号の出力を開始させる。参照信号発生器７０１がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して所定周期のクロック信号をカウンタ７１０に出力する。

一方、タイミングＴ１０７からオフセット時間Ｔos経過後、タイミングＴ１０８において、垂直出力線７０７に読み出された信号レベルをＡＤ変換するため、ＣＰＵ５０はタイミング制御部２３０を制御して参照信号発生器７０２にランプ信号の出力を開始させる。参照信号発生器７０２がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して所定周期のクロック信号をカウンタ７１１に出力する。

タイミングＴ１０９において、垂直出力線７０６の信号レベルと参照信号レベルが一致するため、比較器７０８の出力がＨＩＧＨからＬＯＷになる。それをもとにカウンタ７１０は停止する。同様に、タイミングＴ１１０において、垂直出力線７０７の信号レベルと参照信号レベルが一致するため、比較器７０９の出力がＨＩＧＨからＬＯＷになる。それをもとにカウンタ７１１は停止する。

タイミングＴ１１１において、参照信号線７０４が飽和レベルになり、ランプ信号の出力が終了するので、ＣＰＵ５０はタイミング制御部２３０を制御して参照信号レベルをリセットし、比較器７０８の出力もＨＩＧＨに戻す。同時にカウンタ７１０へのクロック信号出力を止める。更に、タイミングＴ１１２において、参照信号線７０５が飽和レベルになり、ランプ信号の出力が終了するので、ＣＰＵ５０はタイミング制御部２３０を制御して参照信号レベルをリセットし、比較器７０９の出力もＨＩＧＨに戻す。同時にカウンタ７１１へのクロック信号出力を止める。

タイミングＴ１１３において、ＣＰＵ５０はタイミング制御部２３０を制御して信号レベルのカウンタ値とリセット値用メモリの値の差分をとる。ＣＰＵ５０はタイミング制御部２３０を制御して水平走査回路２５０を駆動し、差分値を列毎に信号処理部２６０に送る。信号処理部２６０は入力されたデータに信号処理を行い、ＣＰＵ５０に出力する。

上記の通り第１の実施形態によれば、参照信号のランプ信号の出力開始タイミングを隣接する比較器の間でずらす。これにより、参照信号線７０５のレベルは、比較器７０８が反転する影響でＴ１０２、Ｔ１０９で歪みが発生しているが、オフセット時間Ｔosがある分、比較器７０９の反転タイミングが歪みの発生しているタイミングから外れるために影響が軽減する。同様に、参照信号線７０４のレベルは、比較器７０９が反転する影響でＴ１０３、Ｔ１１０で歪みが発生しているが、オフセット時間Ｔosがある分、比較器７０８の反転タイミングが歪みの発生しているタイミングから外れるために影響が軽減する。これにより、垂直出力線７０６，７０７のリセットレベル、信号レベルのそれぞれのレベルが近い場合であっても、精度の高いデジタル値が出力可能になる。

なお、第１の実施形態では、隣接する２つの比較器に対して２つの異なる参照信号が供給されるものとして説明している。しかしながら、本発明はこれに限るものではなく、隣接する３つの比較器に対して異なる参照信号を３つ、隣接する４つの比較器に対して異なる参照信号を４つというように増やしてもかまわない。

また、図２に示す例では、２次元状に配列された画素２１１に対し、列毎に垂直出力線が配線されているが、本発明はこれに限るものではない。画素２１１から画素信号を画素部２１０の外部に出力するように配線されているのであれば、どのような単位で画素２１１が垂直出力線に接続されていても構わない。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。なお、撮像装置及び撮像素子１４００の構成は、上述した第１の実施形態と同様であるため、ここでは説明を省略する。第２の実施形態では、隣接する比較器に入力する参照信号出力を、異なる開始レベルにする例について説明する。

図５は、図２に示す構成を有する撮像素子において、第２の実施形態の列ＡＤ回路の動作を表すタイミングチャートである。まず画素２１１からリセットレベルの信号が垂直出力線７０６，７０７に読み出されている。タイミングＴ８００において、ＣＰＵ５０がタイミング制御部２３０を制御することで、参照信号発生器７０１は初期レベルＡＬ８２０からランプ信号の出力を開始し、参照信号発生器７０２はランプ信号開始レベルＡＬ８２１からランプ信号の出力を開始する。参照信号発生器７０１，７０２がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して所定周期のクロック信号をカウンタ７１０，７１１それぞれに出力する。カウンタ７１０，７１１はそれぞれの参照信号レベルに合わせた出力からカウントを開始する。即ち、カウンタ７１０はＡＬ８２０に対応したＤＬ８３０から、カウンタ７１１はＡＬ８２１に対応したレベルＤＬ８３１からカウントを開始する。その後、各カウンタ７１０、７１１はクロック信号をカウントしていく。

タイミングＴ８０１において、垂直出力線７０６のリセットレベルと参照信号レベルが一致するため、比較器７０８の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１０は停止する。

タイミングＴ８０２において、参照信号線７０５が飽和レベルＡＬ８２２まで到達し、次にＡＬ８２１以下のレベルを出力するため、ＣＰＵ５０はタイミング制御部２３０を制御してＡＬ８２０に設定する。カウンタ７１１の出力もＡＬ８２０に対応したＤＬ８３０にする。

タイミングＴ８０３において、垂直出力線７０７のリセットレベルと参照信号レベルが一致するため、比較器７０９の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１１は停止する。

タイミングＴ８０４で参照信号レベルを予め決められた範囲において変更し終えたため、ＣＰＵ５０はタイミング制御部２３０を制御してカウンタ７１０，７１１へのクロック信号出力を止める。また、参照信号線７０４，７０５をリセットし、比較器７０８，７０９のレベルもＨＩＧＨに戻す。

タイミングＴ８０５において、ＣＰＵ５０はタイミング制御部２３０を制御してリセットレベルのカウンタ値をカウンタ７１０，７１１内のリセット値用メモリに記憶し、カウンタはＤＬ８３０にリセットする。その後、垂直出力線７０６，７０７それぞれに信号レベルが読み出される。

タイミングＴ８０６において、垂直出力線７０６，７０７に読み出された信号レベルをＡＤ変換するため、ＣＰＵ５０はタイミング制御部２３０を制御して参照信号発生器７０１に初期レベルＡＬ８２０からランプ信号の出力を開始させる。また、参照信号発生器７０２にはランプ信号開始レベルＡＬ８２１からランプ信号の出力を開始させる。参照信号発生器７０１，７０２がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して所定周期のクロック信号をカウンタ７１０，７１１にそれぞれに出力する。カウンタ７１０，７１１はそれぞれの参照信号レベルに合わせた出力からカウントを開始する。即ち、カウンタ７１０はＡＬ８２０に対応したＤＬ８３０から、カウンタ７１１はＡＬ８２１に対応したレベルＤＬ８３１からカウントを開始する。その後、各カウンタはクロック信号をカウントしていく。

タイミングＴ８０７において、垂直出力線７０７の信号レベルと参照信号レベルが一致するため、比較器７０９の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１１は停止する。

タイミングＴ８０８において、参照信号線７０５が飽和レベルＡＬ８２２まで到達し、次にＡＬ８２１以下のレベルを出力するため、ＣＰＵ５０はタイミング制御部２３０を制御してＡＬ８２０に再設定する。カウンタ７１１の出力もＡＬ８２０に対応したＤＬ８３０にする。

タイミングＴ８０９において、垂直出力線７０６の信号レベルと参照信号レベルが一致するため、比較器７０８の出力がＨＩＧＨからＬＯＷになる。それをもとにカウンタ７１０は停止する。

タイミングＴ８１０で参照信号レベルを予め決められた範囲において変更し終えたため、ＣＰＵ５０はタイミング制御部２３０を制御してカウンタ７１１へのクロック信号出力を止める。また参照信号線７０４，７０５をリセットし、比較器７０８，７０９のレベルもＨＩＧＨに戻す。

タイミングＴ８１１において、ＣＰＵ５０はタイミング制御部２３０を制御して信号レベルのカウンタ値とリセット値用メモリの値の差分をとる。ＣＰＵ５０はタイミング制御部２３０を制御して水平走査回路２５０を駆動し、差分値を列毎に信号処理部２６０に送る。信号処理部２６０は入力されたデータに信号処理を行い、ＣＰＵ５０に出力する。

上記の通り第２の実施形態によれば、隣接する比較器間で参照信号の開始レベルを異なるレベルにしている。これにより、参照信号線７０５のレベルは、比較器７０８が反転する影響でＴ８０１、Ｔ８０９で歪みが発生しているが、参照信号レベルにオフセットＡＬ８２１がある分、比較器７０９の反転タイミングが歪みの発生しているタイミングから外れる。そのため影響が軽減する。同様に、参照信号線７０４のレベルは、比較器７０９が反転する影響でＴ８０３、Ｔ８０７で歪みが発生しているが、参照信号レベルにオフセットＡＬ８２１がある分、比較器７０８の反転タイミングが歪みの発生しているタイミングから外れる。そのため影響が軽減する。これにより、垂直出力線７０６，７０７のリセットレベル、信号レベルのそれぞれのレベルが近い場合であっても、精度の高いデジタル値が出力可能になる。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。なお、撮像装置及び撮像素子１４００の構成は、上述した第１の実施形態と同様であるため、ここでは説明を省略する。第３の実施形態では、隣接する比較器に入力する参照信号出力を、異なる傾きにする例について説明する。

図６は、図２に示す構成を有する撮像素子において、第３の実施形態の列ＡＤ回路の動作を表すタイミングチャートである。まず画素２１１からリセットレベルの信号が垂直出力線７０６，７０７に読み出されている。タイミングＴ９００において、ＣＰＵ５０がタイミング制御部２３０を制御することで、参照信号発生器７０１，７０２はともに同じ初期レベルからランプ信号の出力を開始する。本第３の実施形態では、参照信号発生器７０２から出力されるランプ信号の変化率を参照信号発生器７０１のランプ出力の変化率より高くしている。参照信号発生器７０１がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して所定周期のクロック信号をカウンタ７１０に出力する。参照信号発生器７０２がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して、カウンタ７１０に出すクロックよりも早い周期のクロック信号をカウンタ７１１に出力する。例えばランプ信号の変化率が２倍の場合は、周波数２倍のクロック信号を出力する。カウンタ７１０，７１１は各クロック信号をカウントしていく。

タイミングＴ９０１において垂直出力線７０７のリセットレベルと参照信号レベルが一致するため、比較器７０９の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１１は停止する。また、タイミングＴ９０２において垂直出力線７０６のリセットレベルと参照信号レベルが一致するため、比較器７０８の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１０は停止する。

タイミングＴ９０３で参照信号発生器７０２は参照信号レベルを予め決められた範囲において変更し終えたため、ＣＰＵ５０はタイミング制御部２３０を制御してカウンタ７１１へのクロック信号出力を止める。また、参照信号線７０５をリセットし、比較器７０９のレベルもＨＩＧＨに戻す。また、タイミングＴ９０４で参照信号発生器７０１は参照信号レベルを予め決められた範囲において変更し終えたため、ＣＰＵ５０はタイミング制御部２３０を制御してカウンタ７１０へのクロック信号出力を止める。また、参照信号線７０４をリセットし、比較器７０８のレベルもＨＩＧＨに戻す。

タイミングＴ９０５において、ＣＰＵ５０はタイミング制御部２３０を制御してリセットレベルのカウンタ値をカウンタ７１０，７１１内のリセット値用メモリに記憶し、カウンタをリセットする。その後、垂直出力線７０６，７０７それぞれに信号レベルが読み出される。

次に、タイミングＴ９０６において、垂直出力線７０６，７０７に読み出された信号レベルをＡＤ変換するため、ＣＰＵ５０はタイミング制御部２３０を制御してリセットレベルを読み出すときと同じように参照信号発生器７０１，７０２を駆動する。また、クロック信号、カウンタ７１０，７１１もリセットレベルを読み出すときと同じように駆動する。

タイミングＴ９０７において、垂直出力線７０７の信号レベルと参照信号レベルが一致するため、比較器７０９の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１１は停止する。

タイミングＴ９０８で参照信号発生器７０２は参照信号レベルを予め決められた範囲において変更し終えたため、ＣＰＵ５０はタイミング制御部２３０を制御してカウンタ７１１へのクロック信号出力を止める。また参照信号線７０５をリセットし、比較器７０９のレベルもＨＩＧＨに戻す。

タイミングＴ９０９において、垂直出力線７０６の信号レベルと参照信号レベルが一致するため、比較器７０８の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１０は停止する。

タイミングＴ９１０で参照信号発生器７０１は参照信号レベルを予め決められた範囲において変更し終えたため、ＣＰＵ５０はタイミング制御部２３０を制御してカウンタ７１０へのクロック信号出力を止める。また参照信号線７０４をリセットし、比較器７０８のレベルもＨＩＧＨに戻す。

タイミングＴ９１１において、ＣＰＵ５０はタイミング制御部２３０を制御して信号レベルのカウンタ値とリセット値用メモリの値の差分をとる。ＣＰＵ５０はタイミング制御部２３０を制御して水平走査回路２５０を駆動し、差分値を列毎に信号処理部２６０に送る。信号処理部２６０は入力されたデータに信号処理を行い、ＣＰＵ５０に出力する。

なお、本第３の実施形態と上述した第１の実施形態とを組み合わせてもよい。例えばリセットレベルのように小さいレベルで反転が予想される場合は、参照信号発生器７０２の開始を、参照信号発生器７０１のランプ信号の出力が終わるタイミングと合わせて終わるように遅らせる。このように制御することで、リセットレベル検出時の比較器の歪みをより確実に回避することができる。

上記の通り第３の実施形態によれば、隣接する比較器間で参照信号の変化率を異ならせている。これにより、参照信号線７０５のレベルは、比較器７０８が反転する影響でＴ９０２で歪みが発生しているが、比較器７０９の反転タイミングがずれるため影響が軽減する。同様に、参照信号線７０４のレベルは、比較器７０９が反転する影響でＴ９０１、Ｔ９０７で歪みが発生しているが、比較器７０８の反転タイミングがずれるため影響が軽減する。本第３の実施形態では、同じ信号レベルでも比較器７０８と比較器７０９の反転タイミングは大きくなればなるほど異なる。特に信号レベルにおいては比較器７０８の反転時であるＴ９０９には、すでに参照信号発生器７０２はランプ信号の出力を終えているため影響が軽減する。これにより、垂直出力線７０６，７０７のリセットレベル、信号レベルのそれぞれのレベルが近い場合であっても、精度の高いデジタル値が出力可能になる。

＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。なお、撮像装置及び撮像素子１４００の構成は、上述した第１の実施形態と同様であるため、ここでは説明を省略する。第４の実施形態では、隣接する比較器に入力する参照信号出力を、一方は増加、他方は減少する出力にした例について説明する。

図７は、図２に示す構成を有する撮像素子において、第４の実施形態の列ＡＤ回路の動作を表すタイミングチャートである。まず画素２１１からリセットレベルの信号が垂直出力線７０６，７０７に読み出されている。タイミングＴ１０００においてＣＰＵ５０はタイミング制御部２３０を制御することで、参照信号発生器７０１は初期レベルからランプ信号の出力を開始する。即ち、参照信号発生器７０１から出力されるランプ信号は増加させる。参照信号発生器７０１がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して所定周期のクロック信号をカウンタ７１０に出力し、カウンタ７１０はこのクロック信号をカウントアップする。一方、参照信号発生器７０２から出力されるランプ信号は減少させる。参照信号発生器７０２のランプ信号の出力開始レベルを飽和レベルに設定し、カウンタ出力もそれに応じた出力に設定される。参照信号発生器７０２がランプ信号を出力する間、ＣＰＵ５０はタイミング制御部２３０を制御して所定周期のクロック信号をカウンタ７１１に出力する。カウンタ７１１はこのクロック信号をカウントダウンする。

タイミングＴ１００１において垂直出力線７０６のリセットレベルと参照信号レベルが一致するため、比較器７０８の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１０は停止する。また、タイミングＴ１００２において垂直出力線７０７のリセットレベルと参照信号レベルが一致するため、比較器７０９の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１１は停止する。

タイミングＴ１００３において、参照信号発生器７０１，７０２は参照信号レベルを予め決められた範囲において変更し終えたため、ＣＰＵ５０はタイミング制御部２３０を制御してカウンタ７１０，７１１へのクロック信号出力を止める。また参照信号線７０５をリセットし、比較器７０８，７０９のレベルもＨＩＧＨに戻す。

タイミングＴ１００４において、ＣＰＵ５０はタイミング制御部２３０を制御してリセットレベルのカウンタ値をカウンタ７１０，７１１内のリセット値用メモリに記憶し、カウンタをリセットする。その後、垂直出力線７０６，７０７それぞれに信号レベルが読みだされる。

次に、タイミングＴ１００５において、垂直出力線７０６，７０７に読み出された信号レベルをＡＤ変換するため、ＣＰＵ５０はタイミング制御部２３０を制御してリセットレベルを読み出すときと同じように参照信号発生器７０１，７０２を駆動する。更に、リセットレベルを読み出すときと同じようにクロック信号、カウンタ７１０，７１１を駆動する。

タイミングＴ１００６において、垂直出力線７０７の信号レベルと参照信号レベルが一致するため比較器７０９の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１１は停止する。また、タイミングＴ１００７において、垂直出力線７０６の信号レベルと参照信号レベルが一致するため比較器７０８の出力がＨＩＧＨからＬＯＷになる。これをもとにカウンタ７１０は停止する。

タイミングＴ１００８において、参照信号発生器７０１，７０２は参照信号レベルを予め決められた範囲において変更し終えたため、ＣＰＵ５０はタイミング制御部２３０を制御してカウンタ７１０，７１１へのクロック信号出力を止める。また参照信号線７０４，７０５をリセットし、比較器７０８，７０９のレベルもＨＩＧＨに戻す。

タイミングＴ１００９において、ＣＰＵ５０はタイミング制御部２３０を制御して信号レベルのカウンタ値と前記リセット値用メモリの値の差分をとる。ＣＰＵ５０はタイミング制御部２３０を制御して水平走査回路２５０を駆動し、差分値を列毎に信号処理部２６０に送る。信号処理部２６０は入力されたデータに信号処理を行い、ＣＰＵ５０に出力する。

上記の通り第４の実施形態によれば、隣接する比較器間で参照信号の増減を隣接する比較器で互いに逆にしている。参照信号線７０５のレベルは、比較器７０８が反転する影響でＴ１００１、Ｔ１００７で歪みが発生しているが、ランプ信号を減少させていることにより比較器７０９の反転タイミングが歪みの発生しているタイミングから外れ、影響が軽減する。同様に、参照信号線７０４のレベルは、比較器７０９が反転する影響でＴ１００２、Ｔ１００６で歪みが発生しているが、ランプ信号を減少させていることにより比較器７０８の反転タイミングが歪みの発生しているタイミングから外れ、影響が軽減する。画素の出力が小さいか、大きい場合には比較器の反転タイミングは異なるため、比較器反転による信号の歪みの影響が軽減することができ、精度の高いデジタル値を出力可能になる。

＜第５の実施形態＞
次に、本発明の第５の実施形態について説明する。本第５の実施形態では、第２の実施形態と同じように隣接する比較器に入力する参照信号出力を、異なる開始レベルにする際、タイミング制御部２３０とカウンタを繋ぐ制御線を一つにして駆動する例を示す。

図８に第５の実施形態における撮像素子１４００の回路構成を示す。なお、図２で示した構成と同様の構成には同じ参照番号を付し、説明を省略する。図２に示す回路構成との差は、列ＡＤ回路１１００のタイミング制御部２３０とカウンタ７１０、７１１に繋がる制御線１１０１の部分、及び、信号処理部２６０に構成された演算部１１０２である。図２ではタイミング制御部２３０とカウンタ７１０はクロック信号線７１２で、タイミング制御部２３０とカウンタ７１１はクロック信号線７１３で接続している。そのためカウンタ７１０と７１１にはそれぞれ異なるカウンタ開始レベルやクロック周期（第１の制御信号、第２の制御信号）を設定することができる。一方、図８に示す回路構成では、すべてのカウンタが制御線１１０１で共通の制御信号により制御されるので、隣接する比較器に入力される参照信号がそれぞれ違っても、同じカウンタ駆動になる。

図９に第５の実施形態における列ＡＤ回路１１００の駆動タイミングを示す。垂直出力線７０６，７０７の信号レベルやランプ信号レベル、入力するクロックは図５に示すタイミングと同じで、比較器７０８，７０９の反転タイミングも同じであるものとする。第２の実施形態との差は、カウンタ７１１のカウント開始レベルが、第２の実施形態ではＤＬ８３１だが、第５の実施形態ではＤＬ１０３０で、カウンタ７１０，７１１は同じになる。カウンタ７１０，７１１への供給するクロックのクロック周期、クロック動作期間も同じになる。そのためカウンタ７１０，７１１が制御線１１０１を一つにしても問題なく動く。ただし、カウンタ７１１の出力は本来の値と異なるため、演算部１１０２で演算して、比較器７０９が反転したときの参照信号のレベルに対応した値に変換してＣＰＵに出力する。

演算部１１０２の演算は次のとおりである。Ｔ８００からＴ８０２までとＴ８０６からＴ８０８までの参照信号の出力期間のカウンタ７１０，７１１からの出力には、第２の実施形態のカウンタ開始レベルであるＤＬ８３１のデジタル値を減算する。Ｔ８０２からＴ８０４までとＴ８０８からＴ８１０までの参照信号の出力期間のカウンタ７１０，７１１からの出力には、カウンタのＭＡＸ値であるＤＬ８３２からＤＬ８３１を減算したデジタル値を加算する。

なお、図８に示す構成を有する撮像素子１４００を第１及び第４の実施形態に適用することも可能であり、その場合、演算部１１０２において、それぞれの参照信号の操作方法に応じて、カウンタ７１１の値を変換すればよい。

上記の通り第５の実施形態によれば、第１、第２、第４の実施形態と同様の効果に加え、カウンタに繋がる制御線を少なくすることができるため、撮像素子のチップ面積をすることができる。

＜第６の実施形態＞
次に、本発明の第６の実施形態について説明する。本第６の実施形態では撮像素子１４００が積層型である場合における、列ＡＤ回路の配置に関する例を示す。

図１０に示す様に、本第６の実施形態の撮像素子１４００は、イメージセンサ用チップ１３００と高速ロジックプロセス用チップ１３０１がチップレベルで積層されている。図１０（ａ）は斜投影図、図１０（ｂ）は各チップの上面図である。イメージセンサ用チップ１３００には画素部２１０を含む領域が含まれ、高速ロジックプロセス用チップ１３０１には列ＡＤ回路や水平走査回路などデジタルデータを含む高速処理が可能な部分が含まれる。

図１１に第６の実施形態における撮像素子１４００の回路構成を示す。第１?第５の実施形態で説明した回路構成とは、列ＡＤ回路の配置が異なる。本第６の実施形態では参照信号発生器７０１、比較器７０８、カウンタ７１０、水平走査回路２５０と、これらを繋ぐ配線がまとめられて、列ＡＤブロック１３０２を構成している。また、参照信号発生器７０２、比較器７０９、カウンタ７１１、水平走査回路２５０と、これを繋ぐ配線がまとめられて、列ＡＤブロック１３０３を構成している。高速ロジックプロセス用チップ１３０１の中で各列ＡＤブロック１３０２、１３０３が互いに影響しないような配置にすることにより、比較器の反転による参照信号の歪みの影響が少なくなる。

なお、図１１に示す例では、列ＡＤブロック１３０２、１３０３をどちらとも高速ロジックプロセス用チップ１３０１に入れている。しかしながらこれに限るものではなく、例えば、イメージセンサ用チップ１３００に列ＡＤブロック１３０２を、高速ロジックプロセス用チップ１３０１に列ＡＤブロック１３０３というように分けてもよい。

上記の通り第６の実施形態によれば、積層型の撮像素子において、第１?第５の実施形態のように隣接する比較器に異なる参照信号を入力する列ＡＤの配置を、反転タイミングによる信号歪みの影響が少なくなるように、一定の距離をもって配置する。これにより積層型撮像素子においてより精度の高いデジタル値を出力可能になる。

＜第７の実施形態＞
図１２は、本発明の第７の実施形態として、携帯電話機５００の構成を示すブロック図である。第７の実施形態の携帯電話機５００は、音声通話機能の他、電子メール機能や、インターネット接続機能、画像の撮影、再生機能等を有する。

図１２において、通信部５０１は、ユーザが契約した通信キャリアに従う通信方式により他の電話機との間で音声データや画像データを通信する。音声処理部５０２は、音声通話時において、マイクロフォン５０３からの音声データを発信に適した形式に変換して通信部５０１に送る。また、音声処理部５０２は、通信部５０１から送られた通話相手からの音声データを復号し、スピーカ５０４に送る。

撮像部５０５は、被写体の画像を撮影し、画像データを出力する。画像処理部５０６は、画像の撮影時においては、撮像部５０５により撮影された画像データを処理し、記録に適した形式に変換して出力する。また、画像処理部５０６は、記録された画像の再生時には、再生された画像を処理して表示部５０７に送る。表示部５０７は、数インチ程度の液晶表示パネルを備え、制御部５０９からの指示に応じて各種の画面を表示する。不揮発メモリ５０８は、アドレス帳の情報や、電子メールのデータ、撮像部５０５により撮影された画像データ等のデータを記憶する。

制御部５０９はＣＰＵやメモリ等を有し、不図示のメモリに記憶された制御プログラムに従って電話機５００の各部を制御する。操作部５１０は、電源ボタンや番号キー、その他ユーザがデータを入力するための各種の操作キーを備える。カードＩＦ５１１は、メモリカード５１２に対して各種のデータを記録再生する。外部ＩＦ５１３は、不揮発メモリ５０８やメモリカード５１２に記憶されたデータを外部機器に送信し、また、外部機器から送信されたデータを受信する。外部ＩＦ５１３は、ＵＳＢ等の有線の通信方式や、無線通信など、公知の通信方式により通信を行う。

次に、電話機５００における音声通話機能を説明する。通話相手に対して電話をかける場合、ユーザが操作部５１０の番号キーを操作して通話相手の番号を入力するか、不揮発メモリ５０８に記憶されたアドレス帳を表示部５０７に表示し、通話相手を選択し、発信を指示する。発信が指示されると、制御部５０９は通信部５０１に対し、通話相手に発信する。通話相手に着信すると、通信部５０１は音声処理部５０２に対して相手の音声データを出力すると共に、ユーザの音声データを相手に送信する。

また、電子メールを送信する場合、ユーザは、操作部５１０を用いて、メール作成を指示する。メール作成が指示されると、制御部５０９はメール作成用の画面を表示部５０７に表示する。ユーザは操作部５１０を用いて送信先アドレスや本文を入力し、送信を指示する。制御部５０９はメール送信が指示されると、通信部５０１に対しアドレスの情報とメール本文のデータを送る。通信部５０１は、メールのデータを通信に適した形式に変換し、送信先に送る。また、通信部５０１は、電子メールを受信すると、受信したメールのデータを表示に適した形式に変換し、表示部５０７に表示する。

次に、電話機５００における撮影機能について説明する。ユーザが操作部５１０を操作して撮影モードを設定した後、静止画或いは動画の撮影を指示すると、撮像部５０５は静止画データ或いは動画データを撮影して画像処理部５０６に送る。画像処理部５０６は撮影された静止画データや動画データを処理し、不揮発メモリ５０８に記憶する。また、画像処理部５０６は、撮影された静止画データや動画データをカードＩＦ５１１に送る。カードＩＦ５１１は静止画や動画データをメモリカード５１２に記憶する。

また、電話機５００は、この様に撮影された静止画や動画データを含むファイルを、電子メールの添付ファイルとして送信することができる。具体的には、電子メールを送信する際に、不揮発メモリ５０８やメモリカード５１２に記憶された画像ファイルを選択し、添付ファイルとして送信を指示する。

また、電話機５００は、撮影された静止画や動画データを含むファイルを、外部ＩＦ５１３によりＰＣや他の電話機等の外部機器に送信することもできる。ユーザは、操作部５１０を操作して、不揮発メモリ５０８やメモリカード５１２に記憶された画像ファイルを選択し、送信を指示する。制御部５０９は、選択された画像ファイルを不揮発メモリ５０８或いはメモリカード５１２から読み出し、外部機器に送信するよう、外部ＩＦ５１３を制御する。

Claims (12)

1. 光電変換して得られた画素信号を出力する複数の画素が２次元に配置された画素部と、
   前記画素信号を前記画素部から読み出すための複数の出力線と、
   前記複数の出力線に読み出された信号レベルを、出力線ごとにアナログ・デジタル変換するアナログ・デジタル変換手段とを有し、
   前記アナログ・デジタル変換手段は、
   信号レベルが予め決められた範囲において変化する第１のアナログ信号を生成して出力する第１の信号発生手段と、
   信号レベルが前記予め決められた範囲において変化し、前記第１のアナログ信号と異なる第２のアナログ信号を生成して出力する第２の信号発生手段と、
   前記複数の出力線の一部にそれぞれ接続され、前記出力線の信号レベルと前記第１のアナログ信号の信号レベルとを比較し、該２つの信号レベルが一致したタイミングで、一致したことを示す信号を出力する複数の第１の比較手段と、
   前記複数の出力線の他の一部にそれぞれ接続され、前記出力線の信号レベルと前記第２のアナログ信号の信号レベルとを比較し、該２つの信号レベルが一致したタイミングで、一致したことを示す信号を出力する複数の第２の比較手段と、
   前記第１の比較手段及び第２の比較手段にそれぞれ接続され、前記第１の比較手段または第２の比較手段からの前記一致したことを示す信号に応じて、カウントを停止する複数のカウント手段とを有し、
   前記複数の第１の比較手段の各々が隣接しないように配置されているとともに、前記複数の第２の比較手段の各々が隣接しないように配置されていることを特徴とする撮像素子。
2. 前記第１のアナログ信号の出力開始タイミングと、前記第２のアナログ信号の出力開始タイミングとが異なることを特徴とする請求項１に記載の撮像素子。
3. 前記第１のアナログ信号の出力を開始する信号レベルと、前記第２のアナログ信号の出力を開始する信号レベルとが異なることを特徴とする請求項１に記載の撮像素子。
4. 前記第２のアナログ信号の変化率は、前記第１のアナログ信号の変化率よりも大きいことを特徴とする請求項１に記載の撮像素子。
5. 前記複数の出力線に前記画素信号が読み出されている際に、前記第２のアナログ信号の変化率を、前記第１のアナログ信号の変化率よりも大きくし、前記複数の出力線に前記画素のリセットレベルが読み出されている際に、前記第２のアナログ信号の変化率と、前記第１のアナログ信号の変化率を同じにすることを特徴とする請求項１に記載の撮像素子。
6. 前記第１のアナログ信号の変化率は信号レベルを増加させる変化率であって、前記第２のアナログ信号の変化率は信号レベルを減少させる変化率であることを特徴とする請求項１に記載の撮像素子。
7. 前記複数のカウント手段のうち、前記第１の比較手段に接続されたカウント手段を前記第１のアナログ信号に応じた第１の制御信号により制御し、前記第２の比較手段に接続されたカウント手段を前記第２のアナログ信号に応じた第２の制御信号により制御することを特徴とする請求項１乃至６のいずれか１項に記載の撮像素子。
8. 前記複数のカウント手段は、各々が比較する前記第１のアナログ信号または前記第２のアナログ信号の出力開始に応じてカウントを開始することを特徴とする請求項７に記載の撮像素子。
9. 前記複数のカウント手段は、前記第１のアナログ信号に応じた共通の制御信号により制御され、
   前記第２の比較手段に接続された前記カウント手段のカウンタ値を、前記第２のアナログ信号に応じたカウンタ値に補正する補正手段を更に有することを特徴とする請求項１乃至３、６のいずれか１項に記載の撮像素子。
10. 複数のチップを積層して構成された撮像素子であって、
    光電変換して得られた画素信号を出力する複数の画素が２次元に配置された画素部と、
    前記画素信号を前記画素部から読み出すための複数の出力線と、
    前記複数の出力線に読み出された信号レベルを、出力線ごとにアナログ・デジタル変換するアナログ・デジタル変換手段とを有し、
    前記アナログ・デジタル変換手段は、
    信号レベルが予め決められた範囲において変化する第１のアナログ信号を生成して出力する第１の信号発生手段と、
    信号レベルが前記予め決められた範囲において変化し、前記第１のアナログ信号と異なる第２のアナログ信号を生成して出力する第２の信号発生手段と、
    前記複数の出力線の一部にそれぞれ接続され、前記出力線の信号レベルと前記第１のアナログ信号の信号レベルとを比較し、該２つの信号レベルが一致したタイミングで、一致したことを示す信号を出力する複数の第１の比較手段と、
    前記複数の出力線の他の一部にそれぞれ接続され、前記出力線の信号レベルと前記第２のアナログ信号の信号レベルとを比較し、該２つの信号レベルが一致したタイミングで、一致したことを示す信号を出力する複数の第２の比較手段と、
    前記第１の比較手段及び第２の比較手段にそれぞれ接続され、前記第１の比較手段または第２の比較手段からの前記一致したことを示す信号に応じて、カウントを停止する複数のカウント手段とを有し、
    前記画素部を第１のチップに構成し、
    前記第１の信号発生手段及び第１の比較手段と、前記第２の信号発生手段及び第２の比較手段の少なくとも一方を第２のチップに構成し、
    前記第１の比較手段と前記第２の比較手段は、一定の距離をもって配置されていることを特徴とする撮像素子。
11. 請求項１乃至１０のいずれか１項に記載の撮像素子を有することを特徴とする撮像装置。
12. 請求項１乃至１０のいずれか１項に記載の撮像素子を有することを特徴とする携帯電話機。

Images