JP2021182669A - 信号処理回路、光電変換装置および機器 - Google Patents

Abstract

【課題】信号処理回路においてより高速な参照信号の応答性の確保する技術を提供する。【解決手段】信号処理回路は、参照信号線と、前記参照信号線の電位と入力信号の電位とを処理する処理部と、前記参照信号線の一方の端部に所定電位を出力する第１基準電圧供給部と、前記参照信号線の他方の端部に所定電位を出力する第２基準電圧供給部と、を有する。【選択図】図１

Description

本発明は、光電変換装置および機器に関するものである。

近年のＣＭＯＳイメージセンサでは、アナログ−デジタル変換器（以下、ＡＤＣ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ−Ｃｏｎｖｅｒｔｅｒ）と略す）による高フレームレート化と信号対ノイズ比（Ｓ／Ｎ）の向上が求められている。ＡＤＣの形態としては、シングルスロープ型ＡＤＣが一般的である。シングルスロープ型ＡＤＣは、画素からの信号レベルと、時間とともに電圧値が変化する参照信号をコンパレータで比較し、コンパレータ出力の反転時間をデジタル的にカウントすることでＡＤ変換を行う手法である。

シングルスロープ型ＡＤＣ用の参照信号生成回路の構成および駆動方法の一例が、特許文献１に開示されている。特許文献１には、参照信号のセトリング誤差に起因したリニアリティ悪化を抑制するためにオフセットをかける手法が記載されている。

特開２０１１−２５９４０７号公報

しかしながら、参照信号の応答性の高速化を実現するには、特許文献１に記載された手法を適用するだけでは不十分になりつつあり、以下に示すような課題がある。

例えば、参照信号の応答性に対して、特許文献１のセトリング誤差が所定レベル以下に達するまでの時間だけでなく、上述のオフセット自体のセトリング時間も影響する。その他にも参照電圧のリセット時間も、影響する。これらの時間は、参照信号の伝送線の寄生素子成分に大きく左右されることから、寄生素子成分の影響を実効的に下げつつ、参照信号の応答性を向上させる手段が必要となる。

そこで、本発明は、信号処理回路においてより高速な参照信号の応答性の確保を実現する技術を提供する。

本開示は、参照信号線と、
前記参照信号線の電位と入力信号の電位とを処理する処理部と、
前記参照信号線の一方の端部に所定電位を出力する第１基準電圧供給部と、
前記参照信号線の他方の端部に所定電位を出力する第２基準電圧供給部と、
を有する信号処理回路を含む。

また、本開示は、入射光に応じた信号を出力する光電変換部と、
前記光電変換部が出力する信号を処理する、上記の信号処理回路と、
を備える光電変換装置を含む。

また、本開示は、上記の光電変換装置と、
前記光電変換装置に結像する光学系、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置が得る情報を表示する表示装置、
前記光電変換装置が得る情報を記憶する記憶装置、
可動部または推進部を有する機械装置、
の６つのうち少なくともいずれか１つと、
を備える機器を含む。

本発明によれば、信号処理回路においてより高速な参照信号の応答性の確保を実現することができる。

第１実施形態に係る光電変換装置のブロック図 第１実施形態に係る第１基準電圧供給部の構成例を示す回路図 第１実施形態に係る第２基準電圧供給部の構成例を示す回路図 第１実施形態に係る光電変換装置の動作のタイミングチャート 第１実施形態に係る光電変換装置の回路の小信号等価回路図 第１実施形態に係る基準電圧供給部の別の構成例を示す回路図 第１実施形態に係る光電変換装置の別の構成を示すブロック図 第２実施形態に係る光電変換装置のブロック図 第２実施形態に係る光電変換装置の動作のタイミングチャート 第２実施形態に係る光電変換装置の動作の別のタイミングチャート 第２実施形態に係る光電変換装置の動作のさらに別のタイミングチャート 第２実施形態に係る光電変換装置の別の構成を示すブロック図 第３実施形態に係るに係る機器を説明する図

以下、図面を参照して本発明の実施形態を説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図面において構成要素、部材、処理の一部は省略して表示する。

（第１実施形態）
次に、図面を参照しながら本発明に係る第１実施形態について説明する。

図１は、第１実施形態に係る光電変換装置の回路ブロック図であり、平面視による回路ブロックの配置図も兼ねている。ここで、「平面視」とは、半導体基板の主面に対して垂直な方向から視ることを指す。半導体基板の主面とは、光電変換部を含む半導体基板の光入射面や、複数のＡＤＣが繰り返し配された面や、積層型の光電変装置における基板と基板との接合面であり得る。

図１に示すように、本実施形態に係る光電変換装置１の回路は、画素アレイ１００、垂直走査部２００、信号処理回路１０、水平走査部６００、出力部７００を有する。画素アレイ１００は、光電変換装置への入射光に応じて所定の電圧値を出力するフォトダイオード（ＰＤ）を構成要素として含む画素１１０が、２次元アレイ状に配された光電変換部である。画素アレイ１００の各画素列には垂直信号線１２０が接続されている。垂直信号線１２０は、画素アレイ１００の画素１１０からの出力信号を後段の回路に伝送するための信号線である。各垂直信号線１２０には、ソースフォロワ回路に代表される画素１１０のアンプ回路を動作させるための負荷となる電流源１３０が接続されている。信号処理回路１０は、列ＡＤＣアレイ３００、第１基準電圧供給部４００、および第２基準電圧供給部５００を有する。

垂直走査部２００は、画素アレイ１００に接続され、画素アレイ１００の読み出し行やリセット行を選択および制御する。

列ＡＤＣアレイ３００は、画素アレイ１００からの出力信号である垂直信号線１２０の電位を入力とし、この電位をデジタル値に変換する。列ＡＤＣアレイ３００は、参照信号線３０１と、比較器３０２と、カウンタメモリ３０３とを有する。参照信号線３０１は、第１基準電圧供給部４００と第２基準電圧供給部５００とに接続され、所定期間に参照信号を伝送する。比較器３０２は、入力信号線としての垂直信号線１２０から入力されるアナログ信号の電位と参照信号線３０１の電位とを比較する処理を実行する処理部である。図１に示すように、列ＡＤＣアレイ３００において比較器３０２は複数個設けられ、参照信号線３０１が複数の比較器３０２に接続されている。また、複数の比較器３０２のそれぞれに対応する垂直信号線１２０が接続されている。カウンタメモリ３０３は、比較器３０２からの出力の反転時刻をデジタル的にカウントしてカウント結果を保持する。

第１基準電圧供給部４００と第２基準電圧供給部５００は、参照信号線３０１に所定電位を出力する。所定電位とは、参照信号であり、例えばランプ信号である。

図２と図３は、それぞれ第１基準電圧供給部４００と第２基準電圧供給部５００の回路ブロック図である。図２に示すように、第１基準電圧供給部４００は、電流制御カウンタ４１０と、オフセット制御部４２０と、電流源４３０と、負荷抵抗４４０とを有する。電流制御カウンタ４１０とオフセット制御部４２０によって電流源４３０の電流ｉ１が過渡的に制御され、電流ｉ１と負荷抵抗４４０の抵抗ｒ１の積に応じた電位が、第１基準電圧供給部の出力ｏｕｔに表れる。

また、図３に示すように、第２基準電圧供給部５００も、第１基準電圧供給部４００と同様の構成を有し、電流制御カウンタ５１０と、オフセット制御部５２０と、電流源５３０と、負荷抵抗５４０とを有する。電流制御カウンタ５１０とオフセット制御部５２０によって電流源５３０の電流ｉ２が過渡的に制御され、電流ｉ２と負荷抵抗５４０の抵抗ｒ２の積に応じた電位が、第２基準電圧供給部５００の出力ｏｕｔに表れる。なお、電流制御カウンタ５１０とオフセット制御部５２０とが、第２基準電圧供給部５００の電力を制御する電力制御手段に対応する。

本実施形態では、抵抗ｒ１、ｒ２の抵抗値は互いに等しいものとし、電流ｉ１、ｉ２の電流量が等しくなるように電流制御カウンタ４１０、５１０とオフセット制御部４２０、５２０が動作するものとする。これにより、第１基準電圧供給部４００と第２基準電圧供給部５００は、同じ電位を参照信号線３０１に供給する。ここで電位が同じであるとは設計上同じであることを意味し、製造誤差による電位差があってもよい。

水平走査部６００は、列ＡＤＣアレイ３００に接続され、カウンタメモリ３０３に保持されたデジタル信号を、出力部７００を介してチップ外部へ順次読み出すための制御信号を生成する。

次に、図４のタイミングチャートを参照しながら、図１に示す回路を有する光電変換装置のＡＤ変換に係る動作について説明する。

図４に示すように、ランプ信号のリニアリティ早期安定のための準備動作として、時刻ｔ１から時刻ｔ３までの期間において、オフセット制御部４２０、５２０からの制御信号に基づき電流ｉ１、ｉ２の電流量が、それぞれｉａからｉｂに増加する。これにより、参照信号線３０１の電位（ｖｒｅｆ）がＶ１からＶ２に上昇する。このときの、電位Ｖ１か
ら電位Ｖ２までのセトリング時間（ｔ２−ｔ１）を「オフセット時間」と称する。

そして、時刻ｔ３で電流ｉ１、ｉ２の電流量がｉｂからｉａに変化し、その後、電流ｉ１、ｉ２が時間に対して一定の傾きで低下していくように電流制御カウンタ４１０、５１０が動作し、これにより電位Ｖｒｅｆのランプ動作が開始される。

このとき、時刻ｔ３から時刻ｔ４の期間は、電位Ｖｒｅｆのセトリング誤差に起因したリニアリティ悪化を抑制するためにＡＤ変換動作は行われない。そして、セトリング誤差があらかじめ定められた許容値以下になった時点（時刻ｔ４）で、カウンタメモリ３０３によるカウント動作およびＡＤ変換が開始される。ここでは、時刻ｔ３から時刻ｔ４までの時間（ｔ４−ｔ３）を「助走時間」と称する。

時刻ｔ４から時刻ｔ５の期間は、ＡＤ変換期間として、列ＡＤＣアレイ３００は、ＡＤＣの分解能に応じたカウント数ｎだけカウントを行い、ＡＤ変換期間中に比較器３０２が反転したときのカウント値をデジタル値としてカウンタメモリ３０３に記憶する。

そして、列ＡＤＣアレイ３００によるカウントが終了して電位ＶｒｅｆがＶ３まで低下した時点（時刻ｔ６）で、電流制御カウンタ４１０、５１０がリセットされる。また、電流ｉ１とｉ２の電流量がｉｃからｉａまで引き上げられ、電位ＶｒｅｆがＶ１にリセットされて、次のＡＤ変換動作まで待機状態となる。このときの、電位Ｖ３から電位Ｖ１までのセトリング時間（ｔ７−ｔ６）を「リセット時間」と称する。以上が、光電変換装置１におけるＡＤ変換に関する一連の動作である。

上記の説明において、オフセット時間、助走時間、リセット時間は、電流ｉ１、ｉ２、負荷抵抗ｒ１、ｒ２、図１の「Ａ」に示す区間における参照信号線３０１の寄生抵抗ｒｐと寄生容量ｃｐとによって決まる。なお、寄生抵抗ｒｐは、列ＡＤＣアレイ３００の両端から見た総抵抗値とする。また、寄生容量ｃｐは、配線の寄生容量だけでなく比較器３０２の入力容量なども含むものとする。また、上記の通り、第１基準電圧供給部４００と第２基準電圧供給部５００について、電流ｉ１、ｉ２の電流量は互いに等しく、抵抗ｒ１、ｒ２の抵抗値は互いに等しい。このことから、第１基準電圧供給部４００と第２基準電圧供給部５００とは、等価な回路と見なせる。

以上のことから、参照信号線３０１、第１基準電圧供給部４００、第２基準電圧供給部５００は、寄生インピーダンスが大きくなる列ＡＤＣアレイ３００の中央部での参照信号線３０１の電位を示すモデルとして、小信号等価回路に置き換えることができる。この小信号等価回路の一例を図５に示す。なお、図５において、ｉ（ｔ）＝ｉ１（ｔ）＝ｉ２（ｔ）、ｒ＝ｒ１＝ｒ２であるとする。

図１のように列ＡＤＣアレイ３００の一方の端部に第１基準電圧供給部４００を、他方の端部に第２基準電圧供給部５００を配置し、両端から参照信号線３０１を駆動する構成にすることで、図５に示すように実効的な寄生抵抗がｒｐ／４となる。言い換えると、処理部は、信号処理回路１０の平面視において、第１基準電圧供給部４００と第２基準電圧供給部５００とによって挟まれるように配置される。なお、処理部と、第１基準電圧供給部４００と、第２基準電圧供給部５００と、は必ずしも１直線上に並ばなくてもよい。つまり、処理部は、第１基準電圧供給部４００と第２基準電圧供給部５００とを結ぶ直線と直交する方向にずれていてもよい。少なくとも、処理部を含む列ＡＤＣアレイ３００の少なくとも一部が、当該直線上に位置していることが好ましい。これにより、信号処理回路１０を一方向（例えば図の左右方向）で見たときに、第１基準電圧供給部４００の幾何中心と第２基準電圧供給部５００の幾何中心とで挟まれる位置に複数の比較器３０２の幾何中心が存在する位置関係となる。なお、信号処理回路１０の一方向において、第１基準電
圧供給部４００の幾何中心、比較器３０２の幾何中心、第２基準電圧供給部５００の幾何中心は必ずしも１直線上に並ばなくてもよい。

例えば、列ＡＤＣアレイ３００の一端側に第１基準電圧供給部４００および第２基準電圧供給部５００を寄せて配置する。この場合、第１基準電圧供給部４００および第２基準電圧供給部５００が配置された側は、寄生インピーダンスの影響が大きくなる。そして、列ＡＤＣアレイ３００において、第１基準電圧供給部４００および第２基準電圧供給部５００が配置された側とは反対側の端部における寄生抵抗はｒｐとなる。このことから、列ＡＤＣアレイ３００を上記の構成とすることで、寄生抵抗が（３×ｒｐ）／４低減されることがわかる。

本実施形態に係る光電変換装置では、このように信号処理回路の平面視において、第１基準電圧供給部４００および第２基準電圧供給部５００によって、比較器３０２が挟まれるように配置される。このような配置によって得られる実効的な寄生抵抗の低減効果により、信号処理回路において、参照信号の応答性が向上し、上記のオフセット時間、助走時間、リセット時間それぞれの短縮が可能となる。これらの時間の短縮は、図４に示す１回のＡＤ変換に必要な時刻ｔ１から時刻ｔ７までの時間の短縮と同義である。したがって、このような信号処理回路を用いた本実施形態に係る光電変換装置によれば、画素１行あたりの読み出し時間の短縮およびＣＭＯＳイメージセンサの高フレームレート化が可能となる。

上記効果は、２つ以上の基準電圧供給部を用いる構成に限定されず、単一の基準電圧供給部を用いる構成でも得られる。図５に例示する電圧生成部と等価な単一の基準電圧供給部を用いて、列ＡＤＣアレイ３００の一端側から参照信号線３０１を駆動した場合でも、上記と同様の寄生抵抗の低減による高フレームレート化の効果が得られる。また、本実施形態に係る光電変換装置によれば、装置内の局所的な電流密度の上昇を抑制することもできるため、局所的な電流密度の上昇に起因したクロストークやパターンノイズを低減することも可能である。

また、本実施形態における第１基準電圧供給部４００および第２基準電圧供給部５００の回路構成は、図２、図３に示す回路構成に限定されない。例えば、第１基準電圧供給部４００と第２基準電圧供給部５００を、図６に示す回路を有する基準電圧供給部に置き換えてもよい。図６に示す基準電圧供給部は、電流源４３１と、積分容量４５０と、リセット部４６０とを有する。図６に示す基準電圧供給部では、図１の参照信号線３０１と接続される出力ｏｕｔに、電流源４３１と、積分容量４５０と、リセット部４６０とが接続されている。リセット部４６０は、電位Ｖ１の電流源４３１との接続を制御する。なお、電流源４３１によって電位Ｖ１の電圧を内部生成する代わりに、外部の電圧源から電圧をリセット部４６０に供給する構成としてもよい。

図６に示す基準電圧供給部では、リセット部４６０によって参照信号線３０１が電位Ｖ１にリセットされた後、積分容量４５０に保持されている電荷を電流源４３１で引き抜いていくことで、時間とともに電位を低下させて参照信号を生成する。このとき、図２および図３に示す回路を用いる場合と同様に、上記の寄生抵抗の低減によって助走時間およびリセット時間を短縮することが可能となる。

また、本実施形態に係る光電変換装置では、図１に示す第１基準電圧供給部４００と第２基準電圧供給部５００の配置は、必ずしも列ＡＤＣアレイ３００の両端の位置に限定されるものではない。例えば、図７に示す積層構造のＣＭＯＳイメージセンサである光電変換装置１’における構成が採用されてもよい。なお、図７は、図１と同様に各基板を平面視での回路ブロックの配置図も兼ねている。

図７において、光電変換装置１’は、画素基板８００と回路基板８１０とを有する。画素基板８００は、図１に示す画素１１０がアレイ状に配置された画素アレイ１００と、接続部８２０とを有する。画素アレイ１００と接続部８２０は、垂直信号線１２０によって接続されている。また、回路基板８１０は、図１に示す垂直走査部２００と、列ＡＤＣアレイ３００と、第１および第２基準電圧供給部４００、５００と、水平走査部６００と、出力部７００を有する。さらに、回路基板８１０は、画素基板８００の接続部８２０と同様の接続部８３０を有する。列ＡＤＣアレイ３００と接続部８３０には、垂直信号線１２０および電流源１３０とが接続されている。列ＡＤＣアレイ３００は、図１と同様、参照信号線３０１と、比較器３０２と、カウンタメモリ３０３とを有する。なお、図１と共通する同一符号が付された構成要素の詳細については、ここでは説明を省略する。

画素基板８００と回路基板８１０とは、接続部８２０を介して信号の送受信を行う。図７のように、画素基板８００と回路基板８１０のチップサイズの制約や、これに付随する接続部８２０と垂直走査部２００の回路配置の制約から、列ＡＤＣアレイ３００の両端に第１および第２基準電圧供給部４００、５００を配置できないことがある。このような場合でも、図７に例示するように、列ＡＤＣアレイ３００の上端側の位置に第１基準電圧供給部４００および第２基準電圧供給部５００を配置することができる。そして、第１および第２基準電圧供給部４００、５００から列ＡＤＣアレイ３００までの参照信号線３０１の引き回しに伴う寄生インピーダンスが、列ＡＤＣアレイ３００内の寄生インピーダンスに比べて小さければ、図１の場合と同様の効果が得られる。

以上のように、本実施形態に係る信号処理回路および当該信号処理回路を用いた光電変換装置においては、寄生抵抗の低減効果を得ながら第１基準電圧供給部４００と第２基準電圧供給部５００の配置に自由度を持たせることができる。

（第２実施形態）
次に、本発明に係る第２実施形態について、図８を参照しながら説明する。なお、以下の説明において、第１実施形態と同様の構成については同一の符号を付し、詳細な説明は省略する。

図８に示すように、本実施形態に係る光電変換装置２の信号処理回路２０は、スイッチ９００を有する。スイッチ９００は、第２基準電圧供給部５００の出力と参照信号線３０１との接続をパルスｐ１によって制御する接続手段である。なお、ここでは、パルスｐ１がＨｉｇｈのときに第２基準電圧供給部５００の出力と参照信号線３０１が導通され、パルスｐ１がＬｏｗのときに第２基準電圧供給部５００の出力と参照信号線３０１が非導通となるものとする。信号処理回路２０以外の構成は第１実施形態に係る光電変換装置１の各構成と同様である。

次に、図８の構成を有する回路のＡＤ変換に関する動作について、図９のタイミングチャートを参照しながら説明する。

図９において、上記のオフセット時間を含む時刻ｔ１から時刻ｔ３までの期間では、パルスｐ１がＨｉｇｈとなり、参照信号線３０１は、第１基準電圧供給部４００と第２基準電圧供給部５００とによって両端から駆動される。

次に、時刻ｔ３においてパルスｐ１がＨｉｇｈからＬｏｗに変わると、スイッチ９００によって第２基準電圧供給部５００の出力と参照信号線３０１との接続が非接続状態にされる。そして、ＡＤ変換期間を含む時刻ｔ３から時刻ｔ７までの期間では、第１基準電圧供給部４００のみによって参照信号線３０１が駆動される。

その後、時刻ｔ７においてパルスｐ１がＬｏｗからＨｉｇｈに変わり、上記のリセット時間を含むリセット動作時においては、再び第１基準電圧供給部４００と第２基準電圧供給部５００とによって、参照信号線３０１の両端から参照信号線３０１が駆動される。

このように、ＡＤ変換期間中は、１つの基準電圧供給部のみによって参照信号線３０１が駆動されることで、第１基準電圧供給部４００と第２基準電圧供給部５００の特性差に起因した画素列毎の参照信号特性のばらつきを低減することが可能となる。このことについて、以下でさらに詳細に説明する。

光電変換装置２を多画素のＣＭＯＳイメージセンサとして用いる場合、第１基準電圧供給部４００と第２基準電圧供給部５００が、互いに離れて配置されるため、トランジスタや抵抗等の素子の相対的な特性のばらつきによる影響を受けやすくなる。このような場合、第１基準電圧供給部４００と第２基準電圧供給部５００のそれぞれで生成される参照信号の特性に若干の差が生じる懸念がある。そして、このように特性差が生じた２つの信号が１つの信号ノードに重畳され、ＡＤ変換のような演算処理の基準として使用される。そして、第１基準電圧供給部４００と第２基準電圧供給部５００との位置関係に応じて、各画素列の比較器３０２に入力される参照信号の特性にも差が生じる。この結果、画素列毎に変換係数がばらつき、光電変換装置２に求められる仕様によっては無視できない固定パターンノイズが生じて画質が劣化する。

この点を鑑みて、本実施形態では、図８、図９のように、ＡＤ変換期間では、第１基準電圧供給部４００のみで参照信号線３０１を駆動し、１つの参照信号でＡＤ変換の性能が決まるようにする。そして、ＡＤ変換期間以外の期間では、高フレームレート化のために、スイッチ９００により第２基準電圧供給部５００と参照信号線３０１のノードとを導通させて、第２基準電圧供給部５００からも参照信号線３０１が駆動されるようにする。これにより、オフセット時間やリセット時間の短縮を図り、光電変換装置２において、画質と高フレームレート化とを両立することが可能となる。

なお、第２実施形態における第２基準電圧供給部５００の電圧波形は、図９に示すものに限定されるものではなく、例えば、図１０に示すような電圧波形でもよく、そのような電圧波形を実現する回路によって第２基準電圧供給部５００が構成されてもよい。図１０において、第２基準電圧供給部５００からの出力電位Ｖｒｅｆ２は、期間ｔ１から時刻ｔ３においてパルスｐ１がＨｉｇｈである期間中は、第１基準電圧供給部４００と同電位で参照信号線３０１を駆動する。そして、この出力電位Ｖｒｅｆ２は、パルスｐ１がＬｏｗの期間の一部において所定電位（図１０では電位Ｖ１）にリセットされる。出力電位Ｖｒｅｆ２をこのように制御することで、第２基準電圧供給部５００は電位Ｖ１と電位Ｖ２の電圧出力だけができればよいため、第２基準電圧供給部５００の構成をより簡素にすることが可能となる。これによれば、光電変換装置２における回路面積や消費電力の観点でより有利な構成が可能となる。

同様に、図１１に示す電圧波形に従って第２基準電圧供給部５００を駆動してもよい。図１１では、第１基準電圧供給部４００と第２基準電圧供給部５００を、図２、図３に示す回路構成によって実現した場合を想定している。

図１１において、第１基準電圧供給部４００は、第１実施形態と同様の動作をする。第２基準電圧供給部５００は、パルスｐ１がＨｉｇｈの期間中は第１基準電圧供給部４００の電流ｉ１と同じ電流量になるように電流ｉ２が設定される。ただし、第２基準電圧供給部５００は、パルスｐ１がＬｏｗになって参照信号線３０１との接続が接続状態から非接続状態にされると、図１１の時刻ｔ４から時刻ｔ６までの期間に示すように電流量がｉｄ
まで低減する。このように、第２基準電圧供給部５００が参照信号線３０１から切り離されて第２基準電圧供給部５００の駆動が不必要になる期間は、第２基準電圧供給部５００に供給される電力を小さくすることが可能となる。

また、第１基準電圧供給部４００と第２基準電圧供給部５００には、必ずしも同一の回路構成が採用されなくてもよい。例えば、図１２に示すように、第１基準電圧供給部４００を図２に示す回路で実現し、第２基準電圧供給部５００を図１０に示す電位Ｖｒｅｆ２を供給するように動作する回路で実現してもよい。このような回路構成でも、上記と同様の効果が得られる。

（第３実施形態）
図１３は、本実施形態に係る半導体装置ＡＰＲを説明する模式図である。半導体装置ＡＰＲは、半導体デバイスＩＣを含んでおり、半導体デバイスＩＣのほかに、半導体デバイスＩＣを実装するためのパッケージＰＫＧを含んでいてもよい。本実施形態では、半導体装置ＡＰＲは、第１実施形態または第２実施形態に係る光電変換装置（撮像装置）である。半導体デバイスＩＣは、画素回路ＰＸＣがマトリックス配列された画素領域ＰＸとその周辺の周辺領域ＰＲを有する。周辺領域ＰＲには、周辺回路を設けることができる。

また、半導体装置ＡＰＲは、機器ＥＱＰに備えられている。機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹおよび機械装置ＭＣＨＮの少なくともいずれかを備え得る。

半導体装置ＡＰＲは、半導体デバイスＩＣのほかに、半導体デバイスＩＣを収容するパッケージＰＫＧを含むことができる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラスなどの蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材と、を含むことができる。

機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹ、機械装置ＭＣＨＮの少なくともいずれかを備えることができる。光学系ＯＰＴは、半導体装置ＡＰＲに結像する。光学系ＯＰＴは、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは、半導体装置ＡＰＲを制御する。制御装置ＣＴＲＬは、例えばＡＳＩＣなどの光電変換装置である。

処理装置ＰＲＣＳは、半導体装置ＡＰＲから出力された信号を処理する。処理装置ＰＲＣＳは、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの光電変換装置である。表示装置ＤＳＰＬは、半導体装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装ＭＭＲＹは、半導体装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

機械装置ＭＣＨＮは、モーターやエンジンなどの可動部あるいは推進部を有する。機器ＥＱＰでは、半導体装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、半導体装置ＡＰＲが有する記憶回路や演算回路とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳをさらに備えることが好ましい。機械装置ＭＣＨＮは、半導体装置ＡＰＲから出力され信号に基づいて制御されてもよい。

また、機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学系ＯＰＴの部品を駆動することができる。

また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、半導体装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置ＰＲＣＳは、半導体装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。あるいは、機器ＥＱＰは内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器であってもよい。

（その他の実施形態）
上述した実施形態は本発明の具体例を示すものにすぎない。本発明の範囲は上述した実施形態の構成に限られることはなく、その要旨を変更しない範囲のさまざまな実施形態を採ることができる。

例えば、上記の光電変換装置は、画素が設けられた第１半導体チップと、読み出し回路（周辺回路）が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける読み出し回路（周辺回路）は、それぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける読み出し回路（周辺回路）は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリックス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は貫通電極（ＴＳＶ）、銅（Ｃｕ）等の金属の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続などを採用することができる。

１、１’、２、２’：光電変換装置
１２０：垂直信号線
３０１：参照信号線
３０２：比較器
４００：第1基準電圧供給部
５００：第２基準電圧供給部

Claims (12)

1. 参照信号線と、
   前記参照信号線の電位と入力信号の電位とを処理する処理部と、
   前記参照信号線の一方の端部に所定電位を出力する第１基準電圧供給部と、
   前記参照信号線の他方の端部に所定電位を出力する第２基準電圧供給部と、
   を有する信号処理回路。
2. 前記処理部は、前記信号処理回路の平面視において、前記第１基準電圧供給部と前記第２基準電圧供給部とによって挟まれるように配置されることを特徴とする請求項１に記載の信号処理回路。
3. 前記第１基準電圧供給部と前記第２基準電圧供給部は、同じ電位を前記参照信号線に供給することを特徴とする請求項１または２に記載の信号処理回路。
4. 前記第１基準電圧供給部と前記第２基準電圧供給部は、それぞれ電流制御カウンタと、オフセット制御部と、電流源と、負荷抵抗とを有し、
   前記電流制御カウンタと前記オフセット制御部によって前記電流源の電流が制御され、前記電流と前記負荷抵抗による電位が前記参照信号線に供給される
   ことを特徴とする請求項１から３のいずれか１項に記載の信号処理回路。
5. 前記第１基準電圧供給部と前記第２基準電圧供給部は、それぞれ電流源と、積分容量と、リセット部とを有し、
   前記リセット部により前記参照信号線の電位がリセットされた後に、前記電流源と前記積分容量とによって参照信号が生成される
   ことを特徴とする請求項１から３のいずれか１項に記載の信号処理回路。
6. 前記第１基準電圧供給部が前記所定電位を前記参照信号線の前記一方の端部に出力している期間の少なくとも一部の期間において、前記第２基準電圧供給部と前記参照信号線の前記他方の端部とを接続する接続手段とを有することを特徴とする請求項１から５のいずれか１項に記載の信号処理回路。
7. 前記接続手段は、前記処理部が前記処理を実行している期間は、前記第２基準電圧供給部と前記参照信号線の前記他方の端部との接続を非接続状態にし、前記処理部が前記処理を実行していない期間は、前記第２基準電圧供給部と前記参照信号線の前記他方の端部との接続を接続状態にすることを特徴とする請求項６に記載の信号処理回路。
8. 前記処理部が前記処理を実行している期間に、前記第１基準電圧供給部が参照信号を前記参照信号線の前記一方の端部に出力する請求項７に記載の信号処理回路。
9. 前記接続手段によって前記第２基準電圧供給部と前記参照信号線の前記他方の端部とが非接続状態にされている期間において前記第２基準電圧供給部に供給される電力を、前記接続手段によって前記第２基準電圧供給部と前記参照信号線の前記他方の端部とが接続状態にされている期間において前記第２基準電圧供給部に供給される電力よりも小さくする電力制御手段をさらに有することを特徴とする請求項６から８のいずれか１項に記載の信号処理回路。
10. 前記処理部が行う前記処理は、前記入力信号をデジタル信号に変換する処理であることを特徴とする請求項１から９のいずれか１項に記載の信号処理回路。
11. 入射光に応じた信号を出力する光電変換部と、
    前記光電変換部が出力する信号を処理する、請求項１から１０のいずれか１項に記載の信号処理回路と、
    を備える光電変換装置。
12. 請求項１１に記載の光電変換装置と、
    前記光電変換装置に結像する光学系、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置が得る情報を表示する表示装置、
    前記光電変換装置が得る情報を記憶する記憶装置、
    可動部または推進部を有する機械装置、
    の６つのうち少なくともいずれか１つと、
    を備える機器。

Images