JP2022158525A - 光電変換装置、機器、基板 - Google Patents

Abstract

【課題】 信号線の電位変動が別の回路に伝搬することを抑制する。【解決手段】 光電変換部と、前記光電変換部の電荷をゲートに受ける第１トランジスタと、ゲートに接続された第２トランジスタと、第１トランジスタから信号が出力される信号線と、信号線と第１トランジスタとの間の電気的経路に設けられた第３トランジスタと、第２トランジスタがオフするための電位を供給する第１電位線と、第２トランジスタがオフするための前記電位と共通の電位であって、第３トランジスタがオフするための電位を供給する第２電位線と、第１電位線と第２電位線とに接続されたアイソレータとを備える。【選択図】 図１

Description

本開示は、光電変換装置、機器、基板に関する。

光電変換部を有する画素を備えた光電変換装置が知られている。特許文献１には、画素が備える複数のトランジスタをオフさせる制御信号を、共通の電圧生成回路（負電圧生成回路１９）が生成することが記載されている。

特開２０１１－２５４５４４号公報

複数のトランジスタをオフさせる信号の生成において共通の電圧を用いる場合、信号線の電位変動が共通の電圧を介して別の回路に伝搬する。これにより、光電変換装置が出力する信号の精度の低下が生じる。

本開示による技術では、信号線の電位変動が別の回路に伝搬することを抑制する。

本開示の一の側面は、光電変換部と、前記光電変換部の電荷をゲートに受ける第１トランジスタと、前記ゲートに接続された第２トランジスタと、前記第１トランジスタから信号が出力される信号線と、前記信号線と前記第１トランジスタとの間の電気的経路に設けられた第３トランジスタと、前記第２トランジスタがオフするための電位を供給する第１電位線と、前記第２トランジスタがオフするための前記電位と共通の電位であって、前記第３トランジスタがオフするための電位を供給する第２電位線と、前記第１電位線と前記第２電位線とに接続されたアイソレータとを備えることを特徴とする光電変換装置である。

本開示による技術により、信号線の電位変動が別の回路に伝搬することを抑制することができる。

光電変換装置の構成を示した図 画素の構成を示した図 垂直走査回路の構成を示した図 光電変換装置の動作を示した図 光電変換装置の構成を示した図 光電変換装置の構成を示した図 光電変換装置の構成を示した図 垂直走査回路の構成を示した図 画素の構成を示した図 光電変換装置の構成を示した図 画素の構成を示した図 機器の構成を示した図

以下、図面を参照しながら各実施例を説明する。

以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。

なお、以下に述べる実施例に記載されるトランジスタの導電型は一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施形態中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、トランジスタのゲート、ソース、ドレインの電位は適宜変更される。

例えば、スイッチとして動作させるトランジスタであれば、ゲートに供給する電位のローレベルとハイレベルとを、導電型の変更に伴って、実施例中の説明に対し逆転させるようにすればよい。また、以下に述べる実施例中に記載される半導体領域の導電型についても一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施例中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、半導体領域の電位は適宜変更される。

（実施例１）
図１、図２、図３は実施例１に関わる光電変換装置である、撮像装置の模式図、図４がタイミングチャートである。

図１は撮像装置の構成を示した図である。撮像装置は、画素１００が複数行および複数列に渡って配された画素アレイ１１０を有する。撮像装置は、画素アレイ１１０を行単位で走査する垂直走査回路１２０を備える。また、撮像装置は信号線１３０、電流源１４０、アイソレータ（抵抗素子）１５０を備える。さらに撮像装置は、信号処理回路１６０、負電圧供給回路（電位供給部）１７０を備える。負電圧供給回路１７０には、第１電位線１５２が接続されている。負電圧供給回路１７０は、少なくとも負電圧を供給する機能を有していればよく、さらに負電圧を生成する機能を有していても良い。例えば、負電圧は光電変換装置の外部で生成し、負電圧供給回路１７０は外部から供給される負電圧をバッファする回路であってもよい。この第１電位線１５２に対し、アイソレータ１５０を介して第２電位線１５４が接続されている。この第１電位線１５２、第２電位線１５４は、垂直走査回路１２０に接続される。後述するが、第１電位線１５２は、転送トランジスタをオフにする信号の電位ＶＴＸＬを供給する配線である。また、第２電位線１５４は、後述する選択トランジスタをオフにする信号の電位ＶＳＥＬＬを供給する配線である。電位ＶＴＸＬ、ＶＳＥＬＬは同じ電位である。

垂直走査回路１２０は、画素アレイ１１０の画素１００に対し、行単位で設けられた制御線を介して接続されている。ｎ行目（ｎは自然数）の画素１００には、制御線１０２－ｎ、１０３－ｎ、１０４－ｎが配されている。制御線１０２－ｎは、信号ＳＥＬ（ｎ）を伝送する。制御線１０３－ｎは、信号ＲＥＳ（ｎ）を伝送する。制御線１０４－ｎは信号ＴＸ（ｎ）を伝送する。

撮像装置は、図１に示した構成がすべて１つの基板（典型的には半導体基板であるが、ガラス基板等、半導体基板とは異なる基板であっても良い）に収められた、非積層型の撮像装置とすることができる。なお、後述する実施例２のように、複数の基板（典型的には半導体基板であるが、ガラス基板等、半導体基板とは異なる基板であっても良い）が積層された積層型の撮像装置としてもよい。

図２は画素１００の構成の一例を示している。画素１００は、光電変換部の一例であるフォトダイオード４００、転送トランジスタ４１０、フローティングディフージョン（以下、ＦＤと表記する）４２０、ソースフォロワトランジスタ４３０、選択トランジスタ４４０を有する。転送トランジスタ４１０は、フォトダイオード４００における光電変換によって生じた電荷をＦＤ４２０に転送する。ソースフォロワトランジスタ４３０は、ＦＤ４２０の電位に基づく信号を、選択トランジスタ４４０に出力する。選択トランジスタ４４０は、ソースフォロワトランジスタ４３０から出力された信号を信号線１３０に出力する。

リセットトランジスタ４５５のゲートは、制御線１０３－ｎに接続されている。転送トランジスタ４１０のゲートは、制御線１０４－ｎに接続されている。選択トランジスタ４４０のゲートは制御線１０２－ｎに接続されている。

フォトダイオード４００のアノードは、ＧＮＤノード４５０に接続されている。また、ソースフォロワトランジスタ４３０、リセットトランジスタ４５５は電源ノード４６０に接続されている。画素１００に含まれるトランジスタは、ここではＮ型のトランジスタであるとして説明する。この場合、電源ノード４６０には、典型的には１～６Ｖの電源電圧が入力される。ＧＮＤノード４５０は接地電位とすることができるが、この電位に限られず、負電位とすることもできる。なお、画素１００が備えるトランジスタをＰ型のトランジスタとしてもよい。この場合、電源ノード４６０とＧＮＤノード４５０の電位の大小関係を逆にすればよい。

ソースフォロワトランジスタ４３０は、ゲートにフォトダイオード４００の信号電荷を受ける第１トランジスタの一例である。転送トランジスタ４１０は、フォトダイオード４００とソースフォロワトランジスタ４３０との間の電気的経路に設けられたトランジスタである。また、ソースフォロワトランジスタ４３０のゲートに接続された第２トランジスタの一例である。選択トランジスタ４４０は、ソースフォロワトランジスタ４３０と信号線１３０との間の電気的経路に設けられた第３トランジスタの一例である。

図３は、垂直走査回路１２０の一行分の単位回路の一例を示している。垂直走査回路１２０の一行分の単位回路は、バッファ１２１と１２２を有している。電位ＶＴＸＬ及び電位ＶＴＸＨはバッファ１２１、制御線１０４－ｎを介して転送トランジスタ４１０のゲートに供給される。電位ＶＴＸＬは転送トランジスタ４１０のゲートのローレベルであり、電位ＶＴＸＨは転送トランジスタ４１０のゲートのハイレベルである。画素１００のトランジスタはＮ型である。よって、ローレベルの信号がゲートに与えられた状態ではトランジスタはオフしており、ハイレベルの信号がゲートに与えられた状態ではトランジスタはオンしている。

電位ＶＳＥＬＬ及び電位ＶＤＤＨはバッファ１２２、制御線１０２－ｎを介して選択トランジスタ４４０のゲートに供給される。電位ＶＳＥＬＬは選択トランジスタ４４０のゲートのローレベルであり、電位ＶＤＤＨは選択トランジスタ４４０のゲートのハイレベルである。

図１において、信号ＴＸ（１）～ＴＸ（ｎ）がすべてローレベルにある場合、垂直走査回路１２０を介して画素アレイ１１０の全ての画素１００の転送トランジスタ４１０に電位ＶＴＸＬが供給されている。電位ＶＴＸＬは負電圧供給回路１７０に接続されている。また、信号ＳＥＬ（１）～ＳＥＬ（ｎ）がすべてローレベルにある場合、垂直走査回路１２０を介して画素アレイ１１０の全ての画素１００の選択トランジスタ４４０に電位ＶＳＥＬＬが供給されている。この電位ＶＳＥＬＬと電位ＶＴＸＬを垂直走査回路１２０に供給する第１電位線１５４と第２電位線１５２とはアイソレータ１５０を介して接続されている。

詳細は図４を用いて後述するが、信号線１３０の電位変動が、信号線１３０と選択トランジスタ４４０のゲートとの容量カップリングを通じて制御線１０２－ｎに伝搬する。この制御線１０２－ｎの電位の変動が、電位ＶＳＥＬＬを伝送する第１電位線１５４に伝搬する。アイソレータ１５０が設けられていない場合、第１電位線１５４の電位変動が第２電位線１５２に伝搬する。これにより、電位ＶＴＸＬの電位が変動する。この電位ＶＴＸＬの電位の変動は制御線１０４－ｎに伝搬する。この結果、制御線１０４－ｎとＦＤ４２０との容量カップリングにより、電位ＶＴＸＬが与えられている転送トランジスタ４１０がオフ状態の画素１００のＦＤ４２０に伝搬する。この結果、画素１００が出力する信号の精度が低下する。つまり、信号線１３０の電位の変動が、転送トランジスタ４１０がオフ状態にある画素１００のＦＤ４２０の電位変動を生じさせ、当該画素１００の信号の精度を低下させる。本開示では、第１電位線１５４と第２電位線１５２との間の電気的経路にアイソレータ１５０を設けている。これにより、信号線１３０の電位の変動による、転送トランジスタ４１０がオフ状態にある画素１００のＦＤ４２０の電位変動を生じにくくさせている。これにより、画素１００の信号の精度の低下を抑制することができる。

図２において、フォトダイオード４００で発生した信号電荷は、転送トランジスタ４１０がオンすることにより、ＦＤ４２０に転送される。転送された信号電荷は、ＦＤ４２０に付随する寄生容量によって信号電圧に変換される。そして、該信号電圧は、ソースフォロワトランジスタ４３０、選択トランジスタ４４０を介して信号線１３０へ出力される。ソースフォロワトランジスタ４３０は、図１の電流源１４０とともにソースフォロワ回路を構成する。このソースフォロワ回路により、ＦＤ４２０の信号電圧は、該ソースフォロワ回路にてバッファされて信号線１３０に出力される。そして、信号処理回路１６０により更に後段へ読み出される。

図４のタイミングチャートを用いて更に動作について説明する。図４は１行目、２行目、３行目の、３行分の画素１００に関わる動作を一例として示している。図４において、信号ＳＥＬ（１）～（３）は、図１の１～３行の画素１００の選択トランジスタ４４０のゲートに各々入力される。信号ＲＥＳ（１）～（３）は、図１の１～３行の画素１００のリセットトランジスタ４５５のゲートに各々入力される。同様に信号ＴＸ（１）～（３）は、図１の１～３行の画素１００の転送トランジスタ４１０のゲートに各々入力される。信号線１３０の電位として、光が入射している画素１００から順次信号が出力される列の信号線１３０電位を示している。第１電位線１５２の電位は、アイソレータ１５０が設けられている場合と比較例としてアイソレータ１５０が設けられていない場合とを比較して示している。

時刻ｔ０において、信号ＲＥＳ（１）がハイレベルにあり、１行目の画素１００のＦＤ４２０の電位がリセットされる。

時刻ｔ１において、信号ＳＥＬ（１）がハイレベルとなり、１行目の画素１００が選択される。一方で信号ＳＥＬ（２）、（３）はローレベルである為、２行目、３行目の画素１００は非選択の状態である。

時刻ｔ２において、信号ＲＥＳ（１）がローレベルとなり、１行目の画素１００のＦＤ４２０のリセットが解除される。

時刻ｔ３～ｔ４の期間において信号ＴＸ（１）がハイレベルとなり、信号ＳＥＬ（１）が入力される選択トランジスタ４４０を介して信号線１３０に出力される。よって、時刻ｔ３～ｔ４の期間において信号線１３０の電位が低下する。また、この時刻ｔ３～ｔ４の期間において、ローレベルである信号ＳＥＬ（２）、（３）は、理想的には変動は起こらない。しかし、実際には、信号線１３０から信号ＳＥＬ（２）、（３）を含む、全ての非選択行の制御線１０２－ｎに容量カップリングする。この結果、制御線１０２－ｎに電流が流れて制御線１０２－ｎの電位が変動する。この非選択行の制御線１０２－ｎの電位変動は第２電位線１５４に伝搬する。この時、非選択行の１行ずつの制御線１０２－ｎの電位変動が合算されて第２電位線１５４に伝搬することとなる。アイソレータ１５０が設けられていない場合、この第２電位線１５４の電位の変動が第１電源線１５２の電位を変動させることとなる。この第１電源線１５２の電位変動が電位ＶＴＸＬの変動を生じさせ、制御線１０４－ｎの電位を変動させる。この制御線１０４－ｎの電位変動が、制御線１０４－ｎとＦＤ４２０との容量カップリングにより、選択行のＦＤ４２０の電位を変動させる。この結果、選択行の画素１００の出力する信号精度の低下が生じる。光電変換装置が出力する信号を用いて画像を生成する場合には、画質の低下が生じる。

時刻ｔ５において、信号ＲＥＳ（１）がハイレベルとなり、１行目の画素１００のＦＤ４２０の電荷がリセットされる。時刻ｔ５において、信号線１３０の電位が上昇し、電位低下前の電圧に戻る。

また、同時刻ｔ５において、信号ＳＥＬ（２）がハイレベルとなり２行目の画素１００が選択される。一方、時刻ｔ５において信号ＳＥＬ（１）がローレベルとなり、信号ＳＥＬ（３）は引き続きローレベルである。よって、１行目、３行目の画素１００は非選択の状態となる。

時刻ｔ６において、信号ＲＥＳ（２）がローレベルとなり、２行目の画素１００のＦＤ４２０のリセットが解除される。

時刻ｔ７～ｔ８の期間において、信号ＴＸ（２）がハイレベルとなり、信号ＳＥＬ（２）が入力される選択トランジスタ４４０を介して信号線１３０へ出力される。これにより信号線１３０の電位が低下する。この時刻ｔ７～ｔ８の期間においても、非選択行の信号ＳＥＬ（１）、（３）において時刻ｔ３～ｔ４の期間と同様の変動が生じる。よって、選択行のＦＤ４２０の電位変動が生じる。

同様に、時刻ｔ９以降で３行目の画素１００が選択され、１行目、２行目の画素１００が非選択の状態となり、時刻ｔ１１～ｔ１２の期間にＴＸ（３）がハイレベルとなることで、信号線１３０の電位が低下する。そして、非選択行の信号ＳＥＬ（１）、（２）においてｔ３～ｔ４及びｔ７～ｔ８の期間と同様の変動が生じる。よって選択行のＦＤ４２０の電位変動が生じる。

４行目以降、いずれのｎ行目においても同様に非選択行の制御線１０２－ｎの電位変動によって、選択行のＦＤ４２０の電位変動が発生する。図４に示すように、アイソレータ１５０が設けられていない場合、第１電位線１５２の電位ＶＴＸＬの電位変動が大きい。本実施例において、第１電位線１５２と第２電位線１５４との間にアイソレータ１５０を設ける。これにより、第２電位線１５４から第１電位線１５２への電位変動の伝搬を抑制することができる。これにより、信号ＶＴＸＬの変動が抑制される。よって、選択行のＦＤ４２０の電位変動を抑制することができる。

なお、アイソレータ１５０の抵抗値は小さすぎると第１電位線１５２の電位変動の抑制の効果は小さなものとなる。一方で、アイソレータ１５０の抵抗値が大きすぎると、第１電位線１５２の電位の変動は抑制可能であるが、第２電位線１５４への電流供給が抑制される。これにより、電位ＶＳＥＬＬの変動が大きくなる。このことから、アイソレータ１５０の好適な抵抗値は、１０Ω以上、１０００Ω以下の範囲内とすることが好適である。特に、６０Ω以上、１５０Ω以下の範囲に設定するのが、第１電位線１５２から第２電位線１５４への電圧供給と、電位変動の伝搬抑制とを高い次元で両立できる点で好適である。また、配線の寄生抵抗で１０Ω以上の抵抗を作る場合、配線面積が大きくなることから、配線レイアウトに制約が生じる。このため、アイソレータ１５０は、ポリシリコンを備える抵抗素子、半導体基板において不純物を拡散させた拡散領域を備える拡散抵抗を用いることが好適である。

なお、本実施例で説明した画素構造は図２の形態には限定されない。例えば、図１１に記載したグローバルシャッタ機能を備える画素にも適用することができる。図１１に記載した画素１００は、転送トランジスタ４１０とフォトダイオード４００との間に、シャッタトランジスタ４９０、保持容量４８０（保持部）を備えている。このシャッタトランジスタ４９０のゲートには、垂直走査回路１２０から信号ＧＳが与えられる。信号ＧＳは画素アレイ１１０の全行の画素１００に対して同時にハイレベル、ローレベルに変化する。よって、信号ＧＳがハイレベルに変化すると、画素アレイ１１０のすべての画素１００のフォトダイオード４００から、対応する保持容量４８０に信号電荷が転送される。つまり、グローバルシャッタ動作を行うことができる。このグローバルシャッタ機能を備える。この形態では、転送トランジスタ４１０が、フォトダイオード４００の電荷を保持する保持部である保持容量４８０とソースフォロワトランジスタのゲートに接続されている。また、この形態においても、転送トランジスタ４１０は、フォトダイオードに接続されていると言える。また、この形態において、シャッタトランジスタ４９０のゲートに与えられる、シャッタトランジスタ４９０がオフする電圧（負電圧でもよい）を、第２電位線１５４に対してアイソレータを介して接続された電位線から生成するようにしても良い。また、図１１に記載の構成に対し、さらに、フォトダイオードに電荷排出用のトランジスタがさらに接続されていても良い。この電荷排出用のトランジスタのゲートに与えられる、電荷排出用のトランジスタがオフする電圧（負電圧でもよい）を、第２電位線１５４に対してアイソレータを介して接続された電位線から生成するようにしても良い。

また、図２の画素の構成、あるいは図１１の画素の構成に対し、さらにＦＤ４２０に接続される容量値を変更するトランジスタを設けても良い。このトランジスタがオンすることによって、ＦＤ４２０に付加容量が接続される。この付加容量は、トランジスタのチャネル部の容量を用いても良いし、トランジスタとは別に容量素子（ＭＩＭ容量、ＭＯＳ容量等）を設けても良い。これにより、ＦＤ４２０と付加容量との合成容量により、信号電荷を電圧に変換する電荷電圧変換係数を小さくすることができる。この容量値を変更するトランジスタのゲートに与えられる、当該トランジスタをオフする電圧（負電圧でもよい）を、第２電位線１５４に対してアイソレータを介して接続された電位線から生成するようにしても良い。この形態においても、本実施例と同様の効果を得ることができる。

画素１００においても、信号線１３０の電位変動が選択行の画素１００のＦＤ４２０の電位変動を生じさせる点は同様である。よって、アイソレータ１５０を設けることにより、選択行の画素１００の信号精度の低下を抑制することができる。

また、本実施例では１つの画素１００が１つのフォトダイオ―ド４００を備える例を説明したが、この例に限定されない。１つの画素１００が複数のフォトダイオードを備えるようにしてもよい。この場合、１つのマイクロレンズに対し、複数のフォトダイオードを備える構成にすることで、像面位相差方式の焦点検出（測距）を行うことが可能である。また、複数のフォトダイオードを設ける場合、１つのＦＤ４２０に対して複数のフォトダイオードの電荷が入力される構成とすることができる。この場合には、転送トランジスタは、複数のフォトダイオードのそれぞれに対応するように複数配されるが、リセットトランジスタ、ソースフォロワトランジスタは１つずつとなる。また、別の例として、複数のＦＤ４２０を１つの画素に設け、複数のフォトダイオードのうちの一部のフォトダイオードの電荷が、一部のＦＤに入力され、別のフォトダイオードの電荷が、別のＦＤに入力される構成としてもよい。この場合には、リセットトランジスタ、ソースフォロワトランジスタのそれぞれは１つの画素１００において複数配される。なお、選択トランジスタは、フォトダイオードの個数に応じて個数を変更しても良いし、１列の画素１００に対応して配される信号線１３０の本数に応じて変更するようにしても良い。例えば、１列の画素に対し、２本の信号線１３０を設ける場合、画素１００は１つのソースフォロワトランジスタ４３０に対して複数の選択トランジスタ４４０を設ける様にしても良い。この複数の選択トランジスタ４４０のうちの１つが、２本の信号線１３０のうちの１本に接続され、別の選択トランジスタが、別の信号線１３０に接続される。これにより、撮像装置の動作モードに応じて、画素１００が出力する信号線を適宜切り替えることが可能となる。

また、本実施例ではアイソレータの一例として抵抗素子を用いたが、この例に限定されるものではない。本実施例では、アイソレータ１５０を介した電圧供給により、第１電位線１５２から第２電位線１５４に共通の電位が供給される形態としていた。第２電位線１５４に対し、負電圧供給回路１７０が第１電位線１５２を介さずに電位を供給するようにしても良く、この場合、アイソレータとして容量素子を利用することも可能である。

また、本実施例では、電位ＶＴＸＬ、ＶＳＥＬＬが負電位である例を説明したが、この例に限定されるものではなく、接地電位や、正電位であっても良い。また、電位ＶＴＸＬ、ＶＳＥＬＬは、同じ電位である例を示したが、光電変換装置の動作や、アイソレータ１６０の抵抗値により、完全に同一の電位とはならない場合もある。このような場合も含め、電位ＶＴＸＬ、ＶＳＥＬＬは共通の電位として取り扱うことができる。

（実施例２）
本実施例について、実施例１と異なる点を中心に説明する。

図５、図６に実施例２に関わる撮像装置の模式図を示す。以下では、実施例１との相違点を中心に説明する。

本実施例は、複数の基板が積層された撮像装置に関する。

図５では、画素アレイ１１０が第一基板２００に配置されている。

図６においては、第二基板３００に、垂直走査回路１２０、アイソレータ１５０、ＶＴＸＬが入力される電源パッド１８０、信号ＶＳＥＬＬが入力される電源パッド１９０が配置されている。本実施例では、アイソレータ１５０、電源パッド１８０、電源パッド１９０はそれぞれ６箇所配置されている。アイソレータ１５０は、垂直走査回路１２０と電源パッド１８０、１９０の間に配置されている。電源パッド１８０を介して、第二基板３００の外部に負電圧供給回路１７０が接続されている。なお、別の例として、負電圧供給回路１７０が第二基板３００に配置されていても良い。電源パッド１８０と接地電位ノード（以下、ＧＮＤと表記することがある）との間には、バイパスコンデンサ３１０が接続されている。電源パッド１９０とＧＮＤとの間にはバイパスコンデンサ３２０が接続されている。画素アレイ１１０と垂直走査回路１２０の信号ＳＥＬ（１）～ＳＥＬ（ｎ）、ＲＥＳ（１）～ＲＥＳ（ｎ）、ＴＸ（１）～ＴＸ（ｎ）が接続されるように、第一基板２００と第二基板３００は、貼り合わされる。第一基板２００は光入射面から見て上、第二基板３００が下となるように、第一基板２００と第二基板３００は貼り合わされる。この第一基板と第二基板は、電気的に接続される。この電気的な接続は、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）構造によって行うことができる。また、別の接続方法として、第一基板、第二基板のそれぞれの貼合せ面に絶縁膜および絶縁膜の溝に設けられた導電部材を設け、絶縁膜同士、導電部材同士を接合するハイブリッドボンディングとすることもできる。なお、複数基板の電気的な接続は、これらの形態に限定されるものではなく、マイクロバンプを用いるようにしても良く、種々の接続方法を採用しうる。ここで、電位ＶＴＸＬが６箇所の電源パッド１８０を介して撮像装置の外部から入力される。さらに、電源パッド１８０とＧＮＤとの間にバイパスコンデンサ３１０を配置している。これにより、電源バッド１８０が１箇所である場合やバイパスコンデンサ３１０が設けられていない場合と比べて、電位ＶＴＸＬの変動を更に抑制することができる。また、電位ＶＳＥＬＬが６箇所のアイソレータ１５０を介して入力されることによって、１箇所である場合に比べて、第二基板３００面内のＶＳＥＬＬ電位を均一にして画質劣化を抑制することが可能である。さらに電源パッド１９０とＧＮＤとの間にバイパスコンデンサ３２０を配置することによって、アイソレータ１５０の配置によって電位ＶＳＥＬＬの変動を抑制することもできる。

なお、本実施例では、２つの基板を積層した構成を示したが、この基板の数に限定されず、さらに多くの基板を積層した形態としても良い。

（実施例３）
本実施例について、実施例１と異なる点を中心に説明する。

実施例１では、転送トランジスタのゲートに接続される制御線から由来するＦＤの電位変動を抑制した。本実施例では、リセットトランジスタのゲートに接続される制御線から由来するＦＤの電位変動を抑制する。

図７、図８に実施例３に関わる撮像装置の模式図を示す。図７は、図１の電位ＶＴＸＬが電位ＶＰＲＥＳＬになっている以外は図１と同様である。電位ＶＲＥＳＬは、図１に示したリセットトランジスタ４５５のゲートに与えられる、ローレベルの電位である。電位ＶＲＥＳＬは、垂直走査回路１２０、制御線１０３－ｎを介して、オフに設定するリセットトランジスタ４５５のゲートに供給される。負電圧供給回路１７０は、第３電位線１５３を介して電位ＶＲＥＳＬを垂直走査回路１２０に供給する。電位ＶＲＥＳＬは、電位ＶＳＥＬＬと同じ電位である。

図８は、図３と同様に垂直走査回路１２０の一行分の単位回路の一例を示している。垂直走査回路１２０の一行分の単位回路は、バッファ１２２と１２３を有している。バッファ１２２の構成は図３と同様である。電位ＶＲＥＳＬ及び電位ＶＲＥＳＨはバッファ１２３を介してリセットトランジスタ４５５のゲートに接続される。電位ＶＲＥＳＬはリセットトランジスタのゲートに供給されるローレベルの電位である。また、電位ＶＲＥＳＨはリセットトランジスタ４５５のゲートに供給されるハイレベルの電位である。

図７において、制御線１０３－ｎは、垂直走査回路１２０を介して第３電位線１５３（第１電位線の別の一例）に接続される。また、第３電位線１５３は負電圧供給回路１７０に接続されている。また、制御線１０２－ｎは、垂直走査回路１２０を介して第２電位線１５４に接続される。第２電位線１５４と、第３電位線１５３は、アイソレータ１５０を介して接続されている。これにより、信号線１３０、制御線１０２－ｎ、第２電位線１５４の電位変動が、第３電位線１５３に伝搬するのを抑制することができる。アイソレータ１５０が設けられていない場合、第３電位線１５３の電位変動が制御線１０３－ｎに伝搬する。そして、制御線１０３－ｎとＦＤ４２０の容量カップリングによって、選択行の画素１００のＦＤ４２０の電位変動が生じる。一方、アイソレータ１５０を備えることにより、制御線１０３－ｎを介した、選択行の画素１００のＦＤ４２０の電位変動を抑制することができる。これにより、選択行の画素１００の出力する信号の精度の低下を抑制することができる。

また、本実施例は実施例１と組み合わせることが可能である。つまり、図１に示したように、第２電位線１５４と第１電位線１５２とをアイソレータを介して接続する。そして、図８に示したように、第２電位線１５４と第３電位線１５３とを別のアイソレータを介して接続する。つまり、第２電位線１５４に対して、第１電位線１５２と、第３電位線１５３のそれぞれがアイソレータを介して接続される形態とすることができる。この形態は、実施例１の効果と、本実施例の効果の両方の効果を得ることができ、選択行の画素１００の信号精度の低下をより抑制することができる。

（実施例４）
本実施例について、実施例１と異なる点を中心に説明する。

図９、図１０に実施例４に関わる撮像装置の模式図を示す。図９は、画素１００の別の構成の一例を示している。図９が図２と異なるのは、フォトダイオード４００のＧＮＤノード４５０がノード４７０となっている点である。図１０は、図１と同様の箇所を示しているが、画素１００からのノード４７０が負電圧供給回路１７０に接続されている点が図１と異なる。ノード４７０が負電圧供給回路１７０に接続されることで、画素の基準電位は負電位となる。電位ＶＳＥＬＬはアイソレータ１５０を介して、ノード４７０に接続されている。

これにより、電源電位４６０や電位ＶＴＸＨの電位を下げても転送トランジスタ４１０の転送特性が低下することを抑制することができる。また電源電位４６０、電位ＶＴＸＨの電位を下げることが可能になることで、消費電力を低減できる。また、アイソレータ１５０を備えることにより、信号線１３０の電位変動が由来の第２電位線１５４による変動が、ノード４７０に伝搬することを抑制することができる。これにより、ノード４７０とＦＤ４２０との容量カップリングによるＦＤ４２０の電位変動を抑制することができる。

さらに、実施例１と同様に電位ＶＳＥＬＬはアイソレータ１５０を介して、電位ＶＴＸＬに接続されていてもよい。これにより、実施例１の効果をあわせて得ることが可能となる。また、実施例２、３と組み合わせることも可能である。

図２で示した画素１００は一例であり、これに限られるものではない。また、一画素列に信号線１３０が一本の例を示したが、これに限られるものではない。４本や８本や１２本などでも構わない。信号処理回路１６０はゲインアンプやＡＤＣを含んでも構わない。

（実施例５）
本実施例は実施例１～４のいずれにも適用可能である。図１２（ａ）は本実施形態の半導体装置９３０を備えた機器９１９１を説明する模式図である。半導体装置９３０を備える機器９１９１について詳細に説明する。半導体装置９３０は、上述のように、半導体層１０を有する半導体デバイス９１０のほかに、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。

機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、半導体装置９３０に対応する。光学装置９４０は、例えばレンズやシャッター、ミラーである。制御装置９５０は、半導体装置９３０を制御する。制御装置９５０は、例えばＡＳＩＣなどの半導体装置である。

処理装置９６０は、半導体装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置９７０は、半導体装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、半導体装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、半導体装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、半導体装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えることが好ましい。機械装置９９０は、半導体装置９３０から出力され信号に基づいて制御されてもよい。

また、機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために半導体装置９３０を移動することができる。

また、機器９１９１は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、半導体装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、半導体装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。

上述した実施形態によれば、良好な画素特性を得ることが可能となる。従って、半導体装置の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。

従って、本実施形態に係る半導体装置９３０を機器９１９１に用いれば、機器の価値をも向上することができる。例えば、半導体装置９３０を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。特に、半導体装置で得られた情報を用いて輸送機器の運転支援および／または自動運転を行う輸送機器に半導体装置９３０は好適である。

以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢよりも大きい」旨の記載があれば、「ＡはＢよりも大きくない」旨の記載を省略しても、本明細書は「ＡはＢよりも大きくない」旨を開示していると云える。なぜなら、「ＡはＢよりも大きい」旨を記載している場合には、「ＡはＢよりも大きくない」場合を考慮していることが前提だからである。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。

なお、上記実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１００ 画素
１１０ 画素アレイ
１５０ アイソレータ
１５２ 第１電位線
１５４ 第２電位線
４００ フォトダイオード（光電変換部）
４１０ 転送トランジスタ
４２０ フローティングディフュージョン
４３０ ソースフォロワトランジスタ
４４０ 選択トランジスタ
４５５ リセットトランジスタ

Claims (19)

1. 光電変換部と、
   前記光電変換部の電荷をゲートに受ける第１トランジスタと、
   前記ゲートに接続された第２トランジスタと、
   前記第１トランジスタから信号が出力される信号線と、
   前記信号線と前記第１トランジスタとの間の電気的経路に設けられた第３トランジスタと、
   前記第２トランジスタがオフするための電位を供給する第１電位線と、
   前記第２トランジスタがオフするための前記電位と共通の電位であって、前記第３トランジスタがオフするための電位を供給する第２電位線と、
   前記第１電位線と前記第２電位線とに接続されたアイソレータとを備えることを特徴とする光電変換装置。
2. 前記アイソレータが抵抗素子であることを特徴とする請求項１に記載の光電変換装置。
3. 前記抵抗素子の抵抗値が１０Ω以上であることを特徴とする請求項２に記載の光電変換装置。
4. 前記抵抗素子の抵抗値が１０００Ω以下であることを特徴とする請求項２または３に記載の光電変換装置。
5. 前記抵抗素子の抵抗値が６０Ω以上、１５０Ω以下であることを特徴とする請求項２～４のいずれか１項に記載の光電変換装置。
6. 前記抵抗素子は、ポリシリコンを含むことを特徴とする請求項２～５のいずれか１項に記載の光電変換装置。
7. 前記抵抗素子は、不純物が基板の中に拡散された拡散領域を含むことを特徴とする請求項２～５のいずれか１項に記載の光電変換装置。
8. さらに電位供給部を備え、前記電位供給部に前記第１電位線が接続され、前記第２電位線は、前記アイソレータを介して前記電位供給部に接続されていることを特徴とする請求項１～７のいずれか１項に記載の光電変換装置。
9. 各々が前記光電変換部、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタを有し、複数行に渡って配された複数の画素と、
   前記複数行の画素を行単位で走査する垂直走査回路とを備え、
   前記第１電位線、前記第２電位線が前記垂直走査回路に接続されていることを特徴とする請求項１～８のいずれか１項に記載の光電変換装置。
10. 各々が前記光電変換部、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタを有し、複数行に渡って配された複数の画素と、
    前記複数行の画素を行単位で走査する、複数の垂直走査回路と、
    複数の前記第１電位線と、複数の前記第２電位線と、複数の前記アイソレータとを備え、
    前記複数の垂直走査回路のそれぞれに対して、前記複数の第１電位線の少なくとも１つと、前記複数の第２電位線の少なくとも１つと、前記複数のアイソレータの少なくとも１つとが対応して配されていることを特徴とする請求項１～８のいずれか１項に記載の光電変換装置。
11. 前記複数の第１電位線の１つと、前記複数の第２電位線の１つに対して、複数の前記アイソレータが接続されていることを特徴とする請求項１０に記載の光電変換装置。
12. 前記第１電位線が接続された複数のパッドとを備え、
    前記複数のアイソレータのそれぞれは、前記複数のパッドの１つに対応して設けられていることを特徴とする請求項１０または１１に記載の光電変換装置。
13. 前記共通の電位が負電圧であることを特徴とする請求項１～１２のいずれか１項に記載の光電変換装置。
14. 前記第２トランジスタは、前記光電変換部に接続されていることを特徴とする請求項１～１３のいずれか１項に記載の光電変換装置。
15. 前記第２トランジスタは、前記光電変換部の電荷を保持する保持部に接続されていることを特徴とする請求項１～１３のいずれか１項に記載の光電変換装置。
16. 前記第２トランジスタは、電源電圧に接続されていることを特徴とする請求項１～１３のいずれか１項に記載の光電変換装置。
17. 前記第２トランジスタは、前記ゲートに接続される容量の容量値を切り替えるトランジスタであることを特徴とする請求項１～１３のいずれか１項に記載の光電変換装置。
18. 請求項１～１７のいずれか１項に記載の光電変換装置を備える機器であって、
    前記光電変換装置に対応した光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報を表示する表示装置、
    前記光電変換装置で得られた情報を記憶する記憶装置、および、
    前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。
19. 光電変換部と、
    前記光電変換部の電荷をゲートに受ける第１トランジスタと、
    前記ゲートに接続された第２トランジスタと、
    前記第１トランジスタから信号が出力される信号線と、
    前記信号線と前記第１トランジスタとの間の電気的経路に設けられた第３トランジスタとが配された基板に積層するための基板であって、
    前記第２トランジスタがオフするための電位を供給する第１電位線と、
    前記第２トランジスタがオフするための前記電位と共通の電位であって、前記第３トランジスタがオフするための電位を供給する第２電位線と、
    前記第１電位線と前記第２電位線とに接続されたアイソレータとを備えることを特徴とする基板。

Images