JP2021182669A5 - - Google Patents

Description

図２と図３は、それぞれ第１基準電圧供給部４００と第２基準電圧供給部５００の回路ブロック図である。図２に示すように、第１基準電圧供給部４００は、電流制御カウンタ４１０と、オフセット制御部４２０と、電流源４３０と、負荷抵抗４４０とを有する。電流制御カウンタ４１０とオフセット制御部４２０によって電流源４３０の電流ｉ１が過渡的に制御され、電流ｉ１と負荷抵抗４４０の抵抗ｒ１の積に応じた電位が、第１基準電圧供給部４００の出力ｏｕｔに表れる。

図４に示すように、ランプ信号のリニアリティ早期安定のための準備動作として、時刻ｔ１から時刻ｔ３までの期間において、オフセット制御部４２０、５２０からの制御信号に基づき電流ｉ１、ｉ２の電流量が、それぞれｉａからｉｂに増加する。これにより、参照信号線３０１の電位（Ｖｒｅｆ）がＶ１からＶ２に上昇する。このときの、電位Ｖ１から電位Ｖ２までのセトリング時間（ｔ２－ｔ１）を「オフセット時間」と称する。

なお、第２実施形態における第２基準電圧供給部５００の電圧波形は、図９に示すものに限定されるものではなく、例えば、図１０に示すような電圧波形でもよく、そのような電圧波形を実現する回路によって第２基準電圧供給部５００が構成されてもよい。図１０において、第２基準電圧供給部５００からの出力電位Ｖｒｅｆ２は、時刻ｔ１から時刻ｔ３においてパルスｐ１がＨｉｇｈである期間中は、第１基準電圧供給部４００と同電位で参照信号線３０１を駆動する。そして、この出力電位Ｖｒｅｆ２は、パルスｐ１がＬｏｗの期間の一部において所定電位（図１０では電位Ｖ１）にリセットされる。出力電位Ｖｒｅｆ２をこのように制御することで、第２基準電圧供給部５００は電位Ｖ１と電位Ｖ２の電圧出力だけができればよいため、第２基準電圧供給部５００の構成をより簡素にすることが可能となる。これによれば、光電変換装置２における回路面積や消費電力の観点でより有利な構成が可能となる。

処理装置ＰＲＣＳは、半導体装置ＡＰＲから出力された信号を処理する。処理装置ＰＲＣＳは、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの光電変換装置である。表示装置ＤＳＰＬは、半導体装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、半導体装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

Claims (13)

1. 参照信号線と、
   前記参照信号線の電位と入力信号の電位とを処理する処理部と、
   前記参照信号線の一方の端部に所定電位を出力する第１基準電圧供給部と、
   前記参照信号線の他方の端部に所定電位を出力する第２基準電圧供給部と、
   を有する信号処理回路。
2. 前記処理部は、前記信号処理回路の平面視において、前記第１基準電圧供給部と前記第２基準電圧供給部とによって挟まれるように配置されることを特徴とする請求項１に記載の信号処理回路。
3. 前記第１基準電圧供給部と前記第２基準電圧供給部は、同じ電位を前記参照信号線に供給することを特徴とする請求項１または２に記載の信号処理回路。
4. 前記第１基準電圧供給部と前記第２基準電圧供給部は、それぞれ電流制御カウンタと、オフセット制御部と、電流源と、負荷抵抗とを有し、
   前記電流制御カウンタと前記オフセット制御部によって前記電流源の電流が制御され、前記電流と前記負荷抵抗による電位が前記参照信号線に供給される
   ことを特徴とする請求項１から３のいずれか１項に記載の信号処理回路。
5. 前記第１基準電圧供給部と前記第２基準電圧供給部は、それぞれ電流源と、積分容量と、リセット部とを有し、
   前記リセット部により前記参照信号線の電位がリセットされた後に、前記電流源と前記積分容量とによって参照信号が生成される
   ことを特徴とする請求項１から３のいずれか１項に記載の信号処理回路。
6. 前記第１基準電圧供給部が前記所定電位を前記参照信号線の前記一方の端部に出力している期間の少なくとも一部の期間において、前記第２基準電圧供給部と前記参照信号線の前記他方の端部とを接続する接続手段とを有することを特徴とする請求項１から５のいずれか１項に記載の信号処理回路。
7. 前記接続手段は、前記処理部が前記処理を実行している期間は、前記第２基準電圧供給
   部と前記参照信号線の前記他方の端部との接続を非接続状態にし、前記処理部が前記処理を実行していない期間は、前記第２基準電圧供給部と前記参照信号線の前記他方の端部との接続を接続状態にすることを特徴とする請求項６に記載の信号処理回路。
8. 前記処理部が前記処理を実行している期間に、前記第１基準電圧供給部が参照信号を前記参照信号線の前記一方の端部に出力する請求項７に記載の信号処理回路。
9. 前記接続手段によって前記第２基準電圧供給部と前記参照信号線の前記他方の端部とが非接続状態にされている期間において前記第２基準電圧供給部に供給される電力を、前記接続手段によって前記第２基準電圧供給部と前記参照信号線の前記他方の端部とが接続状態にされている期間において前記第２基準電圧供給部に供給される電力よりも小さくする電力制御手段をさらに有することを特徴とする請求項６から８のいずれか１項に記載の信号処理回路。
10. 前記第１基準電圧供給部および前記第２基準電圧供給部の少なくとも一方は、時間の経過に伴って電位が変化するランプ信号を出力し、前記処理部は前記ランプ信号の電位と前記入力信号の電位とを比較することを特徴とする請求項１から９のいずれか１項に記載の信号処理回路。
11. 前記処理部が行う前記処理は、前記入力信号をデジタル信号に変換する処理であることを特徴とする請求項１から１０のいずれか１項に記載の信号処理回路。
12. 入射光に応じた信号を出力する光電変換部と、
    前記光電変換部が出力する信号を処理する、請求項１から１１のいずれか１項に記載の信号処理回路と、
    を備える光電変換装置。
13. 請求項１２に記載の光電変換装置と、
    前記光電変換装置に結像する光学系、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置が得る情報を表示する表示装置、
    前記光電変換装置が得る情報を記憶する記憶装置、
    可動部または推進部を有する機械装置、
    の６つのうち少なくともいずれか１つと、
    を備える機器。