JP2014175443A - モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置 - Google Patents

モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置 Download PDF

Info

Publication number
JP2014175443A
JP2014175443A JP2013046237A JP2013046237A JP2014175443A JP 2014175443 A JP2014175443 A JP 2014175443A JP 2013046237 A JP2013046237 A JP 2013046237A JP 2013046237 A JP2013046237 A JP 2013046237A JP 2014175443 A JP2014175443 A JP 2014175443A
Authority
JP
Japan
Prior art keywords
columnar conductor
module
resin layer
gap
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013046237A
Other languages
English (en)
Other versions
JP5862584B2 (ja
Inventor
Norio Sakai
範夫 酒井
Yoshito Otsubo
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013046237A priority Critical patent/JP5862584B2/ja
Priority to CN201410082961.1A priority patent/CN104037155B/zh
Priority to US14/200,743 priority patent/US20140251670A1/en
Publication of JP2014175443A publication Critical patent/JP2014175443A/ja
Application granted granted Critical
Publication of JP5862584B2 publication Critical patent/JP5862584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】柱状導体に接続される外部接続端子を設けることなく、外部の実装基板との高い接続信頼性を得ることができるモジュールを提供することを目的とする。
【解決手段】モジュール２は、配線基板３と、該配線基板３に実装された部品４と、その一端が配線基板３に接続された外部接続用の柱状導体５と、配線基板３に設けられ、その表面から柱状導体５の他端の端面が露出した状態で柱状導体５および部品４を被覆する樹脂層６とを備え、柱状導体５の他端側の周面と樹脂層６との間に、半田充填用の間隙９が形成される。したがって、柱状導体５の他端側がその端面のみならず周面も樹脂層６から露出するため、実装基板７との接続面積が増加し、これにより、実装基板７との接続信頼性が向上する。
【選択図】図１

Description

本発明は、配線基板に外部接続用の柱状導体が設けられたモジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置に関する。
従来より、図６に示すように、部品等が実装された配線基板の主面に設けられた柱状導体を用いて、外部の実装基板等と接続するモジュールが知られている（特許文献１参照）。このモジュール１００は、その主面や内部に配線電極が形成された配線基板１０１と、該配線基板１０１の一方主面に実装されたＩＣ等の部品１０２と、その一端が配線基板１０１の一方主面に接続された外部接続用の柱状導体１０３と、部品１０２および柱状導体１０３を被覆する樹脂層１０４とを備える。
この場合、柱状導体１０３の他端側の端面が樹脂層１０４の表面から露出しており、この端面を覆うように、その主面の面積が柱状導体１０３の横断面積よりも大きい外部接続端子１０５が樹脂層１０４の表面に形成される。そして、外部の実装基板１０６とモジュール１００の外部接続端子１０５とを半田等を用いて接続することにより、モジュール１００と実装基板１０６とが接続される。この外部接続端子１０５は、モジュール１００を実装基板１０６に接続する際、その接続面積を大きくして、両者の接続強度の向上、ひいては接続信頼性の向上を図るために形成されている。
特開２００４−７１９６１号公報（段落００２３〜００２８、図１等参照）
しかしながら、従来のモジュール１００は、樹脂層１０４の表面に外部接続端子１０５を形成するため、外部接続端子１０５の厚みの分、モジュール１００の高さが高くなり、モジュール１００の低背化を図る上で障害となっていた。そこで、外部接続端子１０５を形成せずに、柱状導体１０３と外部の実装基板１０６とを直接接続することが考えられるが、近年のモジュール１００の小型化の要請がある中で、モジュール１００と実装基板１０６との接続強度を上げるために柱状導体１０３の横断面積を大きくするのには限界があり、柱状導体１０３と実装基板１０６とを直接接続して所望の接続強度を確保することが困難であった。
また、外部接続端子１０５を形成する工程が必要になるため、モジュール１００の製造コストが高くなる。
本発明は、上記した課題に鑑みてなされたものであり、柱状導体に接続される外部接続端子を設けることなく、外部の実装基板との高い接続信頼性を得ることができるモジュールを提供することを目的とする。
上記した目的を達成するために、本発明のモジュールは、導電性部材を用いて外部と接続されるモジュールであって、配線基板と、前記配線基板に実装された部品と、その一端が前記配線基板に接続された外部接続用の柱状導体と、前記配線基板に設けられ、その表面から前記柱状導体の他端の端面が露出した状態で前記柱状導体および前記部品を被覆する樹脂層とを備え、前記柱状導体の他端側の少なくとも一部の周面と前記樹脂層との間に、間隙が形成されていることを特徴としている。
このように間隙を形成することで、柱状導体の他端側において、その端面のみならず、少なくとも一部の周面も樹脂層の樹脂で覆われずに露出する。そして、柱状導体の他端の端面および間隙に露出した周面が、外部の実装基板との接続面となることにより、柱状導体の他端の端面のみで実装基板と接続する場合と比較して接続面積が増加し、モジュールと実装基板との接続強度が向上する。したがって、接続強度ならびに接続信頼性を確保するために設けていた従来の外部接続端子を形成せずに、実装基板との高い接続信頼性を得ることができるモジュールを提供することができる。
また、外部接続端子を設ける必要がないため、モジュールの低背化を図ることができるとともに製造コストの低減を図ることができる。
また、前記導電性部材は半田であり、前記間隙に前記半田よりも融点が低い材料が充填されていてもよい。このように構成することにより、モジュールを外部の実装基板に接続するまでは、間隙に半田よりも融点が低い材料が充填された状態になるため、それまでの間、間隙にごみや不純物が入り込むのを防止することができる。また、モジュールと実装基板との接続時には、加熱されて当該材料が揮発または溶融して間隙外に出ていくため、モジュールと実装基板との接続を円滑に行うことができる。
また、前記柱状導体として、第１柱状導体と第２柱状導体とを備え、前記樹脂層と前記第１柱状導体との間の前記間隙の容積と前記第２柱状導体との間の前記間隙の容積とが異なっていてもよい。このように構成することにより、例えば、柱状導体が高密度配置されている箇所には、その容積の小さい間隙を形成して、モジュールを実装基板に実装したときに半田が流れて隣接する柱状導体間が短絡するのを防止し、柱状導体が高密度配置されていない箇所には、その容積の大きい間隙を形成して、当該柱状導体と実装基板との接続強度を上げることができる。
また、モジュールが実装基板に実装された電子装置は、前記実装基板が前記柱状導体の他端側に配置され、前記実装基板と前記柱状導体とが半田を介して接続されることを特徴としている。このように実装基板と柱状導体を接続することにより、モジュールと実装基板との接続信頼性の高い電子装置を提供することができる。
また、本発明のモジュールの製造方法は、部品が実装されるとともに、外部接続用の柱状導体であって、他端側の外周面が半田よりも融点が低い材料から成る被覆材により被覆されている柱状導体の一端が接続された配線基板を準備する準備工程と、前記部品および前記柱状導体を被覆する樹脂層を前記配線基板に形成する樹脂層形成工程と、前記樹脂層を研磨または研削して、前記柱状導体の他端および前記被覆材を前記樹脂層の表面から露出させる露出工程とを備えることを特徴としている。
このように、柱状導体を樹脂層で被覆する前に、準備工程において、柱状導体の他端側の外周面を半田よりも融点が低い材料から成る被覆材で被覆することで、外部の実装基板との接続時に被覆材が揮発または溶出して柱状導体の他端側の外周面と樹脂層との間に間隙が形成されることになるため、外部の実装基板との高い接続信頼性を得ることができるモジュールを製造することができる。
また、外部の実装基板とモジュールを接続するまでは、間隙に被覆材が充填されているため、モジュールを実装基板に実装するまでの間、間隙にごみや不純物がたまることを防止可能なモジュールを製造することができる。
また、前記被覆材を成す材料の融点が、半田の融点よりも低く、かつ、前記樹脂層の樹脂の硬化温度よりも低くてもかまわない。このように構成することにより、樹脂層形成工程で被覆材が揮発または溶出して柱状導体の他端側の外周面と樹脂層との間に間隙が形成されるため、確実に間隙を形成することができる。
また、前記被覆材の材料が、ワックス、蝋材またはフラックスであってもかまわない。この場合、間隙を形成するための被覆材として、ワックス、蝋材またはフラックスを使用することができる。
本発明によれば、外部接続用の柱状導体の他端側の少なくとも一部の周面と樹脂層との間に間隙を形成することで、柱状導体の他端の端面のみならず、当該柱状導体の他端側の少なくとも一部の周面も樹脂層の樹脂で覆われずに露出する。そして、柱状導体の他端の端面および間隙に露出した周面が、外部の実装基板との接続面となることにより、柱状導体の他端の端面のみで実装基板と接続する場合と比較して接続面積が増加するため、モジュールと実装基板との接続強度の向上を図ることができる。したがって、接続強度ならびに接続信頼性を確保するために設けていた従来の外部接続端子を形成せずに、実装基板との高い接続信頼性を得ることができるモジュールを提供することができる。
本発明の第１実施形態にかかるモジュールが実装基板に実装された電子装置の断面図である。 図１のモジュールの底面図である。 図１のモジュールの製造方法を説明するための図である。 半田充填用の間隙の変形例を示す図である。 本発明の第２実施形態にかかるモジュールが実装基板に実装された電子装置の断面図である。 従来のモジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかるモジュール２を備える電子装置１について、図１および図２を参照して説明する。なお、図１は第１実施形態にかかる電子装置１の断面図であり、図２は図１のモジュールの底面図である。
この実施形態にかかる電子装置１は、モジュール２と、モジュール２が実装される実装基板７とを備えている。まず、モジュール２について説明する。
モジュール２は、電気回路等が形成された電子装置１の一部を構成するものであり、配線基板３と、該配線基板３の表裏面に実装された複数の部品４と、それぞれの一端が配線基板３に接続された複数の外部接続用の柱状導体５と、配線基板３に設けられ、各柱状導体５および各部品４を被覆する樹脂層６とを備え、導電性部材の一例である半田を用いて外部の実装基板７に実装される。なお、モジュール２の実装基板７への実装は、上記した半田に限らず、例えば、導電性接着剤を用いてもよい。
配線基板３は、例えば、ガラスエポキシ樹脂基板、低温同時焼成セラミック（ＬＴＣＣ）基板、ガラス基板等からなり、その主面や内部に図示しない配線電極やビア導体が形成される。なお、配線基板３は、多層基板および単層基板のいずれを使用してもよい。
各部品４は、半導体素子等の能動部品や、チップコンデンサ、チップインダクタおよびチップ抵抗等の受動部品であり、配線基板３の両主面に周知の表面実装技術を用いて実装される。なお、部品４を配線基板３の一方主面のみに実装する構成であってもよく、部品の総数もモジュール２に形成する回路構成に応じて、適宜変更するとよい。
各柱状導体５それぞれは、Ｃｕ等の導電性材料から成る線材をせん断することにより形成されたピン状導体（この実施形態では円柱状）であり、その一端が配線基板３の下側の主面に形成された実装用電極８に半田等を用いて接続され、その他端が外部の実装基板７に半田１０で接続される。なお、個々の柱状導体５の外側面は、例えば、Ａｕ等でめっきされていてもよい。このようにすることで、半田１０の濡れ性が向上する。
樹脂層６は、例えば、エポキシ樹脂等の熱硬化性樹脂で形成され、各部品４および各柱状導体５を被覆するように配線基板３の両主面に設けられる。このとき、樹脂層６は、モジュール２と実装基板７を接続するために、その表面から各柱状導体５それぞれの他端の端面が露出した状態で各柱状導体５および各部品４を被覆する。また、個々の柱状導体５において、その他端側の周面と樹脂層６との間に半田充填用の間隙９が形成される。具体的には、柱状導体５と樹脂層６とで形成される各間隙９は、各々、図１に示すように、柱状導体５の他端から一端に向かうにつれて、柱状導体５と樹脂層６との間隔が狭くなるように形成されるとともに、モジュール２の底面視では、図２に示すように、その輪郭が円環状に形成される。なお、樹脂層６は、例えば、ポリイミド等の熱可塑性樹脂で形成されていてもよい。
このように半田充填用の間隙９を形成することで、個々の柱状導体５の他端側の端部は、その端面と周面とが樹脂層６に被覆されずに露出し、当該端面および周面の両面が、モジュール２を実装基板７に実装する際の接続面として機能する。
なお、この実施形態における各柱状導体５は、各々、その径Ａが、３００μｍ程度で形成されており、柱状導体５に接続される実装基板７のランド電極（図示せず）の大きさは、該ランド電極の主面を正方形で形成した場合、その一辺の長さが柱状導体５の径Ａよりも２００μｍ大きい５００μｍ程度で形成される。したがって、図２に示す個々の間隙９において、間隙９の円環状の輪郭のうち、樹脂層６により形成される外周円の径Ｂは５００μｍ程度にするのが好ましい。このように各間隙９を形成することにより、各柱状導体５の高密度実装の妨げにならない適度な大きさになる。
また、間隙９は、必ずしも柱状導体５の他端側の端部の全周面と樹脂層６との間に形成する必要はなく、端部の少なくとも一部の周面と樹脂層６との間に形成していればよい。
また、例えば、柱状導体５が狭ピッチで配置される箇所に形成される間隙９の容積を、他の箇所に形成される間隙９の容積よりも小さくしてもよい。すなわち、各間隙９の中で、その容積が異なるものがあってもよい。
なお、モジュール２が実装基板７に実装される前は、各間隙９にごみや不純物がたまらないように、各間隙９それぞれに半田よりも融点が低い材料が充填されていてもよい。
次に、モジュール２の製造方法について、図３を参照して説明する。なお、図３はモジュール２の製造方法を説明するための図であり、（ａ）〜（ｅ）はその製造方法の各工程を示している。
まず、図３（ａ）に示すように、配線基板３の一方主面に部品４としてチップコンデンサやチップインダクタ等を周知の表面実装技術を用いて実装する。このとき、部品４として、チップコンデンサやチップインダクタとともに、またはこれらに代えてＩＣ等の半導体素子を実装してもかまわない。なお、配線基板３には、予め両主面や内部に配線電極やビア導体等が形成されている。
次に、図３（ｂ）に示すように、各々、Ｃｕ等の導電材料で形成された複数の柱状導体５それぞれの一端と配線基板３の一方主面に形成された実装用電極８とを接続することにより、配線基板３の一方主面に各柱状導体５を実装する。そして、転写方式、ディップ方式等により、各柱状導体５それぞれの他端側を半田よりも融点が低いワックス、蝋材、フラックス、オイル等から成る被覆材１１により被覆する。なお、図３（ａ）および（ｂ）に示す、配線基板３に各部品４および各柱状導体５を実装するまでの工程が本発明における準備工程に相当する。また、以下に説明する各工程は、被覆材１１にフラックスを用いた場合について説明する。
次に、配線基板３の一方主面に実装された各部品４および各柱状導体５を被覆するようにエポキシ樹脂を塗布したあと、その樹脂を硬化させて樹脂層６を形成する（樹脂層形成工程）。このとき、エポキシ樹脂は１８０℃程度の温度で硬化させる。なお、樹脂層６は、コンプレッションモールド方式、トランスファモールド方式、印刷方式等、種々の方法で形成することもできる。
次に、図３（ｃ）に示すように、樹脂層６の表面を研磨または研削して、各柱状導体５それぞれの他端および被覆材１１を樹脂層６の表面から露出させる（露出工程）。
次に、図３（ｄ）に示すように、配線基板３の他方主面に部品４として、半導体素子（ＩＣ）を実装する。このとき、被覆材１１の融点は、半田の融点よりも低いため、部品４の実装時に樹脂層６から揮発または溶出し、その結果として各柱状導体５それぞれにおいて、その他端側の端部の周面と樹脂層６との間に間隙９が形成される。なお、配線基板３の両主面に各部品４を実装したあとに、各柱状導体５を配線基板３の一方主面に実装する構成であってもかまわない。この場合、モジュール２を実装基板７に実装する際に間隙９が形成される。
なお、被覆材１１に蝋材やワックスを用いた場合、これらの融点は、樹脂層６の樹脂の硬化温度よりも低いため、樹脂層形成時に被覆材１１が樹脂層６から揮発または溶出して柱状導体５の端部の周面と樹脂層６との間に間隙９が形成される。この場合、露出工程のあとに、形成された間隙９に蝋材、ワックス等を塗布するなどして、改めて間隙９に被覆材１１を充填してもかまわない。
また、間隙９の形成方法の他の例として、露出工程の後に樹脂層６の表面から露出した柱状導体５の他端の端面の回りにレーザを照射することにより間隙９を形成することもできる。また、レーザを用いて間隙９を形成する場合、図４に示す間隙９の変形例のように、実装基板７に形成されるランド電極の形状（正方形）に合わせて、モジュール２の底面視で樹脂層６により形成される間隙９の輪郭を正方形にすることもできる。また、間隙９を形成したあとに、当該間隙９に、改めて蝋材、ワックスまたはフラックス等を充填する構成であってもかまわない。
次に、図３（ｅ）に示すように、配線基板３の他方主面に実装された部品４を被覆するように樹脂を塗布したあと、当該樹脂を硬化させることにより配線基板３の他方主面側にも樹脂層６を形成し、モジュール２を製造する。
そして、モジュール２の各柱状導体５の他端側に実装基板７を配置して、各柱状導体５の他端側の端部と実装基板７とを半田１０を用いて接続することにより、電子装置１を製造する。このとき、接続過程で溶融した半田１０は実装基板７と柱状導体５の他端の端面との間に介在するとともに、その一部が間隙９に充填されて樹脂層６から露出した柱状導体５の他端側の周面に接触する。そして、柱状導体５の他端の端面および周面の導体（例えばＣｕ）と半田１０とが相互拡散して金属間化合物が生成されることにより、モジュール２と実装基板７とが接続される。
したがって、上記した実施形態によれば、各柱状導体５それぞれにおいて、樹脂層６と柱状導体５の他端側の周面との間に半田充填用の間隙９を形成することで、各柱状導体５の他端の端面のみならず、周面も樹脂層６の樹脂で覆われずに露出する。そして、柱状導体５の他端の端面および間隙９に露出した周面が、外部の実装基板７との接続面となることにより、柱状導体５の他端の端面のみで実装基板７と接続する場合と比較して実装基板７との接続面積が増加するため、モジュール２と実装基板７との接続強度が向上する。したがって、接続強度ならびに接続信頼性を確保するために設けていた従来の外部接続端子を形成せずに、実装基板７との高い接続信頼性を得ることができるモジュール２を提供することができる。また、その他端の端面およびその周面が樹脂層６から露出した各柱状導体５と実装基板７とを半田で接続させることにより、モジュール２と実装基板７との接続信頼性の高い電子装置１を提供することができる。
また、従来のモジュールのように、柱状導体５の端面に外部接続端子を設ける必要がないため、モジュール２の低背化を図ることができるとともに製造コストの低減を図ることができる。
また、モジュール２が実装基板７に実装される前に、各間隙９に半田１０よりも融点が低い材料であるワックスや蝋材等からなる被覆材１１が充填されている場合には、実装基板７に実装されるまでの間、各間隙９に被覆材１１が充填された状態になるため、その間に各間隙９にごみや不純物が入り込むのを防止することができる。また、モジュール２と実装基板７との接続時には、加熱されることにより、被覆材１１が揮発または溶融して各間隙９外に出るので、接続時に半田が間隙９内に濡れ広がることができ、これにより、モジュール２と実装基板７との接続を円滑に行うことができる。
また、各間隙９を形成することにより、個々の柱状導体５の他端側は、その端面のみならず周面も樹脂層６から露出するため、モジュール２の放熱特性が向上する。
また、モジュール２の各柱状導体５と実装基板７との接続面積が増加するとともに、その接続に用いられる半田１０の量を増やすことができるため、モジュール２を実装基板７に実装する際のセルフアライメント効果が向上する。また、当該接続面積の増加により、モジュール２の実装時の半田１０の濡れ不良を防止することができる。
また、柱状導体５が高密度で配置される箇所に形成される間隙９の容積を、他の箇所に形成される間隙９の容積よりも小さくする場合、各柱状導体５が高密度実装されている箇所の間隙９に充填される半田１０が、隣接する柱状導体５の間に流れて両柱状導体５どうしが短絡するのを防止することができる。また、柱状導体５が高密度で配置されない箇所に形成される間隙９は、その容積を大きくして実装基板７との接続強度の向上を図ることができる。
また、図３に示すモジュール２の製造方法のように、各柱状導体５各々の他端側を被覆材１１により被覆し、樹脂層６を研磨または研削して各柱状導体５の他端および被覆材１１を樹脂層６の表面から露出させるという簡単な方法で各間隙９を形成することができるため、外部の実装基板７との接続信頼性が高いモジュール２を容易に製造することができる。また、各間隙９を形成することにより、従来のモジュールのように実装基板７との接続強度を確保するために外部接続端子を設ける必要がなくなるため、低背化されたモジュール２を製造することができる。
＜第２実施形態＞
次に、本発明の第２実施形態にかかるモジュール２ａについて、図５を参照して説明する。なお、図５はモジュール２ａが実装基板７に実装された電子装置１ａの断面図である。
この実施形態のモジュール２ａが図１を参照して説明した第１実施形態のモジュール２と異なるところは、図５に示すように、各柱状導体５ａの径が他端側から一端側に向かうにつれて小さくなったテーパ状に形成されている点である。その他の構成は第１実施形態と同じであるため、同一符号を付すことにより説明を省略する。
このモジュール２ａの製造方法は、図３を参照して説明した第１実施形態のモジュール２の製造方法と各柱状導体５ａの形成方法が異なる。具体的には、配線基板３の両主面に部品４を実装したあと、各部品４を被覆するように配線基板３の両主面に樹脂層６を形成する。次に、配線基板３の一方主面側（紙面下側）に形成された樹脂層６の表面に間隙９用の凹部をレーザにより形成して、当該凹部に被覆材１１を充填する。
次に、凹部の内側の領域に、従来のビア導体を形成するのと同じ要領で、配線基板３の実装用電極８が露出するまでレーザを照射して樹脂層６に孔を形成し、この孔にＣｕやＡｇ等の導体を充填して各柱状導体５ａを形成してモジュール２ａを製造する。このとき、各柱状導体５ａ用の孔をテーパ状に形成する。
なお、間隙９用の凹部を形成する前に、レーザを用いて樹脂層６に孔を形成し、この孔に導体充填により各柱状導体５ａを形成して、その後、樹脂層６の表面から露出した各柱状導体５ａそれぞれの端面の回りに間隙９用の凹部をレーザにより形成して当該凹部に被覆材１１を充填するようにしてもよい。
また、間隙９の形成方法の他の例として、熱収縮率の高い樹脂を使用する方法がある。熱収縮率が高い樹脂は、例えば、各柱状導体５ａが配置される配線基板３の一方主面を上にした状態で塗布されると、硬化時に当該樹脂に含まれたフィラが配線基板３の一方主面側に沈降して溜まることにより、樹脂層６の表面が荒くなる。そこで、この荒れた表面の凹部を間隙用の凹部として利用することで、各間隙９を形成する。この場合、樹脂層６の樹脂を硬化させたあと、その表面の凹部に被覆材１１を充填し、レーザを用いて各柱状導体５ａを形成するとよい。
また、樹脂の熱収縮を抑えるために、樹脂層６を、熱収縮率の低い樹脂で形成された樹脂層と熱収縮率の高い樹脂で形成された樹脂層との２層構造にして、樹脂層６の表面側に熱収縮率の高い樹脂で形成された樹脂層を配置するようにしてもよい。また、熱収縮率の高い樹脂のみで樹脂層６を形成する場合、樹脂層６の内部の隙間をできるだけ少なくするために、まず、樹脂層６に、例えば半分だけ樹脂を充填して硬化させ、その後、荒くなった半分の樹脂層表面の凸凹を埋めるように、もう半分の樹脂を充填して樹脂層６を形成することもできる。この場合、樹脂層６の内部の隙間を抑えつつ、樹脂層６の表面に間隙９を形成することができる。
したがって、上記した実施形態によれば、個々の柱状導体５ａをテーパ状に形成することにより、樹脂層６の表面から露出する柱状導体５ａの他端側の端面の面積を大きくすることができるため、実装基板７との接続面積が大きくなり、これにより、モジュール２ａと実装基板７との接続強度が向上する。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。
例えば、上記した各実施形態では、図１および図５に示すように、樹脂層６と各柱状導体５，５ａの他端の端面とが同一平面上に配置されているが、各柱状導体５，５ａの他端側の端部が樹脂層６の表面から突出していてもかまわない。
また、各間隙９の他の形成方法として、例えば、シリコン樹脂やフッ素系樹脂等の撥水剤を各柱状導体５の他端に塗布した上で、各柱状導体５の一端を配線基板３に接続させてから樹脂層６を形成し、その後、撥水剤を除去する方法や、アルコール系溶剤に可溶なポリアミド等を各柱状導体５の他端に塗布した上で、各柱状導体５の一端を配線基板３に接続させてから樹脂層６を形成し、その後、アルコール等でポリアミドを除去する方法や、樹脂層６の形成後にレーザーにて柱状導体用の孔を形成する場合には、その際に間隙９となるべき部分の孔も含めて予め孔を大きめに形成しておくという方法がある。
また、本発明は、柱状導体を用いて外部と接続される種々のモジュールに適用することができる。
１，１ａ 電子装置
２，２ａ モジュール
３ 配線基板
４ 部品
５，５ａ 柱状導体
６ 樹脂層
７ 実装基板
９ 間隙
１０ 半田（導電性部材）
１１ 被覆材

Claims (7)

  1. 導電性部材を用いて外部と接続されるモジュールであって、
    配線基板と、
    前記配線基板に実装された部品と、
    その一端が前記配線基板に接続された外部接続用の柱状導体と、
    前記配線基板に設けられ、その表面から前記柱状導体の他端の端面が露出した状態で前記柱状導体および前記部品を被覆する樹脂層とを備え、
    前記柱状導体の他端側の少なくとも一部の周面と前記樹脂層との間に、間隙が形成されている
    ことを特徴とするモジュール。
  2. 前記導電性部材は半田であり、
    前記間隙に前記半田よりも融点が低い材料が充填されていることを特徴とする請求項１に記載のモジュール。
  3. 前記柱状導体として、第１柱状導体と第２柱状導体とを備え、
    前記樹脂層と前記第１柱状導体との間の前記間隙の容積と前記第２柱状導体との間の前記間隙の容積とが異なっていることを特徴とする請求項１または２に記載のモジュール。
  4. 請求項１ないし３のいずれかに記載のモジュールが実装基板に実装された電子装置において、
    前記実装基板が前記柱状導体の他端側に配置され、前記実装基板と前記柱状導体とが半田を介して接続されることを特徴とする電子装置。
  5. 部品が実装されるとともに、外部接続用の柱状導体であって、他端側の外周面が半田よりも融点が低い材料から成る被覆材により被覆されている柱状導体の一端が接続された配線基板を準備する準備工程と、
    前記部品および前記柱状導体を被覆する樹脂層を前記配線基板に形成する樹脂層形成工程と、
    前記樹脂層を研磨または研削して、前記柱状導体の他端および前記被覆材を前記樹脂層の表面から露出させる露出工程と
    を備えることを特徴とするモジュールの製造方法。
  6. 前記被覆材を成す材料の融点が、半田の融点よりも低く、かつ、前記樹脂層の樹脂の硬化温度よりも低いことを特徴とする請求項５に記載のモジュールの製造方法。
  7. 前記被覆材の材料が、ワックス、蝋材またはフラックスであるとこと特徴とする請求項５または６に記載のモジュールの製造方法。
JP2013046237A 2013-03-08 2013-03-08 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置 Active JP5862584B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013046237A JP5862584B2 (ja) 2013-03-08 2013-03-08 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
CN201410082961.1A CN104037155B (zh) 2013-03-08 2014-03-07 模块及该模块的制造方法、以及具有该模块的电子装置
US14/200,743 US20140251670A1 (en) 2013-03-08 2014-03-07 Module, method for manufacturing the module, and electronic apparatus including the module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013046237A JP5862584B2 (ja) 2013-03-08 2013-03-08 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置

Publications (2)

Publication Number Publication Date
JP2014175443A true JP2014175443A (ja) 2014-09-22
JP5862584B2 JP5862584B2 (ja) 2016-02-16

Family

ID=51467869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013046237A Active JP5862584B2 (ja) 2013-03-08 2013-03-08 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置

Country Status (3)

Country Link
US (1) US20140251670A1 (ja)
JP (1) JP5862584B2 (ja)
CN (1) CN104037155B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6849058B2 (ja) * 2017-04-28 2021-03-24 株式会社村田製作所 回路モジュールおよびその製造方法
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
WO2020218289A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュール部品、アンテナモジュール及び通信装置
US11844178B2 (en) * 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
CN114126211A (zh) * 2020-08-25 2022-03-01 华为技术有限公司 一种封装模块以及电子设备
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448051U (ja) * 1987-09-18 1989-03-24
JPH07249632A (ja) * 1994-03-09 1995-09-26 Nec Corp 電子部品の接続構造およびその製造方法
JP2000138327A (ja) * 1998-10-29 2000-05-16 Ibiden Co Ltd 変換モジュール及びその製造方法
JP2004014648A (ja) * 2002-06-04 2004-01-15 Sumitomo Metal Ind Ltd 回路基板の接続構造とその形成方法
JP2011035056A (ja) * 2009-07-30 2011-02-17 Oki Semiconductor Co Ltd 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
JP2011077280A (ja) * 2009-09-30 2011-04-14 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
JP2012109822A (ja) * 2010-11-18 2012-06-07 Casio Comput Co Ltd パッチアンテナ及びその実装方法
JP2012151303A (ja) * 2011-01-19 2012-08-09 Murata Mfg Co Ltd モジュール基板及びモジュール基板の製造方法
WO2012137714A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
JP4501936B2 (ja) * 2005-07-27 2010-07-14 株式会社村田製作所 積層型電子部品、電子装置および積層型電子部品の製造方法
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
CN100521169C (zh) * 2005-10-26 2009-07-29 株式会社村田制作所 层叠电子元件、电子装置及层叠电子元件的制造方法
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
US8816223B2 (en) * 2009-11-17 2014-08-26 Restaurant Accuracy Systems, Llc Fry station with integral portion weight sensing system and method
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
CN102709260B (zh) * 2012-05-08 2015-05-20 日月光半导体制造股份有限公司 半导体封装构造

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448051U (ja) * 1987-09-18 1989-03-24
JPH07249632A (ja) * 1994-03-09 1995-09-26 Nec Corp 電子部品の接続構造およびその製造方法
JP2000138327A (ja) * 1998-10-29 2000-05-16 Ibiden Co Ltd 変換モジュール及びその製造方法
JP2004014648A (ja) * 2002-06-04 2004-01-15 Sumitomo Metal Ind Ltd 回路基板の接続構造とその形成方法
JP2011035056A (ja) * 2009-07-30 2011-02-17 Oki Semiconductor Co Ltd 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
JP2011077280A (ja) * 2009-09-30 2011-04-14 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
JP2012109822A (ja) * 2010-11-18 2012-06-07 Casio Comput Co Ltd パッチアンテナ及びその実装方法
JP2012151303A (ja) * 2011-01-19 2012-08-09 Murata Mfg Co Ltd モジュール基板及びモジュール基板の製造方法
WO2012137714A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5862584B2 (ja) 2016-02-16
US20140251670A1 (en) 2014-09-11
CN104037155B (zh) 2017-03-01
CN104037155A (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
JP5862584B2 (ja) モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
JP5505481B2 (ja) 部品集合体
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US9137904B2 (en) Module and method of manufacturing the same
WO2012137548A1 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
JP2005045013A (ja) 回路モジュールとその製造方法
KR20140125417A (ko) 다층 전자기기 어셈블리 및 3차원 모듈 내에 전기 회로 부품들을 내장시키기 위한 방법
JPWO2014112167A1 (ja) モジュールおよびその製造方法
US20170221829A1 (en) Electronic component integrated substrate
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP2011071417A (ja) 配線基板の製造方法
JP2016039290A (ja) プリント配線板および半導体パッケージ
JP5354224B2 (ja) 部品内蔵モジュールの製造方法
JP5354200B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
US20160353576A1 (en) Electronic component built-in substrate and electronic device
US8344264B2 (en) Semiconductor device and manufacturing process thereof
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
JP6587795B2 (ja) 回路モジュール
JP2021022674A (ja) 配線基板及び配線基板の製造方法
JP2013211426A (ja) 部品内蔵配線板、及びその製造方法
JP4018936B2 (ja) 回路モジュールの製造方法
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP2006286660A (ja) 立体的電子回路装置
JP2018207118A (ja) 回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5862584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150