JP2021022674A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2021022674A
JP2021022674A JP2019139013A JP2019139013A JP2021022674A JP 2021022674 A JP2021022674 A JP 2021022674A JP 2019139013 A JP2019139013 A JP 2019139013A JP 2019139013 A JP2019139013 A JP 2019139013A JP 2021022674 A JP2021022674 A JP 2021022674A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wiring board
wiring
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019139013A
Other languages
English (en)
Other versions
JP2021022674A5 (ja
JP7247046B2 (ja
Inventor
山口　康之
Yasuyuki Yamaguchi
康之 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019139013A priority Critical patent/JP7247046B2/ja
Priority to US16/937,999 priority patent/US11019725B2/en
Publication of JP2021022674A publication Critical patent/JP2021022674A/ja
Publication of JP2021022674A5 publication Critical patent/JP2021022674A5/ja
Application granted granted Critical
Publication of JP7247046B2 publication Critical patent/JP7247046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電気的接続信頼性の低下を抑制できる配線基板を提供する。【解決手段】配線基板１０は、絶縁層２１と、絶縁層２１の上面に形成された絶縁層２２，２３と、絶縁層２２，２３を厚さ方向に貫通する開口部３０と、開口部３０の底面に設けられた接着層５０と、開口部３０内に接着層５０を介して固定されたチップキャパシタ４０とを有する。配線基板１０は、絶縁層２３の上面を被覆するとともに、開口部３０を充填してチップキャパシタ４０を被覆する絶縁層２４と、絶縁層２４の上面に形成された配線層１４を有する。接着層５０は、チップキャパシタ４０の下面を密着状態で被覆する基部５１と、チップキャパシタ４０の側面を密着状態で被覆する被覆部５２とを有する。絶縁層２４は、被覆部５２の側面を密着状態で被覆する。【選択図】図１

Description

本発明は、配線基板及び配線基板の製造方法に関するものである。
従来、チップキャパシタ等の電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。この種の配線基板では、絶縁層に形成されたキャビティの底面に接着層を介して電子部品が固定されており、その電子部品の側面及び上面を覆うようにキャビティを充填する充填絶縁層が形成されている。
特開２０１６−２０７９５８号公報
ところが、従来の配線基板では、電子部品と充填絶縁層との密着性が低いため、電子部品がキャビティ内で回転したり平面方向に移動したりするおそれがある。すると、電子部品の電極端子と、その電極端子に接続されるビアとの電気的接続信頼性が低下するという問題がある。
本発明の一観点によれば、第１絶縁層と、前記第１絶縁層の上面に形成された第２絶縁層と、前記第２絶縁層を厚さ方向に貫通する開口部と、前記開口部の底面に設けられた接着層と、前記開口部内に前記接着層を介して固定された電子部品と、前記第２絶縁層の上面を被覆するとともに、前記開口部を充填して前記電子部品を被覆する充填絶縁層と、前記充填絶縁層の上面に形成された配線層と、を有し、前記接着層は、前記電子部品の下面を密着状態で被覆する基部と、前記電子部品の側面を密着状態で被覆する被覆部とを有し、前記被覆部におけるフィラーの含有率は、前記基部におけるフィラーの含有率よりも低く、前記充填絶縁層は、前記被覆部の側面を密着状態で被覆する。
本発明の一観点によれば、電気的接続信頼性の低下を抑制できるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略断面図（図３における１−１線断面図）、（ｂ）は、一実施形態の配線基板の一部を示す拡大断面図。 一実施形態の配線基板を示す概略断面図（図３における２−２線断面図）。 一実施形態の配線基板を示す概略平面図。 一実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 変更例の配線基板を示す概略断面図。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが各図面で異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。本明細書において、「平面視」とは、対象物を図１（ａ）等の鉛直方向（図中上下方向）から見ることを言い、「平面形状」とは、対象物を図１（ａ）等の鉛直方向から見た形状のことを言う。なお、本明細書における「直交」や「水平」は、厳密に直交や水平の場合のみでなく、本実施形態における作用効果を奏する範囲内で概ね直交や水平の場合も含まれる。
まず、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、配線層１１と、絶縁層２１と、導体層１２と、絶縁層２２と、配線層１３と、絶縁層２３と、絶縁層２４と、配線層１４とが順次積層された構造を有している。本例の配線基板１０は、一般的なビルドアップ法を用いて作製される配線基板、つまり支持基板としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したものとは異なり、支持基板を含まない、所謂「コアレス基板」の形態を有している。
配線基板１０は、複数の絶縁層２２，２３に形成された開口部３０内に配置された１つ又は複数（ここでは、１つ）のチップキャパシタ４０と、絶縁層２１の下面に積層されたソルダーレジスト層６１と、絶縁層２４の上面に積層されたソルダーレジスト層６２とを有している。配線基板１０は、チップキャパシタ４０を内蔵した配線基板である。
ここで、配線層１１，１３，１４及び導体層１２の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層２１〜２４の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層２１〜２４の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等を主成分とする熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、絶縁層２１〜２４の材料としては、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂や感光性樹脂を主成分とする絶縁性樹脂を用いることができる。
配線層１１は、配線基板１０の最外層（ここでは、最下層）の配線層である。配線層１１の下面は、絶縁層２１から露出されている。本例の配線層１１の下面は、絶縁層２１の下面と略面一に形成されている。なお、配線層１１の下面は、絶縁層２１の下面よりも導体層１２側に凹むように形成されていてもよい。
配線層１１は、例えば、他の導体層１２及び配線層１３，１４よりも微細に形成された配線層である。例えば、配線層１１のラインアンドスペース（Ｌ／Ｓ）としては、１μｍ／１μｍ〜５μｍ／５μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。また、配線層１１の厚さは、例えば、３μｍ〜２０μｍ程度とすることができる。
絶縁層２１は、配線層１１の上面及び側面を被覆し、配線層１１の下面を露出するように形成されている。絶縁層２１には、所要の箇所に、当該絶縁層２１を厚さ方向に貫通して配線層１１の上面の一部を露出する貫通孔ＶＨ１が形成されている。貫通孔ＶＨ１は、例えば、図１（ａ）において上側（導体層１２側）から下側（配線層１１側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔ＶＨ１は、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。なお、配線層１１の上面から絶縁層２１の上面までの厚さは、例えば、１０μｍ〜３５μｍ程度とすることができる。
導体層１２は、絶縁層２１の上面に積層されている。導体層１２の厚さは、例えば、１０μｍ〜３０μｍ程度とすることができる。
導体層１２は、例えば、配線層１２Ａと、金属層１２Ｂとを有している。配線層１２Ａと金属層１２Ｂとは、例えば、互いに離れて設けられており、互いに電気的に絶縁されている。配線層１２Ａと金属層１２Ｂとは同一平面上に形成されている。
配線層１２Ａは、例えば、貫通孔ＶＨ１に充填されたビア配線を介して配線層１１と電気的に接続されている。配線層１２Ａは、例えば、貫通孔ＶＨ１に充填されたビア配線と一体に形成されている。
金属層１２Ｂは、例えば、チップキャパシタ４０が搭載される搭載領域に形成されている。金属層１２Ｂは、例えば、チップキャパシタ４０と平面視で重なる位置に形成されている。金属層１２Ｂは、例えば、開口部３０と平面視で重なる位置に形成されている。金属層１２Ｂの平面形状は、例えば、開口部３０の平面形状よりも大きく形成されている。金属層１２Ｂの外周縁は、例えば、平面視において、開口部３０の開口縁を外側から囲むように形成されている。金属層１２Ｂは、例えば、平面視矩形状に形成されている。本例の金属層１２Ｂは、他の配線層や導体層に電気的に接続されず、電気的に孤立（フローティング）した金属層である。金属層１２Ｂは、例えば、配線を引き回す配線パターンであってもよいし、電源配線やグランド配線であってもよい。金属層１２Ｂが配線パターン、電源配線やグランド配線である場合には、例えば、金属層１２Ｂは、ビア配線等を介して他の配線層や導体層と電気的に接続される。
絶縁層２２は、絶縁層２１の上面に、導体層１２を被覆するように形成されている。絶縁層２２の上面は、内蔵されるチップキャパシタ４０の上面よりも低い位置に設けられている。なお、導体層１２の上面から絶縁層２２の上面までの厚さは、例えば、３０μｍ〜６０μｍ程度とすることができる。
絶縁層２２には、所要の箇所に、当該絶縁層２２を厚さ方向に貫通して導体層１２（ここでは、配線層１２Ａ）の上面の一部を露出する貫通孔ＶＨ２が形成されている。貫通孔ＶＨ２は、例えば、図１（ａ）において上側から下側に向かうに連れて開口幅が小さくなるテーパ状に形成されている。例えば、貫通孔ＶＨ２は、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。
配線層１３は、絶縁層２２の上面に積層されている。配線層１３は、貫通孔ＶＨ２に充填されたビア配線を介して配線層１２Ａと電気的に接続されている。配線層１３は、例えば、貫通孔ＶＨ２に充填されたビア配線と一体に形成されている。配線層１３の厚さは、例えば、１０μｍ〜２０μｍ程度とすることができる。
絶縁層２３は、絶縁層２２の上面に、配線層１３を被覆するように形成されている。なお、配線層１３の上面から絶縁層２３の上面までの厚さは、例えば、１５μｍ〜４５μｍ程度とすることができる。
開口部３０は、例えば、絶縁層２２と絶縁層２３とを厚さ方向に貫通するように形成されている。開口部３０は、例えば、金属層１２Ｂの上面の一部を露出するように形成されている。開口部３０は、内蔵されるチップキャパシタ４０に対応して形成されている。すなわち、開口部３０は、チップキャパシタ４０の搭載位置に形成されている。
図３に示すように、本例の開口部３０の平面形状は、矩形状に形成されている。開口部３０の平面形状は、チップキャパシタ４０の平面形状よりも大きく形成されている。開口部３０の平面形状は、例えば、金属層１２Ｂの平面形状よりも小さく形成されている。開口部３０の大きさは、例えば、平面視で０．７ｍｍ×０．４ｍｍ〜１５ｍｍ×１５ｍｍ程度とすることができる。なお、図３は、図１（ａ）に示した配線基板１０を上方から見た平面図であり、絶縁層２４、配線層１４及びソルダーレジスト層６２等が透視的に描かれている。
図１（ａ）に示すように、本例の開口部３０は、絶縁層２２を厚さ方向に貫通する貫通孔２２Ｘと、絶縁層２３を厚さ方向に貫通する貫通孔２３Ｘとが連通して構成されている。例えば、貫通孔２２Ｘの内壁面と貫通孔２３Ｘの内壁面とは連続するように形成されている。貫通孔２２Ｘ，２３Ｘは、例えば、互いに同軸上に形成されている。すなわち、貫通孔２２Ｘの中心軸と貫通孔２３Ｘの中心軸とは、平面位置が互いに一致している。
貫通孔２２Ｘ，２３Ｘは、例えば、図１（ａ）において上側（配線層１４側）から下側（金属層１２Ｂ側）に向かうに連れて開口幅が小さくなるテーパ状に形成されている。すなわち、貫通孔２２Ｘ，２３Ｘは、下側の開口部に対して上側の開口部が拡開されたテーパ状に形成されている。そして、これら貫通孔２２Ｘ，２３Ｘの内壁面と、貫通孔２２Ｘ，２３Ｘの底部に露出する金属層１２Ｂの上面とによって囲まれた空間が、チップキャパシタ４０を収容するキャビティとなる。このように、本例の配線基板１０では、最下層の絶縁層２１上に積層された２層の絶縁層２２，２３がキャビティ形成用の絶縁層となる。
貫通孔２２Ｘの内壁面を構成する絶縁層２２の下端部には、例えば、凹部２２Ｙが形成されている。例えば、貫通孔２２Ｘの内壁面のうち絶縁層２１と接する側の内壁面には、その内壁面を絶縁層２２の内部に後退させる凹部２２Ｙが形成されている。凹部２２Ｙは、貫通孔２２Ｘと連通するように形成されている。換言すると、貫通孔２２Ｘの底部には、その貫通孔２２Ｘの開口幅を広げる凹部２２Ｙが形成されている。凹部２２Ｙは、例えば、貫通孔２２Ｘの底部側の外形の全周に亘って形成されている。凹部２２Ｙの幅は、例えば、２０μｍ〜８０μｍ程度とすることができる。凹部２２Ｙには、例えば、金属層１２Ｂが充填されている。すなわち、金属層１２Ｂの外周部は、凹部２２Ｙを充填するように形成されている。換言すると、金属層１２Ｂの平面形状は、開口部３０の下側の開口部の平面形状よりも一回り大きく形成されている。
開口部３０から露出する金属層１２Ｂの上面には、接着層５０を介してチップキャパシタ４０が接着されている。チップキャパシタ４０は、開口部３０（キャビティ）内に配置されている。
図２に示すように、チップキャパシタ４０は、例えば、直方体状のキャパシタ本体４１と、そのキャパシタ本体４１の水平方向の両端に形成された２つの電極端子４２とを有している。チップキャパシタ４０としては、例えば、セラミックチップキャパシタを用いることができる。キャパシタ本体４１は、例えば、誘電体層４３と内部電極４４とが多層積層された構造を有している。誘電体層４３の材料としては、例えば、セラミックを用いることができる。内部電極４４の材料としては、例えば、ニッケル（Ｎｉ）、Ｎｉ合金、Ｃｕ、Ｃｕ合金を用いることができる。各電極端子４２の材料としては、例えば、ＣｕやＣｕ合金を用いることができる。チップキャパシタ４０の厚さは、例えば、８０μｍ〜１２０μｍ程度とすることができる。
チップキャパシタ４０は、例えば、その上面が絶縁層２３の上面と同一平面上、もしくは絶縁層２３の上面よりも低い平面上に形成されるように、開口部３０内に配置されている。換言すると、本例の絶縁層２３の上面は、チップキャパシタ４０の上面と同一平面上、又はチップキャパシタ４０の上面よりも高い位置に形成されている。但し、絶縁層２３の上面とチップキャパシタ４０の上面との高低差が僅か（例えば、絶縁層２３の上面から絶縁層２４の上面までの厚さの１／３以下の距離）であれば、絶縁層２３の上面を、チップキャパシタ４０の上面よりも下方に形成してもよい。
図１（ｂ）に示すように、接着層５０は、チップキャパシタ４０の下面を密着状態で被覆する基部５１と、チップキャパシタ４０の側面を密着状態で被覆する被覆部５２とを有している。これら基部５１と被覆部５２とは互いに連続して一体に形成されている。
基部５１は、例えば、開口部３０の底部に露出する金属層１２Ｂの上面に形成されている。基部５１は、例えば、金属層１２Ｂの上面において、配線基板１０の積層方向（図中上下方向）と断面視で直交する平面方向に広がるように形成されている。
図３に示すように、本例の基部５１の平面形状は、矩形状に形成されている。基部５１の平面形状は、チップキャパシタ４０の平面形状よりも大きく形成されている。基部５１の平面形状は、例えば、開口部３０から露出する金属層１２Ｂの平面形状よりも小さく形成されている。例えば、基部５１は、開口部３０から露出する金属層１２Ｂの上面の一部を露出するように形成されている。
図２に示すように、基部５１は、例えば、チップキャパシタ４０の下面全面を被覆するように形成されている。基部５１は、例えば、チップキャパシタ４０の下面全面を密着状態で被覆するように形成されている。基部５１の厚さは、例えば、５μｍ〜１０μｍ程度とすることができる。
図１（ｂ）に示すように、被覆部５２は、例えば、基部５１の上面から上方に立ち上がってチップキャパシタ４０の側面を被覆するように形成されている。被覆部５２は、例えば、チップキャパシタ４０の側面のうちキャパシタ本体４１の側面を被覆するように形成されている。例えば、被覆部５２は、キャパシタ本体４１の側面全面を密着状態で被覆するように形成されている。具体的には、被覆部５２は、セラミックからなる誘電体層４３の側面全面を密着状態で被覆するように形成されている。
図３に示すように、被覆部５２は、例えば、チップキャパシタ４０の側面のうちキャパシタ本体４１（誘電体層４３）の側面のみを被覆するように形成されている。すなわち、被覆部５２は、チップキャパシタ４０の側面のうち電極端子４２の側面には形成されていない。換言すると、被覆部５２は、電極端子４２の側面を露出するように形成されている。
図１（ｂ）に示すように、被覆部５２は、例えば、基部５１の上面側からチップキャパシタ４０の上面側に向かうに連れて厚みが薄くなる形状に形成されている。すなわち、被覆部５２は、基部５１の上面側からチップキャパシタ４０の上面側に向かうに連れて、キャパシタ本体４１の側面と被覆部５２の側面との間の厚みが薄くなるように形成されている。換言すると、被覆部５２は、チップキャパシタ４０の上面側から基部５１側に向かうに連れて外側に広がるように形成されている。このような被覆部５２の側面は、基部５１側からチップキャパシタ４０の上面側に向かうに連れて、チップキャパシタ４０の外側からキャパシタ本体４１の側面に近づくように斜め上方に傾斜した傾斜面に形成されている。被覆部５２の断面形状は、例えば、直角三角形状に形成されている。被覆部５２の下部における厚みは、例えば、１μｍ〜２μｍ程度とすることができる。被覆部５２の上部における厚みは、例えば、０．１μｍ〜０．２μｍ程度とすることができる。
被覆部５２は、例えば、チップキャパシタ４０の側面に沿って這い上がる高さが高く形成される一方で、厚みは薄く形成されている。例えば、被覆部５２は、被覆部５２が基部５１の上面からチップキャパシタ４０の側面に沿って這い上がった距離Ｌ１と、被覆部５２の厚みが最大となる部分の厚みＴ１との比率Ｌ１／Ｔ１が５以上、好ましくは１０以上となるように形成されている。本実施形態では、キャパシタ本体４１の側面が基部５１の上面に対して垂直に延びるように形成されているため、基部５１の上面から被覆部５２の上端までの高さが距離Ｌ１となる。また、本実施形態の被覆部５２では、基部５１に最も近い下部の厚みが最大となるため、被覆部５２の下部の厚みが厚みＴ１となる。
被覆部５２は、例えば、チップキャパシタ４０の上面には形成されていない。すなわち、被覆部５２は、チップキャパシタ４０の上面を露出するように形成されている。なお、被覆部５２は、チップキャパシタ４０の上面の一部を被覆するように形成されていてもよい。
接着層５０としては、例えば、エポキシ系、ポリイミド系やシリコーン系等の熱硬化性の接着剤を用いることができる。接着層５０は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。本例の接着層５０としては、エポキシ系樹脂などからなる基材樹脂にフィラーが混入された接着剤を用いられる。
接着層５０は、例えば、チップキャパシタ４０との密着性が絶縁層２４よりも高い。接着層５０は、例えば、キャパシタ本体４１の誘電体層４３との密着性が絶縁層２４よりも高い。接着層５０は、例えば、絶縁層２４よりも剛性が低い。
接着層５０の最低溶融粘度は、例えば、絶縁層２４の最低溶融粘度よりも低く設定されている。ここで、接着層５０や絶縁層２４などの樹脂組成物層の「最低溶融粘度」とは、樹脂組成物層の樹脂が溶融した際に樹脂組成物層が持つ最低の粘度のことである。詳細には、一定の昇温速度で樹脂組成物層を加熱して樹脂を溶融させると、初期の段階は溶融粘度が温度上昇とともに低下し、その後、ある温度を超えると温度上昇とともに溶融粘度が上昇する。このときの極小点の溶融粘度が「最低溶融粘度」となる。なお、樹脂組成物層の最低溶融粘度は、例えば、動的粘弾性法により測定することができる。
被覆部５２におけるフィラーの含有率は、例えば、基部５１におけるフィラーの含有率よりも低い。被覆部５２におけるフィラーの含有率は、例えば、基部５１側からチップキャパシタ４０の上面側に向かうほど（つまり、基部５１から離れるほど）低くなる。例えば、被覆部５２の上部におけるフィラーの含有率は、ゼロである。このような被覆部５２の最低溶融粘度は、例えば、基部５１の最低溶融粘度よりも低い。基部５１の最低溶融粘度は、絶縁層２４の最低溶融粘度よりも低い。
接着層５０は、例えば、最低溶融粘度に達するときの温度が絶縁層２４よりも低くなるように設定されている。すなわち、接着層５０は、絶縁層２４よりも低い温度で最低溶融粘度に達する。
以上説明した接着層５０によって、チップキャパシタ４０が開口部３０内に固定されている。このとき、接着層５０がチップキャパシタ４０の下面及び側面に密着しているため、接着層５０がチップキャパシタ４０の下面のみに密着している場合に比べて、接着層５０とチップキャパシタ４０との接着強度を高めることができる。
図１（ａ）に示すように、絶縁層２４は、絶縁層２３の上面を被覆するとともに、開口部３０を充填してチップキャパシタ４０を被覆するように形成されている。絶縁層２４は、例えば、接着層５０の基部５１の側面全面と、チップキャパシタ４０から露出する基部５１の上面全面と、接着層５０の被覆部５２の側面全面とを被覆するように形成されている。絶縁層２４は、例えば、基部５１の側面全面及び上面全面と、被覆部５２の側面全面とを密着状態で被覆するように形成されている。絶縁層２４は、例えば、接着層５０から露出するチップキャパシタ４０を全体的に被覆するように形成されている。例えば、絶縁層２４は、接着層５０から露出するチップキャパシタ４０の側面及び上面を被覆するように形成されている。図２に示すように、絶縁層２４は、例えば、電極端子４２の側面全面及び上面全面と、キャパシタ本体４１の上面全面とを被覆するように形成されている。絶縁層２４は、例えば、接着層５０から露出する金属層１２Ｂの上面全面と、貫通孔２２Ｘの内壁面全面と、貫通孔２３Ｘの内壁面全面とを被覆するように形成されている。
絶縁層２４は、例えば、絶縁層２３の上面全面を被覆するように形成されている。絶縁層２３，２４の所要の箇所には、それら絶縁層２３，２４を厚さ方向に貫通して配線層１３の上面の一部を露出する貫通孔ＶＨ３が形成されている。また、絶縁層２４には、所要の箇所に、当該絶縁層２４を厚さ方向に貫通して電極端子４２の上面の一部を露出する貫通孔ＶＨ４が形成されている。貫通孔ＶＨ３，ＶＨ４は、例えば、図２において上側（配線層１４側）から下側（配線層１３側又は電極端子４２側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔ＶＨ３，ＶＨ４は、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。なお、絶縁層２３の上面から絶縁層２４の上面までの厚さは、例えば、１５μｍ〜４５μｍ程度とすることができる。
配線層１４は、絶縁層２４の上面に形成されている。配線層１４は、例えば、配線基板１０の最外層（ここでは、最上層）の配線層である。配線層１４は、例えば、貫通孔ＶＨ３に充填されたビア配線を介して配線層１３と電気的に接続される配線層を有している。配線層１４は、例えば、貫通孔ＶＨ４に充填されたビア配線を介して電極端子４２と電気的に接続される配線層を有している。配線層１４は、例えば、貫通孔ＶＨ３又は貫通孔ＶＨ４に充填されたビア配線と一体に形成されている。配線層１４は、絶縁層２４の上面において平面方向に引き回されていてもよい。さらに、このような配線層１４により、配線層１３に接続される配線層１４と、電極端子４２に接続される配線層１４とが相互に電気的に接続されていてもよい。配線層１４の厚さは、例えば、１０μｍ〜３０μｍ程度とすることができる。
図１（ａ）に示すように、ソルダーレジスト層６１は、最外層（ここでは、最下層）の絶縁層２１の下面に積層されている。ソルダーレジスト層６１の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。ソルダーレジスト層６１の厚さは、例えば、１０μｍ〜３０μｍ程度とすることができる。
ソルダーレジスト層６１には、最下層の配線層１１の少なくとも一部をパッドＰ１として露出させるための開口部６１Ｘが形成されている。本例の開口部６１Ｘは、配線基板１０に実装される半導体チップ７１（図４参照）の実装領域に対応して形成されている。例えば、開口部６１Ｘは、実装領域における配線層１１の下面及び絶縁層２１の下面を露出するように形成されている。また、ソルダーレジスト層６１には、配線層１１の一部を接続パッドＰ２として露出させるための開口部６１Ｙが形成されている。本例の開口部６１Ｙは、開口部６１Ｘよりも外側の領域に形成されている。
ここで、パッドＰ１は、例えば、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。すなわち、パッドＰ１が形成されている側の面がチップ搭載面になっている。また、接続パッドＰ２は、例えば、他の配線基板や他の半導体装置が電気的に接続されるパッドとして機能する。
なお、必要に応じて、パッドＰ１の表面及び接続パッドＰ２の表面に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）や、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、パッドＰ１の表面及び接続パッドＰ２の表面に、ＯＳＰ処理（Organic Solderability Preservative）などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、パッドＰ１の表面及び接続パッドＰ２の表面に、アゾール化合物やイミダゾール化合物等の有機皮膜による表面処理層が形成される。
ソルダーレジスト層６２は、最外層（ここでは、最上層）の絶縁層２４の上面に積層されている。ソルダーレジスト層６２の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。ソルダーレジスト層６２の厚さは、例えば、１０μｍ〜３０μｍ程度とすることができる。
ソルダーレジスト層６２には、配線層１４の一部を外部接続用パッドＰ３として露出させるための開口部６２Ｘが形成されている。外部接続用パッドＰ３には、当該配線基板１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。すなわち、本実施形態では、外部接続用パッドＰ３が形成されている面が外部接続端子面となっている。なお、必要に応じて、外部接続用パッドＰ３の表面に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。また、外部接続用パッドＰ３の表面に、例えば、ＯＳＰ処理などの酸化防止処理を施し、アゾール化合物やイミダゾール化合物等の有機皮膜による表面処理層を形成するようにしてもよい。なお、開口部６２Ｘから露出する配線層１４（又は、配線層１４上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
（半導体装置７０の構造）
次に、図４に従って、半導体装置７０の構造について説明する。なお、図４において、同図に示す配線基板１０は図１（ａ）とは上下反転して描かれている。
半導体装置７０は、配線基板１０と、１つ又は複数の半導体チップ７１と、アンダーフィル樹脂７５とを有している。半導体チップ７１は、配線基板１０にフリップチップ実装されている。例えば、半導体チップ７１の回路形成面（ここでは、下面）に配設された接続端子７２を、接合部材７３を介して配線基板１０のパッドＰ１に接合することにより、半導体チップ７１は、接続端子７２及び接合部材７３を介してパッドＰ１（配線層１１）と電気的に接続されている。
半導体チップ７１としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ７１としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１０に複数の半導体チップ７１を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
接続端子７２としては、例えば、金属ポストを用いることができる。接続端子７２は、半導体チップ７１の回路形成面から下方に伸びる柱状の接続端子である。接続端子７２の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子７２としては、金属ポストの他に、例えば、金バンプを用いることもできる。
接合部材７３は、パッドＰ１に接合されるとともに、接続端子７２に接合されている。接合部材７３としては、例えば、錫（Ｓｎ）層やはんだ層を用いることができる。はんだ層の材料としては、例えば、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系の鉛（Ｐｂ）フリーはんだを用いることができる。
アンダーフィル樹脂７５は、配線基板１０と半導体チップ７１との隙間を充填するように設けられている。アンダーフィル樹脂７５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
本実施形態において、絶縁層２１は第１絶縁層の一例、絶縁層２２，２３は第２絶縁層の一例、絶縁層２４は充填絶縁層の一例、開口部３０は開口部の一例、接着層５０は接着層の一例、チップキャパシタ４０は電子部品の一例、配線層１４は配線層の一例である。キャパシタ本体４１は本体部の一例、電極端子４２は電極端子の一例、金属層１２Ｂは金属層の一例である。
（配線基板１０の製造方法）
次に、配線基板１０の製造方法について説明する。
図５（ａ）に示すように、支持体８０の上面にキャリア付金属箔８１が貼着された構造体を準備する。支持体８０は、例えば、ガラス、アラミド、ＬＣＰ繊維の織布や不織布などの補強材に、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂を含浸させたプリプレグである。キャリア付金属箔８１は、キャリア層８２と、キャリア層８２の上面に剥離層（図示略）を介して積層された極薄の金属箔８３とを有している。キャリア層８２は、金属箔８３の取り扱いを容易にするための支持材として設けられている。キャリア層８２は、例えば、厚さが１５μｍ〜７０μｍ程度の銅箔である。金属箔８３は、例えば、厚さが０．５μｍ〜５μｍ程度の銅箔である。
なお、キャリア層８２の材料としては、銅に限定されず、銅以外の導電性を有する金属層であってもよいし、樹脂等の絶縁層であってもよい。また、金属箔８３の材料としては、銅に限定されず、銅以外の金属であってもよい。
次に、図５（ｂ）に示す工程では、金属箔８３の上面に、配線層１１を形成する。配線層１１は、例えば、セミアディティブ法によって形成することができる。具体的には、まず、金属箔８３の上面に、配線層１１の形状に対応した開口部を有するレジストパターン（図示略）を形成する。続いて、レジストパターンの開口部から露出する金属箔８３の上面に、金属箔８３を給電層とする電解銅めっきにより銅めっき皮膜を析出させる。その後、レジストパターンを除去することにより、金属箔８３上に配線層１１を形成することができる。なお、配線層１１の形成方法としては、セミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用することもできる。
続いて、図５（ｃ）に示す工程では、金属箔８３の上面に、配線層１１を全体的に覆う絶縁層２１を形成する。例えば、絶縁層２１として樹脂フィルムを用いる場合には、金属箔８３の上面に樹脂フィルムをラミネートする。そして、樹脂フィルムを押圧しながら硬化温度以上の温度（例えば、１３０℃〜２００℃程度）で熱処理して硬化させることにより、絶縁層２１を形成することができる。なお、樹脂フィルムとしては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂のフィルムを用いることができる。また、絶縁層２１として液状又はペースト状の絶縁性樹脂を用いる場合には、金属箔８３の上面に液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布する。そして、塗布した絶縁性樹脂を硬化温度以上の温度で熱処理して硬化させることにより、絶縁層２１を形成することができる。なお、液状又はペースト状の絶縁性樹脂としては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂を用いることができる。
次いで、図６（ａ）に示す工程では、配線層１１の上面の一部が露出されるように、絶縁層２１を厚さ方向に貫通する貫通孔ＶＨ１を形成する。貫通孔ＶＨ１は、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層２１が感光性樹脂を用いて形成されている場合には、フォトリソグラフィ法により所要の貫通孔ＶＨ１を形成するようにしてもよい。
続いて、貫通孔ＶＨ１をレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔ＶＨ１の底部に露出する配線層１１の上面に付着した絶縁層２１の樹脂残渣（樹脂スミア）を除去する。デスミア処理は、例えば、過マンガン酸塩法などを用いて行うことができる。
次いで、例えばセミアディティブ法により、貫通孔ＶＨ１に充填されたビア配線を形成するとともに、絶縁層２１の上面に導体層１２を形成する。導体層１２は、貫通孔ＶＨ１に充填されたビア配線を介して配線層１１と電気的に接続される配線層１２Ａと、チップキャパシタ４０（図１（ａ）参照）の搭載領域に形成された金属層１２Ｂとを有している。
次に、図６（ｂ）に示す工程では、絶縁層２１の上面に、配線層１２Ａの上面の一部を露出する貫通孔ＶＨ２を有する絶縁層２２を形成する。このとき、絶縁層２２は、金属層１２Ｂの上面全面及び側面全面を被覆するように形成される。続いて、例えばセミアディティブ法により、貫通孔ＶＨ２に充填されたビア配線を形成するとともに、絶縁層２２の上面に配線層１３を形成する。
次いで、図７（ａ）に示す工程では、図５（ｃ）に示した工程と同様に、絶縁層２２の上面に、配線層１３を被覆する絶縁層２３を形成する。このとき、絶縁層２３は、配線層１３の上面全面及び側面全面を被覆するように形成される。
次に、図７（ｂ）に示す工程では、チップキャパシタ４０（図１（ａ）参照）の搭載領域に対応する部分の金属層１２Ｂが露出されるように、絶縁層２３を厚さ方向に貫通する貫通孔２３Ｘと、その貫通孔２３Ｘと連通し絶縁層２２を厚さ方向に貫通する貫通孔２２Ｘとを形成する。すなわち、複数層の絶縁層２２，２３を厚さ方向に貫通して金属層１２Ｂの上面の一部を露出する貫通孔２２Ｘ，２３Ｘを形成する。このとき、貫通孔２２Ｘの平面形状は、金属層１２Ｂの平面形状よりも一回り小さく形成されている。このため、金属層１２Ｂの周縁部は絶縁層２２により被覆されている。貫通孔２２Ｘ，２３Ｘは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。このとき、金属層１２Ｂがレーザ加工のストッパ層として機能する。これにより、例えば、過剰なレーザ加工によって、絶縁層２２の下層の絶縁層２１が損傷することを好適に抑制できる。
本工程により、貫通孔２２Ｘと貫通孔２３Ｘとが連通され、絶縁層２２と絶縁層２３とを厚さ方向に貫通する開口部３０が形成される。そして、開口部３０から金属層１２Ｂの上面の一部が露出される。
続いて、図８（ａ）に示す工程では、開口部３０から露出する金属層１２Ｂの上面に接着層５０Ａを形成する。接着層５０Ａは、例えば、接着層５０Ａとなる液状樹脂やペースト状樹脂の金属層１２Ｂの上面への塗布などによって形成することができる。なお、接着層５０Ａとしては、例えば、エポキシ系樹脂などからなる基材樹脂にフィラーが混入された接着剤が用いられる。また、本工程における接着層５０Ａは、未硬化状態のものが使用される。
次いで、図８（ｂ）に示す工程では、マウンタを用いて、開口部３０内において、接着層５０Ａ上にチップキャパシタ４０を仮固定（載置）する。本工程後の接着層５０Ａは、熱硬化されていない未硬化状態である。すなわち、本工程では、接着層５０Ａが未硬化状態に維持される。例えば、本工程後の接着層５０Ａは、半硬化状態である。
次に、図９（ａ）に示す工程では、絶縁層２３の上面全面を被覆し、開口部３０を充填する樹脂層２４Ａを形成する。樹脂層２４Ａとして樹脂フィルムを用いる場合には、絶縁層２３の上面に樹脂フィルムをラミネートした後に、樹脂フィルムに対して上方から圧力を加える。これにより、開口部３０の内壁面とチップキャパシタ４０との間に樹脂層２４Ａが充填され、開口部３０を充填する樹脂層２４Ａが形成される。なお、樹脂フィルムとしては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂のフィルムを用いることができる。本工程後における樹脂層２４Ａ及び接着層５０Ａは、熱硬化されていない未硬化状態である。すなわち、本工程では、樹脂層２４Ａ及び接着層５０Ａが未硬化状態に維持される。例えば、本工程後の樹脂層２４Ａ及び接着層５０Ａは、半硬化状態である。未硬化状態の樹脂層２４Ａは、チップキャパシタ４０の側面及び上面を被覆するように形成される。但し、未硬化状態の樹脂層２４Ａとチップキャパシタ４０の側面及び上面との界面の密着性は低い。特に、未硬化状態の樹脂層２４Ａとキャパシタ本体４１（誘電体層４３）との界面の密着性は低い。なお、未硬化状態の接着層５０Ａは、金属層１２Ｂの上面のみに広がって形成されている。すなわち、本工程の接着層５０Ａには、図１（ｂ）に示した被覆部５２がまだ形成されておらず、金属層１２Ｂの上面に広がる基部５１のみが形成されている。
続いて、図９（ｂ）に示す工程では、未硬化状態の樹脂層２４Ａ及び未硬化状態の接着層５０Ａに対して加熱処理を施し、それら樹脂層２４Ａ及び接着層５０Ａを硬化させる。本工程では、例えば、一定の昇温速度で樹脂層２４Ａ及び接着層５０Ａの硬化温度以上の温度（例えば、１３０℃〜２００℃程度）まで昇温し、その温度で熱処理して樹脂層２４Ａ及び接着層５０Ａを硬化させる。本加熱処理により、未硬化状態の接着層５０Ａが溶融して接着層５０Ａの粘度が下がり、チップキャパシタ４０と樹脂層２４Ａとの界面に、チップキャパシタ４０との密着性の高い接着層５０Ａが流動して、樹脂層２４Ａをかき分けて入り込む。本例では、未硬化状態の樹脂層２４Ａとキャパシタ本体４１との界面の密着性が特に低い。このため、樹脂層２４Ａよりもキャパシタ本体４１との密着性の高い接着層５０Ａが、キャパシタ本体４１の側面に沿って流動して、樹脂層２４Ａをかき分けてキャパシタ本体４１の側面と樹脂層２４Ａとの間に入り込む。これにより、接着層５０Ａの一部がキャパシタ本体４１の側面に這い上がるように形成され、基部５１の上面から上方に立ち上がってキャパシタ本体４１の側面を被覆する被覆部５２が形成される。このとき、接着層５０Ａのうち加熱処理によって粘度の下がった基材樹脂が主に、キャパシタ本体４１の側面に流動して上方に這い上がる。換言すると、接着層５０Ａのうちフィラーは、キャパシタ本体４１の側面に流動しにくい。このため、被覆部５２におけるフィラーの含有率は、基部５１におけるフィラーの含有率よりも低くなる。また、被覆部５２におけるフィラーの含有率は、基部５１から離れるほど低くなる。
また、接着層５０Ａの最低溶融粘度は樹脂層２４Ａの最低溶融粘度よりも低く設定されている。これにより、接着層５０Ａの流動性が樹脂層２４Ａの流動性よりも高くなるため、樹脂層２４Ａとの密着性の低いキャパシタ本体４１の側面に対して接着層５０Ａを好適に流動させることができる。この結果、キャパシタ本体４１の側面を被覆する被覆部５２を好適に形成できる。
さらに、接着層５０Ａは、最低溶融粘度に達するときの温度が樹脂層２４Ａよりも低く設定されている。このため、本工程において、接着層５０Ａ及び樹脂層２４Ａを一定の昇温速度で加熱した場合には、樹脂層２４Ａよりも先に接着層５０Ａが最低溶融粘度に達し、樹脂層２４Ａよりも先に接着層５０Ａの流動性が高くなる。これにより、熱硬化により樹脂層２４Ａとキャパシタ本体４１との間に密着力が発現する前に、キャパシタ本体４１の側面に対して流動性の高くなった接着層５０Ａを好適に流動させることができる。この結果、キャパシタ本体４１の側面を被覆する被覆部５２を好適に形成できる。
その後、加熱処理が進むと、キャパシタ本体４１の側面を被覆する被覆部５２が形成され、その被覆部５２が樹脂層２４Ａで被覆された状態において、樹脂層２４Ａ及び接着層５０Ａが硬化される。これにより、チップキャパシタ４０の下面及び側面を密着状態で被覆する接着層５０と、接着層５０から露出するチップキャパシタ４０の表面を被覆するように開口部３０を充填する絶縁層２４とが形成される。このとき、チップキャパシタ４０と接着層５０との間に密着力が発現する。具体的には、基部５１とチップキャパシタ４０の下面との間に密着力が発現し、被覆部５２とキャパシタ本体４１の側面との間に密着力が発現する。また、接着層５０と絶縁層２４の側面との間に密着力が発現する。さらに、チップキャパシタ４０と絶縁層２４との間に密着力が発現する。具体的には、電極端子４２（図２参照）の上面及び側面と絶縁層２４との間に密着力が発現する。これらチップキャパシタ４０と接着層５０との密着力、接着層５０と絶縁層２４との密着力、及びチップキャパシタ４０と絶縁層２４との密着力によって、チップキャパシタ４０が開口部３０内の所定の位置に固定される。
なお、絶縁層２４は、開口部３０の内壁面を密着状態で被覆するとともに、絶縁層２３の上面を密着状態で被覆するように形成される。本工程において、絶縁層２３の上面がチップキャパシタ４０の電極端子４２の上面と同一平面上、又は電極端子４２の上面よりも上方に形成されているため、絶縁層２４の上面を平坦に形成することができる。
続いて、図１０（ａ）及び図１０（ｂ）に示す工程では、絶縁層２３，２４の所要箇所にそれら絶縁層２３，２４を厚さ方向に連続して貫通する貫通孔ＶＨ３を形成する。また、図１０（ｂ）に示すように、絶縁層２４の所要箇所にその絶縁層２４を厚さ方向に貫通する貫通孔ＶＨ４を形成する。これら貫通孔ＶＨ３，ＶＨ４は、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。次いで、例えばセミアディティブ法により、貫通孔ＶＨ３，ＶＨ４を充填するビア配線を形成するとともに、それらビア配線を介して配線層１３又は電極端子４２と電気的に接続される配線層１４を絶縁層２４の上面に形成する。
次に、支持体８０及びキャリア付金属箔８１（キャリア層８２及び金属箔８３）を除去する。例えば、まず、キャリア層８２及び支持体８０を金属箔８３から機械的に剥離する。このとき、キャリア層８２と金属箔８３との間には剥離層（図示略）が介在されているため、キャリア層８２と金属箔８３との間の接着力は弱い。このため、キャリア層８２及び支持体８０を金属箔８３から容易に剥離することができる。続いて、金属箔８３をエッチングにより除去する。このとき、配線層１４の最表層がＣｕ層である場合には、その配線層１４が金属箔８３と一緒にエッチングされることを防止するため、配線層１４をマスクしてエッチング処理が行われる。本工程により、図１１（ａ）に示すように、配線層１１の下面及び絶縁層２１の下面が外部に露出される。
次に、図１１（ｂ）に示す工程では、絶縁層２１の下面に、開口部６１Ｘ，６１Ｙを有するソルダーレジスト層６１を積層するとともに、絶縁層２４の上面に、開口部６２Ｘを有するソルダーレジスト層６２を積層する。これらソルダーレジスト層６１，６２は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、開口部６１Ｘから露出する配線層１１がパッドＰ１となり、開口部６１Ｙから露出する配線層１１が接続パッドＰ２となり、開口部６２Ｘから露出する配線層１４が外部接続用パッドＰ３となる。なお、必要に応じて、パッドＰ１上、接続パッドＰ２上及び外部接続用パッドＰ３上に、例えば、Ｎｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。金属層は、例えば、無電解めっき法により形成することができる。
以上の製造工程により、図１（ａ）に示した配線基板１０を製造することができる。なお、配線基板１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、本実施形態の作用効果を説明する。
（１）絶縁層２２，２３を厚さ方向に貫通する開口部３０と、その開口部３０の底面に接着層５０を介して固定されたチップキャパシタ４０と、開口部３０を充填し、チップキャパシタ４０を被覆する絶縁層２４とを有する。接着層５０は、チップキャパシタ４０の下面を密着状態で被覆する基部５１と、チップキャパシタ４０の側面を密着状態で被覆する被覆部５２とを有する。
この構成によれば、接着層５０がチップキャパシタ４０の側面及び下面に接着される。これにより、接着層５０がチップキャパシタ４０の下面のみに接着される場合に比べて、チップキャパシタ４０と接着層５０との接着面積を大きくすることができるため、チップキャパシタ４０と接着層５０との接着強度を向上させることができる。この結果、開口部３０内におけるチップキャパシタ４０の固定強度を向上させることができる。これにより、開口部３０内でチップキャパシタ４０が回転したり平面方向に移動したりすることを好適に抑制できる。このため、チップキャパシタ４０の電極端子４２と貫通孔ＶＨ４に充填されたビア配線との電気的接続信頼性が低下することを好適に抑制できる。
（２）被覆部５２の側面を密着状態で被覆するように絶縁層２４を形成した。これにより、被覆部５２と絶縁層２４との間に密着力を発現させることができ、被覆部５２と接着層５０との接着強度を向上させることができる。この結果、被覆部５２の側面と開口部３０の内壁面との間の空間に空気層が形成される場合に比べて、開口部３０内におけるチップキャパシタ４０の固定強度を向上させることができる。
（３）ところで、被覆部５２の側面と開口部３０の内壁面との間の空間が空気層に形成されている場合、すなわち被覆部５２の側面と開口部３０の内壁面との間に絶縁層２４が形成されていない場合には、次のような問題が生じやすい。すなわち、被覆部５２の側面と開口部３０の内壁面との間に空気層が形成されていると、チップキャパシタ４０の熱膨張収縮の自由度が高くなるため、被覆部５２とチップキャパシタ４０との密着力が低下しやすくなる。このため、被覆部５２とチップキャパシタ４０との界面に剥離が生じやすくなるという問題がある。
これに対し、本実施形態の配線基板１０では、開口部３０を充填するように絶縁層２４を形成しているため、被覆部５２の側面と開口部３０の内壁面との間の空間が絶縁層２４で充填されている。これにより、被覆部５２の側面と開口部３０の内壁面との間に空気層がほとんど存在しないため、チップキャパシタ４０の熱膨張収縮の自由度が小さくなる。このため、被覆部５２とチップキャパシタ４０の側面との密着力が低下することを抑制でき、被覆部５２とチップキャパシタ４０との界面に剥離が生じることを抑制できる。
（４）被覆部５２が基部５１の上面からチップキャパシタ４０の側面に沿って這い上がった距離Ｌ１と、被覆部５２の厚みが最大となる部分の厚みＴ１との比率Ｌ１／Ｔ１が５以上（好ましくは１０以上）となるように被覆部５２を形成した。これにより、被覆部５２を、チップキャパシタ４０の側面に沿って這い上がる高さを高く形成しつつも、厚みを薄く形成することができる。チップキャパシタ４０の側面に沿って這い上がる被覆部５２の高さを高く形成できると、チップキャパシタ４０と被覆部５２との接触面積を増大させることができる。このため、チップキャパシタ４０と接着層５０との接着強度を向上させることができ、チップキャパシタ４０を強固に固定することができる。
一方、接着層５０は絶縁層２４よりも剛性が低い。このため、接着層５０の比率が高くなると、配線基板１０全体の剛性低下につながる。これに対し、本実施形態では、被覆部５２の厚みが薄く形成されている。これにより、被覆部５２の這い上がり距離Ｌ１が長くなった場合であっても、接着層５０の比率が高くなることを抑制できるため、配線基板１０全体の剛性が低下することを抑制できる。このように、本実施形態では、被覆部５２の這い上がり距離Ｌ１を長く確保することでチップキャパシタ４０の固定強度を向上できるとともに、被覆部５２の厚みを薄くすることで配線基板１０全体の剛性低下を抑制できる。
（５）被覆部５２は、チップキャパシタ４０のうち電極端子４２から露出するキャパシタ本体４１の側面を被覆するように形成されている。この構成によれば、絶縁層２４との密着性が低くなるキャパシタ本体４１の側面に対して、接着層５０の被覆部５２を密着させることができる。これにより、チップキャパシタ４０の固定強度を好適に向上させることができる。
（６）被覆部５２は、キャパシタ本体４１の側面全面を被覆するように形成されている。これにより、キャパシタ本体４１の側面と接着層５０との接着面積を大きくすることができるため、チップキャパシタ４０と接着層５０との接着強度を向上させることができる。この結果、チップキャパシタ４０の固定強度を向上させることができる。
（７）被覆部５２を、基部５１の上面側からチップキャパシタ４０の上面側に向かうに連れて幅が狭くなる形状に形成した。この構成によれば、チップキャパシタ４０の下部の側面を被覆する被覆部５２の幅が広く形成される。これにより、チップキャパシタ４０のうち動きやすい部分を被覆する被覆部５２を厚く形成できるため、チップキャパシタ４０が開口部３０内で回転したり平面方向に移動したりすることを好適に抑制できる。
（８）ところで、従来の配線基板の製造方法では、図８（ｂ）に示した工程に対応する工程、つまりキャビティの底面に接着層を介してチップキャパシタを載置する工程において、接着層を完全に硬化させて接着層とチップキャパシタとを接着させる。その後、キャビティを充填してチップキャパシタを被覆する充填絶縁層を形成する。すなわち、従来の配線基板の製造方法では、接着層を完全に硬化させた後に、充填絶縁層がキャビティに充填され、その充填絶縁層が硬化される。この場合には、充填絶縁層を硬化する際に、接着層がすでに完全に硬化された状態であるため、チップキャパシタの側面に接着層が流動することはない。このため、従来の製造方法で製造された配線基板では、チップキャパシタの側面を被覆する接着層は形成されない。この場合には、チップキャパシタの側面が充填絶縁層によって被覆される。但し、充填絶縁層は、チップキャパシタの電極端子以外の側面との密着性が低い。このため、チップキャパシタの電極端子以外の側面を被覆する充填絶縁層は、チップキャパシタの固定にほとんど寄与しない。したがって、従来の配線基板では、チップキャパシタの固定強度が弱くなりやすく、開口部内においてチップキャパシタが移動しやすくなる。
これに対し、本実施形態の製造方法では、開口部３０の底面に接着層５０Ａを介してチップキャパシタ４０を仮固定した後に、接着層５０Ａを未硬化状態に維持した状態で開口部３０に樹脂層２４Ａを充填するようにした。その後、未硬化状態の接着層５０Ａ及び未硬化状態の樹脂層２４Ａに対して加熱処理を施し、接着層５０Ａ及び樹脂層２４Ａを一緒に硬化させるようにした。この加熱処理により、未硬化状態の接着層５０Ａが溶融して接着層５０Ａの粘度が下がり、チップキャパシタ４０と樹脂層２４Ａとの界面に、チップキャパシタ４０との密着性の高い接着層５０Ａを流動させることができる。これにより、接着層５０Ａが、樹脂層２４Ａをかき分けて、密着性の低いチップキャパシタ４０の側面と樹脂層２４Ａとの間に入り込み、接着層５０Ａの一部がチップキャパシタ４０の側面に這い上がるように形成される。この結果、基部５１の上面から上方に立ち上がってキャパシタ本体４１の側面を被覆する被覆部５２を形成することができる。これにより、チップキャパシタ４０と接着層５０との接着面積を大きくすることができるため、チップキャパシタ４０と接着層５０との接着強度を向上させることができる。この結果、チップキャパシタ４０の固定強度を向上させることができるため、チップキャパシタ４０の電極端子４２と貫通孔ＶＨ４に充填されたビア配線との電気的接続信頼性が低下することを好適に抑制できる。
（９）絶縁層２１の上面に積層された絶縁層２２，２３を貫通する貫通孔２２Ｘ，２３Ｘにより、チップキャパシタ４０を収容するキャビティを形成した。ここで、例えば絶縁層２１の上面を薄化することによりキャビティを形成した場合には、そのキャビティに配置されたチップキャパシタ４０と配線層１１との間の絶縁層２１が薄くなる。このため、チップキャパシタ４０と配線層１１との間の絶縁信頼性が低下するという問題がある。これに対し、本実施形態では、絶縁層２１を薄化せずに、絶縁層２２，２３のみにキャビティを形成するようにした。これにより、チップキャパシタ４０と配線層１１との間の絶縁層２１の厚さを十分に確保することができるため、チップキャパシタ４０と配線層１１との間の絶縁信頼性を向上させることができる。
（１０）絶縁層２１の上面に金属層１２Ｂを形成し、その金属層１２Ｂの表面全面を被覆するように絶縁層２２，２３を形成した後に、レーザ加工法により絶縁層２２，２３に金属層１２Ｂよりも一回り小さい貫通孔２２Ｘ，２３Ｘを形成した。このように金属層１２Ｂが設けられた状態で貫通孔２２Ｘ，２３Ｘが形成されるため、レーザ加工により絶縁層２１の上面が薄化されることを抑制できる。
（１１）絶縁層２２，２３の貫通孔２２Ｘ，２３Ｘが絶縁層２３の上面側から絶縁層２１側に向かうに連れて開口幅が小さくなるテーパ状に形成されている。このため、貫通孔２２Ｘ，２３Ｘ内に絶縁層２４を形成する際に、絶縁層２２，２３とチップキャパシタ４０との隙間への樹脂の充填性を向上させることができる。これにより、絶縁層２４中へのボイドの巻き込みを好適に抑制することができる。
（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記実施形態のおける配線基板１０の構造は特に限定されない。例えば、配線基板１０における配線層の層数や取り回し及び絶縁層の層数などは様々に変形・変更することができる。
・例えば図１２に示すように、図１（ａ）に示した配線層１２Ａを省略してもよい。この場合には、例えば、絶縁層２１，２２を厚さ方向に貫通して配線層１１の上面の一部を露出する貫通孔ＶＨ５が形成されている。絶縁層２２の上面に形成された配線層１３は、貫通孔ＶＨ５に充填されたビア配線を介して配線層１１と電気的に接続されている。配線層１３は、例えば、貫通孔ＶＨ５に充填されたビア配線と一体に形成されている。
・例えば、図１（ａ）に示した配線基板１０において、絶縁層２３の上面に、配線層１３と電気的に接続される配線層を形成するようにしてもよい。この場合の配線層１４は、例えば、絶縁層２４を厚さ方向に貫通するビア配線を介して、絶縁層２３の上面に形成された配線層と電気的に接続される。
・例えば、図１（ａ）に示した配線層１３を省略してもよい。この場合において、配線層１４を、絶縁層２２，２３，２４を厚さ方向に貫通するビア配線を介して配線層１２Ａと電気的に接続するようにしてもよい。
・例えば、図１（ａ）に示した金属層１２Ｂを省略してもよい。この場合には、例えば、開口部３０の底部に露出する絶縁層２１の上面に、接着層５０を介してチップキャパシタ４０が固定される。すなわち、接着層５０は、開口部３０に露出する絶縁層２１の上面に形成される。
・上記実施形態の配線基板１０において、配線層１１、導体層１２及び配線層１３，１４の上面及び側面を粗化面に形成してもよい。
・上記実施形態の配線基板１０では、キャビティ形成用の絶縁層（第２絶縁層）を２層の絶縁層２２，２３で構成するようにした。これに限らず、キャビティ形成用の絶縁層を、１層の絶縁層で構成してもよいし、３層以上の絶縁層で構成してもよい。
・上記実施形態の配線基板１０において、キャビティ充填用の絶縁層２４の上面に積層される配線層及び絶縁層の層数は特に限定されない。例えば、絶縁層２４の上面に、配線層１４と、その配線層１４を被覆する絶縁層と、その絶縁層上に積層される配線層とを順に積層するようにしてもよい。
・上記実施形態の配線基板１０において、キャビティ形成用の絶縁層２２の下面に積層される配線層及び絶縁層の層数は特に限定されない。例えば、絶縁層２１の上面に、複数層の配線層と複数層の絶縁層とを順次積層した後に、キャビティ形成用の絶縁層２２，２３を積層するようにしてもよい。換言すると、上記実施形態では、１層の絶縁層２１によって「第１絶縁層」を具体化したが、複数層の絶縁層によって「第１絶縁層」を具体化してもよい。
・上記実施形態におけるソルダーレジスト層６１を省略してもよい。
・上記実施形態におけるソルダーレジスト層６２を省略してもよい。
・上記実施形態の配線基板１０では、パッドＰ１が形成されている側の面をチップ搭載面とし、外部接続用パッドＰ３が形成されている側の面を外部接続端子面とした。これに限らず、例えば、パッドＰ１が形成されている側の面を外部接続端子面とし、外部接続用パッドＰ３が形成されている側の面をチップ搭載面としてもよい。
・上記実施形態の配線基板１０では、コアレス基板の形態を有する配線基板に具体化した。これに限らず、例えば、配線基板１０を、コア基板を有するビルドアップ配線基板に具体化してもよい。
・上記実施形態の配線基板１０に内蔵するチップキャパシタ４０の数は限定されない。例えば、複数のチップキャパシタ４０を配線基板１０に内蔵するようにしてもよい。この場合に、内蔵されるチップキャパシタ４０と同じ数の開口部３０を形成するようにしてもよいし、１つの開口部３０に対して複数のチップキャパシタ４０を配置するようにしてもよい。
・上記実施形態では、２つの電極端子４２を有するチップキャパシタ４０を配線基板１０に内蔵するようにした。これに限らず、例えば、３つ以上の電極端子４２を有するキャパシタなどの電子部品を配線基板に内蔵するようにしてもよい。
・上記実施形態では、配線基板１０にチップキャパシタ４０を内蔵したが、これに限定されない。例えば、チップキャパシタ４０に代えて、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの電子部品を内蔵するようにしてもよい。また、配線基板１０に内蔵する電子部品は１種類に限らず、複数種類の電子部品を内蔵するようにしてもよい。
・上記実施形態の配線基板１０に内蔵する電子部品の構造は特に限定されない。例えば、電子部品は、本体部と、その本体部の表面に形成された電極端子とを有していれば、その他の構造は特に限定されない。例えば、本体部の上面のみに電極端子を有する構造であってもよい。例えば、本体部の上面及び下面のみに電極端子を有する構造であってもよい。すなわち、本体部の側面に電極端子が形成されていない構造であってもよい。
・上記実施形態における半導体装置７０の配線基板１０に実装される半導体チップ７１の数、その半導体チップ７１の実装の形態（例えば、フリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記実施形態では、主にビルドアップ工法により支持基板の片側（一方の面）に配線層及び絶縁層を積層し、最後に支持基板を除去してコアレスの配線基板を製造するようにした。これに限らず、例えば、支持基板の両側（一方の面及び他方の面）にキャリア付金属箔８１を設け、主にビルドアップ工法により支持基板の両側（一方の面及び他方の面）に配線層及び絶縁層を積層し、最後に支持基板を除去して複数のコアレスの配線基板を製造するようにしてもよい。この場合には、支持基板の一方の面及び他方の面の何れにも、例えば図５〜図１１に示した工程と同様にチップ搭載面側から配線層及び絶縁層を順次積層し、最後に支持基板を除去する。
・上記実施形態の配線基板１０の製造方法では、支持体８０とキャリア層８２とからなる支持基板を使用した。これに限らず、例えば、キャリア層８２を省略し、支持体８０のみからなる支持基板を使用してもよい。
・上記実施形態の配線基板１０の製造方法において、金属箔８３を省略してもよい。
・上記実施形態では、単数個取り（一個取り）の製造方法に具体化したが、多数個取りの製造方法に具体化してもよい。
１０ 配線基板
１１ 配線層
１２ 導体層
１２Ａ 配線層
１２Ｂ 金属層
１３ 配線層
１４ 配線層
２１ 絶縁層
２２ 絶縁層
２２Ｘ 貫通孔
２３ 絶縁層
２３Ｘ 貫通孔
２４ 絶縁層
２４Ａ 樹脂層
３０ 開口部
ＶＨ１〜ＶＨ５ 貫通孔
４０ チップキャパシタ
４１ キャパシタ本体
４２ 電極端子
４３ 誘電体層
４４ 内部電極
５０ 接着層
５０Ａ 接着層
５１ 基部
５２ 被覆部
６１，６２ ソルダーレジスト層
７０ 半導体装置
７１ 半導体チップ
Ｌ１ 距離
Ｔ１ 厚み

Claims (12)

  1. 第１絶縁層と、
    前記第１絶縁層の上面に形成された第２絶縁層と、
    前記第２絶縁層を厚さ方向に貫通する開口部と、
    前記開口部の底面に設けられた接着層と、
    前記開口部内に前記接着層を介して固定された電子部品と、
    前記第２絶縁層の上面を被覆するとともに、前記開口部を充填して前記電子部品を被覆する充填絶縁層と、
    前記充填絶縁層の上面に形成された配線層と、を有し、
    前記接着層は、前記電子部品の下面を密着状態で被覆する基部と、前記電子部品の側面を密着状態で被覆する被覆部とを有し、
    前記被覆部におけるフィラーの含有率は、前記基部におけるフィラーの含有率よりも低く、
    前記充填絶縁層は、前記被覆部の側面を密着状態で被覆する配線基板。
  2. 前記被覆部におけるフィラーの含有率は、前記基部から前記電子部品の上面側に向かうほど低くなる請求項１に記載の配線基板。
  3. 前記被覆部が前記基部の上面から前記電子部品の側面に沿って這い上がった距離Ｌ１と、前記被覆部の厚みが最大となる部分の厚みＴ１との比率Ｌ１／Ｔ１が５以上である請求項１又は請求項２に記載の配線基板。
  4. 前記比率Ｌ１／Ｔ１が１０以上である請求項３に記載の配線基板。
  5. 前記電子部品は、本体部と、前記本体部の表面に形成された電極端子とを有し、
    前記被覆部は、前記電極端子から露出する前記本体部の側面を被覆するように形成されている請求項１から請求項４のいずれか一項に記載の配線基板。
  6. 前記被覆部は、前記電極端子から露出する前記本体部の側面全面を被覆するように形成されている請求項５に記載の配線基板。
  7. 前記被覆部は、前記基部の上面側から前記電子部品の上面側に向かうに連れて厚みが薄くなる形状に形成されている請求項１から請求項６のいずれか１項に記載の配線基板。
  8. 前記接着層の最低溶融粘度は、前記充填絶縁層の最低溶融粘度よりも低い請求項１から請求項７のいずれか１項に記載の配線基板。
  9. 前記接着層は、最低溶融粘度に達するときの温度が前記充填絶縁層よりも低い請求項１から請求項８のいずれか１項に記載の配線基板。
  10. 前記第１絶縁層の上面に形成された金属層を更に有し、
    前記開口部は、前記金属層の上面を露出するように形成されており、
    前記基部は、前記金属層の上面に形成されている請求項１から請求項９のいずれか１項に記載の配線基板。
  11. 前記第２絶縁層は、複数層の絶縁層が積層されてなる請求項１から請求項１０のいずれか１項に記載の配線基板。
  12. 第１絶縁層の上面に金属層を形成する工程と、
    前記第１絶縁層の上面に、前記金属層を覆う第２絶縁層を形成する工程と、
    前記第２絶縁層を厚さ方向に貫通して前記金属層の上面を露出する開口部を形成する工程と、
    前記開口部の底面に接着層を介して電子部品を仮固定し、前記接着層を未硬化状態に維持する工程と、
    前記第２絶縁層の上面を被覆するとともに前記開口部を充填する樹脂層を形成し、前記接着層及び前記樹脂層を未硬化状態に維持する工程と、
    前記未硬化状態の前記接着層及び前記未硬化状態の前記樹脂層に対して加熱処理を施し、前記接着層及び前記樹脂層を硬化させる工程と、
    を有し、
    前記接着層は、前記電子部品との密着性が前記樹脂層よりも高い配線基板の製造方法。
JP2019139013A 2019-07-29 2019-07-29 配線基板及び配線基板の製造方法 Active JP7247046B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019139013A JP7247046B2 (ja) 2019-07-29 2019-07-29 配線基板及び配線基板の製造方法
US16/937,999 US11019725B2 (en) 2019-07-29 2020-07-24 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019139013A JP7247046B2 (ja) 2019-07-29 2019-07-29 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2021022674A true JP2021022674A (ja) 2021-02-18
JP2021022674A5 JP2021022674A5 (ja) 2022-03-25
JP7247046B2 JP7247046B2 (ja) 2023-03-28

Family

ID=74258369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019139013A Active JP7247046B2 (ja) 2019-07-29 2019-07-29 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11019725B2 (ja)
JP (1) JP7247046B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
KR20230049373A (ko) * 2021-10-06 2023-04-13 삼성전기주식회사 회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057928A1 (en) * 2007-09-04 2009-03-05 Jun Zhai Semiconductor Chip with Stratified Underfill
US20120228012A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
JP2016096170A (ja) * 2014-11-12 2016-05-26 イビデン株式会社 電子部品内蔵配線板及び電子部品内蔵配線板の製造方法
JP2016207958A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262470A1 (en) * 2004-10-21 2007-11-15 Matsushita Electric Industrial Co., Ltd. Module With Built-In Semiconductor And Method For Manufacturing The Module
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7682879B2 (en) * 2006-03-28 2010-03-23 Seagate Technology Llc Edge coating a microelectronic device
US7656042B2 (en) * 2006-03-29 2010-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Stratified underfill in an IC package
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2016035987A (ja) * 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR20170037331A (ko) * 2015-09-25 2017-04-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057928A1 (en) * 2007-09-04 2009-03-05 Jun Zhai Semiconductor Chip with Stratified Underfill
US20120228012A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
JP2016096170A (ja) * 2014-11-12 2016-05-26 イビデン株式会社 電子部品内蔵配線板及び電子部品内蔵配線板の製造方法
JP2016207958A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US20210037652A1 (en) 2021-02-04
US11019725B2 (en) 2021-05-25
JP7247046B2 (ja) 2023-03-28

Similar Documents

Publication Publication Date Title
JP6752553B2 (ja) 配線基板
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6687343B2 (ja) 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP6124513B2 (ja) 半導体装置及びその製造方法
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US9313894B2 (en) Wiring substrate and manufacturing method of wiring substrate
US20160088727A1 (en) Printed wiring board and semiconductor package
US8058723B2 (en) Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
JP2016100603A (ja) 素子内蔵型印刷回路基板及びその製造方法
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
US10080292B2 (en) Wiring board
US20230262891A1 (en) Connection structure embedded substrate and substrate structure including the same
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
JP5860256B2 (ja) 配線基板
TWI420989B (zh) 印刷電路板及其製造方法
JP2003338598A (ja) ピン付き配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230315

R150 Certificate of patent or registration of utility model

Ref document number: 7247046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150