JP2016096170A - 電子部品内蔵配線板及び電子部品内蔵配線板の製造方法 - Google Patents

Abstract

【課題】接着層による電子部品の固定の安定化を図ることが可能な電子部品内蔵配線板及びその製造方法の提供を目的とする。
【解決手段】本発明に係る電子部品内蔵配線板１００は、表裏の一方側に開口するキャビティ３０を有するキャビティ付き基材１０と、キャビティ３０に収容される電子部品８０と、キャビティ３０の底面と電子部品８０との間に形成される接着層３３と、を備える電子部品内蔵配線１００であって、接着層３３は、電子部品８０から四方にはみ出すと共に、電子部品８０の外側面に沿って這い上がっている。
【選択図】図２

Description

本発明は、キャビティ内に電子部品を収容する電子部品内蔵配線板及びその製造方法に関する。

従来、この種の電子部品内蔵配線板として、キャビティの底面に電子部品が搭載され、電子部品の底面とキャビティ底面との間が接着層により接着されるものが知られている（例えば、特許文献１参照）。

特開２０１２−１６４９５２号公報（段落［０１１２］、図２７）

しかしながら、上述した従来の電子部品内蔵配線板では、接着層が電子部品の底面を固定するだけであるため、電子部品の固定が不安定であるという問題が考えられる。

本発明は、上記事情に鑑みてなされたもので、接着層による電子部品の固定の安定化を図ることが可能な電子部品内蔵配線板及びその製造方法の提供を目的とする。

上記目的を達成するためになされた本発明に係る電子部品内蔵配線板は、表裏の一方側に開口するキャビティを有するキャビティ付き基材と、キャビティに収容される電子部品と、キャビティの底面と電子部品の底面との間に形成される接着層と、を備える電子部品内蔵配線板であって、接着層は電子部品から四方にはみ出すと共に、電子部品の外側面に沿って這い上がっている。

本発明の第１実施形態に係る電子部品内蔵配線板の断面図 電子部品内蔵配線板の電子部品周辺の断面図 接着層周辺の断面図 キャビティ付き基材の断面図 キャビティ付き基材のキャビティ周辺の断面図 キャビティ付き基材の製造工程を示す図 キャビティ付き基材の製造工程を示す図 キャビティ付き基材の製造工程を示す図 キャビティ付き基材の製造工程を示す図 電子部品内蔵配線板の製造工程を示す図 電子部品内蔵配線板の製造工程を示す図 電子部品内蔵配線板の製造工程を示す図 電子部品内蔵配線板の製造工程を示す図 電子部品内蔵配線板の製造工程を示す図 電子部品内蔵配線板の製造工程を示す図 第２実施形態に係る電子部品内蔵配線板の断面図 電子部品内蔵配線板の製造工程を示す図 電子部品内蔵配線板の製造工程を示す図 電子部品内蔵配線板の製造工程を示す図 変形例に係るキャビティ付き基材の製造工程を示す図 変形例に係るキャビティ付き基材の製造工程を示す図

［第１実施形態］
以下、本発明の第１実施形態を図１〜図１５に基づいて説明する。図１に示すように、本実施形態に係る電子部品内蔵配線板１００は、電子部品８０をキャビティ３０内に収容するキャビティ付き基材１０（図４参照）を備えている。なお、電子部品８０は、例えば、半導体素子、受動部品、配線層を有するインターポーザ、再配線層を有する半導体素子、ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）等である。

図４に示すように、キャビティ付き基材１０は、コア基板１１の表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとに、ビルドアップ絶縁層１５とビルドアップ導体層１６とが交互に積層されている多層構造になっている。ビルドアップ絶縁層１５は、絶縁性材料で構成され、ビルドアップ導体層１６は、金属（例えば、銅）で構成されている。コア基板１１の表裏の両面には、コア導体層１２が形成されている。

なお、コア基板１１の厚さは、約７００μｍになっていて、コア導体層１２の厚さは、約３５μｍになっている。ビルドアップ導体層１６の厚さは約１５μｍになっていて、ビルドアップ絶縁層１５の厚さは約１０〜３０μｍになっている。なお、ビルドアップ絶縁層１５の厚さは、上下導体層間の距離で定義される。

表側のコア導体層１２と裏側のコア導体層１２とは、コア基板１１を貫通するスルーホール導体１３によって接続されている。スルーホール導体１３は、コア基板１１を貫通するスルーホール１３Ａの壁面に、例えば、銅のめっきが形成されることにより形成されている。

コア基板１１に最も近い最内のビルドアップ導体層１６とコア導体層１２とは、最内のビルドアップ絶縁層１５を貫通するビア導体１７によって接続されている。また、積層方向で隣り合うビルドアップ導体層１６，１６同士は、それらビルドアップ導体層１６，１６の間に位置するビルドアップ絶縁層１５を貫通するビア導体１８によって接続されている。

コア基板１１のＦ面１１Ｆ側に積層されるビルドアップ導体層１６のうち外側から２番目に位置する第２ビルドアップ導体層１６Ｂには、導体回路層３１Ｂと、プレーン層３１Ａとが形成されている。プレーン層３１Ａは、例えば、グランド接続されるグランド層になっている。なお、プレーン層３１Ａは、キャビティ付き板１０の中央寄り部分に配置され、導体回路層３１Ｂは、プレーン層３１Ａを両側から挟むように配置されている。

コア基板１１のＦ面１１Ｆ側に積層されるビルドアップ導体層１６のうち最も外側に配置される第１ビルドアップ導体層１６Ａには、ビア導体１８を介して導体回路層３１Ｂに接続される外側導体回路層３５（本発明の「外側導体層」に相当する。）が形成されている。また、第１ビルドアップ導体層１６Ａ上には、保護層３４が積層されている。保護層３４は、ビルドアップ絶縁層１５と同じ材質で構成されている。保護層３４の厚さは、約７〜１５μｍになっていて、ビルドアップ絶縁層１５よりも薄くなっている。ここで、保護層３４の厚さは、第１ビルドアップ導体層１６Ａの上表面から保護層３４の上表面までの距離で定義される。なお、保護層３４は、キャビティ付き基材１０の表側面であるＦ面１０Ｆと、キャビティ付き基材１０の裏側面であるＢ面１０Ｂとを構成する。但し、キャビティ付き基材１０のＢ面１０Ｂ側に保護層３４が形成されなくてもよい。

キャビティ付き基材１０には、Ｆ面１０Ｆに開口３０Ａを有するキャビティ３０が形成されている。キャビティ３０は、最も外側に位置する第１ビルドアップ絶縁層１５Ａと保護層３４とを貫通し、プレーン層３１Ａを底面として露出させる。図５に示すように、キャビティ３０の開口３０Ａの面積は、プレーン層３１Ａの面積よりも小さくなっていて、プレーン層３１Ａの外周部は、キャビティ３０の外側にはみ出している。言い換えれば、プレーン層３１Ａは、キャビティ３０の底面全体を構成している。

図２に示すように、キャビティ３０には、電子部品８０が収容されている。キャビティ３０の内側面と電子部品８０の外側面との間には、隙間８１が形成されている。隙間８１の大きさは、１５０μｍ以下になっている。詳細には、キャビティ３０の内側面は、図３に示すように、キャビティ３０の底側で窄まるように傾斜していて、隙間８１は、キャビティ３０の底に近づくにつれて小さくなっている。そして、上述の隙間８１の大きさは、キャビティ３０の開口端で１５０μｍ以下となっている。

電子部品８０の底面には、接着層３３が形成されていて、電子部品８０は、接着層３３を介してキャビティ３０の底面に固定される。接着層３３は、電子部品８０から四方にはみ出すと共に、電子部品８０の外側面に沿って這い上がっている。図３に示すように、接着層３３の這い上がり部分は、裾広がりのフィレット形状に形成されている。キャビティ３０の底面（プレーン層３１Ａ）と電子部品８０とに挟まれる接着層３３の厚さは、２５μｍ以下になっている。これにより、接着層３３に含まれるボイドの影響による接着強度の低下を抑えることが可能となる。

図３に示すように、電子部品８０の底面中央部とキャビティ３０の底面との間の間隔Ｄ１は、電子部品８０の底面外周部とキャビティ３０の底面との間の間隔Ｄ２より大きくなっている。即ち、電子部品８０の底面は、中央部がキャビティ３０の底面から離れるように湾曲している。これにより、接着層３３における電子部品８０の中央部下方に配置される部分が、電子部品８０の外周部下方に配置される部分より厚くなり、接着層３３による接着強度の向上を図ることが可能となる。

図１に示すように、キャビティ付き基材１０の表裏の両面には、外側ビルドアップ絶縁層２１と外側ビルドアップ導体層２２とが積層されている。外側ビルドアップ絶縁層２１は、ビルドアップ絶縁層２１と同じ材質で構成され、その厚さは約１５μｍになっている。外側ビルドアップ導体層２２は、ビルドアップ導体層２２と同様に、金属で構成され、その厚さは、約１５μｍになっている。ここで、外側ビルドアップ絶縁層２１の厚さは、ビルドアップ絶縁層１５と同様に、上下導体層間の距離で定義される。ビルドアップ導体層２２は、ビルドアップ絶縁層２１を貫通するビア導体２５を介して、外側導体層３５及び電子部品８０の電極端子と接続する。

外側ビルドアップ導体層２２上には、ソルダーレジスト層２９が形成されている。ソルダーレジスト層２９は、電子部品内蔵配線板１００の表側面であるＦ面１００Ｆと、裏側面であるＢ面１００Ｂとを構成する。そして、ソルダーレジスト層２９に、外側ビルドアップ導体層２２の一部を導体パッド２３として露出させる開口２７が複数形成されている。ソルダーレジスト層２９の厚さは、約７〜２５μｍになっている。ここで、ソルダーレジスト層２９の厚みは、ビルドアップ導体層２２の上表面からソルダーレジスト層２９の上表面までの距離で定義される。

導体パッド２３上には、めっき層４１が形成されている。なお、図１の例では、電子部品内蔵配線板１００のＦ面１００Ｆ側のめっき層４１が、ソルダーレジスト層２９から突出するバンプ状に形成されている。

電子部品内蔵配線板１００の構造に関する説明は以上である。次に、電子部品内蔵配線板１００の製造方法について説明する。ここで、電子部品内蔵配線板１００はキャビティ付き基材１０を用いて製造されるので、以下では、まず、キャビティ付き基材１０の製造方法について説明する。

キャビティ付き基材１０は、以下のようにして製造される。
（１）図６（Ａ）に示すように、コア基板１１に、例えば、ドリル加工等によってスルーホール１３Ａが形成される。なお、コア基板１１は、エポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとに、図示しない銅箔がラミネートされている。

（２）無電解めっき処理、めっきレジスト処理、電解めっき処理により、コア基板１１のＦ面１１ＦとＢ面１１Ｂとに、コア導体層１２が形成されると共に、スルーホール１３Ａの内面にスルーホール導体１３が形成される（図６（Ｂ）参照）。なお、コア基板１１の製造方法は、特開２０１２−６９９２６号公報の図１〜図２に示すような製造方法でもよい。

（３）図７（Ａ）に示すように、コア導体層１２上にビルドアップ絶縁層１５が積層され、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層される。具体的には、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とからコア導体層１２上にビルドアップ絶縁層１５としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔（図示せず）が積層されてから、加熱プレスされる。そして、銅箔にＣＯ２レーザが照射されて、銅箔及びビルドアップ絶縁層１５を貫通するビア形成孔が形成される。そして、無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、電解めっきがビア形成孔内に充填されてビア導体１７が形成されると共に、ビルドアップ絶縁層１５上に所定パターンのビルドアップ導体層１６が形成される。なお、ビルドアップ絶縁層１５としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体層を形成することができる。

（４）図７（Ａ）の工程と同様にして、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とにビルドアップ絶縁層１５及びビルドアップ導体層１６が交互に積層される（図７（Ｂ）参照。なお、同図では、Ｆ面１１Ｆ側のみが示されている。以下、図８〜図１２についても同様とする。）。その際、ビルドアップ絶縁層１５を貫通するビア導体１８が形成され、そのビア導体１８によって積層方向で隣り合うビルドアップ導体層１６，１６同士が接続される。

（５）図８（Ａ）に示すように、ビルドアップ絶縁層１５が積層されると共に、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層されて、第２ビルドアップ導体層１６Ｂが形成される。その際、第２ビルドアップ導体層１６Ｂには、内側のビルドアップ導体層１６にビア導体１８を介して接続される導体回路層３１Ｂと、ベタ状のプレーン層３１Ａとが形成される。

（６）図８（Ｂ）に示すように、第２ビルドアップ導体層１６Ｂ上に、ビルドアップ絶縁層１５とビルドアップ導体層１６が積層されて、第１ビルドアップ絶縁層１５Ａと第１ビルドアップ導体層１６Ａが形成される。その際、プレーン層３１Ａの上には、第１ビルドアップ絶縁層１５Ａのみが積層される。また、第１ビルドアップ導体層１６Ａには、第１ビルドアップ絶縁層１５Ａを貫通するビア導体１８を介して導体回路層３１Ｂに接続される外側導体回路層３５が形成される。

（７）図９（Ａ）に示すように、ビルドアップ導体層１６上に、ビルドアップ絶縁層１５と同じ材質の保護層３４が積層される。このとき、プレーン層３１Ａの上には、ビルドアップ絶縁層１５と保護層３４とが積層されている。但し、保護層３４の材料は、特に限定されず、例えば、弾性率１〜１０ＧＰａのアクリル樹脂、エポキシ樹脂、ポリイミドなどの接着材でもよい。

（８）図９（Ｂ）に示すように、コア基板１１のＦ面１１Ｆ側から、例えば、ＣＯ２レーザが照射されて、保護層３４と第１ビルドアップ絶縁層１５Ａとに、プレーン層３１Ａを底面として露出させるキャビティ３０が形成される。ここで、レーザが照射される範囲の面積、即ち、キャビティ３０の開口面積は、プレーン層３１Ａの面積よりも小さくなっていて、キャビティ３０の底面全体にプレーン層３１Ａが露出する。なお、キャビティ３０は、電子部品８０より若干大きくなるように形成される。

（９）キャビティ３０の底面として露出するプレーン層３１Ａにデスミア処理が行われ、プレーン層３１Ａの表面に粗化処理が行われる。なお、デスミア処理の際、外側導体回路層３５は、保護層３４によって保護される。以上により、図３に示したキャビティ付き基材１０が完成する。

以上が、キャビティ付き基材１０の製造方法に関する説明である。次に、キャビティ付き基材１０を用いた電子部品内蔵配線板１００の製造方法について説明する。

電子部品内蔵配線板１００は、以下のようにして製造される。
（１）底面全体に接着層３３が形成されている電子部品８０が準備される。そして、電子部品８０がキャビティ３０の底面に載置され、電子部品８０の電極表面に粗化処理が行われる（図１０（Ａ）参照。）。

（２）キャビティ付き基材１０のＦ面１０ＦとＢ面１０Ｂとに、外側ビルドアップ絶縁層２１が積層され、プレスされる（図１０（Ｂ）参照。同図では、Ｆ面１０Ｆ側のみが示されている。図１２についても同様とする。）このとき、図１１（Ａ）から図１１（Ｂ）の変化に示すように、Ｆ面１０Ｆ側の外側ビルドアップ絶縁層２１がキャビティ３０の底側に押圧されることにより、電子部品８０がキャビティ３０の底側に押圧され、接着層３３が電子部品８０から四方にはみ出すと共に、電子部品８０の外側面に沿って這い上がる。また、電子部品８０の底面は、中央部がキャビティ３０の底面から離れるように湾曲する。

（３）図１２（Ａ）に示すように、キャビティ付き基材１０のＦ面１０Ｆ側とＢ面１０Ｂ側とからレーザが照射されて、外側ビルドアップ絶縁層２１にビア形成孔４５が形成される。

（４）無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、ビア形成孔４５内にビア導体２５が形成される（図１２（Ｂ）参照）。また、外側ビルドアップ絶縁層２１上に、外側ビルドアップ導体層２２が形成される。

（５）図１３に示すように、キャビティ付き基材１０のＦ面１０Ｆ側とＢ面１０Ｂ側の両方から、外側ビルドアップ導体層２２上にソルダーレジスト層２９が積層されると共にソルダーレジスト層２９に、外側ビルドアップ導体層２２の一部を導体パッド２３として露出させる開口２７が形成される。

（６）図１４に示すように、キャビティ付き基材１０のＦ面１０Ｆ側のソルダーレジスト層２９が樹脂保護膜４３にて被覆される。そして、キャビティ付き基材１０のＢ面１０Ｂ側に無電解めっき処理が行われ、Ｂ面１０Ｂ側の導体パッド２３上にめっき層４１が形成される。

（８）図１５に示すように、キャビティ付き基材１０のＦ面１０Ｆ側の樹脂保護膜４３が除去されると共に、キャビティ付き基材１０のＢ面１０Ｂ側のソルダーレジスト層２９が、樹脂保護膜４３にて被覆される。そして、図１４の工程と同様にして、キャビティ付き基材１０のＦ面１０Ｆ側に無電解めっき処理が行われ、Ｆ面１０Ｆ側の導体パッド２３上にめっき層４１が形成される。その際、図１４の工程で形成されるＢ面１０Ｂ側のめっき層４１は、樹脂保護膜４３により保護される。

（９）キャビティ付き基材１０のＢ面１０Ｂ側のソルダーレジスト層２９を被覆する樹脂保護膜４３が除去されて、図１に示した電子部品内蔵配線板１００が完成する。

本実施形態の電子部品内蔵配線板１００の構造及び製造方法に関する説明は以上である。次に、電子部品内蔵配線板１００及びその製造方法の作用効果について説明する。

本実施形態の電子部品内蔵配線板１００の製造方法では、底面全体に接着層３３が形成されている電子部品８０を準備し、電子部品８０を、キャビティ付き基材１０のキャビティ３０に収容してキャビティ３０の底面側に押圧するので、接着層３３を電子部品８０から四方にはみ出させて、電子部品８０の外側面に沿って這い上がらせることが可能となる。

そして、本実施形態の電子部品内蔵配線板１００によれば、接着層３３が電子部品８０から四方にはみ出すと共に、電子部品８０の外側面に沿って這い上がっているので、接着層３３によって、電子部品８０の底面を固定するだけでなく、電子部品８０を四方から固定することが可能となり、接着層３３による電子部品８０の固定の安定化を図ることが可能となる。しかも、接着層３３の這い上がり部分がフィレット形状になっているので、電子部品８０の四方からの固定をより強固にすることが可能となる。

［第２実施形態］
以下、本発明の第２実施形態を図１６〜図１９に基づいて説明する。図１６に示すように、本実施形態の電子部品内蔵配線板１００Ｖは、複数のキャビティ３０を有するキャビティ付き基材１０Ｖを備え、各キャビティ３０に電子部品８０を収容する構成となっている点が上記第１実施形態と異なっている。電子部品内蔵配線板１００Ｖのその他の構成については、上記第１実施形態と同様になっているので、同一符号を付すことで説明を省略する。なお、電子部品内蔵配線板１００Ｖは、配線板となる製品領域を複数有する多数個取り配線板であってもよい。

次に、電子部品内蔵配線板１００Ｖは、以下のようにして製造される。
（１）まず、図１７に示すように、キャビティ３０を複数有するキャビティ付き基材１０Ｖが準備されると共に、底面全体に接着層３３が形成される電子部品８０が複数準備される。なお、キャビティ付き基材１０Ｖは、上記第１実施形態と同様にして製造される。

（２）図１８（Ａ）に示すように、各キャビティ３０の底面に電子部品８０が載置され、電子部品８０の上面の電極に粗化処理が行われる。なお、図１８（Ａ）では、Ｆ面１０Ｆ側のみが示されている。以下、図１８（Ｂ）〜図１９（Ｂ）についても同様とする。

（３）キャビティ付き基材１０ＶのＦ面１０ＦとＢ面１０Ｂとに、外側ビルドアップ絶縁層２１が積層され、プレスされる（図１８（Ｂ）参照）。このとき、Ｆ面１０Ｆ側の外側ビルドアップ層２１の全体が押圧されることにより、複数の電子部品８０のそれぞれがキャビティ３０の底側に押圧され、接着層３３が電子部品８０から四方にはみ出すと共に、電子部品８０の外側面に沿って這い上がる。また、電子部品８０の底面は、中央部がキャビティ３０の底面から離れるように湾曲する。

（４）上記第１実施形態と同様に、キャビティ付き基材１０ＶのＦ面１０Ｆ側とＢ面１０Ｂ側とからレーザが照射されて、外側ビルドアップ絶縁層２１にビア形成孔４５が形成される。そして、無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、ビア形成孔４５内にビア導体２５が形成され、外側ビルドアップ絶縁層２１上に、外側ビルドアップ導体層２２が形成される（図１９（Ａ）参照。なお、同図には、１つの電子部品８０周辺のみが示されている。図１９（Ｂ）についても同様とする。）。

（５）上記第１実施形態と同様に、キャビティ付き基材１０のＦ面１０Ｆ側とＢ面１０Ｂ側の両方から、外側ビルドアップ導体層２２上にソルダーレジスト層２９が積層されると共にソルダーレジスト層２９に、外側ビルドアップ導体層２２の一部を導体パッド２３として露出させる開口２７が形成される（図１９（Ｂ）参照）。

（６）上記第１実施形態と同様に、キャビティ付き基材１０のＦ面１０Ｆ側とＢ面１０Ｂ側とに無電解めっき処理が行われて、導体パッド２３上にめっき層４１が形成され、図１６に示した電子部品内蔵配線板１００Ｖが完成する。

本実施形態の電子部品内蔵配線板１００Ｖの構造及び製造方法に関する説明は以上である。次に、電子部品内蔵配線板１００Ｖ及びその製造方法の作用効果について説明する。

本実施形態の電子部品内蔵配線板１００Ｖによれば、上記第１実施形態の電子部品内蔵配線板１００と同様の効果を奏することが可能となる。

また、本実施形態の電子部品内蔵配線板１００Ｖの製造方法では、キャビティ３０の底面に電子部品８０を接着させる際に、キャビティ付き基材１０と複数の電子部品８０とを覆う外側ビルドアップ絶縁層２１を形成し、その外側ビルドアップ絶縁層２１の全体をキャビティ８０の底面側に押圧するので、各キャビティ３０に収容された電子部品８０を順番に押圧する場合と比較して、製造時間の短縮を図ることが可能となる。

［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。

（１）上記実施形態では、キャビティ付き基材１０がコア基板１１を有する基材であったが、図２１（Ｂ）に示すキャビティ付き基材１０Ｗのように、コア基板を有さないコアレス基材としてもよい。このようなキャビティ付き基材１０Ｗは、例えば、以下［１］〜［５］に示す方法により製造される。

［１］図２０（Ａ）に示すように、キャリア５１Ｋの上面に銅箔５１Ｃが積層されたキャリア付き銅箔５１が、支持基板５０上に積層される。なお、キャリア５１Ｋと銅箔５１Ｃとの間、及び、キャリア５１Ｋと支持基板５０との間には、図示しない接着層が形成され、キャリア５１Ｋと銅箔５１Ｃとの間の接着力は、キャリア５１Ｋと支持基板５０との間の接着力よりも弱くなっている。

［２］銅箔５１Ｃ上に所定パターンのめっきレジストが形成される。そして、電解めっき処理により、めっきレジストの非形成部に電解めっき膜が形成されて、銅箔５１Ｃ上に、プレーン層３１Ａと導体回路層３１Ｂとを有する内側導体層５２が形成される（図２０（Ｂ）参照）。

［３］内側導体層５２上に、ビルドアップ絶縁層１５が積層されると共に、そのビルドアップ絶縁層１５上に、導体回路層３１Ｂにビア１８を介して接続されるビルドアップ導体層１６が形成される（図２０（Ｃ）参照）。

［４］ビルドアップ導体層１６上に保護層３４が積層され、レーザ加工によって、保護層３４とビルドアップ絶縁層１５とを貫通すると共に、プレーン層３１Ａを底面として露出させるキャビティ３０が形成される（図２１（Ａ）参照）。

［５］キャリア付き銅箔５１のうちのキャリア５１Ｋと、支持基板５０とが剥離され、その後、銅箔５１Ｃがエッチング処理により除去されて、キャビティ付き基材１０Ｗが完成する（図２１（Ｂ）参照）。なお、その後、図１０〜図１５に示したような工程を実施してもよい。

（２）上記実施形態では、プレーン層３１Ｂがキャビティ３０の底面として露出する構成であったが、ビルドアップ絶縁層１５がキャビティの底面として露出する構成であってもよい。

（３）上記実施形態では、キャビティ３０に電子部品８０を収容してから、外側ビルドアップ絶縁層２１を積層し、プレスすることで、電子部品８０をキャビティ３０の底面に接着させていたが、キャビティ３０に電子部品８０を収容してから、電子部品８０のみをプレスして、電子部品８０をキャビティ３０の底面に接着させてもよい。

１０，１０Ｖ，１０Ｗ キャビティ付き基材
２１ 外側ビルドアップ絶縁層（外側絶縁層）
３０ キャビティ
３１Ａ プレーン層
３１Ｂ 導体回路層
３３ 接着層
３４ 保護層
３５ 外側導体層
８０ 電子部品
１００，１００Ｖ 電子部品内蔵配線板

Claims (12)

1. 表裏の一方側に開口するキャビティを有するキャビティ付き基材と、
   前記キャビティに収容される電子部品と、
   前記キャビティの底面と前記電子部品の底面との間に形成される接着層と、を備える電子部品内蔵配線板であって、
   前記接着層は前記電子部品から四方にはみ出すと共に、前記電子部品の外側面に沿って這い上がっている。
2. 請求項１に記載の電子部品内蔵配線板において、
   前記接着層の這い上がり部分は、フィレット形状に形成されている。
3. 請求項１又は２に記載の電子部品内蔵配線板において、
   前記電子部品の底面は、中央部が前記キャビティの底面から離れるように湾曲している。
4. 請求項１乃至３のうち何れか１の請求項に記載の電子部品内蔵配線板において、
   前記キャビティの底面と前記電子部品の間に挟まれる記前記接着層の厚みが２５μｍ以下である。
5. 請求項１乃至４のうち何れか１の請求項に記載の電子部品内蔵配線板において、
   前記キャビティの内側面と前記電子部品の外側面との間の隙間の大きさが１５０μｍ以下である。
6. 請求項１乃至５のうち何れか１の請求項に記載の電子部品内蔵配線板において、
   前記キャビティ付き基材は、
   導体回路層とプレーン層を形成する導体層と、
   前記導体層の上に積層される絶縁層と、を有し、
   前記キャビティは、前記絶縁層を貫通して前記プレーン層を底面として露出させる。
7. 請求項６に記載の電子部品内蔵配線板において、
   前記キャビティ付き基材は、
   前記絶縁層の上に積層され、前記絶縁層を貫通するビア導体を介して前記導体回路層と接続する外側導体層と、
   前記外側導体層の上に積層される保護層と、を有する。
8. 請求項７に記載の電子部品内蔵配線板において、
   前記保護層は、前記絶縁層と同じ材質で構成されている。
9. 請求項７又は８に記載の電子部品内蔵配線板において、
   前記保護層は、前記絶縁層より薄くなっている。
10. 請求項１乃至９のうち何れか１の請求項に記載の電子部品内蔵配線板において、
    前記電子部品は、半導体素子、受動部品、インターポーザ又は半導体パッケージである。
11. キャビティに電子部品を収容する電子部品内蔵配線板の製造方法であって、
    表裏の一方側に開口する前記キャビティを有するキャビティ付き基材と、底面全体に接着層が形成されている前記電子部品と、を準備することと、
    前記電子部品を前記キャビティに収容させて前記キャビティの底面側に押圧することと、を含む。
12. 請求項１１に記載の電子部品内蔵配線板の製造方法において、
    前記キャビティ付き基材を準備するにあたり、前記キャビティを複数形成し、
    前記電子部品を前記キャビティに収容させるにあたり、複数の前記キャビティのそれぞれに前記電子部品を収容させ、
    前記電子部品を前記キャビティの底面に向けて押圧するにあたり、前記キャビティ付き基材と複数の前記電子部品とを覆う外側絶縁層を形成して、前記外側絶縁層の全体を前記キャビティの底面側に押圧する。

Images