JP2014158018A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2014158018A
JP2014158018A JP2014005620A JP2014005620A JP2014158018A JP 2014158018 A JP2014158018 A JP 2014158018A JP 2014005620 A JP2014005620 A JP 2014005620A JP 2014005620 A JP2014005620 A JP 2014005620A JP 2014158018 A JP2014158018 A JP 2014158018A
Authority
JP
Japan
Prior art keywords
oxide
layer
insulating film
oxide semiconductor
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014005620A
Other languages
English (en)
Other versions
JP2014158018A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Daisuke Matsubayashi
大介 松林
Hideomi Suzawa
英臣 須澤
Tetsuhiro Tanaka
哲弘 田中
Yuichi Watanabe
裕一 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014005620A priority Critical patent/JP2014158018A/ja
Publication of JP2014158018A publication Critical patent/JP2014158018A/ja
Publication of JP2014158018A5 publication Critical patent/JP2014158018A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供する。
【解決手段】絶縁膜上の第１の酸化物層と、第１の酸化物層上の酸化物半導体層と、酸化物半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、第１の酸化物層はインジウムを含み、酸化物半導体層はインジウムを含み、酸化物半導体層はチャネル形成領域を有し、第１の酸化物層は、絶縁膜との界面に界面準位を有し、界面とチャネル形成領域とが２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離れている半導体装置である。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体層、半導体装置、表示装置、液晶表示装置、発光装置に関する。または、半導体装置、表示装置、液晶表示装置、発光装置を生産する方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置の駆動方法に関する。特に、本発明は、例えば、トランジスタを有する半導体装置、表示装置、発光装置、またはそれらの駆動方法に関する。または、本発明は、例えば、当該半導体装置、当該表示装置、または当該発光装置を有する電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
絶縁表面を有する基板上に形成された半導体層を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体層としてシリコン層が知られている。
トランジスタの半導体層に用いられるシリコン層は、用途によって非晶質シリコン層と多結晶シリコン層とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン層を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン層を用いると好適である。多結晶シリコン層は、非晶質シリコン層に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
近年は、酸化物半導体層が注目されている。例えば、インジウム、ガリウムおよび亜鉛を含む非晶質酸化物半導体層を用いたトランジスタが開示されている（特許文献１参照。）。また、非晶質酸化物半導体層を３層積層して用いたトランジスタが開示されている（特許文献２および特許文献３参照。）。
酸化物半導体膜は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタのチャネル形成領域に用いることができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
ところで、ＩｎＭＯ３（ＺｎＯ）ｍ（ＭはＦｅ、Ｇａ、Ａｌ、ｍは自然数）で表されるホモロガス化合物が知られている（非特許文献１参照。）。ＩｎＭＯ３（ＺｎＯ）ｍで表されるホモロガス化合物において、特に、ＭがＧａである結晶は、世界で初めて合成した君塚昇博士にちなみ、君塚結晶と呼ばれることがある。
特開２００６−１６５５２８号公報 特開２０１０−６７９５４号公報 特開２０１１−１２４３６０号公報
Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐｐ．１７０−１７８
信頼性の高い半導体装置などを提供することを課題の一とする。
または、界面準位の影響の小さいトランジスタなどを提供することを課題の一とする。または、安定した電気特性を有するトランジスタなどを提供することを課題の一とする。または、オフ時の電流の小さいトランジスタなどを提供することを課題の一とする。または、高い電界効果移動度を有するトランジスタなどを提供することを課題の一とする。または、少ない工程数でトランジスタなどを提供することを課題の一とする。または、歩留まり高いトランジスタなどを提供することを課題の一とする。または、当該トランジスタなどを有する半導体装置などを提供することを課題の一とする。または、新規な半導体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、例えば、トラップ準位に捕獲される電荷による劣化の小さいトランジスタである。または、本発明の一態様は、当該トランジスタを有する半導体装置である。
または、本発明の一態様は、例えば、トラップ準位密度の低いトランジスタである。または、本発明の一態様は、当該トランジスタを有する半導体装置である。
または、本発明の一態様は、例えば、絶縁膜上の第１の酸化物層と、第１の酸化物層上の酸化物半導体層と、酸化物半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、第１の酸化物層はインジウムを含み、酸化物半導体層はインジウムを含み、酸化物半導体層はチャネル形成領域を有し、第１の酸化物層は、絶縁膜との界面に界面準位を有し、界面とチャネル形成領域とが２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離れている半導体装置である。
または、本発明の一態様は、例えば、絶縁膜上の第１の酸化物層と、第１の酸化物層上の酸化物半導体層と、酸化物半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、第１の酸化物層はインジウム、ガリウムおよび亜鉛を含み、酸化物半導体層はインジウム、ガリウムおよび亜鉛を含み、酸化物半導体層はチャネル形成領域を有し、第１の酸化物層は、絶縁膜との界面に界面準位を有し、界面とチャネル形成領域とが２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離れている半導体装置である。
または、本発明の一態様は、例えば、絶縁膜上の第１の酸化物層と、第１の酸化物層上の酸化物半導体層と、酸化物半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、酸化物半導体層は、チャネル形成領域を有し、第１の酸化物層は、絶縁膜との界面に界面準位を有し、界面とチャネル形成領域とが２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離れている半導体装置である。
また、本発明の一態様に係る半導体装置は、例えば、酸化物半導体層とゲート絶縁膜との間に、酸化物半導体層を構成する金属元素を一種以上有する第２の酸化物層を有する。
また、本発明の一態様に係る半導体装置は、例えば、酸化物半導体層と第２の酸化物層との間にソース電極およびドレイン電極を有する。
また、本発明の一態様に係る半導体装置は、例えば、酸化物半導体層が第１の酸化物層との界面の法線ベクトルに平行な方向にｃ軸の揃った結晶部を有する。
また、本発明の一態様に係る半導体装置は、例えば、第１の酸化物層が１ｎｍ以上１０ｎｍ以下の結晶部を有する。
また、本発明の一態様に係る半導体装置は、例えば、第２の酸化物層が１ｎｍ以上１０ｎｍ以下の結晶部を有する。
または、本発明の一態様に係る半導体装置は、例えば、加熱処理により酸素を放出する第１の絶縁膜上に第１の酸化物層を形成し、第１の酸化物層上に酸化物半導体層を形成し、酸化物半導体層上にソース電極およびドレイン電極を形成し、第１の絶縁膜、第１の酸化物層、酸化物半導体層、ソース電極およびドレイン電極を覆って、第２の酸化物層を形成した後、加熱処理を行い、第２の酸化物層上に第２の絶縁膜を形成し、第２の絶縁膜上に導電膜を形成し、導電膜の一部をエッチングすることでゲート電極を形成し、第２の絶縁膜の一部をエッチングすることでゲート絶縁膜を形成し、第２の酸化物層の一部をエッチングすることで第３の酸化物層を形成することで作製する。
または、本発明の一態様に係る半導体装置は、例えば、加熱処理により酸素を放出する第１の絶縁膜上に第１の酸化物層を形成し、第１の酸化物層上に酸化物半導体層を形成し、第１の絶縁膜、第１の酸化物層および酸化物半導体層を覆って、第２の酸化物層を形成した後、加熱処理を行い、第２の酸化物層上に第２の絶縁膜を形成し、第２の絶縁膜上に導電膜を形成し、導電膜の一部をエッチングすることでゲート電極を形成し、第２の絶縁膜の一部をエッチングすることでゲート絶縁膜を形成し、第２の酸化物層の一部をエッチングすることで第３の酸化物層を形成することで作製する。
また、本発明の一態様に係る半導体装置は、例えば、ゲート絶縁膜として、加熱処理により酸素を放出する絶縁膜を形成することで作製する。
また、本発明の一態様に係る半導体装置は、例えば、第１の絶縁膜上、第１の酸化物層上、酸化物半導体層上、ソース電極上、ドレイン電極上、第３の酸化物層上、ゲート絶縁膜上およびゲート電極上に第３の絶縁膜を形成し、第３の絶縁膜上に酸素をブロックする機能を有する第４の絶縁膜を形成することで作製する。
信頼性の高い半導体装置を提供することができる。
または、界面準位の影響の小さいトランジスタを提供することができる。または、安定した電気特性を有するトランジスタを提供することができる。または、オフ時の電流の小さいトランジスタを提供することができる。または、高い電界効果移動度を有するトランジスタを提供することができる。または、少ない工程数でトランジスタを提供することができる。または、歩留まり高くトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
トランジスタの断面図および等価回路を示す図。 バンド構造を示す図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタのソース電極およびドレイン電極近傍の断面図の一例を示す図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係る酸化物積層のバンド構造を説明する図。 酸化物半導体の極微電子線回折パターンを示す図。 ＣＰＭによる吸収係数を示す図。 ターゲットから剥離するスパッタ粒子が被成膜面に到達する様子を示した模式図。 ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数）で表されるホモロガス化合物のｍ＝１における結晶構造を示す図。 ＤＣ電源、ＡＣ電源を用いたスパッタリング法におけるプラズマ放電を説明する図。 酸化物の結晶構造を説明する図。 成膜装置の一例を示す上面図。 成膜室の一例を示す断面図。 加熱処理室の一例を示す図。 本発明の一態様に係る半導体装置の一例を示すブロック図。 本発明の一態様に係る半導体装置の一例を示す断面図および回路図。 本発明の一態様に係るＣＰＵの一例を示すブロック図。 本発明の一態様に係るＥＬ表示装置の一例を示す回路図、上面図および断面図。 本発明の一態様に係る液晶表示装置の一例を示す回路図および断面図。 本発明の一態様に係る電子機器の一例を示す図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 ゲートＢＴストレス試験前後のトランジスタのＶｇ−Ｉｄ特性を示す図。 ゲートＢＴストレス試験前後のトランジスタのＶｇ−Ｉｄ特性を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。
なお、図において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、図は、理想的な例を模式的に示したものであり、図に示す形状または値などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
本明細書においては、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サイズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、または物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径とは、物体の一断面と等しい面積となる正円の直径をいう。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体層の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１ａｔｏｍｉｃ％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体層にキャリアトラップが形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体層に準位が形成されると、例えば、当該準位から電子または正孔が発生することでキャリア密度が増大することや、トラップ準位となることなどがある。半導体層が酸化物半導体層である場合、半導体層の特性を変動させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、不純物の混入によって酸素欠損を形成する場合がある。酸化物半導体の酸素欠損は、例えば、キャリアの発生源になることや、トラップ準位となることがある。また、半導体層がシリコン層である場合、半導体層の特性を変動させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
＜トランジスタの劣化モデル＞
酸化物半導体層にチャネルの形成されるトランジスタの信頼性を高めるためには、例えば、当該トランジスタの劣化モデルを構築することが有効である。劣化モデルを構築することにより、トランジスタの劣化の原因を浮き彫りにすることが可能となり、信頼性を向上させるための対策を打ちやすくなる。そこで、以下では、酸化物半導体層にチャネルの形成されるトランジスタの電気特性を変動させる劣化モデルについて考察した。
図１（Ａ）は、酸化物半導体層にチャネルの形成されるトランジスタの断面図の一例である。図１（Ａ）に示すトランジスタは、ゲート電極（ｂｇ）と、ゲート電極（ｂｇ）上のゲート絶縁膜（ｂｇ）と、ゲート絶縁膜（ｂｇ）上の酸化物層（Ｉ１）と、酸化物層（Ｉ１）上の酸化物半導体層（Ｓ２）と、酸化物半導体層（Ｓ２）上のソース電極およびドレイン電極と、酸化物半導体層（Ｓ２）上、ソース電極上およびドレイン電極上の酸化物層（Ｉ３）と、酸化物層（Ｉ３）上のゲート絶縁膜（ｔｇ）と、ゲート絶縁膜（ｔｇ）上のゲート電極（ｔｇ）と、を有する。なお、図１（Ａ）に示すトランジスタは、理解を容易にするためゲート電極（ｂｇ）を有するが、以下の劣化モデルをゲート電極（ｂｇ）を有さないトランジスタに適用してもよい。また、ゲート電極（ｂｇ）を有さない場合、ゲート絶縁膜（ｂｇ）は下地絶縁膜となる。
ここで、酸化物層（Ｉ１）および酸化物層（Ｉ３）は、例えば、酸化物半導体層（Ｓ２）を構成する金属元素を一種以上、好ましくは二種以上、さらに好ましくは三種以上有するとする。また、ゲート絶縁膜（ｂｇ）は、例えば、酸化物層（Ｉ１）を構成する金属元素を有さないとする。また、ゲート絶縁膜（ｔｇ）は、例えば、酸化物層（Ｉ３）を構成する金属元素を有さないとする。
ゲート絶縁膜（ｂｇ）と酸化物層（Ｉ１）との界面は、異種物質間の接合界面となるため、界面準位密度が高くなる。また、ゲート絶縁膜（ｔｇ）と酸化物層（Ｉ３）との界面は、異種物質間の接合界面となるため、界面準位密度が高くなる。一方、酸化物層（Ｉ１）と酸化物半導体層（Ｓ２）との界面は、同種物質間の接合界面となるため、界面準位密度が低くなる。また、酸化物層（Ｉ３）と酸化物半導体層（Ｓ２）との界面は、同種物質間の接合界面となるため、界面準位密度が低くなる。
ここでは、ゲート絶縁膜（ｂｇ）と酸化物層（Ｉ１）との界面における界面準位を電荷トラップと仮定した。また、ゲート絶縁膜（ｔｇ）と酸化物層（Ｉ３）との界面における界面準位を電荷トラップと仮定した。また、当該トラップ準位に捕獲された電荷が極めて長い緩和時間を有すると仮定すると、当該電荷によって、トランジスタのしきい値電圧は変動する場合がある。電荷は、トランジスタの動作ストレスに起因してトラップ準位に捕獲されうる。
ここで、ゲート絶縁膜（ｂｇ）と酸化物層（Ｉ１）との界面にトラップされる電荷をＱｓｓｂとした。また、ゲート絶縁膜（ｔｇ）と酸化物層（Ｉ３）との界面にトラップされる電荷をＱｓｓｔとした。このとき、Ｑｓｓｂ、Ｑｓｓｔが、トランジスタのしきい値電圧を変動させることを検証する。
なお、ゲート電極（ｂｇ）は、例えば、電位を固定する。従って、トランジスタのオン／オフの制御は、例えば、ゲート電極（ｔｇ）によって行われる。なお、図１（Ａ）では、ゲート電極（ｂｇ）およびゲート絶縁膜（ｂｇ）が設けられている場合について述べたが、これに限定されない。ゲート電極（ｂｇ）として、導電層、半導体層、不純物が導入された半導体層（例えば、ｐ型半導体やｎ型半導体）が設けられていてもよい。また、ゲート電極（ｂｇ）は、必ずしも、ゲート電極としての機能を有さなくてもよい。また、ゲート絶縁膜（ｂｇ）は、必ずしも、ゲート絶縁膜としての機能を有さなくてもよい。
図１（Ｂ）は、図１（Ａ）のトランジスタにおいて、ゲート電極（ｂｇ）からゲート電極（ｔｇ）までの積層構造に対応する等価回路である。ここで、ゲート絶縁膜（ｂｇ）の容量をＣｂｇ、酸化物層（Ｉ１）の容量をＣＩ１、酸化物半導体層（Ｓ２）の容量をＣＳ２、酸化物層（Ｉ３）の容量をＣＩ３、ゲート絶縁膜（ｔｇ）の容量をＣｔｇとする。図１（Ｂ）より、図１（Ａ）に示すトランジスタにおいて、ゲート電極（ｂｇ）からゲート電極（ｔｇ）までの積層構造は、ゲート電極（ｂｇ）とゲート電極（ｔｇ）との間を、直列に接続したゲート絶縁膜（ｂｇ）、酸化物層（Ｉ１）、酸化物半導体層（Ｓ２）、酸化物層（Ｉ３）およびゲート絶縁膜（ｔｇ）に対応するキャパシタを有する等価回路として示すことができる。
ゲート電極（ｂｇ）の電位をＶｂｇ、ゲート電極（ｔｇ）の電位をＶｔｇとする。また、ゲート絶縁膜（ｂｇ）と酸化物層（Ｉ１）との界面の電位をφｓｓｂ、酸化物層（Ｉ１）と酸化物半導体層（Ｓ２）との界面の電位をφＳ２ｂ、酸化物半導体層（Ｓ２）と酸化物層（Ｉ３）との界面の電位をφＳ２ｔ、酸化物層（Ｉ３）とゲート絶縁膜（ｔｇ）との界面の電位をφｓｓｔとする。
ゲート絶縁膜（ｂｇ）は、ゲート電極（ｂｇ）側に電荷−（Ｑｓｓｂ＋ＱＩ１）を有し、酸化物層（Ｉ１）側に電荷Ｑｓｓｂ＋ＱＩ１を有する。酸化物層（Ｉ１）は、ゲート絶縁膜（ｂｇ）側に電荷−ＱＩ１を有し、酸化物半導体層（Ｓ２）側に電荷ＱＩ１を有する。酸化物半導体層（Ｓ２）は、酸化物層（Ｉ１）側に電荷−ＱＳ２を有し、酸化物層（Ｉ３）側に電荷ＱＳ２を有する。酸化物層（Ｉ３）は、酸化物半導体層（Ｓ２）側に電荷−ＱＩ３を有し、ゲート絶縁膜（ｔｇ）側に電荷ＱＩ３を有する。ゲート絶縁膜（ｔｇ）は、酸化物層（Ｉ３）側に電荷Ｑｓｓｔ−ＱＩ３を有し、ゲート電極（ｔｇ）側に電荷−（Ｑｓｓｔ−ＱＩ３）を有する。
以下に、各容量と電荷との関係を示す。ただし、酸化物層（Ｉ１）および酸化物層（Ｉ３）は、絶縁体と仮定する。
ゲート絶縁膜（ｔｇ）において、容量と電荷との関係は数式（１）のように表される。なお、Ｖｆｂｔはフラットバンド電圧である。
酸化物層（Ｉ３）において、容量と電荷との関係は数式（２）のように表される。
酸化物半導体層（Ｓ２）において、容量と電荷との関係は数式（３）のように表される。
酸化物層（Ｉ１）において、容量と電荷との関係は数式（４）のように表される。
ゲート絶縁膜（ｂｇ）において、容量と電荷との関係は数式（５）のように表される。
次に、数式（１）および数式（２）より、φｓｓｔを消去すると、数式（６）のようになる。
また、数式（４）および数式（５）より、φｓｓｂを消去すると、数式（７）のようになる。なお、Ｖｆｂｂはフラットバンド電圧である。
酸化物半導体層（Ｓ２）の全体が空乏化していると仮定する。即ち、０＜ｘ＜ｔＳ２（ｘは酸化物半導体層（Ｓ２）の厚さ方向の座標を示し、ｘ＝０は酸化物層（Ｉ１）と酸化物半導体層（Ｓ２）との界面を示す。）のとき、φ（ｘ）＜０とする。ｔＳ２は酸化物半導体層（Ｓ２）の厚さを示す。このとき、酸化物半導体層（Ｓ２）におけるポアソン方程式は、数式（８）のように表される。
ただし、ｅは電気素量を示す。また、ＮＤは酸化物半導体層（Ｓ２）のドナー密度を示す。また、ｎは酸化物半導体層（Ｓ２）の電子密度を示す。また、εＳ２は酸化物半導体層（Ｓ２）の誘電率を示す。
酸化物半導体層（Ｓ２）の全体が空乏化しているとき、ＮＤ＞＞ｎであるため、数式（８）は数式（９）のように近似できる。
次に、数式（９）を、数式（１０）および数式（１１）とする。Ｅ（ｘ）は膜厚方向の電界、ｋ１およびｋ２は未定係数である。
境界条件φ（０）＝φＳ２ｔ、φ（ｔＳ２）＝φＳ２ｂより、数式（１０）および数式（１１）から、ｋ１およびｋ２は、それぞれ数式（１２）および数式（１３）のように求まる。
また、ガウスの法則より、表面電荷密度は数式（１４）および数式（１５）で表される。
従って、ＱＩ３およびＱＩ１は、以下の数式（１６）および数式（１７）のように求まる。
数式（１６）および数式（１７）を、数式（６）および数式（７）に代入して整理すると、数式（１８）および数式（１９）が得られる。
ここで、トランジスタのチャネルが、酸化物層（Ｉ１）と酸化物半導体層（Ｓ２）との界面側から形成されると仮定すると、しきい値電圧Ｖｔｈは、φＳ２ｂ＝０のときのＶｔｇとなる。従って、数式（１８）および数式（１９）を連立し、φＳ２ｔを消去すると、しきい値電圧Ｖｔｈは数式（２０）のように求まる。
従って、電荷Ｑｓｓｔおよび電荷Ｑｓｓｂによるしきい値電圧Ｖｔｈの変動量ΔＶｔｈは数式（２１）で表される。
従って、ΔＶｔｈは、ＣＩ３を大きくする（例えば、酸化物層（Ｉ３）を薄くする）ことでＱｓｓｂの寄与が小さくなることがわかる。また、ΔＶｔｈは、ＣＳ２を大きくする（例えば、酸化物半導体層（Ｓ２）を薄くする）ことでＱｓｓｂの寄与が小さくなることがわかる。また、ΔＶｔｈは、ＣＩ１を小さくする（例えば、酸化物層（Ｉ１）を厚くする）ことでＱｓｓｂの寄与が小さくなることがわかる。
また、Ｃｔｇを大きくする（ゲート絶縁膜（ｔｇ）を薄くする）ことでＱｓｓｂの寄与が小さくなることがわかる。また、Ｃｂｇを大きくする（ゲート絶縁膜（ｂｇ）を薄くする）ことでＱｓｓｂの寄与が小さくなることがわかる。
一方、ＣＩ３、ＣＳ２、ＣＩ１は、Ｑｓｓｔの寄与に影響しないことがわかる。また、ΔＶｔｈは、Ｃｔｇを大きくする（ゲート絶縁膜（ｔｇ）を薄くする）ことでＱｓｓｔの寄与が小さくなることがわかる。
ところで、トランジスタのチャネルは酸化物半導体層（Ｓ２）に形成される。即ち、酸化物層（Ｉ１）および酸化物層（Ｉ３）が、酸化物半導体層（Ｓ２）よりも高い伝導帯下端のエネルギー（Ｅｃ）を有する。このとき、トランジスタのバンド構造の模式図を図２に示す。
上述した劣化モデルは、ゲート絶縁膜（ｂｇ）と酸化物層（Ｉ１）との界面準位の電位、およびゲート絶縁膜（ｔｇ）と酸化物層（Ｉ３）との界面準位の電位が、フェルミ準位よりも低い場合について説明した。この場合、ゲート電極（ｂｇ）およびゲート電極（ｔｇ）が０Ｖにおいても、それぞれの界面準位に電子がトラップされ、電荷Ｑｓｓｂおよび電荷Ｑｓｓｔが蓄積される（図２（Ａ）参照。）。
一方、酸化物層（Ｉ１）および酸化物層（Ｉ３）を有する場合、酸化物層（Ｉ１）および酸化物層（Ｉ３）を有さない場合と比べて、それぞれの界面準位の電位が、フェルミ準位よりも高くなる場合（伝導帯下端のエネルギーに近くなる場合）がある。このように、それぞれの界面準位の電位が、フェルミ準位よりも高い場合、それぞれの界面準位には電子がトラップされないため、電荷Ｑｓｓｂおよび電荷Ｑｓｓｔは蓄積されない（図２（Ｂ）参照。）。なお、ゲート電極（ｔｇ）などに電圧が印加されることで、それぞれの界面準位にも電荷が捕獲される場合がある。捕獲された電荷は、それぞれの界面準位の電位が伝導帯下端のエネルギーに近いため、短い緩和時間で消滅する。従って、それぞれの界面準位は、トランジスタのしきい値電圧を変動させる要因とはなりにくい。
図２（Ｂ）に示したように、それぞれの界面準位の電位とフェルミ準位との大小関係により、酸化物層（Ｉ３）を設けることで電荷Ｑｓｓｔが蓄積されない場合がある。電荷Ｑｓｓｔが蓄積されない場合、劣化の要因自体が無くなることにより、トランジスタの信頼性は高くなる。
＜トランジスタ＞
以下では、酸化物半導体層にチャネルが形成されるトランジスタについて説明する。
＜トランジスタ構造（１）＞
まず、トップゲートトップコンタクト型のトランジスタの一例について説明する。
図３は、トランジスタの上面図および断面図である。図３（Ａ）は、トランジスタの上面図を示す。図３（Ａ）において、一点鎖線Ａ１−Ａ２に対応する断面図を図３（Ｂ）に示す。また、図３（Ａ）において、一点鎖線Ａ３−Ａ４に対応する断面図を図３（Ｃ）に示す。
図３（Ｂ）に示すトランジスタは、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の酸化物層１０６ａと、酸化物層１０６ａ上の酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上の酸化物層１０６ｃと、酸化物層１０６ｃと接するソース電極１１６ａおよびドレイン電極１１６ｂと、酸化物層１０６ｃ、ソース電極１１６ａおよびドレイン電極１１６ｂ上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１０４と、を有する。なお、好ましくは、ゲート絶縁膜１１２およびゲート電極１０４上に、保護絶縁膜１０８と、保護絶縁膜１０８上の保護絶縁膜１１８と、を設ける。なお、トランジスタは、下地絶縁膜１０２を有さなくても構わない。
なお、図３に示すトランジスタの下地絶縁膜１０２は、例えば、図１（Ａ）に示すトランジスタのゲート絶縁膜（ｂｇ）に相当する。また、図３に示すトランジスタは、例えば、図１（Ａ）に示すトランジスタのゲート電極（ｂｇ）を有してもよい。図３に示すトランジスタは、例えば、ゲート電極１０４に対向して、下地絶縁膜１０２の下面と接するバックゲート電極を有してもよい。また、図３に示すトランジスタにおいて、基板１００が導電性を有する場合、例えば、基板１００が図１（Ａ）に示すトランジスタのゲート絶縁膜（ｂｇ）に相当してもよい。また、図３に示すトランジスタにおいて、下地絶縁膜１０２より下に配線などの導電膜を有する場合、当該導電膜が図１（Ａ）に示すトランジスタのゲート絶縁膜（ｂｇ）に相当してもよい。
なお、ソース電極１１６ａおよびドレイン電極１１６ｂに用いる導電膜の種類によっては、酸化物半導体層１０６ｂ、酸化物層１０６ｃの一部から酸素を奪い、または混合層を形成し、酸化物半導体層１０６ｂ、酸化物層１０６ｃ中にｎ型領域（低抵抗領域）を形成することがある。
図３（Ａ）において、ゲート電極１０４と重なる領域において、ソース電極１１６ａとドレイン電極１１６ｂとの間隔をチャネル長という。ただし、トランジスタが、ｎ型領域を含む場合、ゲート電極１０４と重なる領域において、ソース領域とドレイン領域との間隔をチャネル長といってもよい。
なお、チャネル形成領域とは、酸化物層１０６ａ、酸化物半導体層１０６ｂ、及び酸化物層１０６ｃにおいて、ゲート電極１０４と重なり、かつソース電極１１６ａとドレイン電極１１６ｂとに挟まれる領域をいう（図３（Ｂ）参照。）。また、チャネルとは、チャネル形成領域において、電流が主として流れる領域をいう。
なお、酸化物半導体層１０６ｂは、図３（Ａ）に示すように、上面図においてゲート電極１０４の外側まで設けられる。ただし、酸化物半導体層１０６ｂがゲート電極１０４の内側に設けられても構わない。こうすることで、ゲート電極１０４側から光が入射した際に、酸化物半導体層１０６ｂ中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極１０４は遮光膜としての機能を有する。
なお、保護絶縁膜１１８と保護絶縁膜１０８との、上下関係を入れ替えても構わない。例えば、保護絶縁膜１１８上に保護絶縁膜１０８が設けられていても構わない。
以下では、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃについて説明する。
酸化物半導体層１０６ｂは、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体層１０６ｂは、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体層１０６ｂは、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。酸化物の価電子帯上端のエネルギーは、例えば、亜鉛の原子数比によって制御できる。
ただし、酸化物半導体層１０６ｂは、インジウムを含む酸化物に限定されない。酸化物半導体層１０６ｂは、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
酸化物層１０６ａは、酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物層である。酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上、または二種以上から酸化物層１０６ａが構成されるため、酸化物半導体層１０６ｂと酸化物層１０６ａとの界面において、界面準位が形成されにくい。
酸化物層１０６ｃは、酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物層である。酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上、または二種以上から酸化物層１０６ｃが構成されるため、酸化物半導体層１０６ｂと酸化物層１０６ｃとの界面において、界面準位が形成されにくい。
なお、酸化物層１０６ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物層１０６ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、酸化物層１０６ｃは、酸化物層１０６ａと同種の酸化物を用いても構わない。
ここで、酸化物層１０６ａと酸化物半導体層１０６ｂとの間には、酸化物層１０６ａと酸化物半導体層１０６ｂとの混合領域を有する場合がある。また、酸化物半導体層１０６ｂと酸化物層１０６ｃとの間には、酸化物半導体層１０６ｂと酸化物層１０６ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる（図１１参照。）。ただし、酸化物層１０６ａの伝導帯下端のエネルギーをＥｃＡ、酸化物半導体層１０６ｂの伝導帯下端のエネルギーをＥｃＢ、酸化物層１０６ｃの伝導帯下端のエネルギーをＥｃＣとする。
また酸化物半導体層１０６ｂは、エネルギーギャップが大きい酸化物を用いる。酸化物半導体層１０６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。また、酸化物層１０６ｃのエネルギーギャップは、例えば、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。
また、酸化物層１０６ａは、エネルギーギャップが大きい酸化物を用いる。例えば、酸化物層１０６ａのエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。
また、酸化物層１０６ｃは、エネルギーギャップが大きい酸化物を用いる。例えば、酸化物層１０６ｃのエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。ただし、酸化物層１０６ａおよび酸化物層１０６ｃは、酸化物半導体層１０６ｂよりもエネルギーギャップが大きい酸化物とする。
酸化物半導体層１０６ｂは、酸化物層１０６ａよりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体層１０６ｂとして、酸化物層１０６ａよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
また、酸化物半導体層１０６ｂとして、酸化物層１０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体層１０６ｂとして、酸化物層１０６ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。
このとき、ゲート電極１０４に電界を印加すると、酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃのうち、電子親和力の大きい酸化物である酸化物半導体層１０６ｂにチャネルが形成される。
また、先のトランジスタの劣化モデルで示したように、酸化物層１０６ａは厚く、酸化物半導体層１０６ｂは薄く、酸化物層１０６ｃは薄く設けられることが好ましい。具体的には、酸化物層１０６ａの厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。酸化物層１０６ａの厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、下地絶縁膜１０２と酸化物層１０６ａとの界面からチャネルの形成される酸化物半導体層１０６ｂまでを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物層１０６ａの厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。また、酸化物半導体層１０６ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上８０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物層１０６ｃの厚さは、３ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。例えば、酸化物層１０６ａの厚さは酸化物半導体層１０６ｂの厚さより厚く、酸化物半導体層１０６ｂの厚さは酸化物層１０６ｃの厚さより厚くすればよい。
なお、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃの３層からなる酸化物積層について説明したが、これに限定されない。例えば、酸化物層１０６ａおよび酸化物半導体層１０６ｂの２層からなる酸化物積層、または酸化物半導体層１０６ｂおよび酸化物層１０６ｃの２層からなる酸化物積層としても構わない。また、例えば、酸化物層１０６ａと酸化物半導体層１０６ｂとの間に酸化物層を有する４層以上からなる酸化物積層としても構わない。この場合、酸化物層１０６ａと酸化物半導体層１０６ｂとの間にある酸化物層は、例えば、酸化物層１０６ａの電子親和力以上、酸化物半導体層１０６ｂの電子親和力以下の電子親和力である酸化物とする。また、例えば、酸化物層１０６ｃと酸化物半導体層１０６ｂとの間に酸化物層を有する４層以上からなる酸化物積層としても構わない。この場合、酸化物層１０６ｃと酸化物半導体層１０６ｂとの間にある酸化物層は、例えば、酸化物層１０６ｃの電子親和力以上、酸化物半導体層１０６ｂの電子親和力以下の電子親和力である酸化物とする。
なお、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃをスパッタリング法で成膜する場合、パーティクル数を増大させないために、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。従って、半導体装置の生産性を高めることができる。
酸化物層１０６ａをスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが１：１：０．５、１：１：１、１：１：２、１：３：１、１：３：２、１：３：４、１：３：６、１：６：２、１：６：４、１：６：６、１：６：８、１：６：１０、１：９：２、１：９：４、１：９：６、１：９：８、１：９：１０などとすればよい。
酸化物半導体層１０６ｂをスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、などとすればよい。
酸化物層１０６ｃをスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが１：１：０．５、１：１：１、１：１：２、１：３：１、１：３：２、１：３：４、１：３：６、１：６：２、１：６：４、１：６：６、１：６：８、１：６：１０、１：９：２、１：９：４、１：９：６、１：９：８、１：９：１０などとすればよい。
酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃをスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
以下では、酸化物中におけるシリコンの影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体層１０６ｂ中の不純物濃度を低減し、高純度真性化することが有効である。なお、酸化物半導体層１０６ｂのキャリア密度は、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３未満とする。なお、酸化物において、主成分以外（１ａｔｏｍｉｃ％未満）の軽元素、半金属元素、金属元素などは不純物となる。例えば、水素、リチウム、炭素、窒素、フッ素、ナトリウム、シリコン、塩素、カリウム、カルシウム、チタン、鉄、ニッケル、銅、ゲルマニウム、ストロンチウム、ジルコニウムおよびハフニウムは酸化物中で不純物となる場合がある。従って、近接する膜中の不純物濃度も低減することが好ましい。
例えば、酸化物にシリコンが含まれる場合、不純物準位を形成する。特に、酸化物半導体層１０６ｂの表層にシリコンがあると、トラップ準位を形成する。そのため、酸化物半導体層１０６ｂと酸化物層１０６ａとの間におけるシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、酸化物半導体層１０６ｂと酸化物層１０６ｃとの間におけるシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
また、酸化物中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。酸化物半導体層１０６ｂの水素濃度は二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層１０６ｂの窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層１０６ｂの水素濃度および窒素濃度を低減するために、酸化物層１０６ａの水素濃度および窒素濃度を低減すると好ましい。酸化物層１０６ａの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物層１０６ａの窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層１０６ｂの水素濃度および窒素濃度を低減するために、酸化物層１０６ｃの水素濃度および窒素濃度を低減すると好ましい。酸化物層１０６ｃの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物層１０６ｃの窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
以下では、酸化物半導体層１０６ｂなどに用いることのできる酸化物半導体について説明する。酸化物半導体は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
酸化物半導体は、例えばＣＡＡＣを有してもよい。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ＣＡＡＣ−ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像（以下ＴＥＭ像という。）で、結晶部を確認することができる場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ＴＥＭ像で、一辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、ＴＥＭ像で、非晶質部と結晶部との境界、結晶部と結晶部との境界を明確に確認できない場合がある。また、ＣＡＡＣ−ＯＳは、ＴＥＭ像で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。
ＣＡＡＣ−ＯＳは、例えば、複数の結晶部を有し、当該複数の結晶部においてｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。また、ＣＡＡＣ−ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピークが現れる場合がある。また、ＣＡＡＣ−ＯＳは、例えば、電子線回折パターンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回折パターンと呼ぶ。また、ＣＡＡＣ−ＯＳは、例えば、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが揃っていない場合がある。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない場合がある。
図１２（Ａ）は、ＣＡＡＣ−ＯＳを有する試料の極微電子線回折パターンの一例である。ここでは、試料を、ＣＡＡＣ−ＯＳの被形成面に垂直な方向に切断し、厚さが４０ｎｍ程度となるように薄片化する。また、ここでは、ビーム径が１ｎｍの電子線を、試料の切断面に垂直な方向から入射させる。図１２（Ａ）より、ＣＡＡＣ−ＯＳの極微電子線回折パターンは、スポットが観測されることがわかる。
ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
ＣＡＡＣ−ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳの形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳが形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ−ＯＳは、例えば、不純物濃度を低減することで形成することができる場合がある。ここで、不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなどの元素は、酸化物半導体を構成する金属元素よりも酸素との結合力が強い。従って、当該元素が酸化物半導体から酸素を奪う場合、酸化物半導体の原子配列を乱し、結晶性を低下させることがある。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、酸化物半導体の結晶性を低下させることがある。従って、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体である。また、酸化物半導体に含まれる不純物は、キャリア発生源となる場合がある。
なお、ＣＡＡＣ−ＯＳにおいて、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳの形成過程において、酸化物半導体の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳに不純物が混入することにより、当該不純物混入領域において結晶部が非晶質化または微結晶化することがある。
また、ＣＡＡＣ−ＯＳは、例えば、欠陥準位密度を低減することで形成することができる。酸化物半導体において、例えば、酸素欠損は欠陥準位である。酸素欠損は、トラップ準位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡＣ−ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重要となる。従って、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。または、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体である。
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる場合がある。
また、高純度真性または実質的に高純度真性であるＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
ＣＡＡＣ−ＯＳは、例えば、ＤＣ電源を用いたスパッタリング法によって形成することができる。
酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。多結晶酸化物半導体は、例えば、非晶質部を有している場合がある。
多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、結晶粒を確認することができる場合がある。多結晶酸化物半導体に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、非晶質部と結晶粒との境界、結晶粒と結晶粒との境界を確認できる場合がある。また、多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、粒界を確認できる場合がある。
多結晶酸化物半導体は、例えば、複数の結晶粒を有し、当該複数の結晶粒において方位が異なっている場合がある。また、多結晶酸化物半導体は、例えば、ＸＲＤ装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピーク、または複数種の配向を示すピークが現れる場合がある。また、多結晶酸化物半導体は、例えば、電子線回折パターンで、スポットが観測される場合がある。
多結晶酸化物半導体は、例えば、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体をチャネル形成領域に用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体の粒界は欠陥準位となる。多結晶酸化物半導体は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体をチャネル形成領域に用いたトランジスタは、ＣＡＡＣ−ＯＳをチャネル形成領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
多結晶酸化物半導体は、高温での加熱処理、またはレーザ光処理によって形成することができる。
酸化物半導体は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。
微結晶酸化物半導体は、例えば、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、例えば、１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。ナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、非晶質部と結晶部との境界、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。
ｎｃ−ＯＳは、例えば、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において原子配列に周期性を有する場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と結晶部との間で規則性がないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られない場合がある。従って、ｎｃ−ＯＳは、例えば、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。ｎｃ−ＯＳは、例えば、ＸＲＤ装置を用い、結晶部よりも大きいビーム径のＸ線でｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、ｎｃ−ＯＳは、例えば、結晶部よりも大きいビーム径（例えば、２０ｎｍφ以上、または５０ｎｍφ以上）の電子線を用いる電子線回折パターンでは、ハローパターンが観測される場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、または５ｎｍφ以下）の電子線を用いる極微電子線回折パターンでは、スポットが観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例えば、円を描くように輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例えば、当該領域内に複数のスポットが観測される場合がある。
図１２（Ｂ）は、ｎｃ−ＯＳを有する試料の極微電子線回折パターンの一例である。ここでは、試料を、ｎｃ−ＯＳの被形成面に垂直な方向に切断し、厚さが４０ｎｍ程度となるように薄片化する。また、ここでは、ビーム径が１ｎｍφの電子線を、試料の切断面に垂直な方向から入射させる。図１２（Ｂ）より、ｎｃ−ＯＳの極微電子線回折パターンは、円を描くように輝度の高い領域が観測され、かつ当該領域内に複数のスポットが観測されることがわかる。
ｎｃ−ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、結晶部と結晶部との間で規則性がないため、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
従って、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体は、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳをチャネル形成領域に用いたトランジスタは、高い電界効果移動度を有する場合がある。また、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて、欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。従って、ｎｃ−ＯＳをチャネル形成領域に用いたトランジスタは、ＣＡＡＣ−ＯＳをチャネル形成領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。ただし、ｎｃ−ＯＳは、比較的不純物が多く含まれていても形成することができるため、ＣＡＡＣ−ＯＳよりも形成が容易となり、用途によっては好適に用いることができる場合がある。例えば、ＡＣ電源を用いたスパッタリング法などの成膜方法によってｎｃ−ＯＳを形成してもよい。ＡＣ電源を用いたスパッタリング法は、大型基板へ均一性高く成膜することが可能であるため、ｎｃ−ＯＳをチャネル形成領域に用いたトランジスタを有する半導体装置は生産性高く作製することができる。
酸化物半導体は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体は、例えば、原子配列が無秩序であり、結晶部を有さない。または、非晶質酸化物半導体は、例えば、石英のような無定形状態を有し、原子配列に規則性が見られない。
非晶質酸化物半導体は、例えば、ＴＥＭ像で、結晶部を確認することができない場合がある。
非晶質酸化物半導体は、ＸＲＤ装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、非晶質酸化物半導体は、例えば、電子線回折パターンでハローパターンが観測される場合がある。また、非晶質酸化物半導体は、例えば、極微電子線回折パターンでスポットを観測することができず、ハローパターンが観測される場合がある。
非晶質酸化物半導体は、例えば、水素などの不純物を高い濃度で含ませることにより形成することができる場合がある。従って、非晶質酸化物半導体は、例えば、不純物を高い濃度で含む酸化物半導体である。
酸化物半導体に不純物が高い濃度で含まれると、酸化物半導体に酸素欠損などの欠陥準位を形成する場合がある。従って、不純物濃度の高い非晶質酸化物半導体は、欠陥準位密度が高い。また、非晶質酸化物半導体は、結晶性が低いためＣＡＡＣ−ＯＳやｎｃ−ＯＳと比べて欠陥準位密度が高い。
従って、非晶質酸化物半導体は、ｎｃ−ＯＳと比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体をチャネル形成領域に用いたトランジスタは、ノーマリーオンの電気特性になる場合がある。従って、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体は、欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。従って、非晶質酸化物半導体をチャネル形成領域に用いたトランジスタは、ＣＡＡＣ−ＯＳやｎｃ−ＯＳをチャネル形成領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。ただし、非晶質酸化物半導体は、比較的不純物が多く含まれる成膜方法によっても形成することができるため、形成が容易となり、用途によっては好適に用いることができる場合がある。例えば、スピンコート法、ゾル−ゲル法、浸漬法、スプレー法、スクリーン印刷法、コンタクトプリント法、インクジェット印刷法、ロールコート法、ミストＣＶＤ法などの成膜方法によって非晶質酸化物半導体を形成してもよい。従って、非晶質酸化物半導体をチャネル形成領域に用いたトランジスタを有する半導体装置は生産性高く作製することができる。
なお、酸化物半導体が、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。
酸化物半導体は、例えば、単結晶を有してもよい。なお、単結晶を有する酸化物半導体を、単結晶酸化物半導体と呼ぶ。
単結晶酸化物半導体は、例えば、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体をチャネル形成領域に用いたトランジスタは、ノーマリーオンの電気特性になることが少ない場合がある。また、単結晶酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。従って、単結晶酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
酸化物半導体は、例えば、欠陥が少ないと密度が高くなる。また、酸化物半導体は、例えば、結晶性が高いと密度が高くなる。また、酸化物半導体は、例えば、水素などの不純物濃度が低いと密度が高くなる。例えば、単結晶酸化物半導体は、ＣＡＡＣ−ＯＳよりも密度が高い場合がある。また、例えば、ＣＡＡＣ−ＯＳは、微結晶酸化物半導体よりも密度が高い場合がある。また、例えば、多結晶酸化物半導体は、微結晶酸化物半導体よりも密度が高い場合がある。また、例えば、微結晶酸化物半導体は、非晶質酸化物半導体よりも密度が高い場合がある。
以下では、酸化物半導体層１０６ｂ中の局在準位について説明する。酸化物半導体層１０６ｂ中の欠陥準位に起因する局在準位密度を低減することで、酸化物半導体層１０６ｂを用いたトランジスタに安定した電気特性を付与することができる。酸化物半導体層１０６ｂの局在準位密度は、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）によって評価可能である。
トランジスタに安定した電気特性を付与するためには、酸化物半導体層１０６ｂ中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすればよい。また、酸化物半導体層１０６ｂ中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすることで、トランジスタの電界効果移動度を高めることができる。なお、酸化物半導体層１０６ｂ中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とするためには、酸化物中で局在準位を形成する元素である水素、リチウム、炭素、窒素、フッ素、ナトリウム、シリコン、塩素、カリウム、カルシウム、チタン、鉄、ニッケル、銅、ゲルマニウム、ストロンチウム、ジルコニウムおよびハフニウムなどの濃度を、それぞれ２×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３未満とすればよい。
ここで、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃの積層を基板上に設けた試料のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）について、ＣＰＭによって評価した。
酸化物層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した。なお、成膜ガスはアルゴンガスを３０ｓｃｃｍ、および酸素ガスを１５ｓｃｃｍとし、圧力は０．４Ｐａとし、基板温度は２００℃とし、ＤＣ電力は０．５ｋＷとした。
酸化物半導体層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した。なお、成膜ガスはアルゴンガスを３０ｓｃｃｍ、および酸素ガスを１５ｓｃｃｍとし、圧力は０．４Ｐａとし、基板温度は２００℃とし、ＤＣ電力は０．５ｋＷとした。
酸化物層１０６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した。なお、成膜ガスはアルゴンガスを３０ｓｃｃｍ、および酸素ガスを１５ｓｃｃｍとし、圧力は０．４Ｐａとし、基板温度は２００℃とし、ＤＣ電力は０．５ｋＷとした。
ここでは、ＣＰＭ測定の精度を高めるため、酸化物層１０６ａの厚さを３０ｎｍ、酸化物半導体層１０６ｂの厚さを１００ｎｍ、酸化物層１０６ｃの厚さを３０ｎｍとした。
ＣＰＭ測定は、酸化物半導体層１０６ｂに接して設けられた第１の電極および第２の電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射光量から吸収係数を導出する。ここでは、吸収係数の導出を各波長にて行った。ＣＰＭ測定では、試料に欠陥準位があるとき、欠陥準位に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料のＤＯＳを導出することができる。
図１３に、分光光度計によって測定した吸収係数（点線）と、ＣＰＭによって測定した吸収係数（実線）とを酸化物半導体層１０６ｂのエネルギーギャップ以上のエネルギー範囲において、フィッティングした結果を示す。なお、ＣＰＭによって測定した吸収係数より得られたアーバックエネルギーは７８．７ｍｅＶであった。図１３においてＣＰＭによって測定した吸収係数からバックグラウンド（細点線）を差し引き、吸収係数の積分値を導出すると、本試料のＤＯＳによる吸収係数は、２．０２×１０−４ｃｍ−１であることがわかった。
図３に示す下地絶縁膜１０２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
下地絶縁膜１０２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
または、下地絶縁膜１０２は、例えば、１層目を窒化シリコン層とし、２層目を第１の酸化シリコン層とし、３層目を第２の酸化シリコン層とした多層膜とすればよい。この場合、第１の酸化シリコン層または／および第２の酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる酸化シリコン層をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
過剰酸素を含む絶縁膜は、酸化物半導体層１０６ｂ中の酸素欠損を低減することができる。酸化物半導体層１０６ｂ中で酸素欠損は、欠陥準位を形成し、その一部がトラップ準位となる。また、酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがある。従って、酸化物半導体層１０６ｂ中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与することができる。
ここで、加熱処理によって酸素を放出する膜は、ＴＤＳ分析にて、膜の表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲で１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、数式（２２）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式（２２）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることもある。なお、過酸化ラジカルを含む膜は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
ソース電極１１６ａおよびドレイン電極１１６ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。好ましくは、ソース電極１１６ａおよびドレイン電極１１６ｂは、銅を含む層を有する多層膜とする。ソース電極１１６ａおよびドレイン電極１１６ｂを、銅を含む層を有する多層膜とすることで、ソース電極１１６ａおよびドレイン電極１１６ｂと同一層で配線を形成する場合、配線抵抗を低くすることができる。なお、ソース電極１１６ａとドレイン電極１１６ｂは同一組成であってもよいし、異なる組成であってもよい。
ところで、ソース電極１１６ａおよびドレイン電極１１６ｂとして、銅を含む層を有する多層膜を用いる場合、銅が酸化物半導体層１０６ｂに入ることで酸化物半導体層１０６ｂのキャリア密度が高くなる場合がある。または、銅が、酸化物半導体層１０６ｂに不純物準位を形成し、当該準位が電荷トラップとして機能する場合がある。このとき、酸化物層１０６ｃが銅をブロックする機能を有する場合、銅が酸化物半導体層１０６ｂに入ることによるトランジスタのオフ電流の増加、しきい値電圧の変動を抑制できる。
トランジスタのソース電極１１６ａおよびドレイン電極１１６ｂ近傍の断面図を図４に示す。ソース電極１１６ａおよびドレイン電極１１６ｂは、図４に示すいずれの構造としても構わない。なお、図４では、ソース電極１１６ａおよびドレイン電極１１６ｂの形成によって、酸化物層１０６ｃの上面がえぐれた場合の形状を示す。
図４（Ａ）は、ソース電極１１６ａおよびドレイン電極１１６ｂに段差の設けられた構造である。酸化物層１０６ｃの破線で示す領域にｎ型領域が形成される。ｎ型領域は、酸化物層１０６ｃ上にソース電極１１６ａおよびドレイン電極１１６ｂを形成する際のダメージや、ソース電極１１６ａおよびドレイン電極１１６ｂである導電膜の作用によって酸化物層１０６ｃに酸素欠損が生じることに起因して形成される。例えば、酸素欠損のサイトに水素が入ることで、キャリアである電子を生成する場合がある。なお、ｎ型領域は、酸化物層１０６ｃと酸化物半導体層１０６ｂとの境界近傍まで形成されているが、これに限定されるものではない。例えば、ｎ型領域が、酸化物層１０６ｃおよび酸化物半導体層１０６ｂ、または酸化物層１０６ｃのみに形成されていてもよい。
図４（Ｂ）は、ソース電極１１６ａとして、酸化されにくい導電層１１６ａ２と、導電層１１６ａ２上に設けられた導電層１１６ａ１を、ドレイン電極１１６ｂとして、酸化されにくい導電層１１６ｂ２と、導電層１１６ｂ２上に設けられた導電層１１６ｂ１を、それぞれ有する構造である。なお、酸化されにくい導電層は、酸化物層１０６ｃを還元する作用の弱い導電層である。ソース電極１１６ａおよびドレイン電極１１６ｂが、図４（Ｂ）に示す構造となることで、酸化物層１０６ｃに形成されるｎ型領域は酸化物層１０６ｃのみに形成される。また、チャネル長方向への酸素欠損の広がりが小さく、チャネル形成領域がｎ型化しにくい。また、導電層１１６ａ１および導電層１１６ｂ１を有するため、導電層１１６ａ２および導電層１１６ｂ２自体は導電性が低くてもよい。従って、導電層１１６ａ２および導電層１１６ｂ２は、厚さが小さくてよく、微細加工にも有利となる。即ち、図４（Ｂ）に示す構造は、チャネル長の小さい微細化されたトランジスタに好適な構造である。
なお、導電層１１６ａ１と導電層１１６ａ２とが同じ導電層であっても構わない。また、導電層１１６ｂ１と導電層１１６ｂ２とが同じ導電層であっても構わない。
図４（Ｃ）は、ソース電極１１６ａとして、導電層１１６ａ３と、導電層１１６ａ３上に設けられた酸化されにくい導電層１１６ａ４を、ドレイン電極１１６ｂとして、導電層１１６ｂ３と、導電層１１６ｂ３上に設けられた酸化されにくい導電層１１６ｂ４を、それぞれ有する構造である。ソース電極１１６ａおよびドレイン電極１１６ｂが、図４（Ｃ）に示す構造となることで、酸化物層１０６ｃに形成されるｎ型領域は、一部が酸化物層１０６ｃと酸化物半導体層１０６ｂとの境界近傍まで形成され、一部が酸化物層１０６ｃのみに形成される。また、チャネル長方向への酸素欠損の広がりが小さく、チャネル形成領域がｎ型化しにくい。また、導電層１１６ａ３および導電層１１６ｂ３の下部においては酸化物半導体層１０６ｂまでｎ型領域が形成されるため、ソース電極１１６ａおよびドレイン電極１１６ｂ間の抵抗が小さくなり、トランジスタの電界効果移動度を高くすることができる。また、導電層１１６ａ３および導電層１１６ｂ３を有するため、導電層１１６ａ４および導電層１１６ｂ４自体は導電性が低くてもよい。従って、導電層１１６ａ４および導電層１１６ｂ４は、厚さが小さくてよく、微細加工にも有利となる。即ち、図４（Ｃ）に示す構造は、チャネル長の小さい微細化されたトランジスタに好適な構造である。
なお、導電層１１６ａ３と導電層１１６ａ４とが同じ導電層であっても構わない。また、導電層１１６ｂ３と導電層１１６ｂ４とが同じ導電層であっても構わない。
図３に示すゲート絶縁膜１１２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
ゲート絶縁膜１１２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的にはＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳ分析にて測定すればよい。
ゲート絶縁膜１１２および下地絶縁膜１０２の少なくとも一方が過剰酸素を含む絶縁膜を含む場合、酸化物半導体層１０６ｂの酸素欠損が低減され、トランジスタに安定した電気特性を付与することができる。
ゲート電極１０４は、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
保護絶縁膜１０８は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
保護絶縁膜１０８は、例えば、窒化シリコン層を有する。この場合、窒化シリコン層は窒化酸化シリコン層でも構わない。窒化シリコン層は、水素ガスおよびアンモニアガスの放出量が少ないと好ましい。水素ガス、アンモニアガスの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しないと好ましい。
保護絶縁膜１０８は、例えば、酸化アルミニウム層を有する。酸化アルミニウム層は、水素ガスの放出量が少ないと好ましい。水素ガスの放出量は、ＴＤＳ分析にて測定すればよい。また、酸化アルミニウム層は、水素、水および酸素を透過しない、またはほとんど透過しないと好ましい。
保護絶縁膜１１８は、例えば、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。保護絶縁膜１１８を設けることにより、保護絶縁膜１０８を設けなくて構わない場合がある。
基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
＜トランジスタ構造（１）の作製方法＞
以下では、トランジスタ構造（１）の作製方法の一例について説明する。
図５および図６は、図３（Ｂ）に対応する断面図である。
まず、基板１００を準備する。
次に、下地絶縁膜１０２を形成する。下地絶縁膜１０２は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成すればよい。
または、基板１００としてシリコンウェハを用いた場合、下地絶縁膜１０２は、熱酸化法によって形成してもよい。
次に、下地絶縁膜１０２の表面を平坦化するために、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行ってもよい。ＣＭＰ処理を行うことで、下地絶縁膜１０２の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下とする。上述の数値以下のＲａとすることで、酸化物半導体層１０６ｂの結晶性が高くなる場合がある。なお、Ｒａは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、数式（２３）にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
次に、下地絶縁膜１０２に酸素イオンを添加することにより、過剰酸素を含む絶縁膜を形成しても構わない。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
次に、酸化物層１３６ａ、酸化物半導体層１３６ｂおよび酸化物層１３６ｃを、この順番で形成する（図５（Ａ）参照。）。酸化物層１３６ａ、酸化物半導体層１３６ｂおよび酸化物層１３６ｃは、それぞれ酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃとして示した酸化物から選択して形成すればよい。酸化物半導体層１３６ｂおよび酸化物層１３６ｃは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
以下に、非晶質表面上、非晶質絶縁表面上または非晶質酸化物表面上であっても、結晶性を有する酸化物層のスパッタリング法による形成方法の一モデルについて説明する。以下で示す酸化物層の形成方法は、酸化物層１３６ａ、酸化物半導体層１３６ｂおよび酸化物層１３６ｃの形成方法に適用することができる。
図１４（Ａ）は、多結晶酸化物を有するターゲットにイオン１００１が衝突し、結晶性を有するスパッタ粒子１００２が剥離し、非晶質膜１００４上に堆積することで、酸化物層１００３を形成していく様子を示した模式図である。ターゲットに含まれる結晶粒は、例えば、結晶のａｂ面と平行な劈開面１００５を有する。また、ターゲットに含まれる結晶粒は、例えば、原子間において弱い結合１００６を有する。
ターゲットに含まれる結晶粒にイオン１００１が衝突すると、劈開面１００５および結合１００６における原子間結合が切れ、スパッタ粒子１００２が飛び出す。
または、ターゲットに含まれる結晶粒にイオン１００１が衝突すると、劈開面１００５における原子間結合が切れ、ターゲットに含まれる結晶粒を輪切りにしたような形状の結晶性を有する粒子が飛び出す。次に、ターゲットから飛び出した粒子は、プラズマ１００７に曝されると、結合１００６における原子間結合が切れ、複数の結晶性を有するスパッタ粒子１００２に分かれる。
スパッタ粒子１００２は、例えば、平板状である。平板は、例えば、平行な二つの面（一つ一つを平板面ともいう。）を有する。また、特に、内角が全て１２０°の六角形（正六角形）の平行な二つの面を有する平板をペレットと呼ぶ。ペレット状のスパッタ粒子１００２は、例えば、六角形の面とａｂ面とが平行となる。また、ペレット状のスパッタ粒子１００２は、例えば、六角形の面と垂直な方向が結晶のｃ軸方向となる（図１４（Ｂ）参照。）。また、ペレット状のスパッタ粒子１００２は、例えば、六角形の面の径が１ｎｍ以上１００ｎｍ以下、１ｎｍ以上３０ｎｍ以下、または１ｎｍ以上１０ｎｍ以下となる。なお、以下で示すモデルにおいて、スパッタ粒子１００２は、平行な二つの面が六角形の平板状に限定されるものではない。スパッタ粒子１００２は、短い間に生成と消失が起こる。そのため、スパッタ粒子１００２自身を直接観察することは極めて困難である。ここでは、スパッタ粒子１００２が、六角形の平行な二つの面を有する平板状であると仮定して議論を進める。
イオン１００１は、例えば、酸素の陽イオンを有する。イオン１００１が酸素の陽イオンを有することで、例えば、成膜時のプラズマダメージを軽減することができる。また、イオン１００１が酸素の陽イオンを有することで、例えば、イオン１００１がターゲットの表面に衝突した際に、ターゲットの結晶性を低下させること、または非晶質化させることを抑制できる。また、イオン１００１が酸素の陽イオンを有することで、例えば、イオン１００１がターゲットの表面に衝突した際に、ターゲットの結晶性を高めることができる場合がある。なお、イオン１００１は、例えば、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノンなど）の陽イオンを有しても構わない。
ここで、ターゲットに含まれる結晶の一例として、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数）で表されるホモロガス化合物のｍ＝１における結晶構造を、ａｂ面と平行な視点から示す（図１５（Ａ）参照。）。また、図１５（Ａ）において、破線で囲った部分を拡大し図１５（Ｂ）に示す。
例えば、ターゲットに含まれる結晶において、図１５（Ｂ）に示すガリウム原子または／および亜鉛原子ならびに酸素原子を有する第１の層と、ガリウム原子または／および亜鉛原子ならびに酸素原子を有する第２の層と、の間に劈開面を有する場合がある。これは、第１の層の有する酸素原子と第２の層の有する酸素原子とが近距離にあることに起因する（図１５（Ｂ）の囲み部参照。）。酸素原子は、例えば、マイナスの電荷を有するため、酸素原子同士が近距離にあると、層と層との結合を弱めることがある。このように、劈開面はａｂ面に平行な面である場合がある。また、図１５に示した結晶構造はａｂ面に垂直な視点において、正三角形、正六角形に金属原子が配列している。そのため、図１５に示す結晶構造である結晶を含むターゲットを用いた場合、スパッタ粒子１００２は、内角が１２０°である正六角形の面を有する形状（ペレット状）となる蓋然性は高いと考えられる。
図１４に示すように、スパッタ粒子１００２は、帯電させることが好ましい。スパッタ粒子１００２の角部にそれぞれ同じ極性の電荷がある場合、スパッタ粒子１００２の形状が維持されるよう相互作用が起こる（反発し合う）ため好ましい。スパッタ粒子１００２は、例えばプラスに帯電することがある。スパッタ粒子１００２がプラスに帯電するタイミングは特に問わない。スパッタ粒子１００２は、例えば、イオン１００１の衝突時に電荷を受け取ることでプラスに帯電させることができる。また、スパッタ粒子１００２は、例えば、プラズマ１００７に曝すことでプラスに帯電させることができる。また、スパッタ粒子１００２は、例えば、酸素の陽イオンであるイオン１００１をスパッタ粒子１００２の側面、上面または下面に結合させることでプラスに帯電させることができる。
スパッタ粒子１００２の角部に正の電荷を有させるためには、例えば、直流（ＤＣ）電源を用いることが好ましい。また、高周波（ＲＦ）電源、交流（ＡＣ）電源を用いることもできる。ただし、ＲＦ電源を用いたスパッタリング法において、大面積に均質なプラズマ放電が困難である。そのため、ＲＦ電源を用いたスパッタリング法は、大面積の基板への成膜に適用することが困難である場合がある。また、以下に示す観点からＡＣ電源よりもＤＣ電源が好ましい場合がある。
ＤＣ電源を用いたスパッタリング法では、例えば、図１６（Ａ１）に示すように、ターゲット−基板間に直流電圧が印加される。従って、直流電圧が印加されている間のターゲットと基板との電位差は、図１６（Ｂ１）に示すように一定となる。このように、ＤＣ電源を用いたスパッタリング法は、持続的なプラズマ放電を維持することができる。
ＤＣ電源を用いたスパッタリング法では、スパッタ粒子１００２は、電界が掛かり続けているため、スパッタ粒子１００２の角部の電荷が消失することがない。スパッタ粒子１００２は、角部に電荷が保持されることで、形状を維持することができる（図１６（Ｃ１）参照。）。
一方、ＡＣ電源を用いたスパッタリング法では、例えば、図１６（Ａ２）に示すように、隣接するターゲットにおいて、期間Ａと期間Ｂとでカソードとアノードとが切り替わる。例えば、図１６（Ｂ２）に示す期間Ａにおいては、ターゲット（１）がカソードとして機能し、ターゲット（２）がアノードとして機能する。また、例えば、図１６（Ｂ２）に示す期間Ｂにおいては、ターゲット（１）がアノードとして機能し、ターゲット（２）がカソードとして機能する。期間Ａおよび期間Ｂを合わせると、例えば、２０マイクロ秒から５０マイクロ秒程度である。このように、ＡＣ電源を用いたスパッタリング法は、期間Ａと期間Ｂとを交互に切り替えながらプラズマ放電する。
ＡＣ電源を用いたスパッタリング法では、スパッタ粒子１００２は、瞬間的に電界が掛からない時間を有するため、角部の電荷が消失する場合がある。スパッタ粒子１００２は、角部の電荷が消失することで、形状が崩れてしまうことがある（図１６（Ｃ２）参照。）。従って、スパッタ粒子１００２の形状を維持するためには、ＡＣ電源を用いるよりも、ＤＣ電源を用いる方が好ましい場合がある。
図１４に示すように、ターゲットから飛び出したスパッタ粒子１００２は、プラズマ１００７中を凧のように飛翔する。次に、スパッタ粒子１００２は、ひらひらと被形成面に舞い降りていく。次に、スパッタ粒子１００２は、基板加熱などにより被形成面が高温（例えば、１５０℃以上）である場合、被成膜面上をハンググライダーのように滑空する。この際、スパッタ粒子１００２は、例えば、スパッタ粒子１００２の角部が電荷を有することにより、既に堆積している他のスパッタ粒子１００２との間に斥力を生じる。また、スパッタ粒子１００２は、例えば、高温の被形成面上でマイグレーションをする。そのため、スパッタ粒子１００２は、例えば、他のスパッタ粒子１００２が最表層に堆積していない領域に、他のスパッタ粒子１００２の横に結合するまで動いた後で堆積する。このように、スパッタ粒子１００２は、平板面が被形成面に平行となるように敷き詰められる。このような方法で形成した酸化物層１００３は、例えば、被成膜面に垂直な方向にｃ軸の向きが揃った結晶（ＣＡＡＣ）を有する。また、酸化物層１００３は、例えば、厚さが均一で、結晶の配向の揃った酸化物層となる。
このような形成方法によって得られる酸化物層は、例えば、非晶質表面上、非晶質絶縁表面上、非晶質酸化物表面上などであっても、高い結晶性を有する。
次に、例えば、基板加熱しないことなどにより被形成面が低温（例えば、１３０℃未満、１００℃未満、７０℃未満または室温（２０℃から２５℃）程度）である場合の酸化物層の形成方法について、図１７を用いて説明する。
図１７より、被形成面が低温の場合、スパッタ粒子１００２は被成膜面に不規則に降り注ぐ。スパッタ粒子１００２は、例えば、マイグレーションをしないため、既に他のスパッタ粒子１００２が堆積している領域も含め、無秩序に堆積していく。即ち、堆積して得られる酸化物層は、例えば、厚さが均一でなく、結晶の配向も無秩序になる場合がある。このようにして得られた酸化物層は、スパッタ粒子１００２の結晶性を、ある程度維持するため、結晶部（ナノ結晶）を有する。
また、例えば、成膜時の圧力が高い場合、飛翔中のスパッタ粒子１００２は、アルゴンなどの他の粒子（原子、分子、イオン、ラジカルなど）と衝突する頻度が高まる。スパッタ粒子１００２は、飛翔中に他の粒子と衝突する（再スパッタされる）ことで、結晶構造が崩れる場合がある。例えば、スパッタ粒子１００２は、他の粒子と衝突することで、平板状の形状を維持することができず、粉々（各原子に分かれた状態）になる場合がある。このとき、スパッタ粒子１００２から分かれた各原子が被形成面に堆積していくことで、非晶質酸化物層が形成される場合がある。
また、出発点に多結晶酸化物を有するターゲットを用いたスパッタリング法ではなく、液体を用いて成膜する方法の場合、またはターゲットなどの固体を気体化することで成膜する方法の場合、各原子に分かれた状態で飛翔して被形成面に堆積するため、非晶質酸化物層が形成される場合がある。また、例えば、レーザアブレーション法では、ターゲットから放出された原子、分子、イオン、ラジカル、クラスターなどが飛翔して被形成面に堆積するため、非晶質酸化物層が形成される場合がある。
以上のような方法で酸化物層を形成すればよい。酸化物層を形成するスパッタリング装置の詳細は後述する。
酸化物層１３６ｃを形成した後で、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体層１３６ｂの結晶性を高め、さらに酸化物半導体層１３６ｂから水素や水などの不純物を除去することができる。また、第１の加熱処理によって、酸化物半導体層１０６ｂの欠陥準位密度を低減できる。
次に、酸化物層１３６ａ、酸化物半導体層１３６ｂおよび酸化物層１３６ｃの一部をエッチングし、島状の酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃを形成する（図５（Ｂ）参照。）。
次に、導電膜１１６を形成する。導電膜１１６は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜から選択して形成すればよい。導電膜１１６は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。このとき、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃの破線で示す領域にｎ型領域が形成される場合がある。ｎ型領域は、酸化物層１０６ｃ上に導電膜１１６を形成する際のダメージや、導電膜１１６の作用によって酸化物層１０６ｃに酸素欠損が生じることに起因して形成される。例えば、酸素欠損のサイトに水素が入ることで、キャリアである電子を生成する場合がある。なお、ｎ型領域は、酸化物層１０６ｃと酸化物半導体層１０６ｂとの境界近傍まで形成されているが、これに限定されるものではない。例えば、ｎ型領域が、酸化物層１０６ｃおよび酸化物半導体層１０６ｂ、または酸化物層１０６ｃのみに形成されていてもよい（図５（Ｃ）参照。）。
次に、導電膜１１６の一部をエッチングし、ソース電極１１６ａおよびドレイン電極１１６ｂを形成する（図５（Ｄ）参照。）。
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理で示した条件から選択して行えばよい。第２の加熱処理を行うことで、酸化物層１０６ｃの露出したｎ型領域をｉ型領域にすることができる場合がある（図６（Ａ）参照。）。そのため、酸化物層１０６ｃにおいて、ソース電極１１６ａおよびドレイン電極１１６ｂの直下の領域のみにｎ型領域を設けることができる。ｎ型領域を有することで、酸化物層１０６ｃとソース電極１１６ａおよびドレイン電極１１６ｂとの間の接触抵抗を低減できるため、トランジスタのオン電流を高くすることができる。また、第２の加熱処理を行うことで、第１の加熱処理を行わなくてもよい場合がある。
次に、ゲート絶縁膜１１２を形成する（図６（Ｂ）参照。）。ゲート絶縁膜１１２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
次に、ゲート電極１０４となる導電膜を形成する。ゲート電極１０４となる導電膜は、ゲート電極１０４として示した導電膜から選択して形成すればよい。ゲート電極１０４となる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
次に、ゲート電極１０４となる導電膜の一部をエッチングし、ゲート電極１０４を形成する（図６（Ｃ）参照。）。
次に、保護絶縁膜１０８を形成する。保護絶縁膜１０８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
次に、保護絶縁膜１１８を形成する（図６（Ｄ）参照。）。保護絶縁膜１１８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、第１の加熱処理で示した条件から選択して行うか、第１の加熱処理および第２の加熱処理よりも低温で行えばよい。
以上のようにして、図３に示したトランジスタを作製することができる。
＜製造装置について＞
酸化物半導体層１０６ｂに含まれる不純物濃度が低いことによって、トランジスタの電気特性は安定となる。また、酸化物半導体層１０６ｂが高い結晶性を有することで、酸化物半導体層１０６ｂが非晶質である場合と比べて、トランジスタの電気特性は安定となる。以下では、不純物濃度が低く、結晶性の高い酸化物半導体層１０６ｂを成膜するための成膜装置について説明する。なお、以下で説明する成膜装置は、トランジスタの他の構成を成膜する際に用いてもよい。以下で説明する成膜装置を用いることで、他の構成においても不純物濃度を低減することができる。
まずは、成膜時に不純物の入り込みが少ない成膜装置の構成について図１８を用いて説明する。
図１８（Ａ）は、マルチチャンバーの成膜装置の上面図である。該成膜装置は、基板を収容するカセットポート７４を３つ有する大気側基板供給室７１と、ロードロック室７２ａおよびアンロードロック室７２ｂと、搬送室７３と、搬送室７３ａと、搬送室７３ｂと、基板加熱室７５と、成膜室７０ａと、成膜室７０ｂと、を有する。大気側基板供給室７１は、ロードロック室７２ａおよびアンロードロック室７２ｂと接続する。ロードロック室７２ａおよびアンロードロック室７２ｂは、搬送室７３ａおよび搬送室７３ｂを介して搬送室７３と接続する。基板加熱室７５、成膜室７０ａおよび成膜室７０ｂは、搬送室７３とのみ接続する。なお、各室の接続部にはゲートバルブ（ＧＶ）が設けられており、大気側基板供給室７１を除き、各室を独立して真空状態に保持することができる。また、大気側基板供給室７１および搬送室７３は、一以上の基板搬送ロボット７６を有し、基板を搬送することができる。ここで、基板加熱室７５は、プラズマ処理室を兼ねると好ましい。マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露することなく搬送可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
図１８（Ｂ）は、図１８（Ａ）と構成の異なるマルチチャンバーの成膜装置の上面図である。該成膜装置は、カセットポート８４を有する大気側基板供給室８１と、ロード／アンロードロック室８２と、搬送室８３と、基板加熱室８５と、基板搬送ロボット８６と、成膜室８０ａと、成膜室８０ｂと、成膜室８０ｃと、成膜室８０ｄと、を有する。大気側基板供給室８１、基板加熱室８５、成膜室８０ａ、成膜室８０ｂ、成膜室８０ｃおよび成膜室８０ｄは、搬送室８３を介してそれぞれ接続される。
ここで、図１９（Ａ）を用いて図１８（Ｂ）に示す成膜室（スパッタ室）の一例について説明する。例えば、成膜室８０ｂは、ターゲット８７と、防着板８８と、基板ステージ９０と、を有する。なお、ここでは基板ステージ９０には、ガラス基板８９が設置されている。基板ステージ９０は、図示しないが、ガラス基板８９を保持する基板保持機構や、ガラス基板８９を裏面から加熱する裏面ヒーターなどを備えていても良い。また、防着板８８によって、ターゲット８７からスパッタされる粒子が不要な領域に堆積することを抑制できる。
また、図１９（Ａ）に示す成膜室８０ｂは、マスフローコントローラ９７を介して精製機９４と接続される。なお、精製機９４およびマスフローコントローラ９７は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。成膜室８０ｂなどに用いるガスは、露点が−８０℃以下、好ましくは−１００℃以下、さらに好ましくは−１２０℃以下であるガスを用いる。露点の低い酸素ガス、希ガス（アルゴンガスなど）などを用いることで、成膜時に混入する水分を低減することができる。
なお、真空ポンプ９６は、例えば、ドライポンプおよびメカニカルブースターポンプが直列に接続されたものとすればよい。このような構成とすることで、成膜室８０ｂおよび搬送室８３は、大気圧から低真空（０．１Ｐａから１０Ｐａ程度）までは真空ポンプ９６を用いて排気し、バルブを切り替えて低真空から高真空（１×１０−７Ｐａから１×１０−４Ｐａ）まではクライオポンプ９５ａまたはクライオポンプ９５ｂを用いて排気される。
また、図１９（Ｂ）を用いて図１８（Ｂ）に示す成膜室の他の一例について説明する。
図１９（Ｂ）に示す成膜室８０ｂはゲートバルブを介して、搬送室８３と接続しており、搬送室８３はゲートバルブを介してロード／アンロードロック室８２と接続されている。
図１９（Ｂ）に示す成膜室８０ｂは、ガス加熱機構９８を介してマスフローコントローラ９７と接続され、ガス加熱機構９８はマスフローコントローラ９７を介して精製機９４と接続される。ガス加熱機構９８により、成膜室８０ｂに用いるガスを４０℃以上４００℃以下、または５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構９８、精製機９４およびマスフローコントローラ９７は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。
図１９（Ｂ）に示す成膜室８０ｂは、バルブを介してターボ分子ポンプ９５ｃおよび真空ポンプ９６ｂと接続される。なお、ターボ分子ポンプ９５ｃは、補助ポンプとしてバルブを介して真空ポンプ９６ａが設けられる。真空ポンプ９６ａおよび真空ポンプ９６ｂは真空ポンプ９６と同様の構成とすればよい。また、図１９（Ｂ）に示す成膜室８０ｂは、クライオトラップ９９が設けられる。
ターボ分子ポンプ９５ｃは大きいサイズの分子（原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低いことが知られる。そこで、水などの比較的融点の高い分子（原子）に対する排気能力が高い、クライオトラップ９９が成膜室８０ｂに接続された構成としている。クライオトラップ９９の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ９９が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。
また、図１９（Ｂ）に示す搬送室８３は、真空ポンプ９６ｂ、クライオポンプ９５ｄおよびクライオポンプ９５ｅとそれぞれバルブを介して接続される。クライオポンプが１台の場合、クライオポンプをリジェネしている間は排気することができないが、クライオポンプを２台以上並列に接続することで、１台がリジェネ中であっても残りのクライオポンプを使って排気することが可能となる。なお、クライオポンプのリジェネとは、クライオポンプ内にため込まれた分子（原子）を放出する処理をいう。クライオポンプは、分子（原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネを行う。
また、図１９（Ｂ）に示すロード／アンロードロック室８２は、クライオポンプ９５ｆおよび真空ポンプ９６ｃとそれぞれバルブを介して接続される。なお、真空ポンプ９６ｃは真空ポンプ９６と同様の構成とすればよい。
成膜室８０ｂに、ターゲット対向式スパッタ装置を適用してもよい。なお、成膜室８０ｂに、平行平板型スパッタ装置、イオンビームスパッタ装置を適用しても構わない。
次に、図２０を用いて図１８（Ｂ）に示す基板加熱室の一例の排気について説明する。
図２０に示す基板加熱室８５はゲートバルブを介して、搬送室８３と接続している。なお、搬送室８３はゲートバルブを介してロード／アンロードロック室８２と接続されている。
図２０に示す基板加熱室８５は、マスフローコントローラ９７を介して精製機９４と接続される。なお、精製機９４およびマスフローコントローラ９７は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。また、基板加熱室８５は、バルブを介して真空ポンプ９６ｂと接続される。
また、基板加熱室８５は、基板ステージ９２を有する。基板ステージ９２は、少なくとも１枚の基板が設置できればよく、複数の基板を設置可能な基板ステージとしても構わない。また、基板加熱室８５は、加熱機構９３を有する。加熱機構９３は、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。ＲＴＡを用いることにより、短時間の加熱処理が可能となるため、加熱処理によって基板の反り量を低減することができる。特に、大型ガラス基板は、僅かな反り量であっても半導体装置の歩留まりを低下させることがある。従って、基板が反るような高温での加熱処理には、ＲＴＡを用いることが好ましい。
なお、成膜室８０ｂおよび基板加熱室８５の背圧は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが１８である気体分子（原子）の分圧が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが２８である気体分子（原子）の分圧が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが４４である気体分子（原子）の分圧が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、成膜室８０ｂおよび基板加熱室８５は、リークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
なお、成膜室、基板加熱室、搬送室などの真空室内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離することは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。
または、加熱した希ガスなどの不活性ガスまたは酸素などを流すことで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスを流すことで成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましく、例えば後述する基板１００と同様の基板を用いてもよい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
以上の成膜装置を用いて、酸化物半導体層１０６ｂを成膜することで、酸化物半導体層１０６ｂへの不純物の入り込みを抑制できる。さらには、以上の成膜装置を用いて、酸化物半導体層１０６ｂに接する膜を成膜することで、酸化物半導体層１０６ｂに接する膜から酸化物半導体層１０６ｂへ不純物の入り込みを抑制できる。
次に、上述した成膜装置を用いて、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃを連続して成膜する方法について説明する。
まず、酸化物層１０６ａを成膜する。酸化物層１０６ａは、成膜時の加熱温度が高いほど、不純物濃度が低くなる。例えば、成膜時の基板温度は、１５０℃以上５００℃以下、好ましくは１７０℃以上４５０℃以下とする。酸化物層１０６ａは、基板を成膜室に搬送した後、成膜ガスを流し、圧力を安定させるために１０秒以上１０００秒以下、好ましくは１５秒以上７２０秒以下保持してから成膜する。圧力を安定させるために上述の時間保持することで、酸化物層１０６ａを成膜する際の不純物の混入量を低減できる。
次に、成膜室を移動し、酸化物半導体層１０６ｂを成膜する。酸化物半導体層１０６ｂは、成膜時の加熱温度が高いほど、不純物濃度が低くなる。例えば、成膜時の基板温度は、１５０℃以上５００℃以下、好ましくは１７０℃以上４５０℃以下とする。酸化物半導体層１０６ｂは、基板を成膜室に搬送した後、成膜ガスを流し、圧力を安定させるために１０秒以上１０００秒以下、好ましくは１５秒以上７２０秒以下保持してから成膜する。圧力を安定させるために上述の時間保持することで、酸化物半導体層１０６ｂを成膜する際の不純物の混入量を低減できる。
次に、成膜室を移動し、酸化物層１０６ｃを成膜する。酸化物層１０６ｃは、成膜時の加熱温度が高いほど、不純物濃度が低くなる。例えば、成膜時の基板温度は、１５０℃以上５００℃以下、好ましくは１７０℃以上４５０℃以下とする。酸化物層１０６ｃは、基板を成膜室に搬送した後、成膜ガスを流し、圧力を安定させるために１０秒以上１０００秒以下、好ましくは１５秒以上７２０秒以下保持してから成膜する。圧力を安定させるために上述の時間保持することで、酸化物層１０６ｃを成膜する際の不純物の混入量を低減できる。
酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃを複数の基板に対して成膜する場合、成膜していない期間においても希ガスまたは酸素ガスなどを微量流し続けることが好ましい。こうすることで、成膜室の圧力を高く保てるため、真空ポンプなどから不純物が逆流することを抑制できる。また、配管、その他の部材などから不純物が放出することを抑制できる。従って、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃへの不純物の混入を低減することができる。例えば、アルゴンを１ｓｃｃｍ以上５００ｓｃｃｍ以下、好ましくは２ｓｃｃｍ以上２００ｓｃｃｍ以下、さらに好ましくは５ｓｃｃｍ以上１００ｓｃｃｍ以下流せばよい。
次に、加熱処理を行う。加熱処理は、不活性雰囲気または酸化性雰囲気で行う。加熱処理は、減圧状態で行っても構わない。加熱処理により、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃの不純物濃度を低減することができる。
加熱処理は、不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、不活性雰囲気にて加熱処理を行うと、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃの不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうことがあるためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
こうして得られた酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃは、水素濃度が、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下となる。
また、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃは、それぞれ炭素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下となる。
以上のようにして、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃを成膜することで、酸化物半導体層１０６ｂの結晶性を高くでき、かつ酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃ、酸化物層１０６ａと酸化物半導体層１０６ｂとの界面、および酸化物半導体層１０６ｂと酸化物層１０６ｃとの界面における不純物濃度を低減することができる。
＜トランジスタ構造（２）＞
次に、トランジスタ構造（１）とは異なるトップゲートトップコンタクト型のトランジスタの一例について説明する。
図７は、トランジスタの上面図および断面図である。図７（Ａ）は、トランジスタの上面図を示す。図７（Ａ）において、一点鎖線Ｂ１−Ｂ２に対応する断面図を図７（Ｂ）に示す。また、図７（Ａ）において、一点鎖線Ｂ３−Ｂ４に対応する断面図を図７（Ｃ）に示す。
図７（Ｂ）に示すトランジスタは、基板２００上の下地絶縁膜２０２と、下地絶縁膜２０２上の酸化物層２０６ａと、酸化物層２０６ａ上の酸化物半導体層２０６ｂと、酸化物半導体層２０６ｂと接するソース電極２１６ａおよびドレイン電極２１６ｂと、酸化物半導体層２０６ｂ上、ソース電極２１６ａ上およびドレイン電極２１６ｂ上の酸化物層２０６ｃと、酸化物層２０６ｃ上のゲート絶縁膜２１２と、ゲート絶縁膜２１２上のゲート電極２０４と、を有する。なお、好ましくは、ゲート絶縁膜２１２およびゲート電極２０４上に、保護絶縁膜２１８と、保護絶縁膜２１８上の保護絶縁膜２０８と、を設ける。なお、トランジスタは、下地絶縁膜２０２を有さなくても構わない。
なお、図７に示すトランジスタの下地絶縁膜２０２は、例えば、図１（Ａ）に示すトランジスタのゲート絶縁膜（ｂｇ）に相当する。また、図７に示すトランジスタは、例えば、図１に示すトランジスタのゲート電極（ｂｇ）を有してもよい。図７に示すトランジスタは、例えば、ゲート電極２０４に対向して、下地絶縁膜２０２の下面と接するバックゲート電極を有してもよい。また、図７に示すトランジスタにおいて、基板２００が導電性を有する場合、例えば、基板２００が図１に示すトランジスタのゲート絶縁膜（ｂｇ）に相当してもよい。また、図７に示すトランジスタにおいて、下地絶縁膜２０２より下に配線などの導電膜を有する場合、当該導電膜が図１に示すトランジスタのゲート絶縁膜（ｂｇ）に相当してもよい。
なお、図７には、ゲート電極２０４、ゲート絶縁膜２１２および酸化物層２０６ｃが、概略同一の上面形状（上面図から見た形状）を有する例について示すが、これに限定されるものではない。例えば、酸化物層２０６ｃまたは／およびゲート絶縁膜２１２が、ゲート電極２０４の外側まで設けられていても構わない。
なお、ソース電極２１６ａおよびドレイン電極２１６ｂに用いる導電膜の種類によっては、酸化物半導体層２０６ｂの一部から酸素を奪い、または混合層を形成し、酸化物半導体層２０６ｂ中にｎ型領域を形成することがある。
なお、酸化物半導体層２０６ｂは、図７（Ａ）に示すように、上面図においてゲート電極２０４の外側まで設けられる。ただし、酸化物半導体層２０６ｂがゲート電極２０４の内側に設けられても構わない。こうすることで、ゲート電極２０４側から光が入射した際に、酸化物半導体層２０６ｂ中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極２０４は遮光膜としての機能を有する。
なお、保護絶縁膜２１８と保護絶縁膜２０８との、上下関係を入れ替えても構わない。例えば、保護絶縁膜２０８上に保護絶縁膜２１８が設けられていても構わない。
酸化物層２０６ａ、酸化物半導体層２０６ｂおよび酸化物層２０６ｃは、それぞれ酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃについての記載を参照する。また、下地絶縁膜２０２は、下地絶縁膜１０２の記載を参照する。また、ソース電極２１６ａおよびドレイン電極２１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。ゲート絶縁膜２１２は、ゲート絶縁膜１１２の記載を参照する。ゲート電極２０４は、ゲート電極１０４の記載を参照する。保護絶縁膜２１８は、保護絶縁膜１１８の記載を参照する。保護絶縁膜２０８は、保護絶縁膜１０８の記載を参照する。基板２００は、基板１００の記載を参照する。
＜トランジスタ構造（２）の作製方法＞
以下では、トランジスタ構造（２）の作製方法の一例について説明する。
図８および図９は、図７（Ｂ）に対応する断面図である。
まず、基板２００を準備する。
次に、下地絶縁膜２０２を形成する。下地絶縁膜２０２の形成方法は、下地絶縁膜１０２の記載を参照する。
次に、酸化物層２３６ａおよび酸化物半導体層２３６ｂを、この順番で形成する（図８（Ａ）参照。）。酸化物層２３６ａおよび酸化物半導体層２３６ｂの形成方法は、それぞれ酸化物層１３６ａおよび酸化物半導体層１３６ｂの記載を参照する。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。
次に、酸化物層２３６ａおよび酸化物半導体層２３６ｂの一部をエッチングし、島状の酸化物層２０６ａおよび酸化物半導体層２０６ｂを形成する（図８（Ｂ）参照。）。
次に、導電膜２１６を形成する（図８（Ｃ）参照。）。導電膜２１６の形成方法は、導電膜１１６の記載を参照する。
次に、導電膜２１６の一部をエッチングし、ソース電極２１６ａおよびドレイン電極２１６ｂを形成する。
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。第２の加熱処理を行うことで、酸化物半導体層２０６ｂの露出したｎ型領域をｉ型領域にすることができる場合がある（図８（Ｄ）参照。）。
次に、酸化物層２３６ｃを形成する（図９（Ａ）参照。）。酸化物層２３６ｃの形成方法は、酸化物層１３６ｃの記載を参照する。
次に、絶縁膜２４２を形成する。絶縁膜２４２の形成方法は、ゲート絶縁膜１１２の記載を参照する。
絶縁膜２４２は、例えば、プラズマを用いたＣＶＤ法により形成すればよい。ＣＶＤ法では、基板温度を高くするほど、緻密で欠陥密度の低い絶縁膜が得られる。絶縁膜２４２は、加工後にゲート絶縁膜２１２として機能するため、緻密で欠陥密度が低いほどトランジスタの電気特性は安定となる。一方、下地絶縁膜２０２が過剰酸素を含むとき、トランジスタの電気特性は安定となる。ところが、下地絶縁膜２０２が露出した状態で基板温度を高くすると、下地絶縁膜２０２から酸素が放出し、過剰酸素が低減してしまう場合がある。ここでは、絶縁膜２４２の形成時に、下地絶縁膜２０２が酸化物層２３６ｃで覆われているため、下地絶縁膜２０２からの酸素放出を抑制することができる。そのため、下地絶縁膜２０２に含まれる過剰酸素を低減させることなく、絶縁膜２４２を緻密で欠陥密度の低い絶縁膜とすることができる。そのため、トランジスタの信頼性を高めることができる。
次に、導電膜２３４を形成する（図９（Ｂ）参照。）。導電膜２３４の形成方法は、ゲート電極１０４となる導電膜の記載を参照する。
次に、酸化物層２３６ｃ、絶縁膜２４２および導電膜２３４の一部をエッチングし、それぞれ酸化物層２０６ｃ、ゲート絶縁膜２１２およびゲート電極２０４とする（図９（Ｃ）参照。）。
次に、保護絶縁膜２１８を形成する。保護絶縁膜２１８の形成方法は、保護絶縁膜１１８の記載を参照する。
次に、保護絶縁膜２０８を形成する（図９（Ｄ）参照。）。保護絶縁膜２０８の形成方法は、保護絶縁膜１０８の記載を参照する。
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。
以上のようにして、図７に示したトランジスタを作製することができる。
＜トランジスタ構造（３）＞
次に、ボトムゲートトップコンタクト型のトランジスタの一例について説明する。
図１０は、トランジスタの上面図および断面図である。図１０（Ａ）は、トランジスタの上面図を示す。図１０（Ａ）において、一点鎖線Ｃ１−Ｃ２に対応する断面図を図１０（Ｂ）に示す。また、図１０（Ａ）において、一点鎖線Ｃ３−Ｃ４に対応する断面図を図１０（Ｃ）に示す。
図１０（Ｂ）に示すトランジスタは、基板３００上のゲート電極３０４と、ゲート電極３０４上のゲート絶縁膜３１２と、ゲート絶縁膜３１２上の酸化物層３０６ａと、酸化物層３０６ａ上の酸化物半導体層３０６ｂと、酸化物半導体層３０６ｂ上の酸化物層３０６ｃと、酸化物層３０６ｃと接するソース電極３１６ａおよびドレイン電極３１６ｂと、を有する。なお、好ましくは、酸化物層３０６ｃ上、ソース電極３１６ａ上およびドレイン電極３１６ｂ上の保護絶縁膜３１８を設ける。
なお、図１０に示すトランジスタの保護絶縁膜３１８は、例えば、図１（Ａ）に示すトランジスタのゲート絶縁膜（ｂｇ）に相当する。また、図１０に示すトランジスタは、例えば、図１（Ａ）に示すトランジスタのゲート電極（ｂｇ）を有してもよい。図１０に示すトランジスタは、例えば、ゲート電極３０４に対向して、保護絶縁膜３１８の上面と接するバックゲート電極を有してもよい。また、図１０に示すトランジスタにおいて、保護絶縁膜３１８より上に配線などの導電膜を有する場合、当該導電膜が図１に示すトランジスタのゲート絶縁膜（ｂｇ）に相当してもよい。
なお、ソース電極３１６ａおよびドレイン電極３１６ｂに用いる導電膜の種類によっては、酸化物半導体層３０６ｂ、酸化物層３０６ｃの一部から酸素を奪い、または混合層を形成し、酸化物半導体層３０６ｂ、酸化物層３０６ｃ中にｎ型領域（低抵抗領域）を形成することがある。
なお、ゲート電極３０４は、図１０（Ａ）に示すように、上面図において酸化物半導体層３０６ｂが内側に含まれるように設けられる。こうすることで、ゲート電極３０４側から光が入射した際に、酸化物半導体層３０６ｂ中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極３０４は遮光膜としての機能を有する。ただし、ゲート電極３０４の外側まで酸化物半導体層３０６ｂが設けられても構わない。
酸化物層３０６ａ、酸化物半導体層３０６ｂおよび酸化物層３０６ｃは、それぞれ酸化物層１０６ｃ、酸化物半導体層１０６ｂおよび酸化物層１０６ａについての記載を参照する。即ち、ボトムゲートトップコンタクト型のトランジスタでは、トップゲートトップコンタクト型のトランジスタと上下入れ替わったような積層構造となる。
保護絶縁膜３１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
保護絶縁膜３１８は、例えば、１層目を酸化シリコン層とし、２層目を窒化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
または、保護絶縁膜３１８は、例えば、１層目を第１の酸化シリコン層３１８ａとし、２層目を第２の酸化シリコン層３１８ｂとし、３層目を窒化シリコン層３１８ｃとした多層膜とすればよい（図１０（Ｄ）参照。）。この場合、第１の酸化シリコン層３１８ａまたは／および第２の酸化シリコン層３１８ｂは酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層３１８ａは、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコン層３１８ｂは、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層３１８ｃは水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる酸化シリコン層をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
過剰酸素を含む絶縁膜は、酸化物半導体層３０６ｂ中の酸素欠損を低減することができる。酸化物半導体層３０６ｂ中で酸素欠損は、欠陥準位を形成し、その一部がドナー準位となる。従って、酸化物半導体層３０６ｂ中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与することができる。
また、ソース電極３１６ａおよびドレイン電極３１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。ゲート絶縁膜３１２は、ゲート絶縁膜１１２の記載を参照する。ゲート電極３０４は、ゲート電極１０４の記載を参照する。基板３００は、基板１００の記載を参照する。
なお、図１０に示したトランジスタの作製方法の一例を簡単に説明する。
まず、基板３００上にゲート電極３０４を形成する。次に、ゲート電極３０４上にゲート絶縁膜３１２を形成する。次に、ゲート絶縁膜３１２上に酸化物層３０６ａ、酸化物半導体層３０６ｂおよび酸化物層３０６ｃを、この順番で形成する。次に、酸化物層３０６ｃ上にソース電極３１６ａおよびドレイン電極３１６ｂを形成する。次に、酸化物層３０６ｃ上、ソース電極３１６ａ上およびドレイン電極３１６ｂ上に保護絶縁膜３１８を形成することで、図１０に示したトランジスタを作製すればよい。
なお、酸化物層３０６ａ、酸化物半導体層３０６ｂおよび酸化物層３０６ｃの形成後、ソース電極３１６ａおよびドレイン電極３１６ｂの形成後、保護絶縁膜３１８の形成後、などのタイミングで加熱処理を行ってもよい。加熱処理の条件は、トランジスタ構造（１）の作製方法の記載を参照する。
＜応用製品について＞
以下では、上述したトランジスタを用いた応用製品について説明する。
＜マイクロコンピュータ＞
上述したトランジスタは、さまざまな電子機器に搭載されるマイクロコンピュータに適用することができる。
以下では、マイクロコンピュータを搭載した電子機器の例として火災報知器の構成および動作について、図２１、図２２を用いて説明する。
なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。
図２１に示す警報装置は、マイクロコンピュータ５００を少なくとも有する。ここで、マイクロコンピュータ５００は、警報装置の内部に設けられている。マイクロコンピュータ５００は、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ５０３と、高電位電源線ＶＤＤおよびパワーゲートコントローラ５０３と電気的に接続されたパワーゲート５０４と、パワーゲート５０４と電気的に接続されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５０５と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続された検出部５０９と、が設けられる。また、ＣＰＵ５０５には、揮発性記憶部５０６と不揮発性記憶部５０７と、が含まれる。
また、ＣＰＵ５０５は、インターフェース５０８を介してバスライン５０２と電気的に接続されている。インターフェース５０８もＣＰＵ５０５と同様にパワーゲート５０４と電気的に接続されている。インターフェース５０８のバス規格としては、例えば、Ｉ２Ｃバスなどを用いることができる。また、警報装置には、インターフェース５０８を介してパワーゲート５０４と電気的に接続される発光素子５３０が設けられる。
発光素子５３０は指向性の強い光を放出するものが好ましく、例えば、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなどを用いることができる。
パワーゲートコントローラ５０３はタイマーを有し、当該タイマーに従ってパワーゲート５０４を制御する。パワーゲート５０４は、パワーゲートコントローラ５０３の制御に従って、ＣＰＵ５０５、検出部５０９およびインターフェース５０８に高電位電源線ＶＤＤから供給される電源を供給または遮断する。ここで、パワーゲート５０４としては、例えば、トランジスタなどのスイッチング素子を用いることができる。
このようなパワーゲートコントローラ５０３およびパワーゲート５０４を用いることにより、光量を測定する期間に検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を行い、測定期間の合間には検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
また、パワーゲート５０４としてトランジスタを用いる場合、不揮発性記憶部５０７に用いられる、極めてオフ電流の低いトランジスタ、例えば上述した酸化物半導体層を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート５０４で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
警報装置に直流電源５０１を設け、直流電源５０１から高電位電源線ＶＤＤに電源を供給してもよい。直流電源５０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続され、直流電源５０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低電位電源線ＶＳＳはマイクロコンピュータ５００に電気的に接続される。ここで、高電位電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地電位（ＧＮＤ）などの低電位Ｌが与えられている。
直流電源５０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、警報装置は、必ずしも直流電源５０１を設けなくてもよく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としてもよい。
また、上記電池として、二次電池、例えば、リチウムイオン二次電池（リチウムイオン蓄電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。）を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
検出部５０９は、異常に係る物理量を計測して計測値をＣＰＵ５０５に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部５０９には、火災に係る物理量として光量を計測し、煙の存在を感知する。
検出部５０９は、パワーゲート５０４と電気的に接続された光センサ５１１と、パワーゲート５０４と電気的に接続されたアンプ５１２と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続されたＡＤコンバータ５１３と、を有する。発光素子５３０、光センサ５１１、アンプ５１２およびＡＤコンバータ５１３は、パワーゲート５０４が検出部５０９に電源を供給したときに動作する。
図２２（Ａ）に警報装置の断面の一部を示す。なお、図２２（Ａ）には、チャネル長方向のＡ−Ｂ断面、およびチャネル長方向と直交するＣ−Ｄ断面を示す。ｐ型の半導体基板４０１に素子分離領域４０３を有し、ゲート絶縁膜４０７およびゲート電極４０９、ｎ型の不純物領域４１１ａ、ｎ型の不純物領域４１１ｂ、絶縁膜４１５および絶縁膜４１７を有するトランジスタ５１９が形成されている。トランジスタ５１９は、単結晶シリコンなどの半導体を用いて形成されており、高速動作が可能である。従って、高速なアクセスが可能なＣＰＵの揮発性記憶部を形成することができる。
また、絶縁膜４１５および絶縁膜４１７の一部を選択的にエッチングした開口部にコンタクトプラグ４１９ａおよびコンタクトプラグ４１９ｂを形成し、絶縁膜４１７およびコンタクトプラグ４１９ａおよびコンタクトプラグ４１９ｂ上に溝部を有する絶縁膜４２１を設けている。また、絶縁膜４２１の溝部に配線４２３ａおよび配線４２３ｂを形成する。また、絶縁膜４２１、配線４２３ａおよび配線４２３ｂ上にスパッタリング法、ＣＶＤ法等により絶縁膜４２０を形成し、当該絶縁膜４２０上に、溝部を有する絶縁膜４２２を形成する。絶縁膜４２２の溝部に電極４２４を形成する。電極４２４は、トランジスタ５１７のバックゲート電極として機能する電極である。このような電極４２４を設けることにより、トランジスタ５１７のしきい値電圧の制御を行うことができる。
また、絶縁膜４２２および電極４２４上に、スパッタリング法、ＣＶＤ法等により、絶縁膜４２５を設けている。
絶縁膜４２５上には、トランジスタ５１７と、光電変換素子５１４が設けられる。トランジスタ５１７は、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃと、ソース電極１１６ａおよびドレイン電極１１６ｂと、ゲート絶縁膜１１２と、ゲート電極１０４と、保護絶縁膜１０８と、保護絶縁膜１１８を含む。また、光電変換素子５１４とトランジスタ５１７を覆う絶縁膜４４５が設けられ、絶縁膜４４５上にドレイン電極１１６ｂに接して配線４４９を有する。配線４４９は、トランジスタ５１７のドレイン電極とトランジスタ５１９のゲート電極４０９とを電気的に接続する。
図２２（Ｂ）は、検出部の回路図である。検出部は、光センサ５１１と、アンプ５１２と、ＡＤコンバータ５１３と、を有する。光センサ５１１は、光電変換素子５１４と、容量素子５１５と、トランジスタ５１６と、トランジスタ５１７と、トランジスタ５１８と、トランジスタ５１９と、を含む。ここで光電変換素子５１４としては、例えば、フォトダイオードなどを用いることができる。
光電変換素子５１４の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他方は、トランジスタ５１７のソース電極およびドレイン電極の一方に電気的に接続される。トランジスタ５１７のゲート電極は、電荷蓄積制御信号Ｔｘが与えられ、ソース電極およびドレイン電極の他方は、容量素子５１５の一対の電極の一方と、トランジスタ５１６のソース電極およびドレイン電極の一方と、トランジスタ５１９のゲート電極と電気的に接続される（以下、当該ノードをノードＦＤと呼ぶ場合がある）。容量素子５１５の一対の電極の他方は、低電位電源線ＶＳＳと電気的に接続される。トランジスタ５１６のゲート電極は、リセット信号Ｒｅｓが与えられ、ソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。トランジスタ５１９のソース電極およびドレイン電極の一方は、トランジスタ５１８のソース電極およびドレイン電極の一方と、アンプ５１２と電気的に接続される。また、トランジスタ５１９のソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。トランジスタ５１８のゲート電極は、バイアス信号Ｂｉａｓが与えられ、ソース電極およびドレイン電極の他方は、低電位電源線ＶＳＳと電気的に接続される。
なお、容量素子５１５は必ずしも設けなくてよく、例えば、トランジスタ５１９などの寄生容量が十分大きい場合、容量素子を設けない構成としてもよい。
また、トランジスタ５１６およびトランジスタ５１７に、極めてオフ電流の低いトランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては、上述したトランジスタを用いることが好ましい。このような構成とすることによりノードＦＤの電位を長時間保持することが可能となる。
また、図２２（Ａ）に示す構成は、トランジスタ５１７と電気的に接続して、絶縁膜４２５上に光電変換素子５１４が設けられている。
光電変換素子５１４は、絶縁膜４２５上に設けられた半導体膜４６０と、半導体膜４６０上に接して設けられたソース電極１１６ａ、電極４１６ｃと、を有する。ソース電極１１６ａはトランジスタ５１７のソース電極またはドレイン電極として機能する電極であり、光電変換素子５１４とトランジスタ５１７とを電気的に接続している。
半導体膜４６０、ソース電極１１６ａおよび電極４１６ｃ上には、ゲート絶縁膜１１２、保護絶縁膜１０８、保護絶縁膜１１８および絶縁膜４４５が設けられている。また、絶縁膜４４５上に配線４５６が設けられており、ゲート絶縁膜１１２、保護絶縁膜１０８、保護絶縁膜１１８および絶縁膜４４５に設けられた開口を介して電極４１６ｃと接する。
電極４１６ｃは、ソース電極１１６ａおよびドレイン電極１１６ｂと、配線４５６は、配線４４９と同様の工程で形成することができる。
半導体膜４６０としては、光電変換を行うことができる半導体膜を設ければよく、例えば、シリコンやゲルマニウムなどを用いることができる。半導体膜４６０にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、半導体膜４６０にゲルマニウムを用いる構成とすると、赤外線を検知するセンサとして用いることができる。
以上のように、マイクロコンピュータ５００に、光センサ５１１を含む検出部５０９を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。
上述したＩＣチップを含む火災報知器には、上述したトランジスタを用いた複数の回路を組み合わせ、それらを１つのＩＣチップに搭載したＣＰＵ５０５が用いられる。
＜ＣＰＵ＞
図２３は、上述したトランジスタを少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
図２３（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２３（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図２３（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
図２３（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図２３（Ｂ）または図２３（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図２３（Ｂ）および図２３（Ｃ）の回路の説明を行う。
図２３（Ｂ）および図２３（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタを用いた記憶装置である。
図２３（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図２３（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図２３（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図２３（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
また、図２３（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
＜表示装置＞
本項では、上述したトランジスタを適用した表示装置について説明する。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インク、電気泳動素子など、電気的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。以下では、表示装置の一例としてＥＬ素子を用いた表示装置および液晶素子を用いた表示装置について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイスまたは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
＜ＥＬ表示装置＞
まずはＥＬ素子を用いた表示装置（ＥＬ表示装置ともいう。）について説明する。
図２５（Ａ）は、ＥＬ表示装置の画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。従って、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であり、本明細書等に記載されていると判断することが可能な場合がある。従って、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
図２５（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、キャパシタ７４２と、発光素子７１９と、を有する。
なお、図２５（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加して設けることが可能である。逆に、図２５（Ａ）の各ノードにおいて、追加してトランジスタ、スイッチ、受動素子などを設けないようにすることも可能である。例えば、ｎｏｄｅＡ、ｎｏｄｅＢ、ｎｏｄｅＣ、ｎｏｄｅＤ、ｎｏｄｅＥ、ｎｏｄｅＦ、または／および、ｎｏｄｅＧにおいて、直接的に接続されたトランジスタを、これ以上は設けないようにすることが可能である。従って、例えば、ｎｏｄｅＣにおいて、直接的に接続されているトランジスタはトランジスタ７４１のみであり、他のトランジスタはｎｏｄｅＣと直接的に接続されていない、というような構成にすることが可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端およびキャパシタ７４２の一端と電気的に接続される。トランジスタ７４１のソースはキャパシタ７４２の他端および発光素子７１９の一端と電気的に接続される。トランジスタ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
なお、トランジスタ７４１は、上述した酸化物半導体層を用いたトランジスタを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高いＥＬ表示装置とすることができる。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、上述した酸化物半導体層を用いたトランジスタを用いてもよい。スイッチ素子７４３として当該トランジスタを用いることで、トランジスタ７４１と同一工程によってスイッチ素子７４３を作製することができ、ＥＬ表示装置の生産性を高めることができる。
図２５（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板３００と、基板７００と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板３００と基板７００との間に設けられる。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に設けても構わない。
図２５（Ｃ）は、図２５（Ｂ）の一点鎖線Ｍ−Ｎに対応するＥＬ表示装置の断面図である。ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極３０４と同一層である。
なお、図２５（Ｃ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けることにより、ＥＬ表示装置の作製工程を短縮化し、生産性を高めることができる。
図２５（Ｃ）では、トランジスタ７４１として、図１０に示したトランジスタと同様の構造のトランジスタを適用した例を示す。
図１０に示したトランジスタは、しきい値電圧の変動の小さいトランジスタである。従って、僅かなしきい値電圧の変動によっても階調ずれの生じる場合がある、ＥＬ表示装置に好適なトランジスタである。
トランジスタ７４１およびキャパシタ７４２上には、絶縁膜７２０が設けられる。ここで、絶縁膜７２０および保護絶縁膜３１８には、トランジスタ７４１のソース電極３１６ａに達する開口部が設けられる。
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、絶縁膜７２０および保護絶縁膜３１８に設けられた開口部を介してトランジスタ７４１のソース電極３１６ａと接する。
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。隔壁７８４上には、隔壁７８４に設けられた開口部で電極７８１と接する発光層７８２が設けられる。発光層７８２上には、電極７８３が設けられる。電極７８１、発光層７８２および電極７８３の重なる領域が、発光素子７１９となる。
＜液晶表示装置＞
次に、液晶素子を用いた表示装置（液晶表示装置ともいう。）について説明する。
図２６（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図２６（Ａ）に示す画素７５０は、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填された素子（以下液晶素子ともいう）７５３とを有する。
トランジスタ７５１では、ソースおよびドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
キャパシタ７５２では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極が電気的に接続する配線に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と概略同様である。図２５（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図２６（Ｂ）に示す。図２６（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極３０４と同一層である。
図２６（Ｂ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることにより、液晶表示装置の作製工程を短縮化し、生産性を高めることができる。
トランジスタ７５１としては、上述したトランジスタを適用することができる。図２６（Ｂ）においては、図１０に示したトランジスタと同様の構造のトランジスタを適用した例を示す。
なお、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。
トランジスタ７５１およびキャパシタ７５２上には、絶縁膜７２１が設けられる。ここで、絶縁膜７２１および保護絶縁膜３１８には、トランジスタ７５１のドレイン電極３１６ｂに達する開口部が設けられる。
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１および保護絶縁膜３１８に設けられた開口部を介してトランジスタ７５１のドレイン電極３１６ｂと接する。
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。絶縁膜７９２上には、液晶層７９３が設けられる。液晶層７９３上には、配向膜として機能する絶縁膜７９４が設けられる。絶縁膜７９４上には、スペーサ７９５が設けられる。スペーサ７９５および絶縁膜７９４上には、電極７９６が設けられる。電極７９６上には、基板７９７が設けられる。
＜設置例＞
図２４（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカー部８００３から音声を出力することが可能である。上述した表示装置を用いて表示部８００２に用いることが可能である。
テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、上述したメモリやＣＰＵを用いることが可能である。
図２４（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述したトランジスタを用いたＣＰＵが含まれる。
図２４（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショナーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図２６（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタを用いたＣＰＵが含まれることで、エアコンディショナーを省電力化できる。
図２４（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図２４（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上述したトランジスタを用いたＣＰＵが含まれることで、電気冷凍冷蔵庫８３００を省電力化できる。
図２４（Ｂ）および図２４（Ｃ）に、電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトランジスタを用いたＣＰＵが含まれることで、電気自動車９７００を省電力化できる。
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
なお、本実施の形態は、基本原理の一例について述べたものである。従って、本実施の形態の一部について、実施の形態の他の一部と、自由に組み合わせることや、適用することや、置き換えて実施することができる。
本実施例では、本発明の一態様に係るトランジスタを作製し、電気特性および電気特性の変動について評価した。
実施例試料１および実施例試料２として、トランジスタ構造（２）と同様の構造のトランジスタを作製した。実施例試料１および実施例試料２の詳細については、図７乃至図９を参照する。
実施例試料１および実施例試料２は、基板２００として、シリコンウェハを用いた。また、下地絶縁膜２０２として、厚さが１００ｎｍの酸化シリコン膜と、過剰酸素を含む厚さが３００ｎｍの酸化窒化シリコン膜が積層された多層膜を用いた。また、ソース電極２１６ａおよびドレイン電極２１６ｂとして、厚さが１００ｎｍのタングステン膜を用いた。また、ゲート絶縁膜２１２として、厚さが２０ｎｍの酸化窒化シリコン膜を用いた。また、ゲート電極２０４として、厚さが３０ｎｍの窒化タンタル膜と、厚さが１３５ｎｍのタングステン膜が積層された多層膜を用いた。また、保護絶縁膜２１８として、厚さが３００ｎｍの酸化窒化シリコン膜を用いた。また、保護絶縁膜２０８として、厚さが５０ｎｍの窒化シリコン膜を用いた。
また、酸化物半導体層２０６ｂとして、厚さが１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を用いた。酸化物半導体層２０６ｂは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用い、ＤＣ電力を０．５ｋＷとし、成膜ガスをアルゴン３０ｓｃｃｍおよび酸素１５ｓｃｃｍとし、圧力を０．４Ｐａとし、基板温度を３００℃としたスパッタリング法により成膜した。
また、酸化物層２０６ｃとして、厚さが５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を用いた。酸化物層２０６ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用い、ＤＣ電力を０．５ｋＷとし、成膜ガスをアルゴン３０ｓｃｃｍおよび酸素１５ｓｃｃｍとし、圧力を０．４Ｐａとし、基板温度を２００℃としたスパッタリング法により成膜した。
ここで、実施例試料１は、酸化物層２０６ａとして、厚さが２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を用いた。酸化物層２０６ａは、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用い、ＤＣ電力を０．５ｋＷとし、成膜ガスをアルゴン３０ｓｃｃｍおよび酸素１５ｓｃｃｍとし、圧力を０．４Ｐａとし、基板温度を２００℃としたスパッタリング法により成膜した。
また、実施例試料２は、酸化物層２０６ａとして、厚さが４０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を用いた。酸化物層２０６ａは、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用い、ＤＣ電力を０．５ｋＷとし、成膜ガスをアルゴン３０ｓｃｃｍおよび酸素１５ｓｃｃｍとし、圧力を０．４Ｐａとし、基板温度を２００℃としたスパッタリング法により成膜した。
以上に示した実施例試料１および実施例試料２のゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）特性を測定した。Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）が０．１Ｖまたは３Ｖとして、ゲート電圧（Ｖｇ）を−３Ｖから＋３Ｖまで掃引した際のドレイン電流（Ｉｄ）を測定することで行った。また、ドレイン電圧（Ｖｄ）が０．１Ｖのときの電界効果移動度（μＦＥ）を図２７、図２８、図２９、及び図３０の右軸に示す。
図２７に、実施例試料１のＶｇ−Ｉｄ特性を２５点重ねて示す。なお、図２７（Ａ）は、チャネル長（Ｌ）が０．４８μｍ、チャネル幅（Ｗ）が１μｍのトランジスタのＶｇ−Ｉｄ特性である。また、図２７（Ｂ）は、チャネル長（Ｌ）が１．１μｍ、チャネル幅（Ｗ）が１μｍのトランジスタのＶｇ−Ｉｄ特性である。
図２８に、実施例試料２のＶｇ−Ｉｄ特性を２５点重ねて示す。なお、図２８（Ａ）は、チャネル長（Ｌ）が０．４６μｍ、チャネル幅（Ｗ）が１μｍのトランジスタのＶｇ−Ｉｄ特性である。また、図２８（Ｂ）は、チャネル長（Ｌ）が１．１μｍ、チャネル幅（Ｗ）が１μｍのトランジスタのＶｇ−Ｉｄ特性である。
実施例試料１および実施例試料２から得られた電気特性の平均値を表１に示す。なお、しきい値電圧（Ｖｔｈ）とは、チャネルが形成されたときのゲート電圧（ソースとゲート間の電圧）をいう。しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にとり、データをプロットすることで作成した曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線とドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）として算出した。また、シフト値（Ｓｈｉｆｔ）は、ゲート電圧（Ｖｇ）を横軸にとり、ドレイン電流（Ｉｄ）の対数を縦軸にとり、データをプロットすることで作成した曲線（Ｖｇ−Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）が１×１０―１２Ａとの交点におけるゲート電圧（Ｖｇ）として算出した。表１では、電界効果移動度（μＦＥ）およびサブスレッショルドスイング値（Ｓ値）はドレイン電圧（Ｖｄ）が０．１ＶのＶｇ−Ｉｄ特性より算出し、しきい値電圧（Ｖｔｈ）およびシフト値（Ｓｈｉｆｔ）はドレイン電圧（Ｖｄ）が３ＶのＶｇ−Ｉｄ特性より算出した。
図２７、図２８および表１より、実施例試料１および実施例試料２は優れた電気特性を有するトランジスタであることがわかった。特に、実施例試料２は、実施例試料１よりもさらに電界効果移動度（μＦＥ）が高く、サブスレッショルドスイング値（Ｓ値）が小さく、極めて優れた電気特性を有するトランジスタであることがわかった。従って、酸化物層２０６ａが厚い方が、優れた電気特性を有するトランジスタとなることがわかる。
次に、実施例試料１および実施例試料２のゲートＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験前後のＶｇ−Ｉｄ特性を測定した。
プラスゲートＢＴストレス試験では、まず基板温度を４０℃として、１回目のＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、ゲート電圧（Ｖｇ）を３．３Ｖ、ドレイン電圧（Ｖｄ）を０Ｖとして１時間保持した。次に、ゲート電圧（Ｖｇ）を３．３Ｖとしたまま基板温度を４０℃とし、２回目のＶｇ−Ｉｄ特性の測定を行った。
マイナスＧＢＴ試験では、まず基板温度を４０℃として、１回目のＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、ゲート電圧（Ｖｇ）を−３．３Ｖ、ドレイン電圧（Ｖｄ）を０Ｖとして１時間保持した。次に、ゲート電圧（Ｖｇ）を−３．３Ｖとしたまま基板温度を４０℃とし、２回目のＶｇ−Ｉｄ特性の測定を行った。
図２９に、実施例試料１のゲートＢＴストレス試験前後のＶｇ−Ｉｄ特性を示す。また、ドレイン電圧（Ｖｄ）が０．１Ｖのときの電界効果移動度（μＦＥ）を右軸に示す。図２９（Ａ）は、プラスゲートＢＴストレス試験前後の実施例試料１のＶｇ−Ｉｄ特性である。また、図２９（Ｂ）は、マイナスゲートＢＴストレス試験前後の実施例試料１のＶｇ−Ｉｄ特性である。なお、Ｖｇ−Ｉｄ特性の測定は、チャネル長（Ｌ）が０．４８μｍ、チャネル幅（Ｗ）が１μｍのトランジスタで行った。また、Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）を０．１Ｖまたは３Ｖとし、ゲート電圧（Ｖｇ）を−３Ｖから＋３Ｖまでの範囲で掃引したときのドレイン電流（Ｉｄ）を測定することで行った。
図３０に、実施例試料２のゲートＢＴストレス試験前後のＶｇ−Ｉｄ特性を示す。また、ドレイン電圧（Ｖｄ）が０．１Ｖのときの電界効果移動度（μＦＥ）を右軸に示す。図３０（Ａ）は、プラスゲートＢＴストレス試験前後の実施例試料２のＶｇ−Ｉｄ特性である。また、図３０（Ｂ）は、マイナスゲートＢＴストレス試験前後の実施例試料２のＶｇ−Ｉｄ特性である。なお、Ｖｇ−Ｉｄ特性の測定は、チャネル長（Ｌ）が０．４６μｍ、チャネル幅（Ｗ）が１μｍのトランジスタで行った。また、Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）を０．１Ｖまたは３Ｖとし、ゲート電圧（Ｖｇ）を−４Ｖから＋４Ｖまでの範囲で掃引したときのドレイン電流（Ｉｄ）を測定することで行った。
実施例試料１および実施例試料２における、ゲートＢＴストレス試験前後のしきい値電圧の変化（ΔＶｔｈ）およびシフト値の変化（ΔＳｈｉｆｔ）を表２に示す。
図２９、図３０および表２より、実施例試料１および実施例試料２は安定した電気特性を有するトランジスタであることがわかった。特に、実施例試料２は、実施例試料１で比較的大きいしきい値電圧の変化（ΔＶｔｈ）が小さく、極めて安定した電気特性を有するトランジスタであることがわかった。従って、酸化物層２０６ａが厚い方が、信頼性の高いトランジスタとなることがわかる。
本実施例より、本発明の一態様に係るトランジスタは、優れた電気特性を有し、かつ信頼性の高いトランジスタであることがわかる。
７０ａ 成膜室
７０ｂ 成膜室
７１ 大気側基板供給室
７２ａ ロードロック室
７２ｂ アンロードロック室
７３ 搬送室
７３ａ 搬送室
７３ｂ 搬送室
７４ カセットポート
７５ 基板加熱室
７６ 基板搬送ロボット
８０ａ 成膜室
８０ｂ 成膜室
８０ｃ 成膜室
８０ｄ 成膜室
８１ 大気側基板供給室
８２ ロード／アンロードロック室
８３ 搬送室
８４ カセットポート
８５ 基板加熱室
８６ 基板搬送ロボット
８７ ターゲット
８８ 防着板
８９ ガラス基板
９０ 基板ステージ
９２ 基板ステージ
９３ 加熱機構
９４ 精製機
９５ａ クライオポンプ
９５ｂ クライオポンプ
９５ｃ ターボ分子ポンプ
９５ｄ クライオポンプ
９５ｅ クライオポンプ
９５ｆ クライオポンプ
９６ 真空ポンプ
９６ａ 真空ポンプ
９６ｂ 真空ポンプ
９６ｃ 真空ポンプ
９７ マスフローコントローラ
９８ ガス加熱機構
９９ クライオトラップ
１００ 基板
１０２ 下地絶縁膜
１０４ ゲート電極
１０６ａ 酸化物層
１０６ｂ 酸化物半導体層
１０６ｃ 酸化物層
１０８ 保護絶縁膜
１１２ ゲート絶縁膜
１１６ 導電膜
１１６ａ ソース電極
１１６ａ１ 導電層
１１６ａ２ 導電層
１１６ａ３ 導電層
１１６ａ４ 導電層
１１６ｂ ドレイン電極
１１６ｂ１ 導電層
１１６ｂ２ 導電層
１１６ｂ３ 導電層
１１６ｂ４ 導電層
１１８ 保護絶縁膜
１３６ａ 酸化物層
１３６ｂ 酸化物半導体層
１３６ｃ 酸化物層
２００ 基板
２０２ 下地絶縁膜
２０４ ゲート電極
２０６ａ 酸化物層
２０６ｂ 酸化物半導体層
２０６ｃ 酸化物層
２０８ 保護絶縁膜
２１２ ゲート絶縁膜
２１６ 導電膜
２１６ａ ソース電極
２１６ｂ ドレイン電極
２１８ 保護絶縁膜
２３４ 導電膜
２３６ａ 酸化物層
２３６ｂ 酸化物半導体層
２３６ｃ 酸化物層
２４２ 絶縁膜
３００ 基板
３０４ ゲート電極
３０６ａ 酸化物層
３０６ｂ 酸化物半導体層
３０６ｃ 酸化物層
３１２ ゲート絶縁膜
３１６ａ ソース電極
３１６ｂ ドレイン電極
３１８ 保護絶縁膜
３１８ａ 酸化シリコン層
３１８ｂ 酸化シリコン層
３１８ｃ 窒化シリコン層
４０１ 半導体基板
４０３ 素子分離領域
４０７ ゲート絶縁膜
４０９ ゲート電極
４１１ａ 不純物領域
４１１ｂ 不純物領域
４１５ 絶縁膜
４１６ｃ 電極
４１７ 絶縁膜
４１９ａ コンタクトプラグ
４１９ｂ コンタクトプラグ
４２０ 絶縁膜
４２１ 絶縁膜
４２２ 絶縁膜
４２３ａ 配線
４２３ｂ 配線
４２４ 電極
４２５ 絶縁膜
４４５ 絶縁膜
４４９ 配線
４５６ 配線
４６０ 半導体膜
５００ マイクロコンピュータ
５０１ 直流電源
５０２ バスライン
５０３ パワーゲートコントローラ
５０４ パワーゲート
５０５ ＣＰＵ
５０６ 揮発性記憶部
５０７ 不揮発性記憶部
５０８ インターフェース
５０９ 検出部
５１１ 光センサ
５１２ アンプ
５１３ ＡＤコンバータ
５１４ 光電変換素子
５１６ トランジスタ
５１７ トランジスタ
５１８ トランジスタ
５１９ トランジスタ
５３０ 発光素子
７００ 基板
７１９ 発光素子
７２０ 絶縁膜
７２１ 絶縁膜
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ キャパシタ
７４３ スイッチ素子
７４４ 信号線
７５０ 画素
７５１ トランジスタ
７５２ キャパシタ
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 電極
７８２ 発光層
７８３ 電極
７８４ 隔壁
７９１ 電極
７９２ 絶縁膜
７９３ 液晶層
７９４ 絶縁膜
７９５ スペーサ
７９６ 電極
７９７ 基板
１００１ イオン
１００２ スパッタ粒子
１００３ 酸化物層
１００４ 非晶質膜
１００５ 劈開面
１００６ 結合
１００７ プラズマ
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
８０００ テレビジョン装置
８００１ 筐体
８００２ 表示部
８００３ スピーカー部
８１００ 警報装置
８１０１ マイクロコンピュータ
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 制御回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (12)

  1. 絶縁膜上の第１の酸化物層と、前記第１の酸化物層上の酸化物半導体層と、前記酸化物半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
    前記第１の酸化物層はインジウムを含み、
    前記酸化物半導体層はインジウムを含み、
    前記酸化物半導体層はチャネル形成領域を有し、
    前記第１の酸化物層は、前記絶縁膜との界面に界面準位を有し、
    前記界面と前記チャネル形成領域とが２０ｎｍ以上離れていることを特徴とする半導体装置。
  2. 絶縁膜上の第１の酸化物層と、前記第１の酸化物層上の酸化物半導体層と、前記酸化物半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
    前記第１の酸化物層はインジウム、ガリウムおよび亜鉛を含み、
    前記酸化物半導体層はインジウム、ガリウムおよび亜鉛を含み、
    前記酸化物半導体層はチャネル形成領域を有し、
    前記第１の酸化物層は、前記絶縁膜との界面に界面準位を有し、
    前記界面と前記チャネル形成領域とが２０ｎｍ以上離れていることを特徴とする半導体装置。
  3. 絶縁膜上の第１の酸化物層と、前記第１の酸化物層上の酸化物半導体層と、前記酸化物半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
    前記酸化物半導体層は、チャネル形成領域を有し、
    前記第１の酸化物層は、前記絶縁膜との界面に界面準位を有し、
    前記界面と前記チャネル形成領域とが２０ｎｍ以上離れていることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記酸化物半導体層と前記ゲート絶縁膜との間に、前記酸化物半導体層を構成する金属元素を一種以上有する第２の酸化物層を有することを特徴とする半導体装置。
  5. 請求項１乃至請求項３のいずれか一において、
    前記酸化物半導体層と前記第２の酸化物層との間にソース電極およびドレイン電極を有することを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記酸化物半導体層は、前記第１の酸化物層との界面の法線ベクトルに平行な方向にｃ軸の揃った結晶部を有することを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第１の酸化物層は、１ｎｍ以上１０ｎｍ以下の結晶部を有することを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記第２の酸化物層は、１ｎｍ以上１０ｎｍ以下の結晶部を有することを特徴とする半導体装置。
  9. 加熱処理により酸素を放出する第１の絶縁膜上に第１の酸化物層を形成し、
    前記第１の酸化物層上に酸化物半導体層を形成し、
    前記酸化物半導体層上にソース電極およびドレイン電極を形成し、
    前記第１の絶縁膜、前記第１の酸化物層、前記酸化物半導体層、前記ソース電極および前記ドレイン電極を覆って、第２の酸化物層を形成した後、加熱処理を行い、
    前記第２の酸化物層上に第２の絶縁膜を形成し、
    前記第２の絶縁膜上に導電膜を形成し、
    前記導電膜の一部をエッチングすることでゲート電極を形成し、
    前記第２の絶縁膜の一部をエッチングすることでゲート絶縁膜を形成し、
    前記第２の酸化物層の一部をエッチングすることで第３の酸化物層を形成することを特徴とする半導体装置の作製方法。
  10. 加熱処理により酸素を放出する第１の絶縁膜上に第１の酸化物層を形成し、
    前記第１の酸化物層上に酸化物半導体層を形成し、
    前記第１の絶縁膜、前記第１の酸化物層および前記酸化物半導体層を覆って、第２の酸化物層を形成した後、加熱処理を行い、
    前記第２の酸化物層上に第２の絶縁膜を形成し、
    前記第２の絶縁膜上に導電膜を形成し、
    前記導電膜の一部をエッチングすることでゲート電極を形成し、
    前記第２の絶縁膜の一部をエッチングすることでゲート絶縁膜を形成し、
    前記第２の酸化物層の一部をエッチングすることで第３の酸化物層を形成することを特徴とする半導体装置の作製方法。
  11. 請求項９または請求項１０において、
    前記ゲート絶縁膜は、加熱処理により酸素を放出する絶縁膜であることを特徴とする半導体装置の作製方法。
  12. 請求項９乃至請求項１１のいずれか一において、
    前記第１の絶縁膜上、前記第１の酸化物層上、前記酸化物半導体層上、前記ソース電極上、前記ドレイン電極上、前記第３の酸化物層上、前記ゲート絶縁膜上および前記ゲート電極上に第３の絶縁膜を形成し、
    前記第３の絶縁膜上に酸素をブロックする機能を有する第４の絶縁膜を形成することを特徴とする半導体装置の作製方法。
JP2014005620A 2013-01-18 2014-01-16 半導体装置およびその作製方法 Withdrawn JP2014158018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014005620A JP2014158018A (ja) 2013-01-18 2014-01-16 半導体装置およびその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013007894 2013-01-18
JP2013007894 2013-01-18
JP2014005620A JP2014158018A (ja) 2013-01-18 2014-01-16 半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018208018A Division JP2019024123A (ja) 2013-01-18 2018-11-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2014158018A true JP2014158018A (ja) 2014-08-28
JP2014158018A5 JP2014158018A5 (ja) 2017-02-09

Family

ID=51207037

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014005620A Withdrawn JP2014158018A (ja) 2013-01-18 2014-01-16 半導体装置およびその作製方法
JP2018208018A Withdrawn JP2019024123A (ja) 2013-01-18 2018-11-05 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018208018A Withdrawn JP2019024123A (ja) 2013-01-18 2018-11-05 半導体装置

Country Status (2)

Country Link
US (1) US9391096B2 (ja)
JP (2) JP2014158018A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
JP2016225602A (ja) * 2015-03-17 2016-12-28 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2020254910A1 (ja) * 2019-06-21 2020-12-24 株式会社半導体エネルギー研究所 金属酸化物、金属酸化物の形成方法、半導体装置、および半導体装置の作製方法
JP2021048412A (ja) * 2015-02-12 2021-03-25 株式会社半導体エネルギー研究所 酸化物半導体膜
JP2021082823A (ja) * 2014-12-02 2021-05-27 株式会社半導体エネルギー研究所 表示装置
WO2022176986A1 (ja) * 2021-02-22 2022-08-25 国立研究開発法人科学技術振興機構 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
CN104183194A (zh) * 2014-08-26 2014-12-03 珠海格力电器股份有限公司 家电显示装置及空调
US9722092B2 (en) 2015-02-25 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a stacked metal oxide
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US10290666B2 (en) 2017-05-12 2019-05-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Thin film transistor (TFT) array substrates and manufacturing methods thereof
CN107195634A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011228695A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2002270617A (ja) 2001-12-28 2002-09-20 Seiko Instruments Inc 半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN110908203A (zh) 2009-10-16 2020-03-24 株式会社半导体能源研究所 显示设备
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8884282B2 (en) * 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
SG10201505586UA (en) * 2011-06-17 2015-08-28 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011228695A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082823A (ja) * 2014-12-02 2021-05-27 株式会社半導体エネルギー研究所 表示装置
JP7111851B2 (ja) 2014-12-02 2022-08-02 株式会社半導体エネルギー研究所 表示装置
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
JP2021048412A (ja) * 2015-02-12 2021-03-25 株式会社半導体エネルギー研究所 酸化物半導体膜
JP2022040237A (ja) * 2015-02-12 2022-03-10 株式会社半導体エネルギー研究所 酸化物半導体膜
US11380799B2 (en) 2015-02-12 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US11532755B2 (en) 2015-02-12 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2016225602A (ja) * 2015-03-17 2016-12-28 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2020254910A1 (ja) * 2019-06-21 2020-12-24 株式会社半導体エネルギー研究所 金属酸化物、金属酸化物の形成方法、半導体装置、および半導体装置の作製方法
WO2022176986A1 (ja) * 2021-02-22 2022-08-25 国立研究開発法人科学技術振興機構 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US20140203276A1 (en) 2014-07-24
JP2019024123A (ja) 2019-02-14
US9391096B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
JP2019024123A (ja) 半導体装置
JP6351991B2 (ja) 半導体装置
US11094830B2 (en) Semiconductor device
US9306077B2 (en) Method for processing oxide semiconductor layer
JP2014195058A (ja) 半導体装置およびその作製方法
JP6211665B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20181106