JP2014063279A5 - - Google Patents

Description

発明の一観点によれば、アクセス対象回路へのアクセスを検出し、前回アクセスされてから次回アクセスされるまでの前記アクセスがない期間が継続し、前記アクセスがない期間が第１の期間に達するまで、前記アクセス対象回路を第１の動作状態よりも消費電力が低い第２の動作状態に切り替えることを制限する信号を出力するアクセス検出部と、前記信号に応じて前記アクセス対象回路の動作を制御する動作制御部と、を備えた半導体装置が提供される。

半導体装置１は、アクセス検出部１ａと動作制御部１ｂを有している。
アクセス検出部１ａは、アクセス対象回路２へのアクセスを検出し、アクセスに応じた動作切り替え信号を動作制御部１ｂに送る。アクセス検出部１ａは、アクセスがない期間が所定期間、継続するまでは、動作切り替え信号として、アクセス対象回路２を第１の動作状態よりも消費電力が低い第２の動作状態に切り替えることを制限する信号を出力する。アクセス対象回路２は、たとえば、メモリである。

アクセスモニタ１６は、信号Ｑｃｎｔ、閾値期間に応じて、低消費電力動作を有効にするか無効にするかを示す信号ＳＤ＿ＥＮを生成する。以下の説明では、低消費電力動作を有効にする場合は、ＳＤ＿ＥＮ＝１、低消費電力動作を無効にする場合は、ＳＤ＿ＥＮ＝０とする。アクセスモニタ１６は、信号Ｑｃｎｔを参照し、閾値期間の間、アクセスがないときには、ＳＤ＿ＥＮ＝１とし、閾値期間の間、アクセスが継続したときには、ＳＤ＿ＥＮ＝０とする。

なお、クロック信号ＣＫを半導体装置１０の各部に伝達する信号線については、図示が省略されている。
また、図示を省略しているが、ｔＣＫ／ＤＳ制御部１７には、たとえば、図示しないパワーオンリセット回路などから、電源投入時などに、ＣＫ信号の周期及びドライバ能力設定信号ＤＳを初期化する信号ＩＮＩＴが供給される。信号ＩＮＩＴが１のときは初期化が行われる。

ベリファイタイミング制御部６０は、ＡＮＤ回路７０、ラッチ回路７１を有している。
ＡＮＤ回路７０は、アクセスモニタ１６ａから出力される信号ＳＤ＿ＥＮと、Ｑｃｎｔ生成部１４から出力される信号Ｑｃｎｔを入力し、そのＡＮＤ論理を出力する。

次に、ステップＳ２６の処理で指定されたメモリ２２内の領域のリードが行われる（ステップＳ２８）。セレクタ７４は、リードデータＲＤａｔａをレジスタ制御部７５に送り、レジスタ制御部７５は、リードデータＲＤａｔａを２つ目のレジスタ７７に格納する（ステップＳ２９）。比較器７８は、レジスタ７６，７７に格納された値が等しいか判定し（ステップＳ３０）、等しい場合には、前述のステップＳ３１の処理を行い、Ｖｅｒｉｆｙ＝１とし、ベリファイを終了する。レジスタ７６，７７に格納された値が等しくない場合には、ステップＳ２７から処理が繰り返される。

なお、低消費電力動作としてレイテンシを変える代わりに、第２の実施の形態の半導体装置１０のように、クロック信号の周期や、ドライバ能力を変更するようにしてもよい。
（第５の実施の形態）
図２６は、第５の実施の形態の半導体装置の一例を示す図である。図１９に示した第４の実施の形態の半導体装置１０ｂと同様の要素については同一符号を付し、説明を省略する。

ステップＳ１０３の処理では、アクセス制御部１１１ａは、アクセス要求があった該当チャネルの信号Ｑｃｎｔが０か否かを判定する。ＦＩＦＯ１１に該当チャネルに対するコマンドが供給されていて、Ｑｃｎｔ＝１である場合には、アクセス制御部１１１ａは、アービタ実行部１１０に対して、アクセスを許可しない旨の信号（ＡＣＫ=０）を通知する（ステップＳ１０４）。そして、アクセス制御部１１１ａは、ＦＩＦＯ１１が空になり、該当チャネルのＱｃｎｔが０になるまで、ステップＳ１０３の処理を繰り返す。Ｑｃｎｔ＝０の場合には、ステップＳ１０５の処理が行われる。

マルチチャネル動作時には、各チャネルＣＨ０，ＣＨ１のコマンドＣＨ０−ＣＭＤ，ＣＨ１−ＣＭＤが並列に発行され、データも並列に読み出される。
これに対し、マルチチャネル動作制限時には、１つのチャネルごとにアクセスが行われる。たとえば、タイミングｔ１２０では、チャネルＣＨ０へアクティブコマンドＡＣＴが発行され、タイミングｔ１２１ではチャネルＣＨ１へリードコマンドＲＤＡが発行されている。また、タイミングｔ１２２では再びチャネルＣＨ０へアクティブコマンドＡＣＴが発行されている。

（付記１）アクセス対象回路へのアクセスを検出し、前回アクセスされてから次回アクセスされるまでの前記アクセスがない期間が継続し、前記アクセスがない期間が第１の期間に達するまで、前記アクセス対象回路を第１の動作状態よりも消費電力が低い第２の動作状態に切り替えることを制限する信号を出力するアクセス検出部と、
前記信号に応じて前記アクセス対象回路の動作を制御する動作制御部と、
を有する半導体装置。

（付記５）前記第２の動作状態は、前記第１の動作状態よりも周期が長いクロック信号と、前記第１の動作状態よりも小さいドライバ能力で、前記アクセス対象回路を動作させる動作状態である、付記１乃至４の何れか１つに記載の半導体装置。

Claims (2)

1. アクセス対象回路へのアクセスを検出し、前回アクセスされてから次回アクセスされるまでの前記アクセスがない期間が継続し、前記アクセスがない期間が第１の期間に達するまで、前記アクセス対象回路を第１の動作状態よりも消費電力が低い第２の動作状態に切り替えることを制限する信号を出力するアクセス検出部と、
   前記信号に応じて前記アクセス対象回路の動作を制御する動作制御部と、
   を有する半導体装置。
2. 前記第２の動作状態は、前記第１の動作状態よりも周期が長いクロック信号と、前記第１の動作状態よりも小さいドライバ能力で、前記アクセス対象回路を動作させる動作状態である、請求項１乃至４の何れか一項に記載の半導体装置。