JP2014042239A - 非負バイアスの切替装置 - Google Patents

Abstract

【課題】非負のバイアス電圧のみを用いることによって、占有面積のサイズが小さな切替装置を提供する。
【解決手段】切替装置３００は、１以上のＦＥＴ３０４、３０８とバイアス回路３６４とを備える。１以上のＦＥＴ３０４、３０８は伝送信号を切り換えることを促進するためにオフ状態とオン状態との間を遷移する。１以上のＦＥＴ３０４、３０８はドレイン端子、ソース端子、ゲート端子、およびボディを含む。バイアス回路３６４は、ドレイン端子とソース端子とをオン状態のとき第１直流電圧でバイアスし、オフ状態のとき第２直流電圧でバイアスする。第１および第２直流電圧は非負である。バイアス回路３６４はさらに、ゲート端子をオフ状態のとき第１直流電圧でバイアスし、オン状態のとき第２直流電圧でバイアスする。
【選択図】図３

Description

本発明の実施の形態は概して電気回路の分野に関し、より具体的には非負バイアスの切替装置（switching device）に関する。

ＲＦ（Radio frequency；高周波）切替装置は、無線通信システムのような種々の応用分野においてＲＦ信号を選択的に通過させるために用いられている。ＦＥＴ（field-effect transistor；電界効果トランジスタ）を含む切替装置では、ＦＥＴをオフ状態とするために負の電圧をバイアスすることが要求される。負のバイアス電圧は、典型的には、発信器と電荷ポンプとを含む負電圧発生回路によって生成される。発信器は切替装置のＲＦコアにスプリアス（spurs）を注入し、スプリアス発射（spurious emission）を生じさせる。

実施の形態は、添付の図面の図において、本願発明を限定するためではなく、一例として説明される。添付の図面の図において、同様の構成要素には同様の参照番号を付す。

種々の実施の形態に係る切替装置の回路図である。

種々の実施の形態に係る切替装置をバイアスする方法を示すフローチャートである。

種々の実施の形態に係る単極単投（single-pole, single-throw）スイッチの回路図である。

種々の実施の形態に係る、複数の直列なＦＥＴおよび複数のシャントＦＥＴを備える単極単投スイッチの回路図である。

種々の実施の形態に係る無線通信装置の例を示すブロック図である。

例示的な実施の形態の種々の態様が当業者が他の当業者に対して仕事の内容を伝えるために共通に使用する用語を用いて説明される。しかし、代替となる実施の形態が説明された態様のいくつかのみで実施されうることが当業者にとって明らかである。説明の目的のため、特定の装置および構成が例示的な実施の形態を十分に理解するために説明される。しかし、代替の実施の形態が特定の細部なしで実施されうることが当業者に理解される。他の例では、例示的な実施の形態を不明瞭にしないために、周知の特徴が省略または簡略化される。

さらに、本発明の理解に最も役立つように、種々の実施例が複数の個別の実施例として順に説明される。しかし、説明の順番は、これらの実施例が必ずしも順序に依存しないことを意図していると解されるべきである。特に、これらの実施例は、説明の順番にしたがって実施される必要はない。

「ある実施の形態」という用語は、繰り返し用いられる。この用語は、一般に、同じ実施の形態を意味しないが、同じ実施の形態を意味しうる。「含む」、「持つ」、「有する」という用語は、文脈が特に指示しない限り、同義である。

種々の実施の形態に関連して用いられる用語の趣旨を明確にするため、「Ａ／Ｂ」および「Ａおよび／またはＢ」という用語は「Ａ」、「Ｂ」または「ＡおよびＢ」を意味し、「Ａ、Ｂおよび／またはＣ」という用語は、「Ａ」、「Ｂ」、「Ｃ」、「ＡおよびＢ」、「ＡおよびＣ」、「ＢおよびＣ」、または「Ａ、ＢおよびＣ」を意味する。

「と接続した（coupled with）」という用語および派生する用語が使用される。「接続した（coupled）」は、以下の１以上を意味する。「接続した（coupled）」は、２以上の要素が直接的に物理的または電気的に接触していることを意味する。しかし、「接続した（coupled）」は、互いに協力または相互作用した状態で、２以上の要素が互いに間接的に接触すること、ならびに、互いに接続したというべき要素の間で１以上の他の要素が接続または接触していることをも意味する。

図１はいくつかの実施の形態に係る切替装置１００を示す図である。切替装置１００（回路１００ということもある。）は、バイアス回路１０８と接続するＦＥＴ１０４を含む。ＦＥＴ１０４は、ドレイン端子１１２、ソース端子１１６、ゲート端子１２０、およびボディ１２４を含む。いくつかの実施の形態では、ＦＥＴ１０４はエンハンスメントモード（enhancement mode）のＦＥＴである。加えて、あるいはこれに代えて、ＦＥＴ１０４はＳＯＩ（silicon on insulator）および／またはバルクＣＭＯＳ（bulk complementary metal-oxide-semiconductor）デバイスであってもよい。

種々の実施の形態において、ＦＥＴ１０４は伝送信号（例えば、ＲＦ信号）を切り換えることを促進するためにオフ状態（off state）とオン状態（on state）との間を選択的に遷移する。例えば、ＦＥＴ１０４はドレイン端子１１２において伝送信号を受信すると、ＦＥＴ１０４がオン状態の場合は、その伝送信号をソース端子１１６に渡す。ＦＥＴ１０４は、ＦＥＴ１０４がオフ状態の場合、ドレイン端子１１２とソース端子１１６との間を伝送信号が通過することを阻止する。ＦＥＴ１０４は、ＦＥＴ１０４がオフ状態とオン状態との間を遷移するために、ゲート端子１２０において制御信号を受信する。

いくつかの実施の形態では、ＦＥＴ１０４は、（例えばアンテナおよび／または他の機構による伝送用に）伝送信号を出力端子に選択的に渡すために、相互に直列に接続されてもよい。他の実施の形態では、ＦＥＴ１０４は、伝送信号を接地端子に選択的に渡す（例えば、伝送信号をそらし、出力端子に伝送されることを阻止する）ために、分岐して（in shunt）相互に接続されてもよい。図３に示して後述するように、いくつかの実施の形態は相互に直列に接続する直列トランジスタと、分岐して接地される分岐トランジスタとを含む切替モジュールを含む。切替モジュールが第１状態にあるとき、直列トランジスタはオンとなるとともに分岐トランジスタはオフとなり、伝送信号を出力端子に通過させる。切替モジュールが第２状態にあるとき、直列トランジスタはオフとなるとともに分岐トランジスタはオンとなり、伝送信号は接地端子に渡され、伝送信号が出力端子に伝送することが阻止される。

種々の実施の形態は、ＦＥＴ１０４用のバイアス回路１０８を用いるためのバイアススキーム（scheme）を提供する。本明細書においてはｎ型のエンハンスメントモードＦＥＴを参照してバイアススキームを説明する。しかしながら、他の実施の形態では、このバイアススキームはｐ型のＦＥＴのような他の種類のＦＥＴで用いられ、および／または用いるための修正がなされてもよい。

種々の実施の形態において、バイアス回路１０８は、ＦＥＴ１０４のドレイン端子１１２、ソース端子１１６、ゲート端子１２０、および／またはボディ１２４をバイアスするための直流（direct current；ＤＣ）バイアス電圧を発生する。バイアス回路１０８は、オン状態のときドレイン端子１１２およびソース端子１１６を第１直流電圧でバイアスし、オフ状態のときドレイン端子１１２およびソース端子１１６を第２直流電圧でバイアスする。第２直流電圧は第１直流電圧とは異なる。いくつかの実施の形態では、バイアス回路１０８は、オン状態のときゲート端子１２０を第２直流電圧でバイアスし、オフ状態のときゲート端子１２０を第１直流電圧でバイアスする。いくつかの実施の形態では、ボディ１２４はオン状態およびオフ状態において第１直流電圧がバイアスされる。

種々の実施の形態において、第１直流電圧と第２直流電圧とは非負である。例えば、第１直流電圧は０の電圧（例えば対地電圧）であり、第２直流電圧は正の電圧である。限定しない例として、第２直流電圧は約１［Ｖ］から５［Ｖ］、例えば約２．５［Ｖ］である。

したがって、ここに記載するバイアススキームは、非負のバイアス電圧のみを用いることになる。その結果、負の電圧を発生するために発信器や電荷ポンプが不要となる。故に、発信器のスプリアスによるスプリアス発射の可能性が除去される。加えて、オン状態およびオフ状態の間にＦＥＴ１０４を制御するために生成する必要があるバイアス電圧はたったの２つである。さらに、詳細は後述するが、直列−分岐構成（例えば、直列トランジスタおよび分岐トランジスタ）の一組のトランジスタを制御するために、２つの制御線のみが要求される。したがって、回路１００は、発信器、電荷ポンプ、および／または追加の制御線を含む回路と比較して、専有面積は小さなサイズ（例えばさいころ１つ）となる。

加えて、本バイアススキームは、オン状態およびオフ状態の間、ＦＥＴ１０４のノード（例えば、ドレイン端子１１２、ソース端子１１６、ゲート端子１２０、およびボディ１２４）間の最大電位差を維持する。最大電位差は、第１直流電圧と第２直流電圧との差に等しい。

図２は、種々の実施の形態に係るＦＥＴ（例えばＦＥＴ１０４）をバイアスする方法２００のフローチャートを示す。いくつかの実施の形態では、方法２００は、バイアス回路１０８のようなバイアス回路によって実施される。

ステップ２０４において、バイアス回路は、ＦＥＴのドレイン端子およびソース端子を第１非負直流電圧でバイアスし、ＦＥＴのゲート端子を第２非負電圧でバイアスする。いくつかの実施の形態では、第１非負直流電圧は対地電圧（例えば０［Ｖ］）であり、第２非負直流電圧は正の直流電圧（例えば２．５［Ｖ］）である。ステップ２０４においてバイアスされることで、ＦＥＴはオン状態となり、ドレイン端子におけるＲＦ信号をソース端子に選択的に通過させる。

ステップ２０８において、バイアス回路はドレイン端子とソース端子とを第２非負直流電圧でバイアスし、ゲート端子を第１非負直流電圧でバイアスする。これによりＦＥＴはオフ状態に遷移する。ＦＥＴがオフ状態のとき、ＦＥＴはドレイン端子からソース端子へＲＦ信号が通過することを阻止する。

いくつかの実施の形態では、オフ状態およびオン状態のとき、ＦＥＴのボディは第１電圧でバイアスされる。

図３は、種々の実施の形態における、第１ＦＥＴ（ＦＥＴ１）３０４（直列ＦＥＴ３０４ということもある。）と第２ＦＥＴ（ＦＥＴ２）３０８（分岐ＦＥＴ３０８ということもなる。）とを含む切替回路３００を示す図である。回路３００は第１状態と第２状態との間を切替可能である。回路３００は、（例えば送信機からの）ＲＦ信号を受信する入力端子３１２を含む。回路３００は、回路３００が第１状態の場合はＲＦ信号を出力端子３１６に通過させ、第２状態の場合はＲＦ信号を接地端子３２０に通過させる。いくつかの実施の形態では、出力端子３１６は、ＲＦ信号を伝送するために、図示しないアンテナと接続されてもよい。

第１ＦＥＴ３０４は入力端子３１２と出力端子３１６との間に直列に接続される。第１ＦＥＴ３０４は、入力端子３１２から出力端子３１６に向かって相互に直列に接続されるとも記載できる。第１ＦＥＴ３０４は、回路３００が第１状態の場合、ＲＦ信号を出力端子に選択的に透過させる。第１ＦＥＴ３０４は、ドレイン端子３２４、ソース端子３２８、ゲート端子３３２，およびボディ３３６を備える。

第２ＦＥＴ３０８は入力端子３１２と接地端子３２０との間に接続されている。第２ＦＥＴ３０８は入力端子３１２から分岐するとも記載できる。第２ＦＥＴ３０８は回路３００が第２状態の場合、ＲＦ信号を選択的に接地端子３２０に通過させる。したがって、ＲＦ信号が出力端子３１６に通過することが阻止される。第２ＦＥＴ３０８は、ドレイン端子３４０、ソース端子３４４、ゲート端子３４８、およびボディ３５２を含む。

回路３００は第１制御端子３５６と第２制御端子３６０とをさらに含む。第１制御端子３５６は、第１ＦＥＴ３０４のゲート端子３３２、第２ＦＥＴ３０８のドレイン端子３４０およびソース端子３４４をバイアスするための第１制御信号を受信する。第２制御端子３６０は、第２ＦＥＴ３０８のゲート端子３４８、第１ＦＥＴ３０４のドレイン端子３２４およびソース端子３２８をバイアスするための第２制御信号を受信する。回路３００は、第１制御信号および第２制御信号を発生させるバイアス回路３６４を含む。

第１制御端子３５６および第２制御端子３６０は、第１ＦＥＴ３０４および／または第２ＦＥＴ３０８をバイアスするために任意の適切な配置で第１ＦＥＴ３０４および／または第２ＦＥＴ３０８と接続する。例えば、図３に示すように、第１制御端子３５６は（例えば抵抗Ｒ３ ３８２を介して）第１ＦＥＴ３０４のゲート端子３３２と接続し、（例えば抵抗Ｒ１ ３６８を介して）第２ＦＥＴ３０８のドレイン端子３４０と接続する。第２制御端子３６０は、（例えば抵抗Ｒ５ ３８６を介して）第２ＦＥＴ３０８のゲート端子３４８と接続し、（例えば抵抗Ｒ２ ３７２を介して）第１ＦＥＴ３０４のドレイン端子３２４と接続する。第１ＦＥＴ３０４および第２ＦＥＴ３０８は、それぞれのドレイン端子と同じ電圧でソース端子をバイアスするために、それぞれのドレイン端子およびソース端子の間に接続された図示しないバイアス抵抗を含む。

回路３００は、所与の期間（例えば第１状態または第２状態）において第２ＦＥＴ３０８のドレイン端子３４０とソース端子３２８と比較して、第１ＦＥＴ３０４のドレイン端子３２４とソース端子３２８とを異なる電圧でバイアスするように、ＤＣブロッキングキャパシタ３７６ａ−ｄをさらに備える。第１ＤＣブロッキングキャパシタＣ１ ３７６ａは第１ＦＥＴ３０４の入力端子３１２およびドレイン端子３２４の間に接続されており、第２ＤＣブロッキングキャパシタＣ２ ３７６ｂは第２ＦＥＴ３０８の入力端子３１２およびドレイン端子３４０の間に接続される。第１ＤＣブロッキングキャパシタＣ１ ３７６ａと第２ＤＣブロッキングキャパシタＣ２ ３７６ｂとは、異なるバイアス電圧を容易にするために、ドレイン端子３２４の直流電圧をドレイン端子３４０から分離させる。第３ＤＣブロッキングキャパシタＣ３ ３７６ｃは、第１ＦＥＴ３０４の出力端子３１６における直流電圧からソース端子３２８における直流電圧を分離するために、ソース端子３２８と出力端子３１６との間に接続される。第４ＤＣブロッキングキャパシタＣ４ ３７６ｄは、第２ＦＥＴ３０８の接地端子３２０における直流電圧からソース端子３４４における直流電圧を分離するために、第２ＦＥＴ３０８のソース端子３４４と接地端子３２０との間に接続される。

種々の実施の形態において、第１制御信号は、回路３００が第２状態の間は第１直流電圧を提供し、回路３００が第１状態の間は第２直流電圧を提供する。第２制御信号は、第１状態の間は第１直流電圧を提供し、第２状態の間は第２直流電圧を提供する。第２直流電圧は第１直流電圧と異なる。また第１直流電圧と第２直流電圧とは両者とも非負である。例えば、第１直流電圧は対地電圧（例えば０［Ｖ］）であり、第２直流電圧は正の直流電圧（例えば２．５［Ｖ］）である。

種々の実施の形態において、第１ＦＥＴ３０４のボディ３３６および第２ＦＥＴ３０８のボディ３５２は、回路３００が第１状態および第２状態の間、それぞれ抵抗Ｒ４ ３８４および抵抗Ｒ６ ３８８を介して対地電圧（例えば０［Ｖ］）でバイアスされる。

種々の実施の形態において、回路３００が第１状態のとき、第１ＦＥＴ３０４はオンとなり、第２ＦＥＴ３０８はオフとなる。その結果、第１ＦＥＴ３０４は入力端子３１２から出力端子３１６にＲＦ信号を通過させる。回路３００が第２状態のとき、第１ＦＥＴ３０４はオフとなり、第２ＦＥＴ３０８はオンとなる。その結果、第１ＦＥＴ３０４は、ＲＦ信号が出力端子３１６に通過することを阻止し、第２ＦＥＴ３０８はＲＦ信号を接地端子３２０に通過させる。

結果として、回路３００は、直列ＦＥＴ３０４とシャントＦＥＴ３０８の両方を制御するために制御線をたった２本（すなわち、制御端子３５６と制御端子３６０）しか必要としない。結果として、回路３００は、負のバイアス電圧の生成を必要としない。追加のＤＣブロッキングキャパシタ３７６ａ−ｄはいくらかの挿入損失および／または分離の低下（reduced isolation）を起こすが、この影響は比較的小さい（例えば、挿入損失は０．０４［ｄＢ］未満）。ゆえに、回路３００は、実質的な性能低下をすることなく、従前の切替回路と比較して小さなサイズ（さいころの面積）となる。

いくつかの実施の形態において、第１ＦＥＴ３０４は、入力端子３１２と出力端子３１６との間に接続された多量のＦＥＴ（例えば、複数の直列ＦＥＴ）に含まれていてもよいことは明らかである。加えて、あるいはその代わりに、第２ＦＥＴ３０８は、入力端子３１２と接地端子３２０との間に接続された多量のＦＥＴ（例えば、複数のシャントＦＥＴ）に含まれていてもよい。

例えば、図４は、切替回路４００（回路４００ということもある。）を示す図である。切替回路４００は、以下の点を除いて回路３００と同様である。すなわち、回路３００は入力端子４１２と出力端子４１６との間に直列に接続された第１の一群のＦＥＴ４０４（複数のＦＥＴ４０４ａ−ｃを含む）と、入力端子４１２と出力端子４２０との間に分岐して接続された第２の一群のＦＥＴ４０８（複数のＦＥＴ４０８ａ−ｃを含む）を含む点である。第１の一群のＦＥＴ４０４および／または第２の一群のＦＥＴ４０８は、適切な数のＦＥＴを含む。

回路４００は、ＦＥＴ４０４ａ−ｃのそれぞれのボディ端子と共有ボディノード４２６との間に接続されたボディ抵抗４２２ａ−ｃをさらに備える。加えて、ゲート抵抗４３０ａ−ｃが、ＦＥＴ４０４ａ−ｃのそれぞれのゲート端子と共有ゲートノード４３４との間に接続される。いくつかの実施の形態では、回路４００は、共有ボディノード４２６と接地との間に接続された共有抵抗４３８と、共有ノード４３４とバイアス回路４６４との間に接続された共有抵抗４４２とを含む。他の実施の形態では、共有抵抗４３８および／または共有抵抗４４２は含まない。

回路４００は、ＦＥＴ４０８ａ−ｃのそれぞれのボディ端子と共有ボディノード４２６と接地との間との間に接続されたボディ抵抗４４６ａ−ｃをさらに備える。加えて、ＦＥＴ４０８ａ−ｃのそれぞれのゲート端子と共有ゲートノード４５８との間に接続されたゲート抵抗４５４ａ−ｃを備えてもよい。いくつかの実施の形態では、回路４００は、共有ボディノード４５０と接地との間に接続された共有抵抗４６２と、共有ゲートノード４５８とバイアス回路４６４との間に接続された共有抵抗４６６を含む。他の実施の形態では、共有抵抗４６２および／または共有抵抗４６６は含まない。

図５は、いくつかの実施の形態に係る無線通信装置５００の一例を示すブロック図である。無線通信装置５００は、１以上のＲＦパワーアンプ（power amplifier；ＰＡ）５０８を含むＲＦパワーアンプモジュール５０４を備える。ＲＦパワーアンプモジュール５０４はさらに、１以上のＲＦパワーアンプ５０８と接続する１以上のＲＦスイッチ５１２を備える。ＲＦスイッチ５１２は、回路１００、３００、および／または４００と同様および／またはそれらを含む。加えて、あるいはこれに代えて、ＲＦスイッチ５１２は方法２００を実行するように構成されている。

ＲＦパワーアンプモジュール５０４に加えて、無線通信装置５００は、図５に示すように、アンテナ機構５１４、Ｔｘ／Ｒｘスイッチ５１８、送受信機５２２、メインプロセッサ５２６、およびメモリ５３０を備え、それらは互いに接続されている。無線通信装置５００は送信および受信機能を持つように図示されているが、他の実施の形態では、送信機能のみ、または受信機能のみを持ってもよい。図に示すＲＦスイッチ５１２はＲＦパワーアンプモジュール５０４を持つが、他の実施の形態では、ＲＦパワーアンプモジュール５０４に加えて、またはそれに代えて、ＲＦスイッチ５１２は、Ｔｘ／Ｒｘスイッチ５１８および／または送受信機５２２のような無線通信装置５００の他の要素を含んでもよい。

種々の実施の形態において、限定はしないが、無線通信装置５００は携帯電話、ページング装置（paging device）、ＰＤＡ（personal digital assistant）、テキストメッセージ装置、ポータブルコンピュータ、デスクトップコンピュータ、基地局、加入者ステー−ション（subscriber station）、アクセスポイント、レーダー、衛星通信装置、またはＲＦ信号を無線送信／受信可能な任意の他の装置である。

メインプロセッサ５２６は、メモリ５３０に格納されている基本オペレーティングシステムプログラムを実行し、無線通信装置５００を統括的に制御する。例えば、メインプロセッサ５２６は、送受信機５２２による信号の受信および信号の送信を制御する。メインプロセッサ５２６は、メモリ５３０に常駐する他の処理およびプログラムを実行可能であり、実行中の処理の要求によってメモリ５３０内にデータを移動したり、メモリ５３０の外にデータを移動したりすることができる。

送受信機５２２は、発信されるデータ（例えば、音声データ、ウェブデータ、電子メール、データ信号等）をメインプロセッサ５２６から受信し、その発信されるデータを表すＲＦ信号を生成し、ＲＦパワーアンプモジュール５０４にＲＦ信号を提供する。送受信機５２２は、ＲＦパワーアンプモジュール５０４を制御して、選択したバンドおよびフルパワーまたは抑えたパワー（backoff-power）で動作させる。いくつかの実施の形態では、送受信機５２２は、直行周波数分割多重方式（OFDM modulation）を用いて入力ＲＦ信号（RFin signal）を生成する。

ＲＦパワーアンプモジュール５０４は、記載したように、入力ＲＦ信号を増幅して出力ＲＦ信号を生成する。出力ＲＦ信号はＴｘ／Ｒｘスイッチ５１８に転送され、その後無線（over-the-air；OTA）送信のためにアンテナ機構５１４に転送される。いくつかの実施の形態では、Ｔｘ／Ｒｘスイッチ５１８は、デュプレクサ（duplexer）を含む。同様に、送受信機５２２は、到着するＯＴＡ信号を、アンテナ機構５１４からＴｘ／Ｒｘスイッチ５１８介して受信する。送受信機５２２は、到着する信号を処理し、さらなる処理のためにメインプロセッサ５２６に送信する。

１以上のＲＦスイッチ５１２は、ＲＦ信号（例えば入力ＲＦ信号、および／または出力ＲＦ信号）を、無線通信装置５００内の要素に向かって、要素から、および／または要素内を選択的に通過するために用いられる。

種々の実施の形態において、アンテナ機構５１４は、例えばダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナ、およびＲＦ信号のＯＴＡ送信／受信に適した他の任意のアンテナを含む、１以上の指向性および／または無指向性のアンテナを含んでもよい。

当業者であれば、無線通信装置５００は例示として示されていること、および、単純化および明確化のために、無線通信装置５００の構成および動作を、実施の形態を理解する上で必要な程度に限って図示し説明していること、を認識するであろう。種々の実施の形態は、特定のニーズにしたがい、無線通信装置５００に関連して任意の適切なタスクを実行する適切なコンポーネントまたはコンポーネントの組み合わせを想定している。さらに、無線通信装置５００は、実施の形態が実装されうるタイプのデバイスを限定するものとしてみなされるべきではないことは理解される。

ここでは上述の実施の形態を示して説明してきた。当業者であれば、本開示の範囲を逸脱しない範囲で、同じ目的を達成すると予想される様々な代替的および／または同等な実装が、ここに示されて説明された特定の実施の形態に置き換えられてもよいことを理解するであろう。当業者であれば、本開示の教示が様々な実施の形態において実装されてもよいことを容易に理解するであろう。この説明は、限定的ではなく例示的としてみなされることが意図されている。

Claims (21)

1. 伝送信号の切替を促進するためにオン状態とオフ状態との間を遷移するように構成された、ドレイン端子およびソース端子を持つＦＥＴ（field-effect transistor；電界効果トランジスタ）と、
   前記ＦＥＴと接続し、オン状態のときに前記ドレイン端子およびソース端子を第１直流（direct current；ＤＣ）電圧でバイアスし、オフ状態のときに前記ドレイン端子およびソース端子を前記第１直流電圧とは異なる第２直流電圧でバイアスするように構成されたバイアス回路とを備えることを特徴とする装置。
2. 前記ＦＥＴはさらに、
   前記ＦＥＴのオフ状態とオン状態との間を切り換えるための制御信号を受信するように構成されたゲート端子を備え、
   前記バイアス回路はさらに、前記装置がオフ状態の場合は前記ゲート端子を前記第１直流電圧でバイアスし、前記装置がオン状態の場合は前記ゲート端子を前記第２直流電圧でバイアスするように構成されていることを特徴とする請求項１に記載の装置。
3. 前記ＦＥＴはさらに、オン状態およびオフ状態のときに前記第１直流電圧がバイアスされるように構成されたボディ（body）を備えることを特徴とする請求項２に記載の装置。
4. 前記第１直流電圧および前記第２直流電圧は非負であることを特徴とする請求項２に記載の装置。
5. 前記第１直流電圧は０電圧であり、前記第２直流電圧は正の電圧であることを特徴とする請求項４に記載の装置。
6. 前記ＦＥＴは、エンハンスメントモード（enhancement mode）のＦＥＴであることを特徴とする請求項２に記載の装置。
7. 前記ＦＥＴは、ＳＯＩ（silicon on insulator）またはバルクＣＭＯＳ（bulk complementary metal-oxide-semiconductor）デバイスであることを特徴とする請求項６に記載の装置。
8. 切替装置であって、
   ＲＦ（radio frequency；高周波）信号を受信するように構成された入力端子を備え、
   前記切替装置は、前記切替装置が第１状態の場合は前記ＲＦ信号を出力端子に通過させ、第２状態の場合は前記ＲＦ信号を接地端子に通過させるように構成されており、
   前記切替装置はさらに、
   前記入力端子および出力端子の間に直列に接続され、前記切替装置が第１状態の場合に前記ＲＦ信号を前記出力端子に選択的に通過させるＦＥＴ（field-effect transistor；ＦＥＴ）であって第１ゲート端子と第１ドレイン端子とを持つ第１ＦＥＴと、
   前記入力端子および接地端子の間に直列に接続され、第２ゲート端子と第２ドレイン端子とを持つ第２ＦＥＴと、
   前記第１ゲート端子および前記第２ドレイン端子をバイアスするための第１制御信号を受信するように構成された第１制御端子と、
   前記第２ゲート端子と前記第１ドレイン端子とをバイアスするための第２制御信号を受信するように構成された第２制御端子とを備えることを特徴とする切替装置。
9. 前記第１制御信号は、前記第２状態の間は第１直流（direct current；ＤＣ）電圧を提供し、前記第１状態の間は第２直流電圧を提供し、
   前記第２直流電圧は前記第１直流電圧とは異なり、
   前記第１直流電圧および前記第２直流電圧は非負であることを特徴とする請求項８に記載の切替装置。
10. 前記第２制御信号は、前記第２状態の間に前記第２直流電圧を提供し、前記第１状態の間は前記第１直流電圧を提供することを特徴とする請求項９に記載の切替装置。
11. 前記第１直流電圧は対地電圧であり、前記第２直流電圧は正の直流電圧であることを特徴とする請求項１０に記載の切替装置。
12. 前記第１ＦＥＴは第１ボディをさらに備え、前記第２ＦＥＴは第２ボディをさらに備え、
    前記第１ボディおよび前記第２ボディは、前記第１状態および前記第２状態の間、対地電圧でバイアスされるように構成されていることを特徴とする請求項８に記載の切替装置。
13. 前記入力端子と前記第１ドレイン端子との間に接続された第１ＤＣブロッキングキャパシタと、
    前記入力端子と前記第２ドレイン端子との間に接続された第２ＤＣブロッキングキャパシタとをさらに備えることを特徴とする請求項８に記載の切替装置。
14. 前記第１ＦＥＴは第１ソース端子をさらに備え、前記第２ＦＥＴは第２ソース端子をさらに備え、
    前記切替装置はさらに、
    前記第１ソース端子と前記第１出力端子との間に接続された第３ＤＣブロッキングキャパシタと、
    前記第２ソース端子と前記接地端子との間に接続された第４ＤＣブロッキングキャパシタとを備えることを特徴とする請求項１３に記載の切替装置。
15. 前記入力端子は送受信機からのＲＦ信号を受信するともに、前記切替装置が前記第１状態の場合は無線通信ネットワークを介して伝送するためのアンテナに向かうＲＦ信号を通過させるように構成されていることを特徴とする請求項１４に記載の切替装置。
16. 前記入力端子と前記出力端子との間に直列に接続する、前記第１ＦＥＴを含む複数の直列なＦＥＴと、
    前記入力端子と前記接地端子との間に直列に接続する、前記第２ＦＥＴを含む複数のシャントＦＥＴとをさらに備えることを特徴とする請求項８に記載の切替装置。
17. ＲＦ（radio frequency；高周波）信号を発生するように構成された送信機と、
    無線通信ネットワークを介して前記ＲＦ信号を送信するように構成されたアンテナと、
    前記送信機と前記アンテナとの間に接続されたＦＥＴ（field-effect transistor；電界効果トランジスタ）とを備え、
    前記ＦＥＴは、前記ＦＥＴがオン状態の場合は前記ＲＦ信号を前記アンテナに通過させ、前記ＦＥＴがオフ状態の場合は前記ＲＦ信号を前記アンテナに通過させることを阻止する用に構成されており、
    前記ＦＥＴはさらに、
    前記ＲＦ信号を受信するように構成されたドレイン端子と、
    前記ＦＥＴがオン状態の場合に前記ＲＦ信号を前記アンテナに通過させるように構成されたソース端子と、
    ゲート端子と、
    前記ＦＥＴに接続され、前記ＦＥＴがオフ状態の場合は前記ゲート端子を０の直流（direct current；ＤＣ）電圧でバイアスし、前記ＦＥＴがオン状態の場合は前記ゲート端子を正の直流電圧でバイアスするように構成されたバイアス回路とを備えることを特徴とするシステム。
18. 前記バイアス回路はさらに、オフ状態の場合は前記ドレイン端子および前記ソース端子を正の直流電圧でバイアスし、オン状態の場合は前記ドレイン端子および前記ソース端子を０の直流電圧でバイアスするように構成されていることを特徴とする請求項１７に記載のシステム。
19. 前記ＦＥＴはボディ端子をさらに備え、
    前記バイアス回路はさらに、オン状態およびオフ状態のとき前記ボディ端子を０の電圧でバイアスする用に構成されていることを特徴とする請求項１８に記載のシステム。
20. 前記ＦＥＴは第１ＦＥＴであり、前記ドレイン端子は第１ドレイン端子であり、前記ソース端子は第１ソース端子であり、前記ゲート端子は第１ゲート端子であり、前記システムは前記送信機と接続する第２ＦＥＴと接地端子とをさらに備え、前記第２ＦＥＴはオフ状態とオン状態とを持つとともに前記第２ＦＥＴがオン状態の場合は前記ＲＦ信号を前記送信機から前記接地端子に通過させるように構成されており、前記第２ＦＥＴは、
    前記ＲＦ信号を受信するように構成された第２ドレイン端子と、
    第２ソース端子と、
    第２ゲート端子とを備え、
    前記バイアス回路はさらに、
    前記第２ＦＥＴがオフ状態の場合は前記第２ソース端子と前記第２ドレイン端子とを正の直流電圧でバイアスし、前記第２ＦＥＴがオン状態の場合は前記第２ソース端子と前記第２ドレイン端子とを０の直流電圧でバイアスし、
    前記第２ＦＥＴがオフ状態の場合は前記第２ゲート端子を０の直流電圧でバイアスし、前記第２ＦＥＴがオン状態の場合は前記第２ゲート端子を正の直流電圧でバイアスするように構成されていることを特徴とする請求項１８に記載のシステム。
21. 前記バイアス回路は、
    前記第１ゲート端子、第２ドレイン端子、および前記第２ソース端子をバイアスするように構成された第１制御端子と、
    前記第２ゲート端子、前記第１ドレイン端子、および前記第１ソース端子をバイアスするように構成された第２制御端子とを備えることを特徴とする請求項２０に記載のシステム。

Images