JP2014011357A - 成膜方法、成膜装置及び記憶媒体 - Google Patents

成膜方法、成膜装置及び記憶媒体 Download PDF

Info

Publication number
JP2014011357A
JP2014011357A JP2012147711A JP2012147711A JP2014011357A JP 2014011357 A JP2014011357 A JP 2014011357A JP 2012147711 A JP2012147711 A JP 2012147711A JP 2012147711 A JP2012147711 A JP 2012147711A JP 2014011357 A JP2014011357 A JP 2014011357A
Authority
JP
Japan
Prior art keywords
substrate
gas
film
processing gas
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012147711A
Other languages
English (en)
Other versions
JP5842750B2 (ja
JP2014011357A5 (ja
Inventor
Masanobu Igeta
真信 井下田
Jun Sato
潤 佐藤
Kazuo Yabe
和雄 矢部
Hisashi Kato
寿 加藤
Yusaku Izawa
友策 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012147711A priority Critical patent/JP5842750B2/ja
Priority to KR1020130074701A priority patent/KR101589346B1/ko
Priority to TW102123004A priority patent/TWI516634B/zh
Priority to US13/930,667 priority patent/US8853100B2/en
Publication of JP2014011357A publication Critical patent/JP2014011357A/ja
Publication of JP2014011357A5 publication Critical patent/JP2014011357A5/ja
Application granted granted Critical
Publication of JP5842750B2 publication Critical patent/JP5842750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536Use of plasma, radiation or electromagnetic fields
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45544Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】窒化アルミニウムまたは窒化ケイ素の層の薄膜に発生する応力を調節することが可能な成膜方法等を提供する。
【解決手段】真空容器12内にて回転テーブル2に載置された基板Wを公転させながら窒化アルミニウムまたは窒化ケイ素からなる反応生成物の分子層を積層して薄膜を得るにあたり、回転テーブル2を回転させて基板Wを公転させながら、反応生成物を得るための原料ガスである第1の処理ガスを供給し、次いで、第1の処理ガスが基板Wに供給された位置に対して、回転テーブル2の周方向に離間して設けられた位置にて、前記第1の処理ガスを窒化するためのガスである第2の処理ガスを供給する。しかる後、薄膜に生じる応力を調節するために、前記基板Wに形成された反応生成物の分子層に対して紫外線を照射する。
【選択図】図2

Description

本発明は、基板上に窒化アルミニウムまたは窒化ケイ素の薄膜を成膜する技術に関する。
ロジック回路に用いられるFET(Field effect transistor)の上面に、引張応力や圧縮応力を持つストレスライナー膜を成膜し、FETに歪みを与えてキャリアの移動度を向上させ、演算速度を高速化させる技術が知られている。ストレスライナー膜の成膜にはプラズマCVD(Chemical Vapor Deposition)などが利用され、膜種としては窒化ケイ素などが用いられる。プラズマCVDは、プラズマ条件を変更することにより応力の働く方向(引張方向、圧縮方向)や大きさを制御できるという利点がある。
一方で近年、集積度のさらなる向上や消費電力の低減などが可能な3次元構造のトランジスタの開発が進められている。この種のデバイスは、段差の高い凸部を持っているため、段差被覆性能が低いCVD法を用いてストレスライナー膜を成膜することが困難である。
CVD法に比べて段差被覆性能の高い成膜法として、ALD(Atomic Layer Deposition)法やMLD(Molecular Layer Deposition)法がある(以下、これらをまとめてALD法と呼ぶ)。ALD法は、原料を含む複数種類の処理ガスを反応容器内に順番に供給する工程を繰り返し、基板の表面に原料を吸着させながらこれらの処理ガスを反応させて原子や分子の層を積層させる成膜方法である。このALD法を適用してストレスライナー膜を成膜可能な膜種としても、上述の窒化ケイ素が同じく挙げられるが、ALD法では十分に大きな応力を持たせることが困難であることを把握している。
また、配線パターンを微細化するダブルパターニング技術の一種として、ライン状のマスクパターンの両側壁にサイドウォールと呼ばれる堆積部分を形成した後、マスクパターンを除去し、残ったサイドウォールを新たなマスクとして下層側の膜をパターニングする手法がある。サイドウォールの形成に際してもCVD法やALD法などの成膜プロセスが用いられ、その内部には成膜時に発生する応力が残存している。このため、配線パターンの微細化に伴い、サイドウォールが高アスペクト比になると、サイドウォール自身に働く応力の影響が大きくなってパターン倒れが引き起こされるという問題も生じている。
ここで特許文献1には、ALD法により金属酸化物や金属酸窒化物の堆積層を形成する際に、前駆体ガスが供給された後の基板に紫外線を照射することにより、基板表面に形成された分子層中の不純物を解離させ、当該分子層の表面を反応活性の高いOH基で終端させる技術が記載されている。しかしながら特許文献1には、堆積層に発生する応力を調節する手法やその手法を適用可能な膜種に関する記載はない。
特開2007−27723号公報:請求項1、段落0040〜0045
本発明はこのような事情に鑑みてなされたものであり、その目的は、窒化アルミニウムまたは窒化ケイ素の層の薄膜に発生する応力を調節することが可能な成膜方法、成膜装置及び前記方法を記憶した記憶媒体を提供することにある。
本発明に係る成膜方法は、真空容器内にて回転テーブルに載置された基板を公転させながら互いに異なる処理ガスを順番に供給するサイクルを複数回繰り返して窒化アルミニウムまたは窒化ケイ素からなる反応生成物の分子層を積層して薄膜を得る成膜方法であって、
前記回転テーブルを回転させて基板を公転させながら、前記反応生成物を得るための原料ガスである第1の処理ガスを前記基板に対して供給する工程と、
前記第1の処理ガスが基板に供給された位置に対して前記回転テーブルの周方向に離間して設けられた位置にて、前記基板に吸着した第1の処理ガスを窒化するためのガスである第2の処理ガスを基板に供給する工程と、
前記回転テーブルの周方向において前記第1の処理ガスが供給される位置と第2の処理ガスが供給される位置との間にて第1の処理ガスと第2の処理ガスとを分離する工程と、
前記薄膜に生じる応力を調節するために、前記回転テーブル上の基板に形成された前記反応生成物の分子層に対して紫外線を照射する工程と、を含むことを特徴とする。
上述の成膜方法は以下の特徴を備えていてもよい。
(a)前記第1の処理ガスを基板に供給する工程と、前記第2の処理ガスを基板に供給する工程と、前記紫外線を照射する工程と、からなるサイクルが回転テーブルの1回転の間に行われること。
(b)前記薄膜は、前記基板に対して応力を加えるためのストレスライナー膜であること。ここで前記基板には凸部が形成されており、前記薄膜は、凸部の壁面に沿って形成されること。
(c)前記基板には、パターンが形成される被処理膜と、ライン状のマスクパターンとが下方側からこの順に積層され、前記薄膜は、前記マスクパターンのマスク部分の両側壁に接する堆積部分を得るために形成され、この堆積部分は、前記マスク部分を除去した後に当該堆積部分を次のマスク部分として前記被処理膜をパターニングするためのものであり、前記紫外線照射部は、前記堆積部分の倒壊を抑えるために、前記反応生成物の分子層に照射される紫外線の量が、下層側よりも上層側の方が大きくなるように紫外線の照射量を調節する工程を含むこと。
(d)基板に積層される反応生成物の分子層のうち、m層中、n層(但し、m、nはm>nの関係にある自然数)に対しては紫外線が照射されないように、前記紫外線を照射する工程を間欠的に実行すること。
本発明は、回転テーブルに載置された基板に対して、ALD法により窒化アルミニウムまたは窒化ケイ素の分子層を積層して薄膜を得る際に、これらの分子層に対して紫外線を照射することにより、薄膜に発生する応力を調節することができる。
本発明の成膜装置の一例を示す縦断側面図である。 前記成膜装置の横断平面図である。 ストレスライナー膜が成膜されるP型FETの説明図である。 ストレスライナー膜が成膜されるN型FETの説明図である ストレスライナー膜がウエハに加える応力の方向を示す説明図である。 3次元FETの凸部にストレスライナー膜を成膜した状態を示す説明図である。 ウエハ上に分子層が積層される状態を示した説明図である。 前記成膜装置の作用説明図である。 紫外線照射を行わないサイクルを含む成膜法のタイムチャートである。 前記タイムチャートに示す手法により成膜されたストレスライナー膜の模式図である。 ダブルパターニングに関する第1の説明図である。 ダブルパターニングに関する第2の説明図である。 ダブルパターニングに関する第3の説明図である。 ダブルパターニングに関する第4の説明図である。 ダブルパターニングに関する第5の説明図である。 ダブルパターニングの際にマスク部の表面に成膜されたAlN膜の模式図である。 前記AlN膜から形成されたサイドウォールの模式図である。 バブル型のUVランプを備えた成膜装置の分解斜視図である。 バブル型のUVランプを備えた成膜装置の一部拡大縦断側面図である。 プラズマ発生部を備えた成膜装置の横断平面図である。 プラズマ発生部を備えた成膜装置の分解斜視図である。 実施例に用いた応力測定器の原理の説明図である。 実施例の結果を示す説明図である。
本発明の成膜装置の一例として、基板であるウエハWの表面に、窒化アルミニウムの薄膜(以下、AlN膜と記す)をALD法により成膜する際に、この薄膜に発生する応力を調節する機能を備えた成膜装置の構成について、図1〜図3を参照しながら説明する。図1、図2に示すように、成膜装置は、平面形状が概ね円形である真空容器1と、この真空容器1内に設けられ、当該真空容器1の中心に回転中心を有する載置台である回転テーブル2と、を備えている。
真空容器1は、天板11及び容器本体12を備えており、天板11が容器本体12から着脱できるように構成されている。天板11の上面側における中央部には、真空容器1内の中心部領域Cにおいて互いに異なる処理ガス同士が混ざり合うことを抑制するための分離ガスとしてN(窒素)ガスを供給する分離ガス供給管151が接続されている。図1中13は、容器本体12の上面の周縁部にリング状に設けられたシール部材例えばOリングである。
回転テーブル2は、中心部にて概略円筒形状のコア部21に固定されており、このコア部21の下面に接続されると共に鉛直方向に伸びる回転軸22によって、鉛直軸周り(この例では時計周り)に回転自在に構成されている。図1中23は回転軸22を鉛直軸周りに回転させる駆動部であり、20は回転軸22及び駆動部23を収納するケース体である。このケース体20は、上面側のフランジ部分が真空容器1の底面部14の下面に気密に取り付けられている。また、このケース体20には、回転テーブル2の下方領域にNガスをパージガスとして供給するためのパージガス供給管72が接続されている。真空容器1の底面部14におけるコア部21の外周側は、回転テーブル2に下方側から近接するようにリング状に形成されて突出部12aをなしている。
図2に示すように、回転テーブル2の表面部には、回転方向(周方向)に沿って例えば直径寸法が300mmのウエハWを複数枚、例えば5枚、載置するための円形状の凹部24が設けられている。凹部24は、ウエハWを当該凹部24に落とし込む(収納する)と、ウエハWの表面と回転テーブル2の表面(ウエハWが載置されない領域)とが揃うように、直径寸法及び深さ寸法が設定されている。凹部24は、本例の基板載置領域に相当する。
図2に示すように、回転テーブル2における凹部24の通過領域と各々対向する位置には、各々例えば石英からなる4本のノズル31、32、41、42が真空容器1の周方向(回転テーブル2の回転方向)に互いに間隔をおいて放射状に配置されている。これら各ノズル31、32、41、42は、例えば真空容器1の外周壁から中心部領域Cに向かってウエハWに対向して水平に伸びるように各々取り付けられている。この例では、後述の搬送口15から見て時計周り(回転テーブル2の回転方向)に分離ガスノズル41、第1の処理ガスノズル31、分離ガスノズル42及び第2の処理ガスノズル32がこの順番で配列されている。
各ノズル31、32、41、42は、流量調整バルブを介して各々以下の各ガス供給源(図示せず)に接続されている。即ち、第1の処理ガスノズル31は、Al(アルミニウム)を含む原料ガスである第1の処理ガス、例えばトリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)などのガスの供給源に接続されている。第2の処理ガスノズル32は、前記第1の処理ガスを窒化するためのガスである例えばNH(アンモニア)ガスの供給源に接続されている。処理ガスノズル31、32は、各々第1の処理ガス供給部、第2の処理ガス供給部に相当する。
また、分離ガスノズル41、42は、分離ガスであるN(窒素)ガスのガス供給源に各々接続されている。
ガスノズル31、32、41、42の下面側には、回転テーブル2の半径方向に沿って複数箇所にガス吐出孔が例えば等間隔に形成されている。これら各ノズル31、32、41、42は、当該ノズル31、32、41、42の下端縁と回転テーブル2の上面との離間距離が例えば1〜5mm程度となるように配置されている。
処理ガスノズル31、32の下方領域は、各々ウエハWに原料ガスを吸着させるための第1の処理領域P1及びウエハWに吸着した原料ガスを窒化して窒化アルミニウムからなる反応生成物の分子層を形成するための第2の処理領域P2となる。分離ガスノズル41、42は、各々第1の処理領域P1と第2の処理領域P2とを分離する分離領域Dを形成するためのものである。この分離領域Dにおける真空容器1の天板11には、図2に示すように、概略扇形の凸状部4が設けられており、分離ガスノズル41、42は、この凸状部4に形成された溝部内に収められている。
従って、分離ガスノズル41、42における回転テーブル2の周方向両側には、各処理ガス同士の混合を阻止するために、前記凸状部4の下面である低い天井面(第1の天井面)が配置され、この天井面の前記周方向両側には、当該天井面よりも高い天井面(第2の天井面)が配置されている。凸状部4の周縁部(真空容器1の外縁側の部位)は、各処理ガス同士の混合を阻止するために、回転テーブル2の外端面に対向すると共に容器本体12に対して僅かに離間するように、L字型に屈曲している。
また、図1、図2に示すように、回転テーブル2の外周側において当該回転テーブル2よりも僅かに下方側の位置には、カバー体であるサイドリング100が配置されている。このサイドリング100は、例えば装置のクリーニング時において、各処理ガスに代えてフッ素系のクリーニングガスを通流させた時に、当該クリーニングガスから真空容器1の内壁を保護するためのものである。そこで、サイドリング100は、フッ素系ガスに対する耐腐食性を持たせるために、表面が例えばアルミナなどによりコーティングされているか、あるいは石英カバーなどにより覆われている。
サイドリング100の上面には、互いに周方向に離間するように2箇所に排気口161、162が形成されている。これら2つの排気口161、162のうち一方及び他方を各々第1の排気口161及び第2の排気口162と呼ぶと、第1の排気口161は、第1の処理ガスノズル31と、当該第1の処理ガスノズル31よりも回転テーブル2の回転方向下流側における分離領域Dとの間において、当該分離領域D側に寄った位置に形成されている。また第2の排気口162は、第2の処理ガスノズル32と、この第2の処理ガスノズル32よりも回転テーブル2の回転方向下流側における分離領域Dとの間において、分離領域D側に寄った位置に形成されている。
第1の排気口161は、第1の処理ガス及び分離ガスを排気するためのものであり、第2の排気口162は、第2の処理ガス及び分離ガスを排気するためのものである。図1に示すように、これら第1の排気口161及び第2の排気口162は、各々バタフライバルブなどの圧力調整部165が介設された排気管163により、真空排気機構である例えば真空ポンプ164に接続されている。
また、第2の処理ガスノズル32から供給された第2の処理ガスが回転テーブル2から流れ出る位置には、既述のサイドリング100の上面に、第2の処理ガス及び分離ガスを通流させるための溝状のガス流路101が形成されている。
図1、図2に示すように、天板11の下面における中央部には、凸状部4における中心部領域C側の部位と連続して周方向に亘って概略リング状に形成されると共に、その下面が凸状部4の下面(第1の天井面)と同じ高さに形成された突出部150が設けられている。この突出部150よりも回転テーブル2の回転中心側に位置するコア部21の上方側には、中心部領域Cにおいて第1の処理ガスと第2の処理ガスとが互いに混ざり合うことを抑制するためのラビリンス構造部110が配置されている。
図1に示すように、ラビリンス構造部110は、回転テーブル2側から天板11側に向かって垂直上方に伸びる、円筒状の第1の壁部111と、天板11側から回転テーブル2に向かって垂直下方に伸びる二重円筒状の第2の壁部112と、を備えている。そして、第2の壁部112の二重円筒の間に形成される溝内に第1の壁部111を挿入することによりラビリンス構造部110が形成される。このとき、各壁部111、112の壁面間や第1の壁部111の上端と天板11の下面との間、第2の壁部112の下端と回転テーブル2の上面との間に、各々1mm程度の隙間が形成されるように、各壁部111、112を配置することにより、回転テーブル2の回転動作との干渉を避けつつ、処理領域P1、P2からの処理ガスの進入を防ぐことができる。
一方、既述の分離ガス供給管151からNガス(分離ガス)が供給される中心部領域C内の圧力は、処理領域P1、P2の圧力よりも高くなっており、中心領域Cに供給されたNガスはラビリンス構造部110の壁部111、112の隙間を通って処理領域P1、P2へと流入する。この分離ガスの流れを形成することによっても一方側の処理領域P1、P2から他方側の処理領域P2、P1への処理ガスの侵入を抑制できる。
回転テーブル2と真空容器1の底面部14との間の空間には、図1に示すように、加熱機構であるヒータユニット7が設けられ、回転テーブル2を介して回転テーブル2上のウエハWを例えば300℃に加熱するようになっている。図1中71aはヒータユニット7の側方側に設けられたカバー部材、7aはこのヒータユニット7の上方側を覆う覆い部材である。また、真空容器1の底面部14には、ヒータユニット7の下方側において、ヒータユニット7の配置空間をパージするためのパージガス供給管73が周方向に亘って複数箇所に設けられている。
図2に示すように、真空容器1の側壁には、図示しない外部の搬送アームと回転テーブル2との間においてウエハWの受け渡しを行うための搬送口15が形成されており、この搬送口15はゲートバルブGにより気密、且つ開閉自在に構成されている。また、回転テーブル2の凹部24は、この搬送口15に臨む位置にて搬送アームとの間でウエハWの受け渡しが行われることから、回転テーブル2の下方側において当該受け渡し位置に対応する部位には、凹部24を貫通してウエハWを裏面から持ち上げるための受け渡し用の3本の昇降ピン及びその昇降機構(いずれも図示せず)が設けられている。
さらに本例の成膜装置は、ウエハWに形成されるAlN膜に発生する応力を調節するために、第1、第2の処理ガスの反応生成物である窒化アルミニウムの分子層に紫外線を照射する紫外線照射部6を備えている。
図1、図2に示すように、紫外線照射部6は、UVランプ61と、このUVランプ61を収容するランプボックス62とを備えている。UVランプ61は、例えば直管型の発光管によって構成され、給電部63から供給される電力により、126〜405nmの範囲内の例えば254nmの紫外線を発光する。ランプボックス62は、その底面に紫外線を透過可能な、例えば石英ガラス製の底板621を備え、UVランプ61から放出された紫外線を、その底面側へ向けて照射することができる。
ランプボックス62は、天板11に形成された開口部に嵌合して成膜装置に装着され、図2に示すように、第2の処理ガスノズル32よりも回転テーブル2の回転方向下流側における分離領域Dとの間において、分離領域D側に寄った位置に配置されている。回転テーブル2上のウエハWと、UVランプ61との距離は、ウエハWに成膜されるAlN膜に所望の大きさや方向の応力を発生させることが可能な距離に設定される。この距離は、UVランプ61から単位時間当たりに照射される紫外線のエネルギー量、UVランプ61の下方をウエハWが通過する速度や底板621における紫外線の透過率などを考慮して決定される。
さらに本例の成膜装置は、図1に示すように制御部120と接続されている。制御部120は例えばCPUと記憶部121とを備えたコンピュータからなり、記憶部121には成膜装置の作用、即ち、成膜装置にウエハWを搬入してから各処理ガス、分離ガスの供給を開始し、回転テーブル2を回転させてウエハWにAlN膜を成膜する動作に係わる制御についてのステップ(命令)群が組まれたプログラムが記録されている。このプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプテイカルディスク、メモリーカード等の記憶媒体に格納され、そこからコンビュータにインストールされる。
以上に説明した構成を備えた本成膜装置にて成膜されるAlN膜の適用例について説明する。紫外線照射部6を利用してAlN膜に発生する応力を調節することが可能な本例の成膜装置によれば、基板に形成されたFETの表面にストレスライナー膜90を形成することができる。
図3、図4に示すように、ロジック回路に用いられるP型FET9a、N型FET9bにストレスライナー膜90を形成する場合には、<110>方向をx軸としたとき、P型FET9aに対してはx軸方向、及びy軸方向に引張応力、z軸方向に圧縮応力を加えるストレスライナー膜90aが好ましい。またN型FET9bに対しては、x軸方向に圧縮応力、y軸方向、z軸方向に圧縮応力を加えるストレスライナー膜90bが好適である。各図中、91は基板、92はソース領域、93はドレイン領域、94はゲート電極、95は絶縁膜、96は分離領域を表す。
ここで図5(a)に示すように圧縮応力型のストレスライナー膜90は、自身には引張方向の応力が発生し、これによりウエハW(基板91)に対して圧縮応力を加える。一方、図5(b)に示すように、引張応力型のストレスライナー膜90は、自身には圧縮方向の応力が発生し、これによりウエハW(基板91)に対して引張応力を加える。
また背景技術にて説明したように、図3、図4に示した平坦な形状(プレーナ型)の従来のFET9に対しては、プラズマCVDを利用してストレスライナー膜90の成膜が行われてきた。しかしながら、図6に示すFin−FET9cなどのように、基板91(Si基板)の表面に形成された段差の大きなフィン97(凸部)の表面に沿って設けられたゲート電極95aを覆うようにしてストレスライナー膜90を形成する場合には、従来のプラズマCVDは段差被覆性能が十分でなかった。
本実施の形態の成膜装置は、ALD法によりAlN膜を成膜することにより、高い段差被覆性能を実現しつつ、後述の実施例に示すようにストレスライナー膜90として利用可能な程度まで、AlN膜に発生する引張応力を調節することができる。
以下、当該成膜装置の作用について説明する。
図1、図2において、先ず、ゲートバルブGを開放して、回転テーブル2を間欠的に回転させながら、搬送口15を介して図示しない搬送アームにより回転テーブル2上に例えば5枚のウエハWを載置する。このウエハWの表面には、ドライエッチング処理やCVD法などを用いてFET9が形成されている。次いで、ゲートバルブGを閉じ、真空ポンプ64により真空容器1内を引き切りの状態にすると共に、回転テーブル2を時計周りに回転させながらヒータユニット7によりウエハWを100〜400℃程度に加熱する。
続いて、処理ガスノズル31、32から各々Alを含む原料ガス(第1の処理ガス)及びNHガス(第2の処理ガス)を吐出する。また、分離ガスノズル41、42から分離ガスを所定の流量で吐出し、分離ガス供給管151及びパージガス供給管72、73からもNガスを所定の流量で吐出すると共に、UVランプ61への給電を開始して紫外線を発光させる。そして、圧力調整部165により真空容器1内を予め設定した処理圧力に調整する。
そして図8に示すように、回転テーブル2を所定の回転速度で回転させると、回転テーブル2上のウエハWが回転軸22の周りを公転し、第1の処理領域P1では第1の処理ガスノズル31から供給された原料ガスが、回転テーブル2の回転動作に伴って、その回転方向の下流側へ向けて流れ、やがて排気口161へ向けて排出される。一方、第2の処理領域P2では第2の処理ガスノズル32から供給されたNHガスが、回転テーブル2の回転動作に伴って、その回転方向の下流側へ向けて流れた後、ガス流路101に流れ込み、やがて排気口162へ排出される。
一方、第1の処理領域P1と第2の処理領域P2とは、分離領域Dや中心領域C、及びこれらの領域に供給されるNガス(分離ガス)によって分離されている。このため、各処理領域P1、P2における処理ガス同士の混合が抑えられ、成膜対象であるウエハWの表面以外の領域での反応生成物の堆積が抑えられる。
この回転テーブル2上のウエハWを見ると、第1の処理領域P1では、Alを含む原料ガスがウエハWの表面に吸着し、第2の処理領域P2にてウエハWの表面に吸着した原料ガスとNHガスとが反応して反応生成物であるAlNの分子層が、1層あるいは複数層形成される。しかる後、分子層が形成されたウエハWがUVランプ61の下方を通過すると、この分子層に紫外線が照射される。
分子層に紫外線が照射されると、紫外線の持つエネルギーを分子層が吸収し、分子層中に取り込まれた未反応ガス(例えばTMAやNH)、中間ガス(CH-NH)の化学結合を脱離させたり、膜中の炭素原子や水素原子を脱離させたりして、分子層の密度を上昇させる。そして、これらの物質が分子層から脱離することにより、分子層が収縮する方向の応力が発生し、このような応力を持つ分子層が積層されると、図5(b)に示すようにウエハWに対して引張応力を加えるストレスライナー膜90を成膜することができると考えられる。もちろん、ストレスライナー膜90は、図5(a)に示すように、圧縮応力を加えるものが必要な場合もあり得る。この場合には例えば、後述のプラズマ発生部8を用いた成膜法などを採用する手法などが考えられるが、その詳細については後述する。
このように、ウエハWに対しては、回転テーブル2が1回転する間に、原料ガスが供給されるステップと、NHガスが供給されるステップと、紫外線が照射されるステップと、がこの順番で実行されることになる。この結果、図7に模式的に示すように、ウエハW表面に紫外線処理がされていない未処理分子層901が形成された後(図7(a))、この未処理分子層901に紫外線が照射されて紫外線処理分子層902となる(図7(b))。
こうして、未処理分子層901の形成と、紫外線照射とを繰り返して紫外線処理分子層902を積層していくことにより(図7(c)、(d))、内部まで紫外線処理が行われたストレスライナー膜90を形成することができる。
一方、例えばCVD法やALD法によりAlN膜の成膜を行った後に、紫外線を照射してこのAlN膜に発生する応力を調節する場合には、紫外線照射の効果がAlN膜の表面近傍にしか及ばないので、応力を調節可能な範囲が狭くなってしまう。
また、ウエハWの表面に吸着した原料ガスから生成した反応生成物を堆積させてAlN膜を成膜することにより、図6に示すように、段差の大きな凸部(フィン97)を持つ3次元構造のFET9(9c)などに対しても、当該凸部の壁面に沿って、段差被覆性の高いストレスライナー膜90を成膜することができる。但し、本成膜装置を利用してストレスライナー膜90を形成することが可能なウエハWは、三次元構造のトランジスタが形成されたものに限定されず、従来のプレーナ型のFET9(9a、9b)が形成されたウエハWであってもよいことは勿論である。
こうして、所定時間だけAlN膜の成膜を行ったら、処理ガスノズル31、32からの原料ガス及びNHガスの吐出、分離ガスノズル41、42からの分離ガスの吐出を停止し、回転テーブル2の回転を止める。そして、ヒータユニット7によるウエハWの加熱を終えると共に、ウエハWを搬出可能な圧力に真空容器1内を調節し、ゲートバルブGを開いて搬送口15からウエハWを取り出し、成膜処理を終える。
実施の形態に関わる成膜装置によれば以下の効果がある。回転テーブル2に載置されたウエハWに対して、ALD法によりAlNの分子層を積層してAlN膜を得る際に、これらの分子層に対して紫外線を照射することにより、AlN膜に発生する応力を調節することができる。
ここで、上述の成膜装置を利用して成膜されるAlN膜は、すべての分子層に対して紫外線の照射を行うことが必須の要件ではない。一部の分子層に対しては、紫外線照射を行わないことにより、AlN膜に発生する応力を調節してもよい。
図9は、回転テーブル2上のあるウエハWに着目して、当該ウエハWに対し実施される処理の内容を経時的に示したタイムチャートである。紫外線照射を行う通常サイクルにおいては、ウエハWに対して原料ガス供給(図9(a))→Nガス(分離ガス)供給(図9(c))→NHガス供給(図9(b))→Nガス(分離ガス)供給(図9(c))→紫外線照射(図9(d))の処理が順番に実行される。この結果、図10に示すように、ウエハWの表面に紫外線処理分子層902が形成される。
一方、紫外線照射なしサイクルでは、図9(d)のタイミングにおいて、ウエハWに形成された未処理分子層901に対する紫外線照射を行わないことにより、そのままの状態で次の分子層の積層を開始する。こうしてm層中、n層(但し、m、nはm>nの関係にある自然数)だけ分子層に対する紫外線の照射を行わないことにより、図10に示すように未処理分子層901と紫外線処理分子層902とを所望の順序で積層することができる。図10に示したストレスライナー膜90cでは2層の分子層中、1層に対して紫外線照射が行われていない。
回転テーブル2に載置された状態で回転するウエハWに対し、所定の間隔で紫外線照射が行われないようにする手法としては、ウエハWがUVランプ61の下方を通過する際に、予め設定された順番のサイクルにおいてはUVランプ61を消灯する場合などが考えられる。また、UVランプ61の下方に開閉シャッターを設け、この開閉シャッターの開閉動作により紫外線の照射/非照射を制御してもよい。
また、紫外線の照射/非照射のタイミングを調節することに代えてUVランプ61の照射強度を増減させることにより、照射される紫外線の量を分子層ごとに変化させてストレスライナー膜に発生する応力を制御してもよい。例えば、分子層の積層方向に向けて、下層側から上層側へとUVランプ61の照射強度を強くしてもよいし、反対に下層側から上層側へと弱くしてもよく、予め設計した計画に基づいて、各分子層に照射される紫外線の量を適宜、増減することもできる。
さらにまた、上述の実施の形態にて説明した成膜装置に設けられた紫外線照射部6を利用して薄膜に発生する応力を調節することが可能な膜の種類は、AlN膜に限られるものではない。例えば、SiN膜においてもAlN膜と同様の効果が得られる。SiN膜の成膜に際しては、第1の処理ガスとして、ジクロロシラン(DCS)、ヘキサクロロジシラン(HCD)など、ケイ素(Si)を含む原料ガスが用いられ、第1の処理ガスを窒化するガスとしてはNHガスなどが用いられる。
次に、本成膜装置を利用して成膜される第2の適用例について説明する。ここでは、既述のAlN膜に替えて、SiN膜を成膜する場合について説明するが、処理ガスやエッチングガス等が異なる他はAlN膜の場合でも実施される処理の内容は同様である。
第2の適用例は、背景技術にて説明したダブルパターニングに利用するSiN膜を成膜する際に、本例の成膜装置を利用してSiN膜に発生する応力を調節する。
初めに、サイドウォールを利用したダブルパターニングについて、図11〜図15を参照しながら簡単に説明しておく。
図11に示すように、例えば表面にSiO膜からなる被処理膜904が成膜され、その上面に、アモルファスシリコンのマスク部分903を有するライン状のマスクパターンが形成された状態のウエハWに対して、被処理膜904のダブルパターニングを行う場合について説明する。
上記のウエハWを本例の成膜装置に搬入して、その表面にSiN膜90dを成膜した後(図12)、例えばCF4ガス、CHF3ガス、Arガス、O2ガス、CH22ガス及びF2ガスの混合ガスをプラズマ化して異方性エッチングを行い、下方側へ向けてSiN膜90dをエッチングする。この結果、マスク部分903の上端が露出すると共に、隣り合うマスク部分903の間からは被処理膜904の上面が露出する。また、マスク部分903の両側壁に接する堆積部分はサイドウォール90eとして残る(図13)。
しかる後、例えばOガスとHBrガスとをプラズマ化してアモルファスシリコンのマスク部分903を除去した後(図14)、ウエハW上に残るサイドウォール90eを新たなマスク部分とし、ArガスとC4ガスとをプラズマ化して被処理膜904のエッチングを行う。そして、CF4ガス、CHF3ガス、Arガス、O2ガス、CH22ガス及びF2ガスの混合ガスをプラズマ化してサイドウォール90eを除去することにより、マスク部分903よりも狭い間隔でパターニングされた被処理膜904が得られる(図15)。
上述のダブルパターニングのプロセスにおいて、マスク部分903にSiNを堆積させてサイドウォール90eを形成すると、図14に示すように、サイドウォール90eは上部側が先細りの肩落ち形状となる。一方、ALD法により成膜されたSiN膜90dは、図16に模式的に示すようにSiNの分子層900が堆積して形成されている。
このとき、紫外線照射部6を利用した応力の調節を行うことで、単位面積当たりの応力が均等な分子層900が積層されることになる。この状態でSiN膜90dのエッチング、マスク部分903の除去を行い、肩落ち形状のサイドウォール90eが形成されると、マスク部分903との界面付近にある初期の段階で形成された分子層900と、外側の分子層900との応力値の大きさとその差、また前記肩落ち形状に起因して、図17に併記したグラフ中に破線で示す応力分布が形成される。
上述の破線で示した応力分布のように、サイドウォール90eに働く応力がその外側で小さく、マスク部903と接触していた内側で大きくなると、サイドウォール90eに働く応力のバランスが崩れてしまう。この結果、図17中に一点鎖線で示すように、内側へ向けてサイドウォール90eが倒れてしまうおそれがある。
そこで例えば、図1、図2に示したUVランプ61に、給電部63からの給電量の増減などにより、紫外線の発光量を増減させる調光機能を設け、分子層900に照射する紫外線量が、図16に示すSiN膜90dの外側(積層される順番で見ると上層側)で大きく、内側(積層される順番で見ると下層側)で小さくなるように照射量の調節を行う。その結果、図17に示すサイドウォール90eでは内側の分子層900に働く応力に揃うように、外側の分子層900に働く応力が大きくなり、ストレスライナー膜90に働く応力の分布がストレスライナー膜90の幅方向に均一化される(図17に併記したグラフ中に実線で示す)。この結果、応力のバランスが保たれて、サイドウォール90eの倒壊を抑制することができる。
以上、紫外線照射部6が設けられた成膜装置を利用して、AlN膜やSiN膜により、FETの演算速度を高速化するためのストレスライナー膜90や、ダブルパターニングの際にマスクとして利用されるサイドウォール90eを形成する適用例について説明した。
ここで、紫外線照射部6に設けられる発光管は、直管型のものに限定されるものではなく、バルブ型のものを用いてもよい。図18、図19には、バルブ型のランプバルブ611を備えたUVランプ61aを多数、配置した紫外線照射部6aの例を示している。
UVランプ61aは、ランプバルブ611とランプシェード612とを備え、図8の平面図に示した紫外線照射部6とその下流側の分離領域4との間の領域に、多数のUVランプ61aが扇形に配置されている。本例の紫外線照射部6aも、紫外線を透過する底板621を備えたランプボックス62を天板11に設けられたランプボックス62に嵌合させ、このランプボックス62内にUVランプ61aが配置されている。多数のUVランプ61aを設け、その点灯領域(例えばUVランプ61aを点灯する扇形の領域の幅)や点灯数(点灯しているUVランプ61aと消灯しているUVランプ61aの割合)や1つのUVランプ61aあたりの発光強度などを調節することにより、分子層に照射されるエネルギー量やエネルギー密度などを増減し、AlN膜やSiN膜に発生する応力の調節をより柔軟に行うことができる。
次に、真空容器1内で回転テーブル2を回転させてウエハWに対してAlN膜やSiN膜の成膜を行う成膜装置において、既述の紫外線照射部6に替えて、プラズマ発生部8を利用してこれらの膜に発生する応力を調節する手法について図20、図21を参照しながら説明する。
図21の分解斜視図に示すように、プラズマ発生部8は、電極82に接続されると共に、コイル状に巻回されたアンテナ8と、このアンテナ8により発生する電界及び磁界のうち、電界を選択的に減衰させるために設けられたファラデーシールド84と、アンテナ8とファラデーシールド84とを互いに絶縁するために、これらの機器81、84の間に設けられた例えば石英板からなる絶縁板83と、を備えたICP(Inductively Coupled Plasma)プラズマ発生器として構成されている。
このプラズマ発生部8は、扇形状のボックス62a内に収容され、図20に示すように第2の処理ガスノズル32の下流側の分離領域Dの手前に配置されている。また、回転テーブル2の回転方向からみて上流側の位置におけるボックス62aの側縁部下方側には、当該側縁部に沿って回転テーブル2の直径方向に延びだすようにプラズマ発生用ガスノズル34が設けられている。そして、このプラズマ発生用ガスノズル34からArガスとNHガスと水素との混合ガス、またはArガスとNガスとの混合ガスを供給し、高周波電源86からファラデーシールド84に、整合器85を介して、例えば13.56MHzの高周波電力を印加すると、プラズマ発生部8から供給された変動磁場により発生した渦電流の影響により混合ガスがプラズマ化する。
こうしてプラズマ化したガスをAlNやSiNの分子層に接触させると、活性化したN原子やH原子が当該分子膜に取り込まれ、分子層が膨張する方向の応力を発生させることができる。このような応力を持つ分子層が積層されると、図5(a)に示すようにウエハWに対して圧縮応力を加える薄膜を成膜することができる。
一方、既述のようにAlNやSiNの分子層に紫外線が照射されると、分子層中に取り込まれた未反応ガス(例えばTMAやNH)、中間ガス(CH-NH)の化学結合を脱離させたり、膜中の炭素原子や水素原子を脱離させたりして、分子層の密度を上昇させる。そして、これらの物質が分子層から脱離することにより、分子層が収縮する方向の応力が発生し、このような応力を持つ分子層が積層されると、図5(b)に示すようにウエハWに対して引張応力を加える薄膜を成膜することができる
上述のように、成膜装置に紫外線照射部6を設けることにより、AlN膜やSiN膜が引張応力を持つように薄膜に発生する応力を調節し、またプラズマ発生部8を設けることにより圧縮応力を持つ薄膜に調節することができる。従って、共通の成膜装置内に、これら紫外線照射部6とプラズマ発生部8との双方を設けることにより、AlN膜やSiN膜に発生する応力の働く方向や応力の大きさを調節することが可能な成膜装置を構成することが可能となる。
ウエハW上に成膜されたAlN膜に対して、紫外線照射などの処理を行い、AlN膜に発生する応力を測定した。
A.実験条件
ALD法により成膜した厚さ50nmのAlN膜(原料ガス;TMA、窒化ガス;NH)に対し、(1)紫外線照射、(2)プラズマ処理、(3)加熱処理の各処理を行い、AlN膜に発生する応力を測定した。
応力の測定は、図22に示すように、レーザー光源M1から出力されたレーザー光を反射鏡M2で反射させ、レンズM3を介してウエハWに照射し、ウエハWからの反射光の位置センサーM4への入射位置を検出する。反射鏡M2は、回転軸周りに回転自在に構成されており、図22中にwで示した走査範囲でレーザー光の照射位置を走査できる。レンズM3と位置センサーM4との位置関係は、平坦なウエハWから反射された光がレンズM3の焦点位置にて一点に集中して位置センサーM4へと入射するように調節されている。
一方、ウエハWのレーザー光が照射される面の表側に、ウエハWに圧縮応力を加えるAlN膜を成膜すると、図22中に一点鎖線で示すようにウエハWに反りが発生する。この結果、ウエハWにて反射されたレーザー光が位置センサーM4に入射する位置がずれ、前記走査範囲の一端側で反射されたレーザー光の入射位置と、前記範囲の他端側で反射されたレーザー光の入射位置との距離がDに広がる。逆にウエハWの表側に、ウエハWに引張応力を加えるAlN膜を成膜すると、図22に示した一点鎖線とは反対の方向に反りが発生する。この結果、前記一端側、他端側で反射されたレーザー光の入射位置が図22に示す例とは反対の方向にずれて、これらの入射位置の距離がDとなる。
位置センサーM4にて距離Dを検出した結果に基づいて、下記(1)式によりウエハWの曲率半径Rを求める。また、センサーM4に入射するレーザー光のずれ方向からウエハWの反りの方向を把握する。
R=2Lw/D …(1)
但し、R;反ったウエハWの曲率半径、L;レンズM3の焦点距離、D;位置センサーM4で検出されたレーザー光の入射位置の距離、w;レーザー光の走査距離である。
そして、下記(2)式(Stoneyの式)により、AlN膜の応力σを求める。
σ=(E )/{6(1−ν)Rt} …(2)
但し、E;ウエハWのヤング率、ν;ウエハWのポアソン比、t;ウエハWの厚さ、t;AlN膜の膜厚である。
(実施例1−1)399Paの真空雰囲気下において、ウエハWを400℃に加熱し、このウエハWの表面から40〜100mm離れた高さ位置より波長254nm、0.3Wの紫外線をAlN膜に600秒間照射した。その後、AlN膜の応力を計測した。
(実施例1−2)実施例1−1に対して、ウエハの加熱温度を350℃、AlN膜に照射する紫外線を波長405nm、0.7Wに変更した。
(実施例2−1)真空容器内配置した平行平板からなる上部電極と下部電極とを備えた容量結合プラズマ装置の下部電極上にウエハWを載置し、真空容器内を666.7Paの圧力に調節しつつ、Arガスを1.6slm(標準リットル(0℃、1気圧)/分を意味する。以下、同じ)、水素ガスを2.0slm、NHガスを1.5slmの流量で供給し、上部下部電極に450kHz、800Wの電力を印加してプラズマを発生させ、ウエハWに対するプラズマ処理を60秒行った。その後、AlN膜の応力を計測した。
(実施例2−2)実施例2−1に対して、供給するガスをArガス1.6sln、Nガス1.6slnに変更した。
(参考例)133Paの真空雰囲気下においてウエハWを500℃で、2時間加熱処理した。その後、AlN膜の応力を計測した。
(参照例)AlNの成膜後、処理を行わずにAlN膜の応力を計測した。
B.実験結果
上述の各実施例、参照例、参考例の結果を図23に示す。図中、縦軸は、AlN膜に生じた応力の大きさを示し、この値が正の値である場合、当該AlN膜が引張応力膜であることを意味している。図23を見ると、各実施例、参照例、参考例のすべてのAlN膜は引張応力膜であることが確認できる。
また、紫外線照射を行った実施例1−1、1−2の結果を見ると、成膜後に比べて引張応力が200MPa程度増加している。これは、参考例における引張強度の増加量にほぼ匹敵しており、ウエハWの加熱温度を400℃以下の低温に維持しながら行った600秒間の紫外線照射は、500℃、2時間の加熱処理にとほぼ同等の引張応力増大効果が得られることがわかる。既述のように、本実験は予め成膜されたAlN膜に対して紫外線照射を行っているので、紫外線照射の影響は、AlN膜の表層側にしか作用していない可能性が高い。そこで、既述の成膜装置に紫外線照射部6を設け、積層される各分子層に紫外線照射を行うことにより、AlN膜に発生する引張応力をさらに増大させることが可能となる。
一方、容量結合プラズマによる処理を行った実施例2−1、2−2においては、成膜後の状態(参照例)に比べて引張応力が300〜900MPa程度減少している。これにより、Arガス、水素ガス及びNHガスの混合ガス、またはArガス、Nガスの混合ガスのプラズマを用いたAlN膜に対するプラズマ処理は、成膜後のAlN膜に発生する引張応力を減少させる方向に作用することが確認できた。そして、この実施例2−1、2−2においてもプラズマ処理の効果は、AlN膜の表層側にしか作用していない可能性が高いので、既述の成膜装置にプラズマ発生部8を設け、積層される各分子層にプラズマ処理を行うことにより、圧縮応力膜タイプのAlN膜を成膜できる。
W ウエハ
1 真空容器
2 回転テーブル
31 第1の処理ガスノズル
32 第2の処理ガスノズル
41、42
分離ガスノズル
6、6a 紫外線照射部
61、61a
UVランプ
8 プラズマ発生部
90、90a、90b、90c
ストレスライナー膜
90d SiN膜
90e サイドウォール
900 分子層
903 マスク部分
91 基板

Claims (9)

  1. 真空容器内にて回転テーブルに載置された基板を公転させながら互いに異なる処理ガスを順番に供給するサイクルを複数回繰り返して窒化アルミニウムまたは窒化ケイ素からなる反応生成物の分子層を積層して薄膜を得る成膜方法であって、
    前記回転テーブルを回転させて基板を公転させながら、前記反応生成物を得るための原料ガスである第1の処理ガスを前記基板に対して供給する工程と、
    前記第1の処理ガスが基板に供給された位置に対して前記回転テーブルの周方向に離間して設けられた位置にて、前記基板に吸着した第1の処理ガスを窒化するためのガスである第2の処理ガスを基板に供給する工程と、
    前記回転テーブルの周方向において前記第1の処理ガスが供給される位置と第2の処理ガスが供給される位置との間にて第1の処理ガスと第2の処理ガスとを分離する工程と、
    前記薄膜に生じる応力を調節するために、前記回転テーブル上の基板に形成された前記反応生成物の分子層に対して紫外線を照射する工程と、を含むことを特徴とする成膜方法。
  2. 前記第1の処理ガスを基板に供給する工程と、前記第2の処理ガスを基板に供給する工程と、前記紫外線を照射する工程と、からなるサイクルが回転テーブルの1回転の間に行われることを特徴とする請求項1に記載の成膜方法。
  3. 前記薄膜は、前記基板に対して応力を加えるためのストレスライナー膜であることを特徴とする請求項1または2に記載の成膜装置。
  4. 前記基板には凸部が形成されており、前記薄膜は、凸部の壁面に沿って形成されることを特徴とする請求項3に記載の成膜方法。
  5. 前記基板には、パターンが形成される被処理膜と、ライン状のマスクパターンとが下方側からこの順に積層され、前記薄膜は、前記マスクパターンのマスク部分の両側壁に接する堆積部分を得るために形成され、この堆積部分は、前記マスク部分を除去した後に当該堆積部分を次のマスク部分として前記被処理膜をパターニングするためのものであり、
    前記紫外線照射部は、前記堆積部分の倒壊を抑えるために、前記反応生成物の分子層に照射される紫外線の量が、下層側よりも上層側の方が大きくなるように紫外線の照射量を調節する工程を含むことを特徴とする請求項1または2に記載の成膜方法。
  6. 基板に積層される反応生成物の分子層のうち、m層中、n層(但し、m、nはm>nの関係にある自然数)に対しては紫外線が照射されないように、前記紫外線を照射する工程を間欠的に実行することを特徴とする請求項1ないし5のいずれか一つに記載の成膜方法。
  7. 真空容器内にて回転テーブルに載置された基板を公転させながら互いに異なる処理ガスを順番に供給するサイクルを複数回繰り返して窒化アルミニウムまたは窒化ケイ素からなる反応生成物の分子層を積層して薄膜を得る成膜装置であって、
    前記反応生成物を得るための原料ガスである第1の処理ガスを前記基板に対して供給する第1の処理ガス供給部と、
    前記第1の処理ガス供給部に対して前記回転テーブルの周方向に離間して設けられ、前記基板に吸着した第1の処理ガスを窒化するためのガスである第2の処理ガスを基板に供給する第2の処理ガス供給部と、
    前記回転テーブルの周方向において前記第1の処理ガス供給部と第2の処理ガス供給部との間に設けられ、第1の処理ガスと第2の処理ガスとの混合を避けるための分離領域と、
    前記薄膜に生じる応力を調節するために、前記回転テーブル上の基板に形成された前記反応生成物の分子層に対して紫外線を照射する紫外線照射部と、を備えることを特徴とする成膜装置。
  8. 前記基板に第1の処理ガスが吸着されるステップと、吸着されたガスが第2の処理ガスにより窒化されて反応生成物の分子層が形成されるステップと、前記分子層に対して紫外線を照射するステップと、からなるサイクルを複数回繰り返すように制御信号を出力する制御部を備えたことを特徴とする請求項7に記載の成膜装置。
  9. 真空容器内にて回転テーブルに載置された基板を公転させながら互いに異なる処理ガスを順番に供給するサイクルを複数回繰り返して薄膜を得る成膜装置に用いられるコンピュータプログラムを格納した記憶媒体であって、
    前記プログラムは請求項1ないし6のいずれか一つに記載された成膜方法を実行するためにステップが組まれていることを特徴とする記憶媒体。
JP2012147711A 2012-06-29 2012-06-29 成膜方法、成膜装置及び記憶媒体 Active JP5842750B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012147711A JP5842750B2 (ja) 2012-06-29 2012-06-29 成膜方法、成膜装置及び記憶媒体
KR1020130074701A KR101589346B1 (ko) 2012-06-29 2013-06-27 성막 방법, 성막 장치 및 기억 매체
TW102123004A TWI516634B (zh) 2012-06-29 2013-06-27 成膜方法、成膜設備及儲存媒體
US13/930,667 US8853100B2 (en) 2012-06-29 2013-06-28 Film formation method, film formation apparatus and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012147711A JP5842750B2 (ja) 2012-06-29 2012-06-29 成膜方法、成膜装置及び記憶媒体

Publications (3)

Publication Number Publication Date
JP2014011357A true JP2014011357A (ja) 2014-01-20
JP2014011357A5 JP2014011357A5 (ja) 2014-12-18
JP5842750B2 JP5842750B2 (ja) 2016-01-13

Family

ID=49778566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012147711A Active JP5842750B2 (ja) 2012-06-29 2012-06-29 成膜方法、成膜装置及び記憶媒体

Country Status (4)

Country Link
US (1) US8853100B2 (ja)
JP (1) JP5842750B2 (ja)
KR (1) KR101589346B1 (ja)
TW (1) TWI516634B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236220A (ja) * 2013-05-31 2014-12-15 エーエスエム アイピー ホールディング ビー.ブイ. バッチ反応器中での環状窒化アルミニウム蒸着
JP2017069433A (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2018056561A (ja) * 2016-09-28 2018-04-05 三星電子株式会社Samsung Electronics Co.,Ltd. 誘電膜の形成方法及び半導体装置の製造方法
JP2018525841A (ja) * 2015-08-21 2018-09-06 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 高温の熱ald及び窒化ケイ素膜
JP2019522906A (ja) * 2016-05-29 2019-08-15 東京エレクトロン株式会社 水素プラズマを用いたシリコン抽出方法
US10388511B2 (en) 2017-05-24 2019-08-20 Tokyo Electron Limited Method of forming silicon nitride film, film forming apparatus and storage medium
JP2019175885A (ja) * 2018-03-26 2019-10-10 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2021053987A1 (ja) * 2019-09-20 2021-03-25 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107185B2 (ja) * 2008-09-04 2012-12-26 東京エレクトロン株式会社 成膜装置、基板処理装置、成膜方法及びこの成膜方法を実行させるためのプログラムを記録した記録媒体
JP5445044B2 (ja) * 2008-11-14 2014-03-19 東京エレクトロン株式会社 成膜装置
JP5501807B2 (ja) * 2009-03-31 2014-05-28 東京エレクトロン株式会社 処理装置
WO2013161906A1 (ja) * 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
JP6115244B2 (ja) * 2013-03-28 2017-04-19 東京エレクトロン株式会社 成膜装置
FI126794B (en) 2014-12-22 2017-05-31 Picosun Oy Photo-assisted coating process
SG11201704367QA (en) * 2015-01-02 2017-07-28 Applied Materials Inc Processing chamber
US10483262B2 (en) * 2015-05-15 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dual nitride stressor for semiconductor device and method of manufacturing
JP6447393B2 (ja) * 2015-07-06 2019-01-09 東京エレクトロン株式会社 成膜処理装置、成膜処理方法及び記憶媒体
JP6584355B2 (ja) * 2016-03-29 2019-10-02 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
CN108499094A (zh) * 2018-04-19 2018-09-07 上海华绍文化传播股份有限公司 一种智能互动转盘及其控制方法
JP6981356B2 (ja) * 2018-04-24 2021-12-15 東京エレクトロン株式会社 成膜装置及び成膜方法
JP2020038931A (ja) 2018-09-05 2020-03-12 キオクシア株式会社 半導体製造装置、および半導体装置の製造方法
KR20200086582A (ko) * 2019-01-09 2020-07-17 삼성전자주식회사 원자층 증착 장치 및 이를 이용한 박막 형성 방법
JP7246247B2 (ja) * 2019-05-15 2023-03-27 東京エレクトロン株式会社 基板処理装置及び監視方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026319A (ja) * 2000-06-27 2002-01-25 Hynix Semiconductor Inc 半導体素子のゲート形成方法
US20070141852A1 (en) * 2005-12-20 2007-06-21 Chris Stapelmann Methods of fabricating isolation regions of semiconductor devices and structures thereof
JP2008217959A (ja) * 2007-02-05 2008-09-18 Fuji Electric Device Technology Co Ltd 磁気記録媒体およびその製造方法
JP2010141281A (ja) * 2008-11-11 2010-06-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2010239103A (ja) * 2008-08-29 2010-10-21 Tokyo Electron Ltd 活性化ガスインジェクター、成膜装置及び成膜方法
JP2011014699A (ja) * 2009-07-01 2011-01-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2011096986A (ja) * 2009-11-02 2011-05-12 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330727B2 (ja) 1994-04-28 2002-09-30 康夫 垂井 光励起cvd装置及びcvd方法
US7232730B2 (en) 2005-04-29 2007-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a locally strained transistor
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7579285B2 (en) 2005-07-11 2009-08-25 Imec Atomic layer deposition method for depositing a layer
KR100825778B1 (ko) * 2006-09-28 2008-04-29 삼성전자주식회사 듀얼 스트레스 라이너를 구비하는 반도체 소자의 제조방법
JP5151260B2 (ja) * 2007-06-11 2013-02-27 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4935684B2 (ja) * 2008-01-12 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5572515B2 (ja) * 2010-10-15 2014-08-13 東京エレクトロン株式会社 成膜装置および成膜方法
KR20110115992A (ko) * 2011-09-30 2011-10-24 주성엔지니어링(주) 광원을 포함하는 원자층 증착장치 및 이를 이용한 증착방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026319A (ja) * 2000-06-27 2002-01-25 Hynix Semiconductor Inc 半導体素子のゲート形成方法
US20070141852A1 (en) * 2005-12-20 2007-06-21 Chris Stapelmann Methods of fabricating isolation regions of semiconductor devices and structures thereof
JP2008217959A (ja) * 2007-02-05 2008-09-18 Fuji Electric Device Technology Co Ltd 磁気記録媒体およびその製造方法
JP2010239103A (ja) * 2008-08-29 2010-10-21 Tokyo Electron Ltd 活性化ガスインジェクター、成膜装置及び成膜方法
JP2010141281A (ja) * 2008-11-11 2010-06-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2011014699A (ja) * 2009-07-01 2011-01-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2011096986A (ja) * 2009-11-02 2011-05-12 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236220A (ja) * 2013-05-31 2014-12-15 エーエスエム アイピー ホールディング ビー.ブイ. バッチ反応器中での環状窒化アルミニウム蒸着
JP2018525841A (ja) * 2015-08-21 2018-09-06 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 高温の熱ald及び窒化ケイ素膜
JP2017069433A (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10297440B2 (en) 2015-09-30 2019-05-21 Kokusai Electric Corporation Method of manufacturing semiconductor device
JP2019522906A (ja) * 2016-05-29 2019-08-15 東京エレクトロン株式会社 水素プラズマを用いたシリコン抽出方法
JP7058962B2 (ja) 2016-09-28 2022-04-25 三星電子株式会社 誘電膜の形成方法及び半導体装置の製造方法
JP2018056561A (ja) * 2016-09-28 2018-04-05 三星電子株式会社Samsung Electronics Co.,Ltd. 誘電膜の形成方法及び半導体装置の製造方法
US10388511B2 (en) 2017-05-24 2019-08-20 Tokyo Electron Limited Method of forming silicon nitride film, film forming apparatus and storage medium
JP2019175885A (ja) * 2018-03-26 2019-10-10 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2021053987A1 (ja) * 2019-09-20 2021-03-25 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JPWO2021053987A1 (ja) * 2019-09-20 2021-03-25
CN114072540A (zh) * 2019-09-20 2022-02-18 株式会社国际电气 半导体器件的制造方法、衬底处理装置及程序
JP7240517B2 (ja) 2019-09-20 2023-03-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置

Also Published As

Publication number Publication date
JP5842750B2 (ja) 2016-01-13
TWI516634B (zh) 2016-01-11
US20140004713A1 (en) 2014-01-02
US8853100B2 (en) 2014-10-07
TW201410912A (zh) 2014-03-16
KR101589346B1 (ko) 2016-01-29
KR20140002539A (ko) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5842750B2 (ja) 成膜方法、成膜装置及び記憶媒体
US11081345B2 (en) Method of post-deposition treatment for silicon oxide film
US10373822B2 (en) Gas flow profile modulated control of overlay in plasma CVD films
KR101885411B1 (ko) 기판 처리 방법 및 기판 처리 장치
US10714332B2 (en) Film forming method and film forming apparatus
TWI654336B (zh) 具有脈衝式電漿曝露之電漿輔助式原子層沉積
JP5434484B2 (ja) 成膜装置、成膜方法及び記憶媒体
JP6040609B2 (ja) 成膜装置及び成膜方法
US10590534B2 (en) Film deposition method and film deposition apparatus
TWI497592B (zh) 成膜裝置及成膜方法
JP5423205B2 (ja) 成膜装置
KR101595148B1 (ko) 성막 방법
JP6569520B2 (ja) 成膜装置
TWI609986B (zh) 成膜方法、記憶媒體及成膜裝置
US20140011372A1 (en) Film deposition method
JP5750190B2 (ja) 成膜装置及び成膜方法
TW202013505A (zh) 電漿處理裝置及電漿處理方法
US20220403515A1 (en) Substrate treatment method and substrate treatment device
WO2022054225A1 (ja) 基板処理装置、半導体装置の製造方法およびプラズマ生成装置
JP2011066367A (ja) 基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151102

R150 Certificate of patent or registration of utility model

Ref document number: 5842750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250