KR20140002539A - 성막 방법, 성막 장치 및 기억 매체 - Google Patents

성막 방법, 성막 장치 및 기억 매체 Download PDF

Info

Publication number
KR20140002539A
KR20140002539A KR1020130074701A KR20130074701A KR20140002539A KR 20140002539 A KR20140002539 A KR 20140002539A KR 1020130074701 A KR1020130074701 A KR 1020130074701A KR 20130074701 A KR20130074701 A KR 20130074701A KR 20140002539 A KR20140002539 A KR 20140002539A
Authority
KR
South Korea
Prior art keywords
substrate
gas
film
processing gas
stress
Prior art date
Application number
KR1020130074701A
Other languages
English (en)
Other versions
KR101589346B1 (ko
Inventor
마사노부 이게타
준 사토
가즈오 야베
히토시 가토
유사쿠 이자와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140002539A publication Critical patent/KR20140002539A/ko
Application granted granted Critical
Publication of KR101589346B1 publication Critical patent/KR101589346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 과제는, 질화 알루미늄 또는 질화 규소층의 박막에 발생하는 응력을 조절하는 것이 가능한 성막 방법 등을 제공하는 것이다. 진공 용기(12) 내에서 회전 테이블(2)에 재치된 기판(W)을 공전시키면서 질화 알루미늄 또는 질화 규소로 이루어지는 반응 생성물의 분자층을 적층하여 박막을 얻는 데 있어서, 회전 테이블(2)을 회전시켜 기판(W)을 공전시키면서, 반응 생성물을 얻기 위한 원료 가스인 제1 처리 가스를 공급하고, 이어서 제1 처리 가스가 기판(W)에 공급된 위치에 대해, 회전 테이블(2)의 둘레 방향으로 이격되어 설정된 위치에서, 상기 제1 처리 가스를 질화하기 위한 가스인 제2 처리 가스를 공급한다. 그 후, 박막에 발생하는 응력을 조절하기 위해, 상기 기판(W)에 형성된 반응 생성물의 분자층에 대해 자외선을 조사한다.

Description

성막 방법, 성막 장치 및 기억 매체{FILM FORMING METHOD, FILM FORMING APPARATUS AND STORAGE MEDIUM}
본 발명은, 기판 상에 질화 알루미늄 또는 질화 규소의 박막을 성막하는 기술에 관한 것이다.
로직 회로에 사용되는 FET(Field effect transistor)의 상면에, 인장 응력이나 압축 응력을 갖는 스트레스 라이너막을 성막하고, FET에 변형을 주어 캐리어의 이동도를 향상시켜, 연산 속도를 고속화시키는 기술이 알려져 있다. 스트레스 라이너막의 성막에는 플라즈마 CVD(Chemical Vapor Deposition) 등이 이용되고, 막종으로서는 질화 규소 등이 사용된다. 플라즈마 CVD는, 플라즈마 조건을 변경함으로써 응력이 작용하는 방향(인장 방향, 압축 방향)이나 크기를 제어할 수 있다고 하는 이점이 있다.
한편 최근, 집적도의 한층 더한 향상이나 소비 전력의 저감 등이 가능한 3차원 구조의 트랜지스터의 개발이 진행되고 있다. 이러한 종류의 디바이스는, 단차가 높은 볼록부를 갖고 있으므로, 단차 피복 성능이 낮은 CVD법을 사용하여 스트레스 라이너막을 성막하는 것이 곤란하다.
CVD법에 비해 단차 피복 성능이 높은 성막법으로서, ALD(Atomic Layer Deposition)법이나 MLD(Molecular Layer Deposition)법이 있다(이하, 이들을 총칭하여 ALD법이라 칭함). ALD법은, 원료를 포함하는 복수 종류의 처리 가스를 반응 용기 내에 순서대로 공급하는 공정을 반복하고, 기판의 표면에 원료를 흡착시키면서 이들 처리 가스를 반응시켜 원자나 분자의 층을 적층시키는 성막 방법이다. 이 ALD법을 적용하여 스트레스 라이너막을 성막 가능한 막종으로서도, 상술한 질화 규소가 동일하게 언급되지만, ALD법에서는 충분히 큰 응력을 갖게 하는 것이 곤란하다고 파악되고 있다.
또한, 배선 패턴을 미세화하는 더블 패터닝 기술의 일종으로서, 라인 형상의 마스크 패턴의 양 측벽에 사이드 월이라 불리는 퇴적 부분을 형성한 후, 마스크 패턴을 제거하고, 남은 사이드 월을 새로운 마스크로 하여 하층측의 막을 패터닝하는 방법이 있다. 사이드 월의 형성시에도 CVD법이나 ALD법 등의 성막 프로세스가 사용되고, 그 내부에는 성막시에 발생하는 응력이 잔존하고 있다. 이 때문에, 배선 패턴의 미세화에 수반하여, 사이드 월이 고 어스펙트비로 되면, 사이드 월 자신에 작용하는 응력의 영향이 커져 패턴 붕괴가 야기된다고 하는 문제도 발생하고 있다.
여기서 특허문헌 1에는, ALD법에 의해 금속 산화물이나 금속 산질화물의 퇴적층을 형성할 때에, 전구체 가스가 공급된 후의 기판에 자외선을 조사함으로써, 기판 표면에 형성된 분자층 중의 불순물을 해리시켜, 당해 분자층의 표면을 반응 활성이 높은 OH기로 종단시키는 기술이 기재되어 있다. 그러나 특허문헌 1에는, 퇴적층에 발생하는 응력을 조절하는 방법이나 그 방법을 적용 가능한 막종에 관한 기재는 없다.
일본 특허 출원 공개 제2007-27723호 공보 : 청구항 1, 단락 0040∼0045
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 그 목적은, 질화 알루미늄 또는 질화 규소층의 박막에 발생하는 응력을 조절하는 것이 가능한 성막 방법, 성막 장치 및 상기 방법을 기억한 기억 매체를 제공하는 데 있다.
본 발명에 관한 성막 방법은, 진공 용기 내에서 회전 테이블에 재치된 기판을 공전시키면서 서로 다른 처리 가스를 순서대로 공급하는 사이클을 복수 회 반복하여 질화 알루미늄 또는 질화 규소로 이루어지는 반응 생성물의 분자층을 적층하여 박막을 얻는 성막 방법으로서,
상기 회전 테이블을 회전시켜 기판을 공전시키면서, 상기 반응 생성물을 얻기 위한 원료 가스인 제1 처리 가스를 상기 기판에 대해 공급하는 공정과,
상기 제1 처리 가스가 기판에 공급된 위치에 대해 상기 회전 테이블의 둘레 방향으로 이격되어 설정된 위치에서, 상기 기판에 흡착된 제1 처리 가스를 질화하기 위한 가스인 제2 처리 가스를 기판에 공급하는 공정과,
상기 회전 테이블의 둘레 방향에 있어서 상기 제1 처리 가스가 공급되는 위치와 제2 처리 가스가 공급되는 위치 사이에서 제1 처리 가스와 제2 처리 가스를 분리하는 공정과,
상기 박막에 발생하는 응력을 조절하기 위해, 상기 회전 테이블 상의 기판에 형성된 상기 반응 생성물의 분자층에 대해 자외선을 조사하는 공정을 포함하는 것을 특징으로 한다.
상술한 성막 방법은 이하의 특징을 구비하고 있어도 된다.
(a) 상기 제1 처리 가스를 기판에 공급하는 공정과, 상기 제2 처리 가스를 기판에 공급하는 공정과, 상기 자외선을 조사하는 공정으로 이루어지는 사이클이 회전 테이블의 1회전 동안에 행해지는 것.
(b) 상기 박막은, 상기 기판에 대해 응력을 가하기 위한 스트레스 라이너막인 것. 여기서 상기 기판에는 볼록부가 형성되어 있고, 상기 박막은 볼록부의 벽면을 따라 형성되는 것.
(c) 상기 기판에는, 패턴이 형성되는 피처리막과, 라인 형상의 마스크 패턴이 하방측으로부터 이 순서로 적층되고, 상기 박막은, 상기 마스크 패턴의 마스크 부분의 양 측벽에 접하는 퇴적 부분을 얻기 위해 형성되고, 이 퇴적 부분은, 상기 마스크 부분을 제거한 후에 당해 퇴적 부분을 다음 마스크 부분으로 하여 상기 피처리막을 패터닝하기 위한 것이고, 상기 자외선 조사부는, 상기 퇴적 부분의 붕괴를 억제하기 위해, 상기 반응 생성물의 분자층에 조사되는 자외선의 양이, 하층측보다도 상층측의 쪽이 커지도록 자외선의 조사량을 조절하는 공정을 포함하는 것.
(d) 기판에 적층되는 반응 생성물의 분자층 중, m층 중, n층(단, m, n은 m＞n의 관계에 있는 자연수)에 대해서는 자외선이 조사되지 않도록, 상기 자외선을 조사하는 공정을 간헐적으로 실행하는 것.
본 발명은, 회전 테이블에 재치된 기판에 대해, ALD법에 의해 질화 알루미늄 또는 질화 규소의 분자층을 적층하여 박막을 얻을 때에, 이들 분자층에 대해 자외선을 조사함으로써, 박막에 발생하는 응력을 조절할 수 있다.
도 1은 본 발명의 성막 장치의 일례를 도시하는 종단 측면도.
도 2는 상기 성막 장치의 횡단 평면도.
도 3은 스트레스 라이너막이 성막되는 P형 FET의 설명도.
도 4는 스트레스 라이너막이 성막되는 N형 FET의 설명도.
도 5는 스트레스 라이너막이 웨이퍼에 가하는 응력의 방향을 도시하는 설명도.
도 6은 3차원 FET의 볼록부에 스트레스 라이너막을 성막한 상태를 도시하는 설명도.
도 7은 웨이퍼 상에 분자층이 적층되는 상태를 도시한 설명도.
도 8은 상기 성막 장치의 작용 설명도.
도 9는 자외선 조사를 행하지 않는 사이클을 포함하는 성막법의 타임차트.
도 10은 상기 타임차트에 나타내는 방법에 의해 성막된 스트레스 라이너막의 모식도.
도 11은 더블 패터닝에 관한 제1 설명도.
도 12는 더블 패터닝에 관한 제2 설명도.
도 13은 더블 패터닝에 관한 제3 설명도.
도 14는 더블 패터닝에 관한 제4 설명도.
도 15는 더블 패터닝에 관한 제5 설명도.
도 16은 더블 패터닝시에 마스크부의 표면에 성막된 AlN막의 모식도.
도 17은 상기 AlN막으로부터 형성된 사이드 월의 모식도.
도 18은 벌브형 UV 램프를 구비한 성막 장치의 분해 사시도.
도 19는 벌브형 UV 램프를 구비한 성막 장치의 일부 확대 종단 측면도.
도 20은 플라즈마 발생부를 구비한 성막 장치의 횡단 평면도.
도 21은 플라즈마 발생부를 구비한 성막 장치의 분해 사시도.
도 22는 실시예에 사용한 응력 측정기의 원리의 설명도.
도 23은 실시예의 결과를 나타내는 설명도.
본 발명의 성막 장치의 일례로서, 기판인 웨이퍼(W)의 표면에, 질화 알루미늄의 박막(이하, AlN막이라 기재함)을 ALD법에 의해 성막할 때에, 이 박막에 발생하는 응력을 조절하는 기능을 구비한 성막 장치의 구성에 대해, 도 1∼도 3을 참조하면서 설명한다. 도 1, 도 2에 도시하는 바와 같이, 성막 장치는, 평면 형상이 대략 원형인 진공 용기(1)와, 이 진공 용기(1) 내에 설치되고, 진공 용기(1)의 중심에 회전 중심을 갖는 재치대인 회전 테이블(2)을 구비하고 있다.
진공 용기(1)는, 천판(11) 및 용기 본체(12)를 구비하고 있고, 천판(11)이 용기 본체(12)로부터 착탈가능하게 구성되어 있다. 천판(11)의 상면측에 있어서의 중앙부에는, 진공 용기(1) 내의 중심부 영역(C)에 있어서 서로 다른 처리 가스끼리가 서로 섞이는 것을 억제하기 위한 분리 가스로서 N2(질소) 가스를 공급하는 분리 가스 공급관(151)이 접속되어 있다. 도 1 중, 부호 13은, 용기 본체(12)의 상면의 주연부에 링 형상으로 설치된 시일 부재, 예를 들어 O링이다.
회전 테이블(2)은, 중심부에서 개략 원통 형상의 코어부(21)에 고정되어 있고, 이 코어부(21)의 하면에 접속됨과 함께 연직 방향으로 신장되는 회전축(22)에 의해, 연직축을 중심으로 (본 예에서는 시계 방향으로) 회전 가능하게 구성되어 있다. 도 1 중 부호 23은, 회전축(22)을 연직축을 중심으로 회전시키는 구동부이고, 20은 회전축(22) 및 구동부(23)를 수납하는 케이스체이다. 이 케이스체(20)는, 상면측의 플랜지 부분이 진공 용기(1)의 저면부(14)의 하면에 기밀하게 장착되어 있다. 또한, 이 케이스체(20)에는, 회전 테이블(2)의 하방 영역에 N2 가스를 퍼지 가스로서 공급하기 위한 퍼지 가스 공급관(72)이 접속되어 있다. 진공 용기(1)의 저면부(14)에 있어서의 코어부(21)의 외주측은, 회전 테이블(2)에 하방측부터 근접하도록 링 형상으로 형성되어 돌출부(12a)를 이루고 있다.
도 2에 도시하는 바와 같이, 회전 테이블(2)의 표면부에는, 회전 방향(둘레 방향)을 따라 예를 들어 직경 치수가 300㎜인 웨이퍼(W)를 복수매, 예를 들어 5매, 재치하기 위한 원 형상의 오목부(24)가 형성되어 있다. 오목부(24)는, 웨이퍼(W)를 당해 오목부(24)에 떨어뜨리면(수납하면), 웨이퍼(W)의 표면과 회전 테이블(2)의 표면[웨이퍼(W)가 재치되지 않는 영역]이 일치되도록 직경 치수 및 깊이 치수가 설정되어 있다. 오목부(24)는, 본 예의 기판 재치 영역에 상당한다.
도 2에 도시하는 바와 같이, 회전 테이블(2)에 있어서의 오목부(24)의 통과 영역과 각각 대향하는 위치에는, 각각 예를 들어 석영으로 이루어지는 4개의 노즐(31, 32, 41, 42)이 진공 용기(1)의 둘레 방향[회전 테이블(2)의 회전 방향]으로 서로 간격을 두고 방사 형상으로 배치되어 있다. 이들 각 노즐(31, 32, 41, 42)은, 예를 들어 진공 용기(1)의 외주벽으로부터 중심부 영역(C)을 향해 웨이퍼(W)에 대향하여 수평으로 신장되도록 각각 장착되어 있다. 본 예에서는, 후술하는 반송구(15)로부터 볼 때 시계 방향[회전 테이블(2)의 회전 방향]으로 분리 가스 노즐(41), 제1 처리 가스 노즐(31), 분리 가스 노즐(42) 및 제2 처리 가스 노즐(32)이 이 순서로 배열되어 있다.
각 노즐(31, 32, 41, 42)은, 유량 조정 밸브(도시하지 않음)를 통해 각각 이하의 각 가스 공급원(도시하지 않음)에 접속되어 있다. 즉, 제1 처리 가스 노즐(31)은, Al(알루미늄)을 포함하는 원료 가스인 제1 처리 가스, 예를 들어 트리메틸알루미늄(TMA), 트리에틸알루미늄(TEA) 등의 가스의 가스 공급원에 접속되어 있다. 제2 처리 가스 노즐(32)은, 상기 제1 처리 가스를 질화하기 위한 가스, 예를 들어 NH3(암모니아) 가스의 가스 공급원에 접속되어 있다. 처리 가스 노즐(31, 32)은, 각각 제1 처리 가스 공급부, 제2 처리 가스 공급부에 상당한다.
또한, 분리 가스 노즐(41, 42)은, 분리 가스인 N2(질소) 가스의 가스 공급원에 각각 접속되어 있다.
가스 노즐(31, 32, 41, 42)의 하면측에는, 회전 테이블(2)의 반경 방향을 따라 복수 개소에 가스 토출 구멍이 예를 들어 등간격으로 형성되어 있다. 이들 각 노즐(31, 32, 41, 42)은, 당해 노즐(31, 32, 41, 42)의 하단 테두리와 회전 테이블(2)의 상면과의 이격 거리가 예를 들어 1∼5㎜ 정도로 되도록 배치되어 있다.
처리 가스 노즐(31, 32)의 하방 영역은, 각각 웨이퍼(W)에 원료 가스를 흡착시키기 위한 제1 처리 영역(P1) 및 웨이퍼(W)에 흡착된 원료 가스를 질화하여 질화 알루미늄으로 이루어지는 반응 생성물의 분자층을 형성하기 위한 제2 처리 영역(P2)으로 된다. 분리 가스 노즐(41, 42)은, 각각 제1 처리 영역(P1)과 제2 처리 영역(P2)을 분리하는 분리 영역(D)을 형성하기 위한 것이다. 이 분리 영역(D)에 있어서의 진공 용기(1)의 천판(11)에는, 도 2에 도시하는 바와 같이, 개략 부채형의 볼록 형상부(4)가 형성되어 있고, 분리 가스 노즐(41, 42)은, 이 볼록 형상부(4)에 형성된 홈부 내에 수납되어 있다.
따라서, 분리 가스 노즐(41, 42)에 있어서의 회전 테이블(2)의 둘레 방향 양측에는, 각 처리 가스끼리의 혼합을 저지하기 위해, 상기 볼록 형상부(4)의 하면인 낮은 천정면(제1 천정면)이 배치되고, 이 천정면의 상기 둘레 방향 양측에는, 당해 천정면보다도 높은 천정면(제2 천정면)이 배치되어 있다. 볼록 형상부(4)의 주연부[진공 용기(1)의 외연측의 부위]는, 각 처리 가스끼리의 혼합을 저지하기 위해, 회전 테이블(2)의 외단면에 대향함과 함께 용기 본체(12)에 대해 약간 이격되도록 L자형으로 굴곡되어 있다.
또한, 도 1, 도 2에 도시하는 바와 같이, 회전 테이블(2)의 외주측에 있어서 당해 회전 테이블(2)보다도 약간 하방측의 위치에는, 커버체인 사이드 링(100)이 배치되어 있다. 이 사이드 링(100)은, 예를 들어 장치의 클리닝시에 있어서, 각 처리 가스 대신에 불소계의 클리닝 가스를 통류시켰을 때에, 당해 클리닝 가스로부터 진공 용기(1)의 내벽을 보호하기 위한 것이다. 따라서, 사이드 링(100)은, 불소계 가스에 대한 내부식성을 갖게 하기 위해, 표면이 예를 들어 알루미나 등에 의해 코팅되어 있거나, 혹은 석영 커버 등에 의해 덮여 있다.
사이드 링(100)의 상면에는, 서로 둘레 방향으로 이격되도록 2개소에 배기구(161, 162)가 형성되어 있다. 이들 2개의 배기구(161, 162) 중 한쪽 및 다른 쪽을 각각 제1 배기구(161) 및 제2 배기구(162)라고 하면, 제1 배기구(161)는, 제1 처리 가스 노즐(31)과, 당해 제1 처리 가스 노즐(31)보다도 회전 테이블(2)의 회전 방향 하류측에 있어서의 분리 영역(D)과의 사이에 있어서, 당해 분리 영역(D)측에 치우친 위치에 형성되어 있다. 또한 제2 배기구(162)는, 제2 처리 가스 노즐(32)과, 이 제2 처리 가스 노즐(32)보다도 회전 테이블(2)의 회전 방향 하류측에 있어서의 분리 영역(D)과의 사이에 있어서, 분리 영역(D)측에 치우친 위치에 형성되어 있다.
제1 배기구(161)는, 제1 처리 가스 및 분리 가스를 배기하기 위한 것이고, 제2 배기구(162)는, 제2 처리 가스 및 분리 가스를 배기하기 위한 것이다. 도 1에 도시하는 바와 같이, 이들 제1 배기구(161) 및 제2 배기구(162)는, 각각 버터플라이 밸브 등의 압력 조정부(165)가 개재하여 설치된 배기관(163)에 의해, 진공 배기 기구, 예를 들어 진공 펌프(164)에 접속되어 있다.
또한, 제2 처리 가스 노즐(32)로부터 공급된 제2 처리 가스가 회전 테이블(2)로부터 흘러나오는 위치에는, 상술한 사이드 링(100)의 상면에, 제2 처리 가스 및 분리 가스를 통류시키기 위한 홈 형상의 가스 유로(101)가 형성되어 있다.
도 1, 도 2에 도시하는 바와 같이, 천판(11)의 하면에 있어서의 중앙부에는, 볼록 형상부(4)에 있어서의 중심부 영역(C)측의 부위와 연속해서 둘레 방향에 걸쳐 개략 링 형상으로 형성됨과 함께, 그 하면이 볼록 형상부(4)의 하면(제1 천정면)과 동일한 높이로 형성된 돌출부(150)가 형성되어 있다. 이 돌출부(150)보다도 회전 테이블(2)의 회전 중심측에 위치하는 코어부(21)의 상방측에는, 중심부 영역(C)에 있어서 제1 처리 가스와 제2 처리 가스가 서로 섞이는 것을 억제하기 위한 래버린스 구조부(110)가 배치되어 있다.
도 1에 도시하는 바와 같이, 래버린스 구조부(110)는, 회전 테이블(2)측으로부터 천판(11)측을 향해 수직 상방으로 신장되는, 원통 형상의 제1 벽부(111)와, 천판(11)측으로부터 회전 테이블(2)을 향해 수직 하방으로 신장되는 이중 원통 형상의 제2 벽부(112)를 구비하고 있다. 그리고, 제2 벽부(112)의 이중 원통 사이에 형성되는 홈 내에 제1 벽부(111)를 삽입함으로써 래버린스 구조부(110)가 형성된다. 이때, 각 벽부(111, 112)의 벽면 사이나 제1 벽부(111)의 상단과 천판(11)의 하면과의 사이, 제2 벽부(112)의 하단과 회전 테이블(2)의 상면과의 사이에, 각각 1㎜ 정도의 간극이 형성되도록, 각 벽부(111, 112)를 배치함으로써, 회전 테이블(2)의 회전 동작과의 간섭을 피하면서, 처리 영역(P1, P2)으로부터의 처리 가스의 진입을 방지할 수 있다.
한편, 상술한 분리 가스 공급관(151)으로부터 N2 가스(분리 가스)가 공급되는 중심부 영역(C) 내의 압력은, 처리 영역(P1, P2)의 압력보다도 높게 되어 있어, 중심 영역(C)에 공급된 N2 가스는 래버린스 구조부(110)의 벽부(111, 112)의 간극을 통과하여 처리 영역(P1, P2)으로 유입된다. 이 분리 가스의 흐름을 형성함으로써도 일측의 처리 영역(P1, P2)으로부터 타측의 처리 영역(P2, P1)으로의 처리 가스의 침입을 억제할 수 있다.
회전 테이블(2)과 진공 용기(1)의 저면부(14) 사이의 공간에는, 도 1에 도시하는 바와 같이, 가열 기구인 히터 유닛(7)이 설치되고, 회전 테이블(2)을 통해 회전 테이블(2) 상의 웨이퍼(W)를, 예를 들어 300℃로 가열하도록 되어 있다. 도 1 중 부호 71a는, 히터 유닛(7)의 측방측에 설치된 커버 부재, 7a는 이 히터 유닛(7)의 상방측을 덮는 덮개 부재이다. 또한, 진공 용기(1)의 저면부(14)에는, 히터 유닛(7)의 하방측에 있어서, 히터 유닛(7)의 배치 공간을 퍼지하기 위한 퍼지 가스 공급관(73)이 둘레 방향에 걸쳐 복수 개소에 설치되어 있다.
도 2에 도시하는 바와 같이, 진공 용기(1)의 측벽에는, 도시하지 않은 외부의 반송 아암과 회전 테이블(2) 사이에 있어서 웨이퍼(W)의 전달을 행하기 위한 반송구(15)가 형성되어 있고, 이 반송구(15)는 게이트 밸브(G)에 의해 기밀, 또한 개폐 가능하게 구성되어 있다. 또한, 회전 테이블(2)의 오목부(24)는, 이 반송구(15)에 면하는 위치에서 반송 아암과의 사이에서 웨이퍼(W)의 전달이 행해지므로, 회전 테이블(2)의 하방측에 있어서 당해 전달 위치에 대응하는 부위에는, 오목부(24)를 관통하여 웨이퍼(W)를 이면으로부터 들어올리기 위한 전달용의 3개의 승강 핀 및 그 승강 기구(모두 도시하지 않음)가 설치되어 있다.
또한 본 예의 성막 장치는, 웨이퍼(W)에 형성되는 AlN막에 발생하는 응력을 조절하기 위해, 제1, 제2 처리 가스의 반응 생성물인 질화 알루미늄의 분자층에 자외선을 조사하는 자외선 조사부(6)를 구비하고 있다.
도 1, 도 2에 도시하는 바와 같이, 자외선 조사부(6)는, UV 램프(61)와, 이 UV 램프(61)를 수용하는 램프 박스(62)를 구비하고 있다. UV 램프(61)는, 예를 들어 직관형 발광관에 의해 구성되고, 급전부(63)로부터 공급되는 전력에 의해, 126∼405㎚의 범위 내의, 예를 들어 254㎚의 자외선을 발광한다. 램프 박스(62)는, 그 저면에 자외선을 투과 가능한, 예를 들어 석영 글래스제의 저판(621)을 구비하고, UV 램프(61)로부터 방출된 자외선을, 그 저면측을 향해 조사할 수 있다.
램프 박스(62)는, 천판(11)에 형성된 개구부에 끼워 맞추어 성막 장치에 장착되고, 도 2에 도시하는 바와 같이, 제2 처리 가스 노즐(32)보다도 회전 테이블(2)의 회전 방향 하류측에 있어서의 분리 영역(D)과의 사이에 있어서, 분리 영역(D)측에 치우친 위치에 배치되어 있다. 회전 테이블(2) 상의 웨이퍼(W)와, UV 램프(61)의 거리는, 웨이퍼(W)에 성막되는 AlN막에 원하는 크기나 방향의 응력을 발생시키는 것이 가능한 거리로 설정된다. 이 거리는, UV 램프(61)로부터 단위 시간당 조사되는 자외선의 에너지량, UV 램프(61)의 하방을 웨이퍼(W)가 통과하는 속도나 저판(621)에 있어서의 자외선의 투과율 등을 고려하여 결정된다.
또한, 본 예의 성막 장치는, 도 1에 도시하는 바와 같이 제어부(120)와 접속되어 있다. 제어부(120)는, 예를 들어 CPU와 기억부(121)를 구비한 컴퓨터로 이루어지고, 기억부(121)에는 성막 장치의 작용, 즉, 성막 장치에 웨이퍼(W)를 반입하고 나서 각 처리 가스, 분리 가스의 공급을 개시하고, 회전 테이블(2)을 회전시켜 웨이퍼(W)에 AlN막을 성막하는 동작에 관계되는 제어에 대한 스텝(명령)군이 짜여진 프로그램이 기록되어 있다. 기억부(121)는, 예를 들어 하드 디스크, 콤팩트 디스크, 마그네토 옵티컬 디스크, 메모리 카드 등의 기억 매체를 포함하고, 이 프로그램은 이들로부터 컴퓨터에 인스톨된다.
이상 설명한 구성을 구비한 본 성막 장치에서 성막되는 AlN막의 적용예에 대해 설명한다. 자외선 조사부(6)를 이용하여 AlN막에 발생하는 응력을 조절하는 것이 가능한 본 예의 성막 장치에 따르면, 기판에 형성된 FET의 표면에 스트레스 라이너막(90)을 형성할 수 있다.
도 3, 도 4에 도시하는 바와 같이, 로직 회로에 사용되는 P형 FET(9a), N형 FET(9b)에 스트레스 라이너막(90)을 형성하는 경우에는, <110> 방향을 x축으로 하였을 때, P형 FET(9a)에 대해서는 x축 방향 및 y축 방향으로 인장 응력, z축 방향으로 압축 응력을 가하는 스트레스 라이너막(90a)이 바람직하다. 또한, N형 FET(9b)에 대해서는, x축 방향으로 압축 응력, y축 방향, z축 방향으로 압축 응력을 가하는 스트레스 라이너막(90b)이 적합하다. 각 도면 중, 부호 91은 기판, 92는 소스 영역, 93은 드레인 영역, 94는 게이트 전극, 95는 절연막, 96은 분리 영역을 나타낸다.
여기서 도 5의 (a)에 도시하는 바와 같이, 압축 응력형 스트레스 라이너막(90)은, 자신에게는 인장 방향의 응력이 발생하고, 이에 의해 웨이퍼(W)[기판(91)]에 대해 압축 응력을 가한다. 한편, 도 5의 (b)에 도시하는 바와 같이, 인장 응력형 스트레스 라이너막(90)은, 자신에게는 압축 방향의 응력이 발생하고, 이에 의해 웨이퍼(W)[기판(91)]에 대해 인장 응력을 가한다.
또한 배경 기술에서 설명한 바와 같이, 도 3, 도 4에 도시하는 평탄한 형상(플레이너형)의 종래의 FET(9)에 대해서는, 플라즈마 CVD를 이용하여 스트레스 라이너막(90)의 성막이 행해져 왔다. 그러나, 도 6에 도시하는 Fin-FET(9c) 등과 같이, 기판(91)(Si 기판)의 표면에 형성된 단차가 큰 핀(97)(볼록부)의 표면을 따라 설치된 게이트 전극(95a)을 덮도록 하여 스트레스 라이너막(90)을 형성하는 경우에는, 종래의 플라즈마 CVD는 단차 피복 성능이 충분하지 않았다.
본 실시 형태의 성막 장치는, ALD법에 의해 AlN막을 성막함으로써, 높은 단차 피복 성능을 실현하면서, 후술하는 실시예에 나타내는 바와 같이 스트레스 라이너막(90)으로서 이용 가능한 정도까지, AlN막에 발생하는 인장 응력을 조절할 수 있다. 이하, 당해 성막 장치의 작용에 대해 설명한다.
도 1, 도 2에 있어서, 우선, 게이트 밸브(G)를 개방하여, 회전 테이블(2)을 간헐적으로 회전시키면서, 반송구(15)를 통해 도시하지 않은 반송 아암에 의해 회전 테이블(2) 상에, 예를 들어 5매의 웨이퍼(W)를 재치한다. 이 웨이퍼(W)의 표면에는, 드라이 에칭 처리나 CVD법 등을 사용하여 FET(9)가 형성되어 있다. 이어서, 게이트 밸브(G)를 폐쇄하고, 진공 펌프(164)에 의해 진공 용기(1) 내를 진공화 상태로 함과 함께, 회전 테이블(2)을 시계 방향으로 회전시키면서 히터 유닛(7)에 의해 웨이퍼(W)를 100∼400℃ 정도로 가열한다.
계속해서, 처리 가스 노즐(31, 32)로부터 각각 Al을 포함하는 원료 가스(제1 처리 가스) 및 NH3 가스(제2 처리 가스)를 토출한다. 또한, 분리 가스 노즐(41, 42)로부터 분리 가스를 소정의 유량으로 토출하고, 분리 가스 공급관(151) 및 퍼지 가스 공급관(72, 73)으로부터도 N2 가스를 소정의 유량으로 토출함과 함께, UV 램프(61)에의 급전을 개시하여 자외선을 발광시킨다. 그리고, 압력 조정부(165)에 의해 진공 용기(1) 내를 미리 설정한 처리 압력으로 조정한다.
그리고 도 8에 도시하는 바와 같이, 회전 테이블(2)을 소정의 회전 속도로 회전시키면, 회전 테이블(2) 상의 웨이퍼(W)가 회전축(22)의 주위를 공전하고, 제1 처리 영역(P1)에서는 제1 처리 가스 노즐(31)로부터 공급된 원료 가스가, 회전 테이블(2)의 회전 동작에 수반하여, 그 회전 방향의 하류측을 향해 흘러, 그대로 제1 배기구(161)를 향해 배출된다. 한편, 제2 처리 영역(P2)에서는 제2 처리 가스 노즐(32)로부터 공급된 NH3 가스가, 회전 테이블(2)의 회전 동작에 수반하여, 그 회전 방향의 하류측을 향해 흐른 후, 가스 유로(101)로 유입되어, 그대로 제2 배기구(162)로 배출된다.
한편, 제1 처리 영역(P1)과 제2 처리 영역(P2)은, 분리 영역(D)이나 중심 영역(C) 및 이들 영역에 공급되는 N2 가스(분리 가스)에 의해 분리되어 있다. 이 때문에,각 처리 영역(P1, P2)에 있어서의 처리 가스끼리의 혼합이 억제되어, 성막 대상인 웨이퍼(W)의 표면 이외의 영역에서의 반응 생성물의 퇴적이 억제된다.
이 회전 테이블(2) 상의 웨이퍼(W)를 보면, 제1 처리 영역(P1)에서는, Al을 포함하는 원료 가스가 웨이퍼(W)의 표면에 흡착되고, 제2 처리 영역(P2)에서 웨이퍼(W)의 표면에 흡착된 원료 가스와 NH3 가스가 반응하여 반응 생성물인 AlN의 분자층이, 1층 혹은 복수층 형성된다. 그 후에, 분자층이 형성된 웨이퍼(W)가 UV 램프(61)의 하방을 통과하면, 이 분자층에 자외선이 조사된다.
분자층에 자외선이 조사되면, 자외선이 갖는 에너지를 분자층이 흡수하여, 분자층 중에 도입된 미반응 가스(예를 들어, TMA나 NH3), 중간 가스(CH3-NH2)의 화학 결합을 탈리시키거나, 막 중의 탄소 원자나 수소 원자를 탈리시켜, 분자층의 밀도를 상승시킨다. 그리고, 이들 물질이 분자층으로부터 탈리함으로써, 분자층이 수축되는 방향의 응력이 발생하고, 이러한 응력을 갖는 분자층이 적층되면, 도 5의 (b)에 도시하는 바와 같이 웨이퍼(W)에 대해 인장 응력을 가하는 스트레스 라이너막(90)을 성막할 수 있다고 생각된다. 물론, 스트레스 라이너막(90)은, 도 5의 (a)에 도시하는 바와 같이, 압축 응력을 가하는 것이 필요한 경우도 있을 수 있다. 이 경우에는 예를 들어, 후술하는 플라즈마 발생부(8)를 사용한 성막법 등을 채용하는 방법 등이 생각되지만, 그 상세에 대해서는 후술한다.
이와 같이, 웨이퍼(W)에 대해서는, 회전 테이블(2)이 1회전하는 동안에, 원료 가스가 공급되는 스텝과, NH3 가스가 공급되는 스텝과, 자외선이 조사되는 스텝이 이 순서로 실행되게 된다. 이 결과, 도 7에 모식적으로 도시하는 바와 같이, 웨이퍼(W) 표면에 자외선 처리가 되어 있지 않은 미처리 분자층(901)이 형성된 후[도 7의 (a)], 이 미처리 분자층(901)에 자외선이 조사되어 자외선 처리 분자층(902)으로 된다[도 7의 (b)].
이렇게 하여, 미처리 분자층(901)의 형성과, 자외선 조사를 반복하여 자외선 처리 분자층(902)을 적층해 감으로써[도 7의 (c), (d)], 내부까지 자외선 처리가 행해진 스트레스 라이너막(90)을 형성할 수 있다.
한편, 예를 들어 CVD법이나 ALD법에 의해 AlN막의 성막을 행한 후에, 자외선을 조사하여 이 AlN막에 발생하는 응력을 조절하는 경우에는, 자외선 조사의 효과가 AlN막의 표면 근방에만 미치므로, 응력을 조절 가능한 범위가 좁아지게 되어 버린다.
또한, 웨이퍼(W)의 표면에 흡착된 원료 가스로부터 생성된 반응 생성물을 퇴적시켜 AlN막을 성막함으로써, 도 6에 도시하는 바와 같이, 단차가 큰 볼록부[핀(97)]을 갖는 3차원 구조의 FET[9(9c)] 등에 대해서도, 당해 볼록부의 벽면을 따라, 단차 피복성이 높은 스트레스 라이너막(90)을 성막할 수 있다. 단, 본 성막 장치를 이용하여 스트레스 라이너막(90)을 형성하는 것이 가능한 웨이퍼(W)는, 3차원 구조의 트랜지스터가 형성된 것에 한정되지 않고, 종래의 플레이너형의 FET[9(9a, 9b)]가 형성된 웨이퍼(W)이어도 되는 것은 물론이다.
이렇게 하여, 소정 시간만큼 AlN막의 성막을 행하면, 처리 가스 노즐(31, 32)로부터의 원료 가스 및 NH3 가스의 토출, 분리 가스 노즐(41, 42)로부터의 분리 가스의 토출을 정지시켜, 회전 테이블(2)의 회전을 멈춘다. 그리고, 히터 유닛(7)에 의한 웨이퍼(W)의 가열을 종료함과 함께, 웨이퍼(W)를 반출 가능한 압력으로 진공 용기(1) 내를 조절하고, 게이트 밸브(G)를 개방하여 반송구(15)로부터 웨이퍼(W)를 취출하여, 성막 처리를 종료한다.
실시 형태에 따른 성막 장치에 의하면 이하의 효과가 있다. 회전 테이블(2)에 재치된 웨이퍼(W)에 대해, ALD법에 의해 AlN의 분자층을 적층하여 AlN막을 얻을 때에, 이들 분자층에 대해 자외선을 조사함으로써, AlN막에 발생하는 응력을 조절할 수 있다.
여기서, 상술한 성막 장치를 이용하여 성막되는 AlN막은, 모든 분자층에 대해 자외선의 조사를 행하는 것이 필수 요건은 아니다. 일부의 분자층에 대해서는, 자외선 조사를 행하지 않음으로써, AlN막에 발생하는 응력을 조절하여도 된다.
도 9는, 회전 테이블(2) 상의 어느 웨이퍼(W)에 주목하여, 당해 웨이퍼(W)에 대해 실시되는 처리의 내용을 경시적으로 나타낸 타임차트이다. 자외선 조사를 행하는 통상 사이클에 있어서는, 웨이퍼(W)에 대해 원료 가스 공급[도 9의 (a)]→N2 가스(분리 가스) 공급[도 9의 (c)]→NH3 가스 공급[도 9의 (b)]→자외선 조사[도 9의 (d)]→N2 가스(분리 가스) 공급[도 9의 (c)]의 처리가 순서대로 실행된다. 이 결과, 도 10에 도시하는 바와 같이, 웨이퍼(W)의 표면에 자외선 처리 분자층(902)이 형성된다.
한편, 자외선 조사 없음 사이클에서는, 도 9의 (d)의 타이밍에 있어서, 웨이퍼(W)에 형성된 미처리 분자층(901)에 대한 자외선 조사를 행하지 않음으로써, 그대로의 상태로 다음 분자층의 적층을 개시한다. 이렇게 하여, m층 중, n층(단, m, n은 m＞n의 관계에 있는 자연수)만 분자층에 대한 자외선의 조사를 행하지 않음으로써, 도 10에 도시하는 바와 같이 미처리 분자층(901)과 자외선 처리 분자층(902)을 원하는 순서로 적층할 수 있다. 도 10에 도시한 스트레스 라이너막(90c)에서는 2층의 분자층 중, 1층에 대해 자외선 조사가 행해져 있지 않다.
회전 테이블(2)에 재치된 상태에서 회전하는 웨이퍼(W)에 대해, 소정의 간격으로 자외선 조사가 행해지지 않도록 하는 방법으로서는, 웨이퍼(W)가 UV 램프(61)의 하방을 통과할 때에, 미리 설정된 순서의 사이클에 있어서는 UV 램프(61)를 소등하는 경우 등이 생각된다. 또한, UV 램프(61)의 하방에 개폐 셔터를 설치하고, 이 개폐 셔터의 개폐 동작에 의해 자외선의 조사/비조사를 제어하여도 된다.
또한, 자외선의 조사/비조사의 타이밍을 조절하는 것 대신에 UV 램프(61)의 조사 강도를 증감시킴으로써, 조사되는 자외선의 양을 분자층마다 변화시켜 스트레스 라이너막에 발생하는 응력을 제어하여도 된다. 예를 들어, 분자층의 적층 방향을 향해, 하층측으로부터 상층측으로 UV 램프(61)의 조사 강도를 하게 하여도 되고, 반대로 하층측으로부터 상층측으로 약하게 하여도 되며, 미리 설계한 계획에 기초하여, 각 분자층에 조사되는 자외선의 양을 적절하게 증감시킬 수도 있다.
또한, 상술한 실시 형태에서 설명한 성막 장치에 설치된 자외선 조사부(6)를 이용하여 박막에 발생하는 응력을 조절하는 것이 가능한 막의 종류는, AlN막에 한정되는 것은 아니다. 예를 들어, SiN막에 있어서도 AlN막과 마찬가지의 효과가 얻어진다. SiN막의 성막시에는, 제1 처리 가스로서, 디클로로실란(DCS), 헥사클로로디실란(HCD) 등, 규소(Si)를 포함하는 원료 가스가 사용되고, 제1 처리 가스를 질화하는 가스로서는 NH3 가스 등이 사용된다.
다음에, 본 성막 장치를 이용하여 성막되는 제2 적용예에 대해 설명한다. 여기서는, 상술한 AlN막 대신에, SiN막을 성막하는 경우에 대해 설명하지만, 처리 가스나 에칭 가스 등이 다른 것 외에는 AlN막의 경우라도 실시되는 처리의 내용은 마찬가지이다.
제2 적용예는, 배경 기술에서 설명한 더블 패터닝에 이용하는 SiN막을 성막할 때에, 본 예의 성막 장치를 이용하여 SiN막에 발생하는 응력을 조절한다.
우선, 사이드 월을 이용한 더블 패터닝에 대해, 도 11∼도 15를 참조하면서 간단하게 설명해 둔다.
도 11에 도시하는 바와 같이, 예를 들어 표면이 SiO2막으로 이루어지는 피처리막(904)이 성막되고, 그 상면에, 아몰퍼스 실리콘의 마스크 부분(903)을 갖는 라인 형상의 마스크 패턴이 형성된 상태의 웨이퍼(W)에 대해, 피처리막(904)의 더블 패터닝을 행하는 경우에 대해 설명한다.
상기한 웨이퍼(W)를 본 예의 성막 장치에 반입하여, 그 표면에 SiN막(90d)을 성막한 후(도 12), 예를 들어 CF4 가스, CHF3 가스, Ar 가스, O2 가스, CH2F2 가스 및 F2 가스의 혼합 가스를 플라즈마화하여 이방성 에칭을 행하고, 하방측을 향해 SiN막(90d)을 에칭한다. 이 결과, 마스크 부분(903)의 상단이 노출됨과 함께, 인접하는 마스크 부분(903)의 사이로부터는 피처리막(904)의 상면이 노출된다. 또한, 마스크 부분(903)의 양 측벽에 접하는 퇴적 부분은 사이드 월(90e)로서 남는다(도 13).
그 후에, 예를 들어 O2 가스와 HBr 가스를 플라즈마화하여 아몰퍼스 실리콘의 마스크 부분(903)을 제거한 후(도 14), 웨이퍼(W) 상에 남은 사이드 월(90e)을 새로운 마스크 부분으로 하고, Ar 가스와 C4F8 가스를 플라즈마화하여 피처리막(904)의 에칭을 행한다. 그리고, CF4 가스, CHF3 가스, Ar 가스, O2 가스, CH2F2 가스 및 F2 가스의 혼합 가스를 플라즈마화하여 사이드 월(90e)을 제거함으로써, 마스크 부분(903)보다도 좁은 간격으로 패터닝된 피처리막(904)이 얻어진다(도 15).
상술한 더블 패터닝의 프로세스에 있어서, 마스크 부분(903)에 SiN을 퇴적시켜 사이드 월(90e)을 형성하면, 도 14에 도시하는 바와 같이, 사이드 월(90e)은 상부측의 끝이 가느다란 쳐진 어깨 형상으로 된다. 한편, ALD법에 의해 성막된 SiN막(90d)은, 도 16에 모식적으로 도시하는 바와 같이 SiN의 분자층(900)이 퇴적되어 형성되어 있다.
이때, 자외선 조사부(6)를 이용한 응력의 조절을 행함으로써, 단위 면적당 응력이 균등한 분자층(900)이 적층되게 된다. 이 상태에서 SiN막(90d)의 에칭, 마스크 부분(903)의 제거를 행하여, 쳐진 어깨 형상의 사이드 월(90e)이 형성되면, 마스크 부분(903)과의 계면 부근에 있는 초기의 단계에서 형성된 분자층(900)과, 외측의 분자층(900)과의 응력값의 크기와 그 차, 또한 상기 쳐진 어깨 형상에 기인하여, 도 17에 병기한 그래프 중에 파선으로 나타내는 응력 분포가 형성된다.
상술한 파선으로 나타낸 응력 분포와 같이, 사이드 월(90e)에 작용하는 응력이 그 외측에서 작고, 마스크부(903)와 접촉하고 있었던 내측에서 커지면, 사이드 월(90e)에 작용하는 응력의 밸런스가 무너져 버린다. 이 결과, 도 17 중에 1점 쇄선으로 나타내는 바와 같이, 내측을 향해 사이드 월(90e)이 붕괴될 우려가 있다.
따라서 예를 들어, 도 1, 도 2에 도시한 UV 램프(61)에, 급전부(63)로부터의 급전량의 증감 등에 의해, 자외선의 발광량을 증감시키는 광 조절 기능을 설치하고, 분자층(900)에 조사하는 자외선량이, 도 16에 도시하는 SiN막(90d)의 외측(적층되는 순서로 보면 상층측)에서 크고, 내측(적층되는 순서로 보면 하층측)에서 작아지도록 조사량의 조절을 행한다. 그 결과, 도 17에 도시하는 사이드 월(90e)에서는 내측의 분자층(900)에 작용하는 응력에 일치하도록, 외측의 분자층(900)에 작용하는 응력이 커져, 스트레스 라이너막(90)에 작용하는 응력의 분포가 스트레스 라이너막(90)의 폭 방향으로 균일화된다(도 17에 병기한 그래프 중에 실선으로 나타냄). 이 결과, 응력의 밸런스가 유지되어, 사이드 월(90e)의 붕괴를 억제할 수 있다.
이상, 자외선 조사부(6)가 설치된 성막 장치를 이용하여, AlN막이나 SiN막에 의해, FET의 연산 속도를 고속화하기 위한 스트레스 라이너막(90)이나, 더블 패터닝시에 마스크로서 이용되는 사이드 월(90e)을 형성하는 적용예에 대해 설명하였다. 여기서, 자외선 조사부(6)에 설치되는 발광관은, 직관형의 것에 한정되는 것은 아니며, 벌브형의 것을 사용하여도 된다. 도 18, 도 19에는, 벌브형의 램프 벌브(611)를 구비한 UV 램프(61a)를 다수 배치한 자외선 조사부(6a)의 예를 나타내고 있다.
UV 램프(61a)는, 램프 벌브(611)와 램프 셰이드(612)를 구비하고, 도 8의 평면도에 도시한 자외선 조사부(6)와 그 하류측의 분리 영역(D) 사이의 영역에, 다수의 UV 램프(61a)가 부채형으로 배치되어 있다. 본 예의 자외선 조사부(6a)도, 자외선을 투과하는 저판(621)을 구비한 램프 박스(62)를 천판(11)에 설치된 개구부에 끼워 맞추고, 이 램프 박스(62) 내에 UV 램프(61a)가 배치되어 있다. 다수의 UV 램프(61a)를 설치하고, 그 점등 영역[예를 들어, UV 램프(61a)를 점등하는 부채형의 영역의 폭]이나 점등수[점등되어 있는 UV 램프(61a)와 소등되어 있는 UV 램프(61a)의 비율]나 1개의 UV 램프(61a)당의 발광 강도 등을 조절함으로써, 분자층에 조사되는 에너지량이나 에너지 밀도 등을 증감시켜, AlN막이나 SiN막에 발생하는 응력의 조절을 보다 유연하게 행할 수 있다.
다음에, 진공 용기(1) 내에서 회전 테이블(2)을 회전시켜 웨이퍼(W)에 대해 AlN막이나 SiN막의 성막을 행하는 성막 장치에 있어서, 상술한 자외선 조사부(6) 대신에, 플라즈마 발생부(8)를 이용하여 이들 막에 발생하는 응력을 조절하는 방법에 대해 도 20, 도 21을 참조하면서 설명한다.
도 21의 분해 사시도에 도시하는 바와 같이, 플라즈마 발생부(8)는, 전극(82)에 접속됨과 함께, 코일 형상으로 권회된 안테나(81)와, 이 안테나(81)에 의해 발생하는 전계 및 자계 중, 전계를 선택적으로 감쇠시키기 위해 설치된 패러데이 실드(84)와, 안테나(81)와 패러데이 실드(84)를 서로 절연하기 위해, 이들 기기(81, 84) 사이에 설치된, 예를 들어 석영판으로 이루어지는 절연판(83)을 구비한 ICP(Inductively Coupled Plasma) 플라즈마 발생기로서 구성되어 있다.
이 플라즈마 발생부(8)는, 부채 형상의 박스(62a) 내에 수용되고, 도 20에 도시하는 바와 같이 제2 처리 가스 노즐(32)의 하류측의 분리 영역(D)의 전방에 배치되어 있다. 또한, 회전 테이블(2)의 회전 방향으로부터 볼 때 상류측의 위치에 있어서의 박스(62a)의 측연부 하방측에는, 당해 측연부를 따라 회전 테이블(2)의 직경 방향으로 연장되도록 플라즈마 발생용 가스 노즐(34)이 설치되어 있다. 그리고, 이 플라즈마 발생용 가스 노즐(34)로부터 Ar 가스와 NH3 가스와 수소의 혼합 가스, 또는 Ar 가스와 N2 가스의 혼합 가스를 공급하고, 고주파 전원(86)으로부터 패러데이 실드(84)에, 정합기(85)를 통해, 예를 들어 13.56㎒의 고주파 전력을 인가하면, 플라즈마 발생부(8)로부터 공급된 변동 자장에 의해 발생한 와전류의 영향에 의해 혼합 가스가 플라즈마화된다.
이렇게 하여 플라즈마화된 가스를 AlN이나 SiN의 분자층에 접촉시키면, 활성화된 N원자나 H원자가 당해 분자막에 도입되어, 분자층이 팽창되는 방향의 응력을 발생시킬 수 있다. 이러한 응력을 갖는 분자층이 적층되면, 도 5의 (a)에 도시하는 바와 같이 웨이퍼(W)에 대해 압축 응력을 가하는 박막을 성막할 수 있다.
한편, 상술한 바와 같이 AlN이나 SiN의 분자층에 자외선이 조사되면, 분자층 중에 도입된 미반응 가스(예를 들어, TMA나 NH3), 중간 가스(CH3-NH2)의 화학 결합을 탈리시키거나, 막 중의 탄소 원자나 수소 원자를 탈리시켜, 분자층의 밀도를 상승시킨다. 그리고, 이들 물질이 분자층으로부터 탈리됨으로써, 분자층이 수축되는 방향의 응력이 발생하고, 이러한 응력을 갖는 분자층이 적층되면, 도 5의 (b)에 도시하는 바와 같이 웨이퍼(W)에 대해 인장 응력을 가하는 박막을 성막할 수 있다.
상술한 바와 같이, 성막 장치에 자외선 조사부(6)를 설치함으로써, AlN막이나 SiN막이 인장 응력을 갖도록 박막에 발생하는 응력을 조절하고, 또한 플라즈마 발생부(8)를 설치함으로써 압축 응력을 갖는 박막으로 조절할 수 있다. 따라서, 공통의 성막 장치 내에, 이들 자외선 조사부(6)와 플라즈마 발생부(8)를 모두 설치함으로써, AlN막이나 SiN막에 발생하는 응력이 작용하는 방향이나 응력의 크기를 조절하는 것이 가능한 성막 장치를 구성하는 것이 가능해진다.
[실시예]
웨이퍼(W) 상에 성막된 AlN막에 대해, 자외선 조사 등의 처리를 행하여, AlN막에 발생하는 응력을 측정하였다.
A. 실험 조건
ALD법에 의해 성막한 두께 50㎚의 AlN막(원료 가스;TMA, 질화 가스;NH3)에 대해, (1) 자외선 조사, (2) 플라즈마 처리, (3) 가열 처리의 각 처리를 행하여, AlN막에 발생하는 응력을 측정하였다.
응력의 측정은, 도 22에 도시하는 바와 같이, 레이저 광원(M1)으로부터 출력된 레이저 광을 반사경(M2)에서 반사시키고, 렌즈(M3)를 통해 웨이퍼(W)에 조사하여, 웨이퍼(W)로부터의 반사광의 위치 센서(M4)에의 입사 위치를 검출한다. 반사경(M2)은, 회전축을 중심으로 회전 가능하게 구성되어 있고, 도 22 중에 w로 나타낸 주사 범위에서 레이저 광의 조사 위치를 주사할 수 있다. 렌즈(M3)와 위치 센서(M4)의 위치 관계는, 평탄한 웨이퍼(W)로부터 반사된 광이 렌즈(M3)의 초점 위치에서 1점에 집중되어 위치 센서(M4)에 입사하도록 조절되어 있다.
한편, 웨이퍼(W)의 레이저 광이 조사되는 면의 표면측에, 웨이퍼(W)에 압축 응력을 가하는 AlN막을 성막하면, 도 22 중에 1점 쇄선으로 나타내는 바와 같이 웨이퍼(W)에 휨이 발생한다. 이 결과, 웨이퍼(W)에서 반사된 레이저 광이 위치 센서(M4)에 입사하는 위치가 어긋나, 상기 주사 범위의 일단측에서 반사된 레이저 광의 입사 위치와, 상기 범위의 타단측에서 반사된 레이저 광의 입사 위치와의 거리가 SR로 확대된다. 반대로, 웨이퍼(W)의 표면측에, 웨이퍼(W)에 인장 응력을 가하는 AlN막을 성막하면, 도 22에 도시한 1점 쇄선과는 반대 방향으로 휨이 발생한다. 이 결과, 상기 일단측, 타단측에서 반사된 레이저 광의 입사 위치가 도 22에 도시하는 예와는 반대 방향으로 어긋나, 이들 입사 위치간의 거리가 SR로 된다.
위치 센서(M4)에 의해 거리(SR)를 검출한 결과에 기초하여, 하기 (1)식에 의해 웨이퍼(W)의 곡률 반경 R을 구한다. 또한, 센서(M4)에 입사하는 레이저 광의 어긋남 방향으로부터 웨이퍼(W)의 휨의 방향을 파악한다.
R＝2Lw/SR …(1)
단, R;휜 웨이퍼(W)의 곡률 반경, L;렌즈(M3)의 초점 거리, SR;위치 센서(M4)에 의해 검출된 레이저 광의 입사 위치의 거리, w;레이저 광의 주사 거리이다.
그리고, 하기 (2)식(Stoney의 식)에 의해, AlN막의 응력 σ을 구한다.
σ＝(EStS 2)/{6(1-νS)RtF}…(2)
단, ES;웨이퍼(W)의 영률, νS;웨이퍼(W)의 포와송비, tS;웨이퍼(W)의 두께, tF;AlN막의 막 두께이다.
(실시예 1-1)
399㎩의 진공 분위기하에 있어서, 웨이퍼(W)를 400℃로 가열하고, 이 웨이퍼(W)의 표면으로부터 40∼100㎜ 이격된 높이 위치로부터 파장 254㎚, 0.3W의 자외선을 AlN막에 600초간 조사하였다. 그 후, AlN막의 응력을 계측하였다.
(실시예 1-2)
실시예 1-1에 대해, 웨이퍼의 가열 온도를 350℃, AlN막에 조사하는 자외선을 파장 405㎚, 0.7W로 변경하였다.
(실시예 2-1)
진공 용기 내에 배치한 평행 평판으로 이루어지는 상부 전극과 하부 전극을 구비한 용량 결합 플라즈마 장치의 하부 전극 상에 웨이퍼(W)를 재치하고, 진공 용기 내를 666.7㎩의 압력으로 조절하면서, Ar 가스를 1.6slm[표준 리터(0℃, 1기압)/분을 의미함. 이하, 동일함), 수소 가스를 2.0slm, NH3 가스를 1.5slm의 유량으로 공급하고, 상부 하부 전극에 450㎑, 800W의 전력을 인가하여 플라즈마를 발생시켜, 웨이퍼(W)에 대한 플라즈마 처리를 60초 행하였다. 그 후, AlN막의 응력을 계측하였다.
(실시예 2-2)
실시예 2-1에 대해, 공급하는 가스를 Ar 가스 1.6slm, N2 가스 1.6slm으로 변경하였다.
(참고예)
133㎩의 진공 분위기하에 있어서 웨이퍼(W)를 500℃에서, 2시간 가열 처리하였다. 그 후, AlN막의 응력을 계측하였다.
(참조예)
AlN의 성막 후, 처리를 행하지 않고 AlN막의 응력을 계측하였다.
B. 실험 결과
상술한 각 실시예, 참조예, 참고예의 결과를 도 23에 나타낸다. 도면 중, 종축은 AlN막에 발생한 응력의 크기를 나타내고, 이 값이 양의 값인 경우, 당해 AlN막이 인장 응력막인 것을 의미하고 있다. 도 23을 보면, 각 실시예, 참조예, 참고예의 모든 AlN막은 인장 응력막인 것을 확인할 수 있다.
또한, 자외선 조사를 행한 실시예 1-1, 1-2의 결과를 보면, 성막 후에 비해 인장 응력이 200㎫ 정도 증가하고 있다. 이것은, 참고예에 있어서의 인장 응력의 증가량에 거의 필적하고 있어, 웨이퍼(W)의 가열 온도를 400℃ 이하의 저온으로 유지하면서 행한 600초간의 자외선 조사는, 500℃, 2시간의 가열 처리와 거의 동등한 인장 응력 증대 효과가 얻어지는 것을 알 수 있다. 상술한 바와 같이, 본 실험은 미리 성막된 AlN막에 대해 자외선 조사를 행하고 있으므로, 자외선 조사의 영향은, AlN막의 표층측에만 작용할 가능성이 높다. 따라서, 상술한 성막 장치에 자외선 조사부(6)를 설치하고, 적층되는 각 분자층에 자외선 조사를 행함으로써, AlN막에 발생하는 인장 응력을 더욱 증대시키는 것이 가능해진다.
한편, 용량 결합 플라즈마에 의한 처리를 행한 실시예 2-1, 2-2에 있어서는, 성막 후의 상태(참조예)에 비해 인장 응력이 300∼900㎫ 정도 감소되어 있다. 이에 의해, Ar 가스, 수소 가스 및 NH3 가스의 혼합 가스, 또는 Ar 가스, N2 가스의 혼합 가스의 플라즈마를 사용한 AlN막에 대한 플라즈마 처리는, 성막 후의 AlN막에 발생하는 인장 응력을 감소시키는 방향으로 작용하는 것을 확인할 수 있었다. 그리고, 이 실시예 2-1, 2-2에 있어서도 플라즈마 처리의 효과는, AlN막의 표층측에만 작용할 가능성이 높으므로, 상술한 성막 장치에 플라즈마 발생부(8)를 설치하여, 적층되는 각 분자층에 플라즈마 처리를 행함으로써, 압축 응력막 타입의 AlN막을 성막할 수 있다.
W : 웨이퍼
1 : 진공 용기
2 : 회전 테이블
31 : 제1 처리 가스 노즐
32 : 제2 처리 가스 노즐
41, 42 : 분리 가스 노즐
6, 6a : 자외선 조사부
61, 61a : UV 램프
8 : 플라즈마 발생부
90, 90a, 90b, 90c : 스트레스 라이너막
90d : SiN막
90e : 사이드 월
900 : 분자층
903 : 마스크 부분
91 : 기판

Claims (9)

  1. 진공 용기 내에서 회전 테이블에 재치된 기판을 공전시키면서 서로 다른 처리 가스를 순서대로 공급하는 사이클을 복수 회 반복하여 질화 알루미늄 또는 질화 규소로 이루어지는 반응 생성물의 분자층을 적층하여 박막을 얻는 성막 방법으로서,
    상기 회전 테이블을 회전시켜 상기 기판을 공전시키면서, 상기 반응 생성물을 얻기 위한 원료 가스인 제1 처리 가스를 상기 기판에 대해 공급하는 공정과,
    상기 제1 처리 가스가 상기 기판에 공급된 위치에 대해 상기 회전 테이블의 둘레 방향으로 이격되어 설정된 위치에서, 상기 기판에 흡착된 상기 제1 처리 가스를 질화하기 위한 가스인 제2 처리 가스를 기판에 공급하는 공정과,
    상기 회전 테이블의 둘레 방향에 있어서 상기 제1 처리 가스가 공급되는 위치와 상기 제2 처리 가스가 공급되는 위치 사이에서 상기 제1 처리 가스와 상기 제2 처리 가스를 분리하는 공정과,
    상기 박막에 발생하는 응력을 조절하기 위해, 상기 회전 테이블 상의 상기 기판에 형성된 상기 반응 생성물의 상기 분자층에 대해 자외선을 조사하는 공정을 포함하는 성막 방법.
  2. 제1항에 있어서,
    상기 제1 처리 가스를 상기 기판에 공급하는 공정과, 상기 제2 처리 가스를 상기 기판에 공급하는 공정과, 상기 자외선을 조사하는 공정으로 이루어지는 사이클이 회전 테이블의 1회전 동안에 행해지는 성막 방법.
  3. 제1항에 있어서,
    상기 박막은, 상기 기판에 대해 응력을 가하기 위한 스트레스 라이너막인 성막 장치.
  4. 제3항에 있어서,
    상기 기판에는 볼록부가 형성되어 있고, 상기 박막은, 상기 볼록부의 벽면을 따라 형성되는 성막 방법.
  5. 제1항에 있어서,
    상기 기판에는, 패턴이 형성되는 피처리막과, 라인 형상의 마스크 패턴이 하방측으로부터 이 순서로 적층되고, 상기 박막은, 상기 마스크 패턴의 마스크 부분의 양 측벽에 접하는 퇴적 부분을 얻기 위해 형성되고, 상기 퇴적 부분은, 상기 마스크 부분을 제거한 후에 당해 퇴적 부분을 다음 마스크 부분으로 하여 상기 피처리막을 패터닝하기 위한 것이고,
    상기 자외선 조사부는, 상기 퇴적 부분의 붕괴를 억제하기 위해, 상기 반응 생성물의 분자층에 조사되는 자외선의 양이, 하층측보다도 상층측의 쪽이 커지도록 상기 자외선의 조사량을 조절하는 공정을 포함하는 성막 방법.
  6. 제1항에 있어서,
    상기 기판에 적층되는 상기 반응 생성물의 상기 분자층 중, m층 중, n층(단, m, n은 m＞n의 관계에 있는 자연수)에 대해서는 상기 자외선이 조사되지 않도록, 상기 자외선을 조사하는 공정을 간헐적으로 실행하는 성막 방법.
  7. 진공 용기 내에서 회전 테이블에 재치된 기판을 공전시키면서 서로 다른 처리 가스를 순서대로 공급하는 사이클을 복수 회 반복하여 질화 알루미늄 또는 질화 규소로 이루어지는 반응 생성물의 분자층을 적층하여 박막을 얻는 성막 장치로서,
    상기 반응 생성물을 얻기 위한 원료 가스인 제1 처리 가스를 상기 기판에 대해 공급하는 제1 처리 가스 공급부와,
    상기 제1 처리 가스 공급부에 대해 상기 회전 테이블의 둘레 방향으로 이격되어 설치되고, 상기 기판에 흡착된 상기 제1 처리 가스를 질화하기 위한 가스인 제2 처리 가스를 상기 기판에 공급하는 제2 처리 가스 공급부와,
    상기 회전 테이블의 둘레 방향에 있어서 상기 제1 처리 가스 공급부와 상기 제2 처리 가스 공급부 사이에 설치되고, 상기 제1 처리 가스와 상기 제2 처리 가스의 혼합을 피하기 위한 분리 영역과,
    상기 박막에 발생하는 응력을 조절하기 위해, 상기 회전 테이블 상의 상기 기판에 형성된 상기 반응 생성물의 상기 분자층에 대해 자외선을 조사하는 자외선 조사부를 구비하는 성막 장치.
  8. 제7항에 있어서,
    상기 기판에 상기 제1 처리 가스가 흡착되는 스텝과, 당해 흡착된 가스가 상기 제2 처리 가스에 의해 질화되어 상기 반응 생성물의 상기 분자층이 형성되는 스텝과, 상기 분자층에 대해 상기 자외선을 조사하는 스텝으로 이루어지는 사이클을 복수 회 반복하도록 제어 신호를 출력하는 제어부를 구비한 성막 장치.
  9. 진공 용기 내에서 회전 테이블에 재치된 기판을 공전시키면서 서로 다른 처리 가스를 순서대로 공급하는 사이클을 복수 회 반복하여 박막을 얻는 성막 장치에 사용되는 컴퓨터 프로그램을 저장한 기억 매체로서,
    상기 프로그램은 제1항에 기재된 성막 방법을 실행하기 위해 스텝이 짜여져 있는 기억 매체.
KR1020130074701A 2012-06-29 2013-06-27 성막 방법, 성막 장치 및 기억 매체 KR101589346B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-147711 2012-06-29
JP2012147711A JP5842750B2 (ja) 2012-06-29 2012-06-29 成膜方法、成膜装置及び記憶媒体

Publications (2)

Publication Number Publication Date
KR20140002539A true KR20140002539A (ko) 2014-01-08
KR101589346B1 KR101589346B1 (ko) 2016-01-29

Family

ID=49778566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130074701A KR101589346B1 (ko) 2012-06-29 2013-06-27 성막 방법, 성막 장치 및 기억 매체

Country Status (4)

Country Link
US (1) US8853100B2 (ko)
JP (1) JP5842750B2 (ko)
KR (1) KR101589346B1 (ko)
TW (1) TWI516634B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170101988A (ko) * 2015-01-02 2017-09-06 어플라이드 머티어리얼스, 인코포레이티드 처리 챔버
KR20190003795A (ko) * 2016-05-29 2019-01-09 도쿄엘렉트론가부시키가이샤 수소 플라즈마를 사용한 실리콘 추출 방법
CN110396678A (zh) * 2018-04-24 2019-11-01 东京毅力科创株式会社 成膜装置和成膜方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107185B2 (ja) * 2008-09-04 2012-12-26 東京エレクトロン株式会社 成膜装置、基板処理装置、成膜方法及びこの成膜方法を実行させるためのプログラムを記録した記録媒体
JP5445044B2 (ja) * 2008-11-14 2014-03-19 東京エレクトロン株式会社 成膜装置
JP5501807B2 (ja) * 2009-03-31 2014-05-28 東京エレクトロン株式会社 処理装置
WO2013161906A1 (ja) * 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
JP6115244B2 (ja) * 2013-03-28 2017-04-19 東京エレクトロン株式会社 成膜装置
US9552979B2 (en) * 2013-05-31 2017-01-24 Asm Ip Holding B.V. Cyclic aluminum nitride deposition in a batch reactor
FI126794B (en) 2014-12-22 2017-05-31 Picosun Oy Photo-assisted coating process
US10483262B2 (en) 2015-05-15 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dual nitride stressor for semiconductor device and method of manufacturing
JP6447393B2 (ja) * 2015-07-06 2019-01-09 東京エレクトロン株式会社 成膜処理装置、成膜処理方法及び記憶媒体
KR20180032678A (ko) * 2015-08-21 2018-03-30 어플라이드 머티어리얼스, 인코포레이티드 고온 열적 ald 실리콘 질화물 막들
JP6163524B2 (ja) * 2015-09-30 2017-07-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6584355B2 (ja) * 2016-03-29 2019-10-02 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR102698026B1 (ko) * 2016-09-28 2024-08-21 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
JP6807278B2 (ja) 2017-05-24 2021-01-06 東京エレクトロン株式会社 シリコン窒化膜の成膜方法および成膜装置
JP6988629B2 (ja) * 2018-03-26 2022-01-05 東京エレクトロン株式会社 成膜方法及び成膜装置
CN108499094B (zh) * 2018-04-19 2024-06-11 上海欢博数字科技有限公司 一种智能互动转盘及其控制方法
JP2020038931A (ja) 2018-09-05 2020-03-12 キオクシア株式会社 半導体製造装置、および半導体装置の製造方法
KR102697922B1 (ko) 2019-01-09 2024-08-22 삼성전자주식회사 원자층 증착 장치 및 이를 이용한 박막 형성 방법
JP7246247B2 (ja) * 2019-05-15 2023-03-27 東京エレクトロン株式会社 基板処理装置及び監視方法
CN114072540B (zh) * 2019-09-20 2024-08-20 株式会社国际电气 半导体器件的制造方法、衬底处理方法、记录介质及衬底处理装置
CN115896747B (zh) * 2021-09-30 2024-10-15 馗鼎奈米科技(深圳)有限公司 表面处理设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246672A1 (en) * 2005-04-29 2006-11-02 Chien-Hao Chen Method of forming a locally strained transistor
JP2007027723A (ja) 2005-07-11 2007-02-01 Interuniv Micro Electronica Centrum Vzw 層を堆積させるための原子層成長法
KR20080029240A (ko) * 2006-09-28 2008-04-03 삼성전자주식회사 듀얼 스트레스 라이너를 구비하는 반도체 소자의 제조방법
KR20110115992A (ko) * 2011-09-30 2011-10-24 주성엔지니어링(주) 광원을 포함하는 원자층 증착장치 및 이를 이용한 증착방법
KR20120039492A (ko) * 2010-10-15 2012-04-25 도쿄엘렉트론가부시키가이샤 성막 장치 및 성막 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330727B2 (ja) 1994-04-28 2002-09-30 康夫 垂井 光励起ｃｖｄ装置及びｃｖｄ方法
KR100368311B1 (ko) * 2000-06-27 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
JP2008217959A (ja) * 2007-02-05 2008-09-18 Fuji Electric Device Technology Co Ltd 磁気記録媒体およびその製造方法
JP5151260B2 (ja) * 2007-06-11 2013-02-27 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4935684B2 (ja) * 2008-01-12 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5423205B2 (ja) * 2008-08-29 2014-02-19 東京エレクトロン株式会社 成膜装置
JP2010141281A (ja) * 2008-11-11 2010-06-24 Renesas Technology Corp 半導体装置およびその製造方法
JP5387176B2 (ja) * 2009-07-01 2014-01-15 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5434484B2 (ja) * 2009-11-02 2014-03-05 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
JP5632240B2 (ja) * 2010-08-31 2014-11-26 東京エレクトロン株式会社 微細パターンの形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246672A1 (en) * 2005-04-29 2006-11-02 Chien-Hao Chen Method of forming a locally strained transistor
JP2007027723A (ja) 2005-07-11 2007-02-01 Interuniv Micro Electronica Centrum Vzw 層を堆積させるための原子層成長法
KR20080029240A (ko) * 2006-09-28 2008-04-03 삼성전자주식회사 듀얼 스트레스 라이너를 구비하는 반도체 소자의 제조방법
KR20120039492A (ko) * 2010-10-15 2012-04-25 도쿄엘렉트론가부시키가이샤 성막 장치 및 성막 방법
KR20110115992A (ko) * 2011-09-30 2011-10-24 주성엔지니어링(주) 광원을 포함하는 원자층 증착장치 및 이를 이용한 증착방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170101988A (ko) * 2015-01-02 2017-09-06 어플라이드 머티어리얼스, 인코포레이티드 처리 챔버
KR20190003795A (ko) * 2016-05-29 2019-01-09 도쿄엘렉트론가부시키가이샤 수소 플라즈마를 사용한 실리콘 추출 방법
CN110396678A (zh) * 2018-04-24 2019-11-01 东京毅力科创株式会社 成膜装置和成膜方法

Also Published As

Publication number Publication date
TW201410912A (zh) 2014-03-16
US20140004713A1 (en) 2014-01-02
KR101589346B1 (ko) 2016-01-29
TWI516634B (zh) 2016-01-11
JP5842750B2 (ja) 2016-01-13
JP2014011357A (ja) 2014-01-20
US8853100B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
KR20140002539A (ko) 성막 방법, 성막 장치 및 기억 매체
US11201053B2 (en) Film forming method and film forming apparatus
KR102723608B1 (ko) 실리콘 산화물막에 대한 증착후 처리 방법
KR101595148B1 (ko) 성막 방법
KR101885411B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101536805B1 (ko) 성막 장치, 성막 방법 및 기억 매체
KR102062947B1 (ko) 성막 장치
US20140220260A1 (en) Substrate processing apparatus and method of depositing a film
TWI609986B (zh) 成膜方法、記憶媒體及成膜裝置
KR20190016909A (ko) 실리콘 질화막의 성막 방법 및 성막 장치
KR20190016899A (ko) 실리콘 질화막의 성막 방법 및 성막 장치
KR102062948B1 (ko) 성막 장치
KR20170092462A (ko) 성막 방법
JP6817883B2 (ja) 成膜方法
JP7175209B2 (ja) 成膜方法
KR101991550B1 (ko) 실리콘 함유막의 성막 방법
TWI770404B (zh) 矽氮化膜之成膜方法及成膜裝置
KR20170102810A (ko) 성막 방법
US9922820B2 (en) Film forming method and film forming apparatus
KR102340042B1 (ko) 실리콘 질화막의 성막 방법 및 성막 장치
JP7158337B2 (ja) 成膜方法
KR102454904B1 (ko) 성막 방법
US20220403515A1 (en) Substrate treatment method and substrate treatment device
KR102271689B1 (ko) 플라즈마 처리 방법
CN111819665A (zh) 蚀刻方法和蚀刻装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130627

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20141119

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130627

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150901

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160105

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160121

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160121

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20200106

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210106

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20231221

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20241218

Start annual number: 10

End annual number: 10