TWI516634B - 成膜方法、成膜設備及儲存媒體 - Google Patents

成膜方法、成膜設備及儲存媒體 Download PDF

Info

Publication number
TWI516634B
TWI516634B TW102123004A TW102123004A TWI516634B TW I516634 B TWI516634 B TW I516634B TW 102123004 A TW102123004 A TW 102123004A TW 102123004 A TW102123004 A TW 102123004A TW I516634 B TWI516634 B TW I516634B
Authority
TW
Taiwan
Prior art keywords
film
process gas
gas
substrate
turntable
Prior art date
Application number
TW102123004A
Other languages
English (en)
Other versions
TW201410912A (zh
Inventor
井下田真信
佐藤潤
矢部和雄
加藤壽
井澤友策
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201410912A publication Critical patent/TW201410912A/zh
Application granted granted Critical
Publication of TWI516634B publication Critical patent/TWI516634B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

成膜方法、成膜設備及儲存媒體 【相關申請案的交互參照】
本申請案主張於2012年6月29日在日本專利局所申請之日本專利申請案第2012-147711號，其揭露內容於此全部併入作為參考。
本揭露內容有關在一基板上形成氮化鋁或氮化矽之薄膜的技術。
已知有一技術，其中將具有張應力或壓應力的應力襯墊膜形成在用於邏輯電路中之FET(場效電晶體，Field Effect Transistor)的上表面上，且其中將應變施加至FET，從而提高載子的遷移率並增加操作速度。利用電漿CVD(化學氣相沉積，Chemical Vapor Deposition)或其類似者來形成應力襯墊膜。使用氮化矽或其類似者作為應力襯墊膜的材料。電漿CVD具有可藉由改變電漿條件來控制應力作用方向(拉伸方向或壓縮方向)和應力強度的優點。
近年來，正在進行具有三維結構之電晶體的研發，三維結構之電晶體能增加整合程度並降低功率消耗。因為這類裝置具有大高度差的突出部，所以在經由使用其提供具有低高度差之塗層效果的CVD方法來形成應力襯墊膜時會有困難。
此外，亦使用了例如ALD(原子層沉積，Atomic Layer Deposition)方法及MLD(分子層沉積，Molecular Layer Deposition)方法(這兩者在以下稱為ALD方法)之成膜方法，其提供了較CVD方法具有更大高度差之塗層效果。ALD方法係一成膜方法，其中藉由重複以下步驟來沉積原子層或分子層：依序將包括原料之不同種類的處理氣體供應至反應容器中，並且使這些處理氣體反應，同時允許原料吸附至基板的表面。因為可經由使用ALD方法來形成具有膜材料的應力襯墊膜，所以才能引用前述之氮化矽。然而，已知ALD方法難以產生夠大的應力。
現有一方法作為使連線圖案微型化之雙重圖案化技術的範例，該方法如下：在襯墊遮罩圖案的相對側面壁部上形成所謂側壁之沉積部、移除遮罩圖案、以及利用保留之側壁作為新遮罩而將下層膜圖案化。例如CVD方法或ALD方法之成膜製程係用以形成側壁。成膜過程期間所產生之應力存留在側壁內。由於這個原因，故若側壁的高寬比隨著連線圖案的微型化而變高，便會造成問題，這是因為由於作用在側壁上之應力所增加之影響而可能發生圖案倒塌。
在這方面，已建議了一種當藉由ALD方法來形成金屬氧化物或金屬氧氮化物之沉積層時的技術，其中將紫外光照射在基板上並供以前驅物氣體，從而使存在於形成在基板表面上之分子層的雜質分解、並使具有增加之反應活性的OH基團作為分子層的表面終端。然而，仍然有對於控制在該方法所能應用之沉積層及膜材料中所產生之應力的方法之需求。
本揭露內容之部份實施例提供了其能控制氮化鋁或氮化矽之薄膜中所產生的應力之成膜方法及成膜設備、以及儲存該成膜方法之儲存媒體。
根據本揭露內容之實施例，本發明提供一種成膜方法，藉由重複複數次循環而獲得一薄膜，在該循環中逐一供應不同的處理氣體，同時使設置在真空腔室內之轉盤上的基板旋轉，並且沉積一由氮化鋁或氮化矽所組成之反應產物的分子層。該成膜方法包括：將作為獲得反應產物之來源氣體的第一處理氣體供應至基板，同時轉動轉盤並使基板旋轉；以及 在沿著轉盤的圓周方向上與其中將第一處理氣體供應至基板的位置分隔之位置處，將作為使吸附至基板之第一處理氣體氮化之氣體的第二處理氣體供應至基板。此外，該成膜方法提供沿著轉盤的圓周方向、在從其供應第一處理氣體之第一處理氣體供應位置與從其供應第二處理氣體之第二處理氣體供應位置之間設置一隔離區域，以防止第一處理氣體和第二處理氣體混合；以及將紫外光照射在形成於設置在轉盤上的基板上之反應產物的分子層上，以控制薄膜中所產生之應力。
根據本揭露內容之另一實施例，本發明提供一種成膜設備，藉由執行複數次循環而獲得一薄膜，在該循環中逐一供應不同的處理氣體，同時使設置在真空腔室內之轉盤上的基板旋轉，並且沉積一由氮化鋁或氮化矽所組成之反應產物的分子層。該成膜設備包括：一第一處理氣體供應單元，配置成將作為獲得反應產物之來源氣體的第一處理氣體供應至基板；一第二處理氣體供應單元，沿著該轉盤的圓周方向而裝設在與第一處理氣體供應單元分隔之位置，並且配置成將作為使吸附至基板之第一處理氣體氮化之氣體的第二處理氣體供應至基板；一隔離區域，沿著轉盤的圓周方向而裝設在第一處理氣體供應單元與第二處理氣體供應單元之間，並且配置成防止第一處理氣體和第二處理氣體彼此混合；以及一紫外光照射單元，配置成將紫外光照射在形成於設置在轉盤上的基板上之反應產物的分子層上，以控制薄膜中所產生之應力。
根據本揭露內容之又另一實施例，本發明提供一種儲存媒體，儲存使用在一成膜設備中之程式，該成膜設備藉由執行複數次循環而獲得一薄膜，在該循環中逐一供應不同的處理氣體，同時使設置在真空腔室內之轉盤上的基板旋轉。程式包含用以執行該成膜方法的步驟。
1‧‧‧真空腔室
2‧‧‧轉盤
6、6a‧‧‧紫外光照射單元
7‧‧‧加熱器單元
7a‧‧‧蓋件
8‧‧‧電漿產生單元
9‧‧‧FET
9a‧‧‧P型FET
9b‧‧‧N型FET
9c‧‧‧鰭式FET
11‧‧‧頂板
12‧‧‧腔體
12a‧‧‧突出部
13‧‧‧密封件
14‧‧‧底部
15‧‧‧傳送閘
20‧‧‧殼體
21‧‧‧核心部
22‧‧‧轉軸
23‧‧‧驅動單元
24‧‧‧凹部
31‧‧‧第一處理氣體噴嘴
32‧‧‧第二處理氣體噴嘴
34‧‧‧電漿產生氣體噴嘴
41、42‧‧‧隔離氣體噴嘴
61、61a‧‧‧UV燈
62‧‧‧燈箱
62a‧‧‧箱體
63‧‧‧電力供應單元
71a‧‧‧遮蓋構件
72‧‧‧清除氣體供應管
73‧‧‧清除氣體供應管
81‧‧‧天線
82‧‧‧電極
83‧‧‧絕緣板
84‧‧‧法拉第屏蔽
85‧‧‧匹配盒
86‧‧‧高頻電源
90、90a、90b、90c‧‧‧應力襯墊膜
90d‧‧‧SiN膜
90e‧‧‧側壁
91‧‧‧基板
92‧‧‧源極區域
93‧‧‧汲極區域
94‧‧‧閘極區域
95‧‧‧絕緣膜
95a‧‧‧閘極電極
96‧‧‧隔離區域
97‧‧‧鰭部
100‧‧‧側環
101‧‧‧氣流路徑
110‧‧‧曲折結構部
111‧‧‧第一壁部
112‧‧‧第二壁部
120‧‧‧控制單元
121‧‧‧儲存單元
150‧‧‧凸部
151‧‧‧隔離氣體供應管
161‧‧‧第一排氣口
162‧‧‧第二排氣口
163‧‧‧排氣管
164‧‧‧真空泵
165‧‧‧壓力調節器
611‧‧‧燈泡
612‧‧‧燈罩
621‧‧‧底板
900‧‧‧分子層
901‧‧‧未處理之分子層
902‧‧‧紫外光處理之分子層
903‧‧‧遮罩部
904‧‧‧處理目標膜
C‧‧‧中央區域
D‧‧‧隔離區域
G‧‧‧閘閥
M1‧‧‧雷射光源
M2‧‧‧反射鏡
M3‧‧‧透鏡
M4‧‧‧位置感測器
P1‧‧‧第一處理區域
P2‧‧‧第二處理區域
W‧‧‧晶圓
併入說明書且構成說明書之一部份的附圖顯示本揭露內容之實施例，且連同以上提出之一般說明及以下提出之實施例的詳細描述，用以說明本揭露內容之原理。
圖1係顯示根據本揭露內容之成膜設備之範例的垂直剖面 側視圖。
圖2係成膜設備的水平剖面平面圖。
圖3係其上形成應力襯墊膜之P型FET的說明圖。
圖4係其上形成應力襯墊膜之N型FET的說明圖。
圖5A及5B係顯示由應力襯墊膜施加至晶圓之應力方向的說明圖。
圖6係顯示將應力襯墊膜形成在三維FET的突出部上之情況的說明圖。
圖7A至7E係顯示將分子層沉積在晶圓上之情況的說明圖。
圖8係說明成膜設備之操作的視圖。
圖9A至9D係一成膜方法的時序圖，該方法包括一期間不照射紫外光的循環。
圖10係藉由以上時序圖所示之方法所形成的應力襯墊膜之示意圖。
圖11係雙重圖案化的第一說明圖。
圖12係雙重圖案化的第二說明圖。
圖13係雙重圖案化的第三說明圖。
圖14係雙重圖案化的第四說明圖。
圖15係雙重圖案化的第五說明圖。
圖16係於雙重圖案化期間形成在遮罩部的表面上之AlN膜的示意圖。
圖17係由AlN膜所形成之側壁的示意圖。
圖18係設有球形UV燈之成膜設備的分解立體圖。
圖19係設有球形UV燈之成膜設備的局部放大垂直剖面側視圖。
圖20係設有電漿產生單元之成膜設備的水平剖面平面圖。
圖21係設有電漿產生單元之成膜設備的分解立體圖。
圖22係說明用於範例中之應力測量儀器的原理之視圖。
圖23係顯示範例之結果的說明圖。
現將對各種實施例進行詳細說明，其範例係繪示於附圖中。在以下詳細敘述中，為了提供對本揭露內容的徹底瞭解而提出許多具體細節。然而，對於本領域中具有通常技術者將顯而易見，可在不具這些具體細節的情況下實施本揭露內容。在其他情況下，為了不非必要地混淆各種實施例的實施態樣，故已不詳細地描述熟知的方法、程序、系統、及元件。
作為根據本揭露內容之成膜設備的範例，將參考圖1至3描述成膜設備的配置，當藉由原子層沉積(ALD)方法在一作為基板的晶圓W表面上形成氮化鋁之薄膜(以下稱為AlN膜)時，成膜設備具有控制薄膜中所產生之應力的功能。如圖1及2所示，成膜設備包括實質上具有圓平面視圖形狀的真空腔室1、以及裝設在真空腔室1中的轉盤2，轉盤2具有與真空腔室1之中心一致的旋轉中心。
真空腔室1包括頂板11及腔體12。頂板11係可卸除式接附至腔體12。隔離氣體供應管151係連接至頂板11之上表面的中央部份，隔離氣體供應管151供應N2(氮)氣體作為隔離氣體以阻止不同處理氣體在真空腔室1內的中央區域C中互相混合。在圖1中，密封件13(例如O形環)係環狀裝設在腔體12之上表面的周圍邊緣部份。
轉盤2係固定至核心部21，核心部21於中央部份實質上具有圓柱狀。轉盤2係配置成可藉由轉軸22繞著垂直軸旋轉(在本實施例為順時針方向)，轉軸22係連接至核心部21之下表面並延伸在垂直方向上。在圖1中，驅動單元23係配置成使轉軸22繞著垂直軸旋轉，並且殼體20係配置成包覆轉軸22及驅動單元23。殼體20具有上凸緣部，上凸緣部係密封式接附至真空腔室1之底部14的下表面。此外，清除氣體供應管72係連接至殼體20，清除氣體供應管72供應作為清除氣體之N2氣體至轉盤2的下方區域。在真空腔室1之底部14中的核心部21之外圍側為突出部12a，突出部12a係形成為環狀以便從下側接近轉盤2。
如圖2所示，用以夾持具有例如300mm直徑之複數(例如五個)晶圓W的複數圓形凹部24係沿著轉盤2的旋轉方向(圓周方向)而 形成在轉盤2的正面上。凹部24的直徑及深度係設定成若使晶圓W落入(納入)凹部24中，則晶圓W的表面與轉盤2的表面(其上不裝載晶圓W的轉盤2之區域)齊平。凹部24相當於本實施例中的基板夾持區域。
如圖2所示，各別由例如石英所製成的四噴嘴31、32、41、及42係設置在面向凹部24的通道區域之轉盤2的位置。噴嘴31、32、41、及42係沿著真空腔室1的圓周方向(順著轉盤2的旋轉方向)以彼此分隔之關係徑向排列。噴嘴31、32、41、及42係各別接附以便水平延伸，例如以面向晶圓W的關係、從真空腔室1的外圍壁朝向中央區域C。在本實施例中，隔離氣體噴嘴41、第一處理氣體噴嘴31、隔離氣體噴嘴42、及第二處理氣體噴嘴32係以指定順序沿著順時針方向(轉盤2的旋轉方向)設置(當從稍後所述之傳送閘15觀看時)。
噴嘴31、32、41、及42係經由流速控制閥而分別連接至各別氣體源(未顯示)。更具體而言，第一處理氣體噴嘴31係連接至一氣體源，該氣體源係用於供應第一處理氣體作為包含Al的來源氣體，例如三甲基鋁(TMA)氣體、三乙基鋁(TEA)氣體、及類似者。第二處理氣體噴嘴32係連接至一氣體源，該氣體源係用於供應使第一處理氣體氮化之氣體，例如NH3(氨)氣體。處理氣體噴嘴31及32分別對應至第一處理氣體供應單元以及第二處理氣體供應單元。此外，隔離氣體噴嘴41及42係分別連接至用於供應N2(氮)氣體作為隔離氣體的氣體源。
在各氣體噴嘴31、32、41、及42的下表面上，氣體注入孔係形成在複數位置處，例如在沿著轉盤2的徑向方向之規則間隔處。噴嘴31、32、41、及42係設置成使噴嘴31、32、41、及42的下緣與轉盤2的上表面之間的分隔距離等於例如約1至5mm。
處理氣體噴嘴31及32的下方區域為其中來源氣體係吸附至各別晶圓W的第一處理區域P1、以及其中吸附至晶圓W的來源氣體被氮化從而形成由氮化鋁所組成的反應產物之分子層的第二處理區域P2。隔離氣體噴嘴41及42用來形成隔離區域D。如圖2所示，具有一實質扇形之凸塊部(bump portion)4係形成在對應至隔離區域D之真空腔室1的頂板11中。隔離氣體噴嘴41及42係設置在形成於凸塊部4中的溝槽部內。
因此，作為凸塊部4之下表面的低頂部表面(第一頂部表面)係以轉盤2的圓周方向而設置在各隔離氣體噴嘴41及42的相對側，以防止各個處理氣體互相混合。高於該等低頂部表面之頂部表面(第二頂部表面)係設置在各該等低頂部表面的周圍相對側。為防止各個處理氣體互相混合，各凸塊部4的周圍邊緣部份(存在於真空腔室1的外緣附近之各凸塊部4的部份)係彎成L形，以便朝向轉盤2的外端面、並且與腔體12維持一小間隔。
如圖1及2所示，作為遮蓋構件之側環100係設置在轉盤2的外圍側，並且位在稍低於轉盤2的位置。側環100係提供以確保當允許用來代替各個處理氣體之氟基清理氣體流入時(例如在設備清理期間)，保護真空腔室1的內壁免受清理氣體的影響。為使側環100對氟基清理氣體具有抗腐蝕性，故將側環100的表面塗佈以例如氧化鋁及類似者、或覆蓋以石英蓋件。
於側環100的上表面之上，排氣口161及162係沿著圓周方向、以彼此分隔的關係而形成在二位置處。此二排氣口161及162分別稱為第一排氣口161及第二排氣口162。第一排氣口161係設置在第一處理氣體噴嘴31與隔離區域D(存在於順著轉盤2的旋轉方向之第一處理氣體噴嘴31的下游側)之間，並且第一排氣口161係形成在偏向隔離區域D的位置。第二排氣口162係設置在第二處理氣體噴嘴32與隔離區域D(存在於順著轉盤2的旋轉方向之第二處理氣體噴嘴32的下游側)之間，並且第二排氣口162係形成在偏向隔離區域D的位置。
第一排氣口161係用以排出第一處理氣體及隔離氣體。第二排氣口162係用以排出第二處理氣體及隔離氣體。如圖1所示，第一排氣口161及第二排氣口162係經由其中裝設壓力調節器165(如蝶形閥或類似者)之排氣管163而分別連接至真空排氣機構(例如真空泵164)。
在其中供應自第二處理氣體噴嘴32之第二處理氣體從轉盤2流出的位置處，其允許第二處理氣體及隔離氣體藉以通過之溝槽狀氣流路徑101係形成在側環100的上表面上。
如圖1及2所示，凸部150係設置在頂板11之下表面的中 央部份。凸部150係以與毗鄰中央區域C之凸塊部4的區域之鄰近關係、沿著圓周方向而形成為實質環形。凸部150的下表面具有與凸塊部4的下表面(第一頂部表面)相同之高度。用於阻止第一處理氣體及第二處理氣體在中央區域C互相混合之曲折結構部110係設置在核心部21上方，核心部21的位置比凸部150更接近轉盤2的旋轉中心。
如圖1所示，曲折結構部110包括一自轉盤2朝頂板11向上垂直延伸之圓柱形第一壁部111、以及一自頂板11朝轉盤2向下垂直延伸之雙重圓柱形第二壁部112。再者，曲折結構部110係藉由將第一壁部111插入形成在第二壁部112的雙重圓柱之間的溝槽而形成。此時，各壁部111及112係設置成確保各壁部111及112的表面之間、第一壁部111的上端與頂板11的下表面之間、以及第二壁部112的下端與轉盤2的上表面之間分別存在約1mm的間隙。這能防止處理氣體自處理區域P1及P2滲入，同時避免干擾轉盤2的旋轉運動。
此時，中央區域C內的壓力係設定成高於處理區域P1及P2的壓力，其中從隔離氣體供應管151供應N2氣體(隔離氣體)至該中央區域C。供應至中央區域C的N2氣體通過曲折結構部110之壁部111及112之間的間隙而流入處理區域P1及P2。藉由形成隔離氣體的流動，而能阻止處理氣體從處理區域P1及P2之其中一者滲入處理區域P1及P2之另一者。
如圖1所示，作為加熱機構之加熱器單元7係裝設在存在於轉盤2與真空腔室1的底部14之間的空間中。加熱器單元7係配置成經由轉盤2而對轉盤2上的晶圓W加熱至例如300℃。在圖1中，遮蓋構件71a係裝設在加熱器單元7的一側，且蓋件7a覆蓋加熱器單元7的上側。在真空腔室1的底部14中，用於清除位在加熱器單元7的下側之加熱器單元7的裝設空間之清除氣體供應管73係沿著圓周方向而裝設在複數位置處。
如圖2所示，用於在外部傳送臂(未顯示)與轉盤2之間傳送晶圓W之傳送閘15係形成在真空腔室1的側壁。傳送閘15係保持密封且可由閘閥G開啟或關閉。此外，晶圓W在轉盤2的凹部24與處於面向傳送閘15之位置的傳送臂之間進行傳送。在相對於位在轉盤2下側之傳送位置的區域中，設有穿過凹部24以從晶圓W背面抬升晶圓W的三遞送用 途升降銷(未顯示)，以及設有用以將升降銷上下移動之升降機構(未顯示)。
此外，本實施例之成膜設備包括紫外光照射單元6，紫外光照射單元6係用以照射紫外光在氮化鋁(第一及第二處理氣體的反應產物)的分子層上，以便控制形成在晶圓W上之AlN膜中所產生的應力。
如圖1及2所示，紫外光照射單元6包括UV燈61、以及容納UV燈61之燈箱62。UV燈61係由例如直發光管形成。UV燈61係配置成利用從電力供應單元63所供應之電力來放射具有從126至405nm(例如254nm)的波長之紫外光。燈箱62包括設置在其下表面上的底板621。底板621能被紫外光透射，並且由例如石英玻璃所製成。從UV燈61所放射之紫外光可朝燈箱62的下表面照射。
燈箱62係藉由將燈箱62安裝至形成在頂板11之開口內而接附至成膜設備。如圖2所示，燈箱62係設置在第二處理氣體噴嘴32與隔離區域D(存在於順著轉盤2的旋轉方向之第二處理氣體噴嘴32的下游側)之間，並且燈箱62係設置在偏向隔離區域D的位置。轉盤2上的晶圓W與UV燈61之間的距離係設定成使得形成在晶圓W上之AlN膜中可產生具有期望強度及期望方向的應力。此距離的決定考量到每小時從UV燈61所照射之紫外光的能量總量、晶圓W通過UV燈61下方的速度、底板621的紫外光透射度、及類似者。
如圖1所示，本實施例之成膜設備係連接至控制單元120。控制單元120係由例如包括CPU及儲存單元121之電腦所形成。儲存單元121儲存了包含有關成膜設備操作之控制用的步驟(指令)群組之程式。步驟群組包括下列操作：將晶圓W載入成膜設備、開始供應各處理氣體及隔離氣體、轉動轉盤2、及形成AlN膜。儲存單元121包括例如硬碟、光碟、磁性光學碟片、或記憶卡之儲存媒體。程式係從儲存媒體讀取並安裝至電腦。
現將對由如以上配置之本成膜設備所形成之AlN膜的應用範例進行描述。根據其藉由利用紫外光照射單元6而能控制AlN膜中所產生的應力之本實施例之成膜設備，俾能在基板上所形成之FET的表面上形 成應力襯墊膜90。
如圖3及4所示，應力襯墊膜90係形成在邏輯電路中所使用之P型FET 9a或N型FET 9b上。在此情況下，若假設<110>方向為x軸，則在x軸及y軸方向上施加張應力、並且在z軸方向上施加壓應力之應力襯墊膜90a較佳地相對於P型FET 9a。此外，在x軸方向上施加壓應力、並且在y軸及z軸方向上施加張應力之應力襯墊膜90b適合於N型FET 9b。各別圖式包括基板91、源極區域92、汲極區域93、閘極區域94、絕緣膜95、及隔離區域96。
如圖5A所示，壓應力型應力襯墊膜90本身產生張應力，從而施加壓應力至晶圓W(基板91)。另一方面，如圖5B所示，張應力型應力襯墊膜90本身產生壓應力，從而施加張應力至晶圓W(基板91)。
如所述般，已利用電漿CVD將應力襯墊膜90形成在圖3及4所示之習知平面FET 9上。然而，在其中形成應力襯墊膜90以覆蓋沿著鰭部97(突出部)的表面延伸之閘極電極95a的情況下(該鰭部97具有如圖6所示之鰭式FET 9c中形成在基板91(矽基板)的表面上之大高度差)，習知電漿CVD可能無法提供具有足夠高度差之塗層效果。
藉由ALD方法來形成AlN膜，本實施例之成膜設備可實現具有大高度差之塗層效果，並可將AlN膜中所產生的張應力控制在使AlN膜可用作如稍後將敘述之範例中的應力襯墊膜90這樣的程度。現將對成膜設備的操作進行描述。
參考圖1及2，首先將閘閥G開啟。當間歇性轉動轉盤2時，藉由傳送臂(未顯示)通過傳送閘15將複數晶圓W(例如五個晶圓)設置在轉盤2上。利用乾蝕刻處理或CVD方法在各晶圓W的表面上形成FET 9。接著，將閘閥G關閉。利用真空泵164使真空腔室1的內部呈真空狀態。當以順時針方向旋轉轉盤2時，利用加熱器單元7將晶圓W加熱至約100到400℃。
隨後，分別從處理氣體噴嘴31及32注入含Al的來源氣體(第一處理氣體)和NH3氣體(第二處理氣體)。從隔離氣體噴嘴41及42以特定流速注入隔離氣體。從隔離氣體供應管151及清除氣體供應管72和 73以特定流速注入N2氣體。此外，將電力施加至UV燈61，從而使UV燈61放射紫外光。然後，藉由壓力調節單元165將真空腔室1的內部壓力調節至預定處理壓力。
接著，若轉盤2如圖8所示以特定轉速旋轉，則轉盤2上的晶圓W繞著轉軸22旋轉。在第一處理區域P1中，供應自第一處理氣體噴嘴31的來源氣體順著轉盤2的旋轉方向流向下游側以回應轉盤的旋轉操作。然後，經由排氣口161排出來源氣體。另一方面，在第二處理區域P2中，供應自第二處理氣體噴嘴32的NH3氣體順著轉盤2的旋轉方向流向下游側以回應轉盤的旋轉操作，並且流入氣流路徑101。接著，經由排氣口162排出NH3氣體。
此時，第一處理區域P1及第二處理區域P2彼此被隔離區域D和中央區域C隔開，並且將N2氣體(隔離氣體)供應至隔離區域D和中央區域C。如此阻止處理氣體在各別處理區域P1及P2中互相混合，從而阻止反應產物沉積在除了作為成膜目標之晶圓W表面以外的區域中。
觀察轉盤2上的晶圓W，含Al的來源氣體係吸附至第一處理區域P1中之晶圓W的表面。在第二處理區域P2中，吸附至晶圓W的表面之來源氣體與NH3氣體反應，藉此在晶圓W的表面上形成作為反應產物之一或更多AlN分子層。之後，當具有形成於其上之分子層的晶圓W通過UV燈61下方時，紫外光便照射在該分子層上。
當紫外光照射在分子層上時，分子層吸收紫外光的能量，從而破壞導入分子層中之未反應氣體(例如TMA或NH3)或中介氣體(例如CH3-NH3)的化學鍵、或使存在於膜中的碳原子或氫原子脫離。這使分子層的密度增加。因為這些物質自分子層脫附，所以產生了作用在使得分子層收縮之方向上的應力。當沉積了具有如此應力之分子層時，便能形成對晶圓W施加張應力之應力襯墊膜90，如圖5B所示。不言可喻，會有需要施加壓應力之應力襯墊膜90的情況，如圖5A所示。在此情況下，能採用例如使用電漿產生單元8之成膜方法。此成膜方法的細節將於稍後描述。
如以上所述，當轉盤2完成旋轉一周時，便以指定的順序對晶圓W執行了供應來源氣體的步驟、供應NH3氣體的步驟、及照射紫外光 的步驟。因此，如圖7A至7E所示，將未經紫外光處理的未處理之分子層901形成在晶圓W的表面上(見圖7A)。之後，將紫外光照射在未處理之分子層901上，從而形成紫外光處理之分子層902(見圖7B)。
由於以此方式藉由重複形成未處理之分子層901及照射紫外光(見圖7C及7D)從而沉積複數紫外光處理之分子層902，故能形成其內部係以紫外光處理之應力襯墊膜90。
此時，當藉由例如CVD方法或ALD方法形成AlN膜、並隨後藉由在AlN膜上照射紫外光來控制AlN膜中所產生的應力時，紫外光照射僅影響AlN膜的表面區域。因此，可控制壓力範圍可變窄。
AlN膜係藉由使吸附至晶圓W表面的來源氣體所產生之反應產物沉積而形成。在此情況下，即使三維FET 9(9c)包括具有如圖6所示之大高度差的突出部(鰭部97)，仍能形成具有沿著突出部的壁面之大高度差的塗層效果之應力襯墊膜90。然而，其上可藉由本成膜設備而形成應力襯墊膜90之晶圓W不限於具有三維電晶體的晶圓，而可為具有習知平面FET 9(9a或9b)的晶圓W。
在以此方式執行特定次數形成AlN膜後，停止從處理氣體噴嘴31及32注入來源氣體和NH3氣體、以及停止從隔離氣體噴嘴41及42注入隔離氣體。停止旋轉轉盤2。接著，停止加熱器單元7對晶圓W加熱。將真空腔室1的內部壓力調節至可卸載晶圓W的壓力。開啟閘閥G，並將晶圓W自傳送閘15取出。於是完成成膜製程。
根據本實施例之成膜設備提供了下列功效。當藉由利用ALD方法在設置於轉盤2上之晶圓W上沉積AlN分子層而獲得AlN膜時，將紫外光照射在分子層上。這使得AlN膜中所產生之應力能受到控制。
在這方面，當經由使用前述之成膜設備來形成AlN膜時，不必將紫外光照射在所有的分子層上。可藉由不將紫外光照射在部份分子層上來控制AlN膜中所產生之應力。
圖9A至9D係依時間順序顯示對設置在轉盤2上之晶圓W其中一者所執行的處理內容之時序圖。在照射紫外光的標準循環中，依序執行下列程序：供應來源氣體至晶圓W的程序(見圖9A)、供應N2氣體(隔 離氣體)的程序(見圖9C)、供應NH3氣體的程序(見圖9B)、照射紫外光的程序(見圖9D)、及供應N2氣體(隔離氣體)的程序(見圖9C)。因此，如圖10所示，在晶圓W的表面上形成紫外光處理之分子層902。
另一方面，在不照射紫外光的循環中，於圖9D所示之時序中不執行晶圓W上所形成之未處理之分子層901上的紫外光照射。在該未處理之分子層901保持不變的情況下，開始沉積下一個分子層。以此方式，使m個分子層之中的n個分子層不被照射紫外光(其中m及n為具有m>n關係之自然數)。因此，如圖10所示，便能以期望之順序沉積未處理之分子層901及紫外光處理之分子層902。在如圖10所示之應力襯墊膜90c中，對於兩個分子層其中之一者不執行紫外光照射。
作為確保對於設置在轉盤2上並由轉盤2轉動之晶圓W於特定期間不執行紫外光照射的方法，可考慮在預定順序的循環期間當晶圓W通過UV燈61下方時，將UV燈61關閉。此外，可將開啟/關閉光閘安裝在UV燈61下方，並且可由此光閘的開啟/關閉操作來控制紫外光的照射/不照射。
可增加或減少UV燈61的照射強度來改變在逐層基礎上之紫外光照射量，以代替控制紫外光照射/不照射的時序，從而控制應力襯墊膜中所產生之應力。例如，UV燈61的照射強度可沿著分子層的沉積方向而從下層側往上層側增加。相反地，UV燈61的照射強度可從下層側往上層側減少。可基於預定計畫來適度增減對各分子層的紫外光照射量。
此外，這類利用裝設在有關前述實施例所描述之成膜設備中的紫外光照射單元6而能控制薄膜中所產生之應力的膜並不限於AlN膜。例如，SiN膜可提供如AlN膜所提供之相同功效。在形成SiN膜時，使用含矽(Si)之來源氣體(例如二氯矽烷(DCS)或六氯二矽烷(HCD))作為第一處理氣體。使用NH3氣體或其類似者作為使第一處理氣體氮化的氣體。
接著，將對藉由本成膜設備所形成之應力襯墊膜的第二應用範例進行描述。於此將描述用以代替前述AlN膜之SiN膜的形成。然而，除了處理氣體及蝕刻氣體以外，有關AlN膜所執行的製程內容與SiN膜的製程內容相同。
在第二應用範例中，當形成用於先前技術段落中所敘述之雙重圖案化的SiN膜時，利用本實施之成膜設備來控制SiN膜中所產生之應力。
首先，將參考圖11至15簡述利用側壁所執行之雙重圖案化。如圖11所示，將針對晶圓W執行處理目標膜904之雙重圖案化的情況進行描述，其中由例如SiO2膜所組成之處理目標膜904係形成在晶圓W的表面上，且其中具有由非晶矽所製成之遮罩部903的襯墊遮罩圖案係形成在處理目標膜904的上表面上。
將上述之晶圓W載入本實施例之成膜設備中。在晶圓W的表面上形成SiN膜90d(見圖12)。之後，將例如CF4氣體、CHF3氣體、Ar氣體、O2氣體、CH2F2氣體、及F2氣體的混合氣體轉變成電漿，從而執行非等向蝕刻。如此向下蝕刻SiN膜90d。因而露出遮罩部903的上端、以及露出相鄰遮罩部903之間的處理目標膜904的上表面。保留與各遮罩部903的相對側表面接觸之沉積部作為側壁90e(見圖13)。
接著，藉由將例如O2氣體及HBr氣體轉變成電漿來移除由非晶矽製成之遮罩部903(見圖14)。之後，利用保留在晶圓W上的側壁90e作為新的遮罩部，將Ar氣體及C4F8氣體轉變成電漿，從而蝕刻處理目標膜904。接著，將CF4氣體、CHF3氣體、Ar氣體、O2氣體、CH2F2氣體、及F2氣體的混合氣體轉變成電漿，從而移除側壁90e。因此，在比遮罩部903的間隔更窄之間隔處設置了處理目標膜904(見圖15)。
若側壁90e是在前述雙重圖案化處理中藉由將SiN沉積在遮罩部903上而形成，則側壁90e的上端部具有如圖14所示之斜削肩形。另一方面，利用ALD方法所形成之SiN膜90d係藉由沉積如圖16所示之SiN分子層900而形成。
此時，每單位面積具有均勻應力之分子層900係藉由使用紫外光照射單元6來控制應力而沉積。在此情況下，藉由蝕刻SiN膜90d並移除遮罩部903而形成具有肩形之側壁90e。於是，由於存在於最初形成之分子層900與遮罩部903及外側分子層900之介面的應力值大小及差異、以及由於肩形而產生圖17所示之圖表中由虛線指示之應力分佈。
如虛線所指示應力分佈中可見，作用在側壁90e的應力在各側壁90e的外側變較小、並且在各側壁90e的內側(與遮罩部903接觸側)變較大。在此情況下，破壞了作用在各側壁90e上之應力的平衡。因此，側壁90e可能如圖17中的單點鍊線所指示般向內倒塌。
由於上述原因，故圖1及2所示之UV燈61具有例如藉以增加或減少由電力供應單元63所供應之電量的光線控制功能，從而分別增加或減少紫外光的放射量。UV燈61以下列方式來控制照射量：在如圖16所示之SiN膜90d的外側(當以沉積順序觀看時在上層側)，使照射在分子層900上的紫外光量變較大，並且在SiN膜90d的內側(當以沉積順序觀看時在下層側)變較小。其結果為，在圖17所示之側壁90e中，作用在外側分子層900上的應力變較大，以變得與作用在內側分子層900上的應力相等。因此，作用在應力襯墊膜90上的應力分佈在應力襯墊膜90的寬度方向上變得均勻(如圖17所示之圖表中的實線所指示)。因此，得以維持應力的平衡。這能阻止側壁90e倒塌。
以上所作敘述涉及應用範例，其中用以增加FET的操作速度之應力襯墊膜90、以及於雙重圖案化期間用作遮罩之側壁90e係經由使用設有紫外光照射單元6之成膜設備而由AlN膜或SiN膜所形成。在這方面，裝設在紫外光照射單元6中的發光管不限於直式，而可為球式。圖18及19顯示一紫外光照射單元6a，其中設置各自具有一燈泡611之複數UV燈61a。
各UV燈61a包括一燈泡611及一燈罩612。UV燈61a係以扇形圖案設置在紫外光照射單元6與隔離區域D(存在於紫外光照射單元6的下游側，如圖8之平面圖所示)之間的區域。在本實施例之紫外光照射單元6a中，設有能使紫外光透射之底板621的燈箱62係安裝在頂板11的開口內。UV燈61a係設置在燈箱62內部。因為裝設了UV燈61a以及藉由調整UV燈61a的照射區域(例如其中UV燈61a所照射之扇形區域的寬度)、照射燈數目(開啟之UV燈61a與關閉之UV燈61a的比率)、和每一UV燈61a的光照強度，所以能增加或減少照射在分子層上之能量的總量及強度。如此能靈活地控制AlN膜或SiN膜中所產生的應力。
接著，在真空腔室1內部藉由旋轉轉盤2而在晶圓W上形成AlN膜或SiN膜的成膜設備中，將參考圖20及21敘述使用電漿產生單元8以代替前述紫外光照射單元6來控制膜中所產生之應力的方法。
如圖21之分解立體圖所示，電漿產生單元8係由感應式耦合電漿產生器所形成，該感應式耦合電漿產生器包括：天線81，連接至一電極82並且纏繞成線圈形；法拉第屏蔽(Faraday shield)84，設置成選擇性衰減來自由天線81所產生的電場及磁場之電場；以及絕緣板83，設置在天線81與法拉第屏蔽84之間，以使天線81和法拉第屏蔽84彼此絕緣。絕緣板83係由例如石英板所製成。
電漿產生單元8係容納於扇形箱體62a內，並且設置在隔離區域D(存在於第二處理氣體噴嘴32的下游側，如圖20所示)之前。箱體62a(存在於順著轉盤2的旋轉方向之上游位置)的側邊部份下方設有電漿產生氣體噴嘴34，該電漿產生氣體噴嘴34沿著該側邊部份在轉盤2的徑向方向上延伸。含有Ar氣體、NH3氣體、及氫氣的混合氣體、或含有Ar氣體及N2氣體的混合氣體係供應自電漿產生氣體噴嘴34。例如13.56MHz的高頻電流係經由匹配盒85自高頻電源86供應至法拉第屏蔽84。接著，在由供應自電漿產生單元8的可變磁場所產生之過電流的作用下，將混合氣體轉變成電漿。
若將以此方式轉變成電漿的氣體與AlN分子層或SiN分子層接觸，則活性氮原子或活性氫原子便被導入分子層中。這能產生作用在使得分子層擴張之方向上的應力。藉由在各層上方逐一沉積具有如此應力之分子層，便能形成如圖5A所示之施加壓應力至晶圓W的薄膜。
此時，若將紫外光照射在AlN分子層或SiN分子層上，則紫外光破壞導入分子層中之未反應氣體(例如TMA或NH3)或中介氣體(例如CH3-NH3)的化學鍵、或使存在於膜中的碳原子或氫原子脫離。這使分子層的密度增加。因為這些物質自分子層脫離，所以產生了作用在使得分子層收縮之方向上的應力。藉由沉積具有如此應力之分子層，便能形成如圖5B所示之施加張應力至晶圓W的薄膜。
如以上所述，在成膜設備中提供紫外光照射單元6能控制薄 膜中所產生的應力，以使AlN膜或SiN膜可具有張應力。在成膜設備中提供電漿產生單元8能控制薄膜中所產生的應力，以使AlN膜或SiN膜可具有壓應力。因此，若將紫外光照射單元6及電漿產生單元8裝設在同一成膜設備中，便可提供一能控制AlN膜或SiN膜中所產生之應力的方向及強度之成膜設備。
〔範例〕
對形成在晶圓W上之AlN膜執行一紫外光照射或其他處理。然後，量測AlN膜中所產生之應力。
A.測試條件
對藉由ALD方法(使用TMA作為來源氣體及NH3作為氮化氣體)所形成之厚度50nm的AlN膜執行(1)紫外光照射、(2)電漿處理、及(3)熱處理。然後，量測AlN膜中所產生之應力。
如圖22所示，藉由下列手段實施應力之量測：使反射鏡M2反射從雷射光源M1所發射之雷射光、將雷射光透過透鏡M3照射在晶圓W上、以及偵測從晶圓W反射之雷射光入射在位置感測器M4上的位置。反射鏡M2可繞著一樞軸旋轉，並且能掃描由圖22中的w所指示之掃描範圍內的雷射光照射位置。將透鏡M3與位置感測器M4之間的位置關係設定成確保從平面晶圓W反射之雷射光聚集在透鏡M3之焦點位置中的一點上、並且入射在位置感測器M4上。
此時，若施加壓應力至晶圓W的AlN膜形成在晶圓W的正面(雷射光照射在此面上)上，則晶圓W中產生彎曲，如圖22中之單點鍊線所示。其結果為，從晶圓W反射之雷射光入射在位置感測器M4上的位置產生偏移。因此，從掃描範圍的一末端部位反射之雷射光的入射位置與從掃描範圍的另一末端部位反射之雷射光的入射位置之間的距離增加到SR。相反地，若施加張應力至晶圓W的AlN膜形成在晶圓W的正面上，則產生與圖22中之單點鍊線所示方向相反的彎曲。其結果為，從掃描範圍的一末端部位及另一末端部位所反射之雷射光的入射位置在與圖22所示方向相反之方向上產生偏移。入射位置之間的距離變成等於SR。
基於位置感測器M4所偵測之距離SR的偵測結果，由下列 方程式(1)算出晶圓W的彎曲半徑R。由入射在位置感測器M4上之雷射光的偏移方向得知晶圓W的彎曲方向。
R=2Lw/SR………方程式(1)其中R為晶圓W的彎曲半徑、L為透鏡M3的焦距、SR為位置感測器M4所偵測之雷射光的入射位置之間的距離、以及w為雷射光的掃描距離。
接著，由下列方程式(2)(Stoney方程式)算出AlN膜的應力σ。
σ=(EStS 2)/{6(1-νS)RtF}………方程式(2)其中ES為晶圓W的楊氏模量(Young’s modulus)、νS為晶圓W的帕松比率(Poisson’s ratio)、tS為晶圓W的厚度、tF為AlN膜的厚度。
(範例1-1)
在339Pa的真空大氣下，將晶圓W加熱至400℃。在距離晶圓W表面40至100mm的高度位置上，以波長254nm及輸出功率0.3W的紫外光對AlN膜照射600秒。之後，量測AlN膜的應力。
(範例1-2)
相較於範例1-1，將晶圓W的加熱溫度變為350℃。此外，將照射在AlN膜上之紫外光的波長及輸出功率變更為405nm及0.7W。
(範例2-1)
在包括由設置在真空腔室內之平行平板所形成的上電極及下電極之電容式耦合電漿設備中，將晶圓W設置在下電極上。在將真空腔室的內部壓力調節在666.7Pa的壓力時，以1.6slm(標準公升(0℃及1atm)/分鐘，此適用在以下敘述)的流速供應Ar氣體。以2.0slm的流速供應氫氣。以1.5slm的流速供應NH3氣體。將450kHz及800W的電力施加至上電極及下電極以產生電漿。使晶圓W進行電漿處理60秒。之後，量測AlN膜的應力。
(範例2-2)
相較於範例2-1，將所供應之氣體變更為1.6slm的Ar氣體及1.6slm的N2氣體。
(比較範例)
在133Pa的真空大氣下，將晶圓W加熱至500℃達2小時。之後，量測AlN膜的應力。
(參考範例)
在形成AlN膜後，量測AlN膜的應力而不執行任何處理。
B.測試結果
各個範例、參考範例、及比較範例的測試結果顯示在圖23。圖23的垂直軸表示AlN膜中所產生之應力的強度。若應力的強度為正值，則表示AlN膜為張應力膜。參考圖23，可瞭解各個範例、參考範例、及比較範例的所有AlN膜皆為張應力膜。
從其中實施紫外光照射之範例1-1及1-2的測試結果可注意到，相較於其中僅執行膜形成的情況下，張應力顯現出增加約200MPa。這實質上等於比較範例中張應力的增加。由此可見，藉由執行紫外光照射600秒、同時將晶圓W的加熱溫度維持在400℃或更低所得到的張應力增加效果，實質上與在500℃下執行熱處理2小時所得到的張應力增加效果相同。如以上所述，在本測試中，對預先形成之以AlN膜執行紫外光照射。因為這個原因，所以紫外光照射極可能僅影響AlN膜的表層。因此，若將紫外光照射單元6裝設在成膜設備中，並且若對各層上方逐一沉積之分子層執行紫外光照射，則能進一步增加AlN膜中所產生之張應力。
另一方面，在藉由電容式耦合電漿設備執行處理之範例2-1及2-2中，相較於僅執行膜形成的情況下(參考範例)，張應力減少約300至900MPa。因此，可注意到使用由含有Ar氣體、氫氣、及NH3氣體的混合氣體、或含有Ar氣體及N2氣體的混合氣體所產生之電漿來對AlN膜所執行之電漿處理可用以在形成AlN膜後減少AlN膜中所產生之張應力。在範例2-1及2-2中，電漿處理極可能僅影響AlN膜的表層。因此，若將電漿產生單元8裝設在成膜設備中，並且若對各層上方逐一沉積之分子層執行電漿處理，則能形成壓應力類型的AlN膜。
在本揭露內容中，當經由使用ALD方法、藉由將氮化鋁或氮化矽之分子層沉積在設置於轉盤上之基板上而獲得薄膜時，將紫外光照射在分子層上。如此能控制薄膜中所產生之應力。
雖然已描述一些實施例，惟這些實施例僅以範例方式呈現，並且不意欲限制本揭露內容的範圍。事實上，於此所述之新穎方法、設備、及儲存媒體可以各種其他形式體現；此外，在不離開本揭露內容之精神的情況下，當可對於此所述之實施例的形式上作各種的省略、替代、及變化。隨附之申請專利範圍及其均等者意圖涵蓋落入本揭露內容之範圍及精神內之如此形式或修改。
1‧‧‧真空腔室
2‧‧‧轉盤
6‧‧‧紫外光照射單元
7‧‧‧加熱器單元
7a‧‧‧蓋件
11‧‧‧頂板
12‧‧‧腔體
12a‧‧‧突出部
13‧‧‧密封件
14‧‧‧底部
20‧‧‧殼體
21‧‧‧核心部
22‧‧‧轉軸
23‧‧‧驅動單元
61‧‧‧UV燈
62‧‧‧燈箱
63‧‧‧電力供應單元
71a‧‧‧遮蓋構件
72‧‧‧清除氣體供應管
73‧‧‧清除氣體供應管
100‧‧‧側環
101‧‧‧氣流路徑
110‧‧‧曲折結構部
111‧‧‧第一壁部
112‧‧‧第二壁部
120‧‧‧控制單元
121‧‧‧儲存單元
150‧‧‧凸部
151‧‧‧隔離氣體供應管
162‧‧‧第二排氣口
163‧‧‧排氣管
164‧‧‧真空泵
165‧‧‧壓力調節器
621‧‧‧底板
C‧‧‧中央區域
W‧‧‧晶圓

Claims (9)

  1. 一種成膜方法，藉由執行複數次循環而獲得一薄膜，在該循環中逐一供應不同的處理氣體，同時使設置在真空腔室內之轉盤上的基板旋轉，並且沉積一由氮化鋁或氮化矽所組成之反應產物的分子層，該成膜方法包含：將作為獲得該反應產物之來源氣體的第一處理氣體供應至該基板，同時轉動該轉盤並使該基板旋轉；在沿著該轉盤的圓周方向上與其中將該第一處理氣體供應至該基板的位置分隔之位置處，將作為使吸附至該基板之該第一處理氣體氮化之氣體的第二處理氣體供應至該基板；沿著該轉盤的圓周方向、在從其供應該第一處理氣體之第一處理氣體供應位置與從其供應該第二處理氣體之第二處理氣體供應位置之間設置一隔離區域，以防止該第一處理氣體和該第二處理氣體混合；以及將紫外光照射在形成於設置在該轉盤上的該基板上之該反應產物的分子層上，以控制該薄膜中所產生之應力。
  2. 如申請專利範圍第1項之成膜方法，其中在該轉盤旋轉一次期間執行該循環，該循環包括：將該第一處理氣體供應至該基板、將該第二處理氣體供應至該基板、及照射紫外光。
  3. 如申請專利範圍第1項之成膜方法，其中該薄膜係施加應力至該基板的應力襯墊膜。
  4. 如申請專利範圍第3項之成膜方法，其中該基板包括具有壁面之突出部，並且該薄膜係沿著該突出部的壁面而形成。
  5. 如申請專利範圍第1項之成膜方法，其中以指定順序逐一將形成圖案之處理目標膜及襯墊遮罩圖案沉積在該基板上，形成該薄膜以獲得與該襯墊遮罩圖案之遮罩部的相對側壁接觸之沉積部，並且該沉積部係用以在移除該遮罩部後，利用該沉積部作為下一遮罩部來將該處理目標膜圖案化，且 其中照射紫外光包括控制紫外光的照射量，使得照射在該反應產物的分子層上之紫外光量在該分子層的上側處大於在該分子層的下側處，以阻止該沉積部倒塌。
  6. 如申請專利範圍第1項之成膜方法，其中照射紫外光係間歇性執行，以使紫外光不照射在沉積於該基板上之該反應產物的m個分子層之中的n個分子層上，且其中m及n為具有m>n之關係的自然數。
  7. 一種成膜設備，藉由執行複數次循環而獲得一薄膜，在該循環中逐一供應不同的處理氣體，同時使設置在真空腔室內之轉盤上的基板旋轉，並且沉積一由氮化鋁或氮化矽所組成之反應產物的分子層，該成膜設備包含：一第一處理氣體供應單元，配置成將作為獲得該反應產物之來源氣體的第一處理氣體供應至該基板；一第二處理氣體供應單元，沿著該轉盤的圓周方向而裝設在與該第一處理氣體供應單元分隔之位置，並且配置成將作為使吸附至該基板之該第一處理氣體氮化之氣體的第二處理氣體供應至該基板；一隔離區域，沿著該轉盤的圓周方向而裝設在該第一處理氣體供應單元與該第二處理氣體供應單元之間，並且配置成防止該第一處理氣體和該第二處理氣體彼此混合；以及一紫外光照射單元，配置成將紫外光照射在形成於設置在該轉盤上的該基板上之該反應產物的分子層上，以控制該薄膜中所產生之應力。
  8. 如申請專利範圍第7項之成膜設備，更包含：一控制單元，配置成輸出一控制信號以執行該循環複數次，該循環包括：使該第一處理氣體吸附至該基板之步驟、藉由使所吸附之氣體被該第二處理氣體氮化而形成該反應產物的分子層之步驟、以及將紫外光照射在該分子層上之步驟。
  9. 一種儲存媒體，儲存使用在一成膜設備中之程式，該成膜設備藉由執行複數次循環而獲得一薄膜，在該循環中逐一供應不同的處理氣體，同時使設置在真空腔室內之轉盤上的基板旋轉，該程式包含用以執行申請專利範圍第1項之成膜方法的步驟。
TW102123004A 2012-06-29 2013-06-27 成膜方法、成膜設備及儲存媒體 TWI516634B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012147711A JP5842750B2 (ja) 2012-06-29 2012-06-29 成膜方法、成膜装置及び記憶媒体

Publications (2)

Publication Number Publication Date
TW201410912A TW201410912A (zh) 2014-03-16
TWI516634B true TWI516634B (zh) 2016-01-11

Family

ID=49778566

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123004A TWI516634B (zh) 2012-06-29 2013-06-27 成膜方法、成膜設備及儲存媒體

Country Status (4)

Country Link
US (1) US8853100B2 (zh)
JP (1) JP5842750B2 (zh)
KR (1) KR101589346B1 (zh)
TW (1) TWI516634B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107185B2 (ja) * 2008-09-04 2012-12-26 東京エレクトロン株式会社 成膜装置、基板処理装置、成膜方法及びこの成膜方法を実行させるためのプログラムを記録した記録媒体
JP5445044B2 (ja) * 2008-11-14 2014-03-19 東京エレクトロン株式会社 成膜装置
JP5501807B2 (ja) * 2009-03-31 2014-05-28 東京エレクトロン株式会社 処理装置
US9455229B2 (en) * 2012-04-27 2016-09-27 Namiki Seimitsu Houseki Kabushiki Kaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
JP6115244B2 (ja) * 2013-03-28 2017-04-19 東京エレクトロン株式会社 成膜装置
US9552979B2 (en) * 2013-05-31 2017-01-24 Asm Ip Holding B.V. Cyclic aluminum nitride deposition in a batch reactor
FI126794B (en) 2014-12-22 2017-05-31 Picosun Oy Photo-assisted coating process
WO2016109063A1 (en) * 2015-01-02 2016-07-07 Applied Materials, Inc. Processing chamber
US10483262B2 (en) * 2015-05-15 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dual nitride stressor for semiconductor device and method of manufacturing
JP6447393B2 (ja) * 2015-07-06 2019-01-09 東京エレクトロン株式会社 成膜処理装置、成膜処理方法及び記憶媒体
KR20180032678A (ko) * 2015-08-21 2018-03-30 어플라이드 머티어리얼스, 인코포레이티드 고온 열적 ald 실리콘 질화물 막들
JP6163524B2 (ja) * 2015-09-30 2017-07-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6584355B2 (ja) * 2016-03-29 2019-10-02 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6958980B6 (ja) * 2016-05-29 2021-12-22 東京エレクトロン株式会社 水素プラズマを用いたシリコン抽出方法
KR20180034798A (ko) * 2016-09-28 2018-04-05 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
JP6807278B2 (ja) 2017-05-24 2021-01-06 東京エレクトロン株式会社 シリコン窒化膜の成膜方法および成膜装置
JP6988629B2 (ja) * 2018-03-26 2022-01-05 東京エレクトロン株式会社 成膜方法及び成膜装置
CN108499094B (zh) * 2018-04-19 2024-06-11 上海欢博数字科技有限公司 一种智能互动转盘及其控制方法
JP6981356B2 (ja) * 2018-04-24 2021-12-15 東京エレクトロン株式会社 成膜装置及び成膜方法
JP2020038931A (ja) 2018-09-05 2020-03-12 キオクシア株式会社 半導体製造装置、および半導体装置の製造方法
KR20200086582A (ko) * 2019-01-09 2020-07-17 삼성전자주식회사 원자층 증착 장치 및 이를 이용한 박막 형성 방법
JP7246247B2 (ja) * 2019-05-15 2023-03-27 東京エレクトロン株式会社 基板処理装置及び監視方法
JP7240517B2 (ja) * 2019-09-20 2023-03-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置
CN115896747A (zh) * 2021-09-30 2023-04-04 馗鼎奈米科技(深圳)有限公司 表面处理设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330727B2 (ja) 1994-04-28 2002-09-30 康夫 垂井 光励起ｃｖｄ装置及びｃｖｄ方法
KR100368311B1 (ko) * 2000-06-27 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
US7232730B2 (en) * 2005-04-29 2007-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a locally strained transistor
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7579285B2 (en) 2005-07-11 2009-08-25 Imec Atomic layer deposition method for depositing a layer
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR100825778B1 (ko) * 2006-09-28 2008-04-29 삼성전자주식회사 듀얼 스트레스 라이너를 구비하는 반도체 소자의 제조방법
JP2008217959A (ja) * 2007-02-05 2008-09-18 Fuji Electric Device Technology Co Ltd 磁気記録媒体およびその製造方法
JP5151260B2 (ja) * 2007-06-11 2013-02-27 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4935684B2 (ja) * 2008-01-12 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5423205B2 (ja) * 2008-08-29 2014-02-19 東京エレクトロン株式会社 成膜装置
JP2010141281A (ja) * 2008-11-11 2010-06-24 Renesas Technology Corp 半導体装置およびその製造方法
JP5387176B2 (ja) * 2009-07-01 2014-01-15 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5434484B2 (ja) * 2009-11-02 2014-03-05 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
JP5632240B2 (ja) * 2010-08-31 2014-11-26 東京エレクトロン株式会社 微細パターンの形成方法
JP5572515B2 (ja) * 2010-10-15 2014-08-13 東京エレクトロン株式会社 成膜装置および成膜方法
KR20110115992A (ko) * 2011-09-30 2011-10-24 주성엔지니어링(주) 광원을 포함하는 원자층 증착장치 및 이를 이용한 증착방법

Also Published As

Publication number Publication date
JP5842750B2 (ja) 2016-01-13
US8853100B2 (en) 2014-10-07
US20140004713A1 (en) 2014-01-02
KR20140002539A (ko) 2014-01-08
KR101589346B1 (ko) 2016-01-29
JP2014011357A (ja) 2014-01-20
TW201410912A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
TWI516634B (zh) 成膜方法、成膜設備及儲存媒體
US11201053B2 (en) Film forming method and film forming apparatus
US10431452B2 (en) Protective film forming method
CN107075671B (zh) 等离子体cvd膜中覆盖物的气体流动轮廓调节控制
KR101595148B1 (ko) 성막 방법
TWI513850B (zh) 成膜裝置及成膜方法
US10590534B2 (en) Film deposition method and film deposition apparatus
US8383522B2 (en) Micro pattern forming method
JP5682290B2 (ja) 炭素含有薄膜のスリミング方法及び酸化装置
TWI609986B (zh) 成膜方法、記憶媒體及成膜裝置
JP4629678B2 (ja) 基板上に材料を堆積させる方法。
TWI692810B (zh) 成膜裝置
JP2006203191A (ja) 紫外光照射機構を備えた半導体製造装置及び紫外光照射による半導体基板の処理方法
US20100240217A1 (en) Substrate processing method
JP6547650B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2023514497A (ja) 局所応力調整のためのｕｖ硬化
US7611758B2 (en) Method of improving post-develop photoresist profile on a deposited dielectric film
TWI712085B (zh) 粒子去除方法及基板處理方法
TW201907040A (zh) 成膜方法
US11274372B2 (en) Film deposition apparatus
KR102340042B1 (ko) 실리콘 질화막의 성막 방법 및 성막 장치
US20180135170A1 (en) Film forming apparatus