JP6958980B6 - 水素プラズマを用いたシリコン抽出方法 - Google Patents

水素プラズマを用いたシリコン抽出方法 Download PDF

Info

Publication number
JP6958980B6
JP6958980B6 JP2019514200A JP2019514200A JP6958980B6 JP 6958980 B6 JP6958980 B6 JP 6958980B6 JP 2019514200 A JP2019514200 A JP 2019514200A JP 2019514200 A JP2019514200 A JP 2019514200A JP 6958980 B6 JP6958980 B6 JP 6958980B6
Authority
JP
Japan
Prior art keywords
substrate
plasma
etching
process gas
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019514200A
Other languages
English (en)
Other versions
JP2019522906A (ja
JP6958980B2 (ja
Inventor
ディー． シェルパ，ソナム
ランジャン，アロック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2019522906A publication Critical patent/JP2019522906A/ja
Publication of JP6958980B2 publication Critical patent/JP6958980B2/ja
Application granted granted Critical
Publication of JP6958980B6 publication Critical patent/JP6958980B6/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

関連出願についてのクロスリファレンス
本出願は、２０１６年５月２９日に出願された米国仮特許出願第６２／３４２，９９２号に関連し、これに基づく優先権を主張する。
その全体の内容は参照により本明細書に組み込まれる。
本発明は半導体製造及び半導体デバイスの分野に関し、より詳しくは水素プラズマを用いたシリコン抽出方法又はシリコン引き抜き方法（a method of silicon extraction）に関する。
ラインエッチング及びパターニングプロセスのフロントエンドは、下地材料に対して高い又は無限の選択性を有するシリコンの抽出を必要とする。シリコンを抽出するために使用される現在の方法は、エッチング副生成物の再堆積および高エネルギーイオンによる衝撃を伴う。これらのプロセスは、フーティング（footing）と下地材料への重大な損傷とをもたらす。したがって、これらの問題を克服するために、シリコン抽出のための新しいプロセス方法が必要とされている。
本発明の実施態様は、シリコン抽出のための水素プラズマを用いた基板プロセス方法を記載する。水素プラズマは、酸化物、窒化物、及び他の材料に対して非常に高い選択性でシリコンを抽出することができる。このプロセスは基板上への副産物堆積（例えば、ポリマー）がなく、水素イオンによる下地材料への損傷はごくわずかである。
一実施形態によれば、方法は、元素ケイ素（elemental silicon）を含む第１材料と、第１材料とは異なる第２材料とを含む基板を提供するステップと、Ｈ２及び任意でＡｒを含むプラズマ励起プロセスガスを形成するステップと、第２材料と比較して第１材料を選択的にエッチングするために、プラズマ励起プロセスガスに基板を曝露するステップと、を含む。
一実施形態において、第２材料は、ＳｉＮ、ＳｉＯ２及びそれらの組み合わせからなる群から選択される、
添付の図面に関連して考慮されるとき、以下の詳細な説明を参照することにより本発明がより完全に理解されるにつれて、本発明及びその多くの付随する利点のより完全な理解が容易に得られるであろう。
図１Ａ−１Ｂは、基板プロセス方法を、断面図を介して模式的に示す図である。 図２Ａ−２Ｂは、本発明の一実施例による基板プロセス方法を、断面図を介して模式的に示す図である。 図３Ａー３Ｂは、本発明の一実施例による基板プロセス方法を、断面図を介して模式的に示す図である。 本発明の一実施形態による、ＳｉＮエッチング及びＳｉＯ２エッチングに対する選択的Ｓｉエッチングの実験結果を示す図である。 本発明の一実施形態による、ＳｉＮエッチング及びＳｉＯ２エッチングに対する選択的Ｓｉエッチングの実験結果を示す図である。 本発明の一実施形態による、Ｓｉエッチングの実験結果を示す図である。 本発明の一実施形態による、Ｓｉエッチングの実験結果を示す図である。 図８Ａ−８Ｆは、本発明の一実施形態による、ＳｉＮエッチング及びＳｉＯ２エッチングに対する選択的Ｓｉエッチングの実験結果を示す図である。 本発明の一実施形態による、容量結合プラズマ（ＣＣＰ）システムを模式的に示す図である。
本発明の実施形態は、他の材料と比較して元素シリコン（Ｓｉ）を選択的にエッチングするために、非重合化学を使用する基板プロセス方法を記載する。
本明細書において用いられるとき、「ＳｉＮ」の表記は、ケイ素及び窒素を主成分として含有する層を含み、その層はある範囲のＳｉ及びＮの組成物を有することができる。Ｓｉ３Ｎ４は窒化ケイ素の中で最も熱力学的に安定であり、従って窒化ケイ素の中で最も商業的に重要である。しかしながら、本発明の実施形態は、広範囲のＳｉ及びＮの組成物を有するＳｉＮ層に適用することができる。
さらに、「ＳｉＯ２」の表記は、主成分としてケイ素及び酸素を含有する層を含むことを意味し、その層はある範囲のＳｉ及びＯの組成物を有することができる。ＳｉＯ２は酸化ケイ素の中で最も熱力学的に安定であり、従って酸化ケイ素の中で最も商業的に重要である。
図１Ａ及び１Ｂは、基板プロセス方法を、断面図を介して模式的に示す。図１Ａは、基板１００と、二酸化ケイ素（ＳｉＯ２）層１０１と、Ｓｉ隆起フィーチャ１０２と、Ｓｉ隆起フィーチャ１０２の垂直部分１０５上の（on the vertical portions 105）窒化ケイ素（ＳｉＮ）側壁１０６と、を示す。ＳｉＮ側壁スペーサ１０６は、Ｓｉ隆起フィーチャ１０２の水平部分１０３及び垂直部分１０５上にＳｉＮスペーサ層をコンフォーマルに堆積させ、続いて、フルオロカーボン含有プラズマを含みうる、異方性エッチングプロセスにおいて、水平部分１０３上のＳｉＮスペーサ層１０４を優先的にエッチングすることにより形成されることができる。Ｓｉ隆起フィーチャ１０２は、しばしばマンドレルと呼ばれ、それらはハロゲン含有エッチングプロセス（すなわち、マンドレルプルプロセス）を用いて除去されることができる。
図１Ｂは、Ｓｉ隆起フィーチャ１０２を除去するためのハロゲン含有エッチングプロセスのいくつかの欠点を図示し、ＳｉとＳｉＯ２との間の選択性が低いことによるＳｉＯ２層１０１内の酸化物（例えばＳｉＯ２）リセス（recess）１０９と、ポリマー残留物１０７の存在と、ＳｉＮ側壁スペーサ１０６の頂部においてテーパ状輪郭を生じるスペーサ浸食と、を含む。本発明の実施形態は、ハロゲン含有エッチングプロセスのこれらの欠点に対処する。
図２Ａ及び２Ｂは、本発明の一実施例による基板プロセス方法を、断面図を介して模式的に示す。図１Ａは、図２Ａとして再現され、基板１００、ＳｉＯ２層１０１、Ｓｉ隆起フィーチャ１０２、およびＳｉ隆起フィーチャ１０２の垂直部分１０５上のＳｉＮ側壁スペーサ１０６を示す。Ｓｉ隆起フィーチャ１０２は、多結晶Ｓｉ（ポリＳｉ）又はアモルファスＳｉ（ａ‐Ｓｉ）を含むことができる。
図２Ｂは、基板からＳｉ隆起フィーチャ１０２を選択的に取り除くプラズマエッチングプロセスの結果を示す。プラズマエッチングプロセスは、Ｈ２及び任意のＡｒガスを含むプロセスガスをプラズマ励起するステップと、図２Ａの構造をプラズマ励起プロセスガスに曝露するステップとを含む。一実施形態によれば、プロセスガスは、Ｈ２から成る。他の実施態様によれば、プロセスガスは、Ｈ２及びＡｒから成る。図２Ｂの結果として生じる構造は、ＳｉＯ２層１０１上のＳｉＮ側壁スペーサ１０６を含み、図１Ｂに示された上述の欠点を有しない。
図２Ａ及び２Ｂに表される方法は、基板上の隆起フィーチャを有する第１材料と、隆起フィーチャの垂直部分上に側壁スペーサを形成する第２材料とを含む基板を提供するステップであって、第１材料及び第２材料は、下地の第３材料と直接接触し、第１材料は元素Ｓｉを含み、第２材料はＳｉＮを含み、第３材料はＳｉＯ２を含む、ステップと、Ｈ２及び任意でＡｒを含むプラズマ励起プロセスガスを形成するステップと、第２材料及び第３材料と比較して第１材料を選択的にエッチングするために、プラズマ励起プロセスガスに基板を曝露するステップと、を含む。
図３Ａおよび３Ｂは、本発明の一実施例による基板プロセス方法を、断面図を介して模式的に示す。図３Ａは、ＳｉＯ２層３００と、Ｓｉ層３０２と、ＳｉＯ２層３０６と、露出Ｓｉ層３１０に接するＳｉＮ側壁スペーサ３０８とを含む構造を示す。
本発明一実施形態によれば、図３Ａの構造は、ＳｉＯ２層３０６及びＳｉＮ側壁スペーサ３０８と比較してＳｉ層３１０を選択的にエッチングするエッチングプロセスを用いて処理されることができる。エッチングプロセスは、Ｈ２及び任意のＡｒガスを含有するプロセスガスをプラズマ励起するステップと、図３Ａの構造をプラズマ励起プロセスガスに曝露するステップと、を有する。一実施例によれば、プロセスガスは、Ｈ２からなる。他の実施態様によれば、プロセスガスは、Ｈ２及びＡｒから成る。図３Ｂは、部分的なＳｉプルエッチングプロセスの後の構造を示す。
図４は、本発明の一実施形態による、ＳｉＮエッチング４８２及びＳｉＯ２エッチング４８４に対する選択的Ｓｉエッチング４８０の実験結果を示す。プラズマエッチングは、６０ＭＨｚにおいて２００Ｗの上部電極電力、１０℃の基板ホルダ温度及びＨ２及びＡｒを含有するプロセスガスのプロセス条件を含んだ容量結合プラズマ（ＣＣＰ）システムにおいて行われた。下部電極は電力が供給されなかった。チャンバ圧力は２０〜１００ｍＴｏｒｒの間で変化された。エッチング結果は、ＳｉＮエッチング及びＳｉＯ２エッチングと比較して、Ｓｉエッチングに対して非常に高いエッチング選択性を示す。これらのプラズマプロセス条件下では、原子状水素が支配的なエッチャント種である。本発明の実施形態によれば、プロセス条件は６０ＭＨｚにおいて２００〜１０００Ｗの上部電極電力を含むことができる。
図５は、本発明の一実施形態による、ＳｉＮエッチング５８２及びＳｉＯ２エッチング６０４に対する選択的Ｓｉエッチング５８０の実験結果を示す。プラズマエッチングは、１３．５６ＭＨｚにおいて７５Ｗの下部電極電力、１０℃の基板ホルダ温度及びＨ２及びＡｒを含有するプロセスガスのプロセス条件を含んだＣＣＰシステムにおいて行われた。上部電極は電力が供給されなかった。チャンバ圧力は２０〜１５０ｍＴｏｒｒの間で変化された。結果は、ＳｉＮエッチング及びＳｉＯ２エッチングと比較して、Ｓｉエッチングに対して非常に高いエッチング選択性を示す。これらのプロセス条件下では、水素イオンは、基板に対するスパッタリング閾値より大きいイオンエネルギー（Ｅイオン）のエネルギーを有する（energetic with ion energy (Eion) > sputtering threshold for the
substrate）が、依然として原子状水素が支配的なエッチャント種である。本発明の実施形態によれば、プロセス条件は１３．５６ＭＨｚにおいて７５〜２５０Ｗの下部電極電力を含むことができる。
図６及び図７は本発明の実施態様によるＳｉエッチングのための実験の結果を示す。図６において、プロットは、プラズマ実行時間に対する発光分光法（ＯＥＳ）（optical emission spectroscopy (OES) vs. plasma run time）を用いて６５６．５ｎｍで測定されたＨプラズマ強度６００を示す。図７において、プロットは、プラズマ実行時間に対するＯＥＳを用いて４１４．０ｎｍで測定されるＳｉＨプラズマ強度８００を示す。図７及び８の結果は、原子状水素によってシリコンの化学エッチングの徴候を示す。プラズマエッチングは、６０ＭＨｚにおいて２００Ｗの上部電極電力、１０℃の基板ホルダ温度及びＨ２及びＡｒを含有するプロセスガスのプロセス条件を含んだＣＣＰシステムにおいて行われた。下部電極は電力が供給されなかった。チャンバ圧力は２０ｍＴｏｒｒであった。本発明の実施形態によれば、プロセス条件は６０ＭＨｚにおいて２００〜１０００Ｗの上部電極電力及び２０〜１５０ｍＴｏｒｒのチャンバ圧力を含むことができる。
図８Ａー８Ｆは、本発明の一実施形態による、ＳｉＮエッチング及びＳｉＯ２エッチングに対する選択的Ｓｉエッチングの実験結果を示す図である。図８Ａ及び８Ｂの断面走査電子顕微鏡学（ＳＥＭ）は、ポリＳｉ隆起層上のＳｉＮ側壁スペーサを含む受け取った状態の（as-received）試料を示す。ポリＳｉ隆起層とＳｉＮ側壁スペーサとは両方ともＳｉＯ２層上に横たわっている。
図８Ｃ及び８Ｄは、ＳｉＮ側壁スペーサ及びＳｉＯ２層と比較してポリＳｉ隆起層をエッチングするプラズマエッチングプロセス（マンドレルプル）後のＳＥＭグラフを示す。プラズマエッチングは、ＣＣＰプラズマプロセスシステムを用いて、６０ＭＨｚにおいて２００Ｗの上部電極電力、１０℃の基板ホルダ温度及びＨ２及びＡｒを含有するプロセスガスのプロセス条件で行われた。下部電極は電力が供給されなかった。チャンバ圧力は、２０ｍＴｏｒｒであった。本発明の実施形態によれば、プロセス条件は６０ＭＨｚにおいて２００〜１０００Ｗの上部電極電力及び２０〜１５０ｍＴｏｒｒのチャンバ圧力を含むことができる。
図８Ｅおよび図８Ｆは、従来の、ＣＣＰプラズマプロセスシステム内でハロゲン含有化学作用を用いてＳｉＮ側壁スペーサを形成するためのプラズマエッチングプロセス（マンドレルプル）後のＳＥＭグラフを示す。プロセス条件は、６０ＭＨｚで５００Ｗの上部電極電力、１３．５６ＭＨｚで１００Ｗの下部電極電力、９０ｓｃｃｍのＣｌ２ガスフロー、５０℃の基板保持温度、及び７５秒の実行時間を含んだ。チャンバ圧力は、８０ｍＴｏｒｒであった。
図８Ｃ及び図８Ｄの本発明のエッチングプロセスを図８Ｅ及び８Ｆの従来のエッチングプロセスと比較すると、本発明のエッチングプロセスは、高いエッチング選択性により、ポリマー残留物を生じず、ＳｉＮ側壁スペーサのテーパ部を減少させ、酸化物のリセス（recess）を減少させることが示される。
本発明の実施形態によれば、プロセスガスは、様々な異なるプラズマ源を用いて励起されるプラズマでもよい。一実施形態によれば、プラズマ源は、上部プレート電極と、基板を支持する下部プレート電極とを有するＣＣＰ源を含むことができる。無線周波数（ＲＦ）電力は、ＲＦ発振器とインピーダンスネットワークとを用いて、上部プレート電極に、下部プレート電極に、又は上部プレート電極と下部プレート電極との両方に供給されることができる。上部電極に印加するＲＦ電力の典型的な周波数は、１０ＭＨｚ〜２００ＭＨｚの範囲であり、６０ＭＨｚであってもよい。加えて、下部電極に印加するＲＦ電力の典型的な周波数は、０．１ＭＨｚ〜１００ＭＨｚの範囲であり、１３．５６ＭＨｚであってもよい。図８Ｃ及び８Ｄには、マンドリルプルエッチングプロセスを実行するために用いることができるＣＣＰシステムが示される。一実施形態によれば、プラズマ励起プロセスガスを形成することは、高いラジカル対イオンフラックス比率（a high radical to ion flux ratio）を作り出す遠隔プラズマ源を使用してプラズマを生成することを含む。遠隔プラズマ源は、プラズマプロセスチャンバの外側に位置することができ、プラズマ励起ガスは、基板を処理するために、プラズマプロセスチャンバ内に流入する。
図９において表される例示的なプラズマプロセスデバイス５００は、チャンバ５１０と、処理されるべき基板５２５が固定される基板ホルダ５２０と、ガス注入システム５４０と、真空ポンプシステム５５０とを含む。チャンバ５１０は、基板５２５の表面に隣接するプロセス領域５４５内のプラズマの生成を容易にするように構成されており、プラズマは加熱電子とイオン化可能ガスとの間の衝突を経て形成される。イオン化可能ガス又はガス混合物はガス注入システム５４０を介して導入され、プロセス圧力は調整される。例えば、ゲートバルブ（図示せず）は、真空ポンプシステム５５０を絞る（throttle）ために用いられる。
基板５２５は、ロボット基板搬送システムを介して、チャンバフィードスルー（図示せず）及びスロットバルブ（図示せず）を通ってチャンバ５１０内へ及び外へ搬送され、ロボット基板搬送システムでは、基板ホルダ５２０内に収容された基板ロフトピン（図示せず）によって受け取られ、その中に収容されたデバイスによって機械的に搬送される。基板５２５が基板搬送システムから受け取られると、それは基板ホルダ５２０の上部表面まで下される。
別の実施例において、基板５２５は、静電クランプ（図示せず）を介して基板ホルダ５２０に固定される。さらにまた、基板ホルダ５２０は、基板ホルダ５２０から熱を受け取って熱を熱交換器システム（図示せず）に伝達するか、又は、加熱時には熱を熱交換システム伝達する再循環冷却剤フローを含む冷却装置をさらに含む。さらにまた、基板５２５と基板ホルダ５２０の間にガス−ギャップ熱伝導性を改良するために、ガスは基板の背部に届けられることができる。かかるシステムは、上昇され又は低下された温度において基板の温度制御が必要とされるときに利用される。例えば、基板の温度制御は、プラズマから基板５２５に供給される熱フラックスと、基板ホルダ５２０への伝導によって基板５２５から除去された熱フラックスとのバランスにより達成される定常状態温度を超える温度で有用であり得る。他の実施形態として、加熱要素、例えば抵抗式加熱要素又は熱電ヒーター／クーラーが、含まれる。
第１実施形態においては、基板ホルダ５２０は、さらに無線周波数（ＲＦ）電力をプロセス領域５４５内のプラズマに結合させる電極として役立つ。例えば、基板ホルダ５２０は、ＲＦ発振器５３０からインピーダンス整合ネットワーク５３２を介して基板ホルダ５２０へのＲＦ電力の伝送を介してＲＦ電圧で電気的にバイアスされる。ＲＦバイアスは、電子を加熱し、それにより、プラズマを形成して維持するのに役立つ。この構成において、システムは反応イオンエッチング（ＲＩＥ）リアクターとして動作し、チャンバ及び上部ガス注入電極は接地表面として役立つ。ＲＦバイアスのための典型的周波数は、０．１ＭＨｚ〜１００ＭＨｚの範囲であり、１３．５６ＭＨｚでもよい。別の実施例において、ＲＦ電力は、複数の周波数で基板ホルダ電極に印加される。さらにまた、インピーダンス整合ネットワーク５３２は、反射電力を最小化することによってプロセスチャンバ１０内のプラズマへのＲＦ電力の転送を最大にするのに役立つ。整合ネットワークトポロジ（例えばＬタイプ、πタイプ、Ｔタイプなど）及び自動制御方法は、当業者に知られている。
引き続き図９を参照すると、プロセスガス５４２（例えば、Ｈ２及び任意でＡｒを含む）が、ガス注入システム５４０を介してプロセス領域５４５に導入される。ガス注入システム５４０はシャワーヘッドを含むことができ、プロセスガス５４２はガス供給システム（図示せず）からプロセス領域５４５に、ガス注入プレナム（図示せず）、一連のバッフルプレート（図示せず）及び
マルチオリフィスシャワーヘッドガス注入プレート（図示せず）を介して供給される。
真空ポンプシステム５５０は、好ましくは、最高５０００リットル毎秒（さらに以上）のポンピング速度を可能にするターボ分子真空ポンプ（ＴＭＰ）と、チャンバ圧力を制限するためのゲートバルブとを含む。ドライプラズマエッチングのために利用される従来のプラズマプロセスデバイスにおいては、１０００〜３０００リットル毎秒のＴＭＰが、使用される。ＴＭＰは、典型的に５０ｍＴｏｒｒ未満の低圧プロセスに役立つ。より高い圧力において、ＴＭＰポンプ速度は、顕著に下がる。高圧プロセス（即ち、約１００ｍＴｏｒｒを超える）のために、機械式ブースターポンプ及びドライ粗引きポンプが用いられる。
コンピュータ５５５は、プラズマプロセスシステム５００と通信し、プラズマプロセスシステム５００への入力をアクティブにし、プラズマプロセスシステム５００からの出力をモニタリングするために十分な制御電圧の生成を可能にすることができる、マイクロプロセッサ、メモリ、及びデジタルＩ／Ｏポートを有することができる。さらに、コンピュータ５５５は、ＲＦ発振器５３０、インピーダンス整合ネットワーク５３２、ガス注入システム５４０及び真空ポンプシステム５５０と接続され、情報を交換する。メモリに格納されたプログラムは、格納されたプロセス処方に従ってプラズマプロセスシステム５００の上述したコンポーネントへの入力を活性化するために利用される。
プラズマプロセスシステム５００は、さらに、ＲＦ発振器５７２からのＲＦ電力がインピーダンス整合ネットワーク５７４を介して接続された上部プレート電極５７０を含む。上部電極に対するＲＦ電力の印加のための典型的な周波数は、１０ＭＨｚ〜２００ＭＨｚの範囲であり、好ましくは６０ＭＨｚである。加えて、下部電極へ電力を印加するための典型的な周波数は、０．１ＭＨｚから３０ＭＨｚの範囲である。さらにまた、コンピュータ５５５は、上部プレート電極５７０へのＲＦ電力の印加を制御するために、ＲＦ発振器５７２及びインピーダンス整合ネットワーク５７４に接続されている。
水素プラズマを用いたシリコン抽出方法は、種々の実施形態において開示された。本発明の実施形態の前述の説明は、例示及び説明のために提示されたものである。開示された正確な形態を網羅すること又は本発明を開示された正確な形態に限定することを意図するものではない。この説明及び以下の特許請求の範囲は、説明のためだけに使用される用語を含み、限定するものとして解釈されるべきではない。当業者は、上記教示に照らして多くの改変及び変形が可能であることを理解することができる。当業者は、図面に示された様々な構成要素の様々な均等な組み合わせおよび置換を認識するであろう。したがって、本発明の範囲は、この詳細な説明によってではなく、添付の特許請求の範囲によって限定されることが意図される。

Claims (4)

  1. 基板プロセス方法であって、
    基板を提供するステップであって、前記基板は、該基板上に隆起フィーチャを形成する第１材料と、前記隆起フィーチャの垂直部分上の側壁スペーサを形成する第２材料と、を含み、前記第１材料及び前記第２材料は、下地の第３材料と直接接触し、
    前記側壁スペーサ同士の間において、前記第１材料のさらなる層が形成されており、前記隆起フィーチャ及び前記第１材料のさらなる層のうちの少なくとも１つの頂部表面において、第３材料のさらなる層が形成されており、前記側壁スペーサの高さは、前記頂部表面を越えており、
    前記第１材料は元素Ｓｉからなり、前記第２材料はＳｉＮからなり、前記第３材料はＳｉＯ２ からなる、ステップと、
    Ｈ２及び任意でＡｒを含むプラズマ励起プロセスガスを形成するステップと、
    前記第３材料の前記さらなる層の下の前記第１材料は残して、前記第３材料の前記さらなる層が上に形成されていない第１材料をエッチングするために、前記プラズマ励起プロセスガスに前記基板を曝露するステップと、
    を含む、方法。
  2. 前記プラズマ励起プロセスガスを形成するステップは、上部プレート電極と前記基板を支持する下部プレート電極とを含む容量結合プラズマ源を用いてプラズマを生成するステップを含む、
    請求項１記載の方法。
  3. 前記プロセスガスがＨ２を含む、
    請求項１記載の方法。
  4. 前記プロセスガスがＨ２及びＡｒを含む、
    請求項１記載の方法。
JP2019514200A 2016-05-29 2017-05-26 水素プラズマを用いたシリコン抽出方法 Active JP6958980B6 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662342992P 2016-05-29 2016-05-29
US62/342,992 2016-05-29
PCT/US2017/034852 WO2017210139A1 (en) 2016-05-29 2017-05-26 Method of silicon extraction using a hydrogen plasma

Publications (3)

Publication Number Publication Date
JP2019522906A JP2019522906A (ja) 2019-08-15
JP6958980B2 JP6958980B2 (ja) 2021-11-02
JP6958980B6 true JP6958980B6 (ja) 2021-12-22

Family

ID=60418817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019514200A Active JP6958980B6 (ja) 2016-05-29 2017-05-26 水素プラズマを用いたシリコン抽出方法

Country Status (5)

Country Link
US (1) US20170345667A1 (ja)
JP (1) JP6958980B6 (ja)
KR (1) KR102360404B1 (ja)
TW (1) TWI687995B (ja)
WO (1) WO2017210139A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038945A (ko) 2016-08-29 2019-04-09 도쿄엘렉트론가부시키가이샤 실리콘 질화물의 준원자 층 에칭 방법
WO2018156975A1 (en) 2017-02-23 2018-08-30 Tokyo Electron Limited Method of quasi-atomic layer etching of silicon nitride
KR102537742B1 (ko) 2017-02-23 2023-05-26 도쿄엘렉트론가부시키가이샤 자가 정렬 블록 구조물들의 제조를 위한 실리콘 질화물 맨드렐의 이방성 추출 방법
US10607852B2 (en) * 2017-09-13 2020-03-31 Tokyo Electron Limited Selective nitride etching method for self-aligned multiple patterning
WO2020161139A2 (en) * 2019-02-06 2020-08-13 Evatec Ag Method of producing ions and apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607409B1 (ko) * 2004-08-23 2006-08-02 삼성전자주식회사 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법
US8808563B2 (en) * 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
JP5842750B2 (ja) * 2012-06-29 2016-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US8969212B2 (en) * 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9190290B2 (en) * 2014-03-31 2015-11-17 Applied Materials, Inc. Halogen-free gas-phase silicon etch
US9773649B2 (en) * 2014-11-17 2017-09-26 Lam Research Corporation Dry development and image transfer of si-containing self-assembled block copolymers

Also Published As

Publication number Publication date
WO2017210139A1 (en) 2017-12-07
JP2019522906A (ja) 2019-08-15
JP6958980B2 (ja) 2021-11-02
KR20190003795A (ko) 2019-01-09
TWI687995B (zh) 2020-03-11
US20170345667A1 (en) 2017-11-30
TW201806029A (zh) 2018-02-16
KR102360404B1 (ko) 2022-02-08

Similar Documents

Publication Publication Date Title
JP6958980B6 (ja) 水素プラズマを用いたシリコン抽出方法
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US9165786B1 (en) Integrated oxide and nitride recess for better channel contact in 3D architectures
TWI604524B (zh) 用於蝕刻低ｋ及其它介電質膜的製程腔室
TWI483305B (zh) 使用電漿脈衝來控制溝槽微負載的方法
TWI553712B (zh) 用以減少蝕刻時對於低ｋ閘極間隔物之損壞的方法
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
US7226868B2 (en) Method of etching high aspect ratio features
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP3027951B2 (ja) 半導体装置の製造方法
TWI518797B (zh) 用於鰭式場效電晶體之深寬比依存的沉積以改善閘極間隔物輪廓、鰭損耗及硬遮罩損耗
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
TWI629710B (zh) 用於多重圖案化架構之選擇性間隔件蝕刻用方法及系統
KR20150109401A (ko) 실리콘 질화물 유전체 필름을 패터닝하는 방법
JP2019517743A (ja) 側壁イメージ転写の方法
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
TWI610362B (zh) 表面介面工程方法
CN101447426B (zh) 等离子体蚀刻方法
US20050142826A1 (en) Method for forming silicide film in semiconductor device
US11804380B2 (en) High-throughput dry etching of films containing silicon-oxygen components or silicon-nitrogen components by proton-mediated catalyst formation
US20210233775A1 (en) High-throughput dry etching of silicon oxide and silicon nitride materials by in-situ autocatalyst formation
JP2005136097A (ja) 半導体装置の製造方法
KR102545883B1 (ko) 플래시 추가부를 통한 부분적 에칭 기억화
TW202213502A (zh) 蝕刻方法及電漿蝕刻裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211005

R150 Certificate of patent or registration of utility model

Ref document number: 6958980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250