JP2020038931A - 半導体製造装置、および半導体装置の製造方法 - Google Patents

半導体製造装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020038931A
JP2020038931A JP2018166074A JP2018166074A JP2020038931A JP 2020038931 A JP2020038931 A JP 2020038931A JP 2018166074 A JP2018166074 A JP 2018166074A JP 2018166074 A JP2018166074 A JP 2018166074A JP 2020038931 A JP2020038931 A JP 2020038931A
Authority
JP
Japan
Prior art keywords
movable
ultraviolet
semiconductor substrate
semiconductor
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018166074A
Other languages
English (en)
Inventor
晃次 籏崎
Koji Hatasaki
晃次 籏崎
晃太郎 野村
Kotaro Nomura
晃太郎 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018166074A priority Critical patent/JP2020038931A/ja
Priority to US16/290,684 priority patent/US10748761B2/en
Publication of JP2020038931A publication Critical patent/JP2020038931A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Micromachines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体基板の反り量のばらつきを低減することが可能な半導体製造装置を提供する。【解決手段】半導体製造装置１は、紫外線１１を照射する半導体基板の一面に対向する位置に設けられた少なくとも一つ以上の紫外線ランプ１０と、一面と紫外線ランプとの間に配置され、紫外線ランプから照射された紫外線を遮蔽可能なシャッター２０と、を備える。シャッターは、半導体基板に平行な面内方向の一つである第１方向に移動可能な第１可動部と、面内方向のうち第１方向に直交する第２方向に第１可動部とは独立して移動可能な第２可動部と、を有する。【選択図】図１

Description

本発明の実施形態は、半導体製造装置、および半導体装置の製造方法に関する。
半導体装置の一例である３次元型半導体メモリでは、半導体基板の表面が高層化すると、半導体基板（ウェハ）の反り量が増加する。半導体基板の反りを緩和するための方法として、半導体基板の裏面に、例えばシリコン窒化膜（ＳｉＮ）を形成する技術が知られている。
米国特許第８７５３９８９号明細書
半導体基板の裏面に単に上記シリコン窒化膜を形成するだけでは、半導体基板の面内方向における反り量のばらつきを改善できない。
本発明の実施形態は、半導体基板の反り量のばらつきを低減することが可能な半導体製造装置、および半導体装置の製造方法を提供する。
一実施形態に係る半導体製造装置は、紫外線を照射する半導体基板の一面に対向する位置に設けられた少なくとも一つ以上の紫外線ランプと、一面と紫外線ランプとの間に配置され、紫外線ランプから照射された紫外線を遮蔽可能なシャッターと、を備える。シャッターは、半導体基板に平行な面内方向の一つである第１方向に移動可能な第１可動部と、面内方向のうち第１方向に直交する第２方向に第１可動部とは独立して移動可能な第２可動部と、を有する。
第１実施形態に係る半導体製造装置の構造を概略的に示す側面図である。 半導体装置の概略的な構造を示す断面図である。 第１実施形態に係るシャッターの平面図である。 第１実施形態に係る紫外線照射領域および紫外線非照射領域を示す平面図である。 第２実施形態に係るシャッターの平面図である。 第２実施形態に係る紫外線照射領域および紫外線非照射領域を示す平面図である。 第３実施形態に係るシャッターの平面図である。 第３実施形態に係る紫外線照射領域および紫外線非照射領域を示す平面図である。 第４実施形態に係る紫外線ランプの平面図である。 変形例に係る半導体装置の概略的な構造を示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１実施形態）
図１は、第１実施形態に係る半導体製造装置の構造を概略的に示す側面図である。図１に示す半導体製造装置１は、紫外線ランプ１０と、シャッター２０と、リフレクタ３０と、チャンバー４と、支持台５０と、を備える。半導体製造装置１は、ウェハ状態の半導体装置１００に紫外線を照射するための装置である。ここで、まず半導体装置１００の構造を説明する。
図２は、半導体装置１００の概略的な構造を示す断面図である。図２に示すように、半導体装置１００は、シリコン基板等の半導体基板１１０を有する。半導体基板１１０の表面１１０ａには、下地層１２０と、積層体１３０と、配線層１４０とが積層されている。
下地層１２０には、駆動素子等が形成されている。積層体１３０では、導電層および絶縁層が交互に積層されている。また、積層体１３０を貫通するホール（不図示）内には、上記駆動素子で駆動される複数のメモリセル（不図示）が形成されている。配線層１４０には、複数のメモリセルを選択するための配線等が形成されている。
半導体基板１１０の裏面１１０ｂには、シリコン窒化膜１５０が形成されている。シリコン窒化膜１５０は、半導体装置１００の反りを緩和する膜として機能する。
次に、図１を参照して本実施形態に係る半導体製造装置１の構成を説明する。半導体製造装置１では、環状の支持台５０が、真空状態のチャンバー４内で上述した半導体装置１００を支持している。
また、半導体基板１１０の裏面１１０ｂの下方には、紫外線１１を照射する紫外線ランプ１０が設けられている。紫外線ランプ１０の周囲には、リフレクタ３０が配置されている。
紫外線ランプ１０から照射された紫外線１１は、リフレクタ３０で反射する。反射した紫外線１１は、半導体基板１１０の裏面１１０ｂに形成されたシリコン窒化膜１５０に向けて進行する。本実施形態では、リフレクタ３０によって、照射量が均一な紫外線１１をシリコン窒化膜１５０に照射することができる。
半導体基板１１０の裏面１１０ｂと紫外線ランプ１０との間には、紫外線１１を遮蔽するシャッター２０が設けられている。ここで、図３を参照してシャッター２０の構造を説明する。
図３は、シャッター２０の平面図である。本実施形態に係るシャッター２０は、第１可動部に相当する一対の可動部２０１、２０２と、第２可動部に相当する一対の可動部２０３、２０４を有する。
可動部２０１および可動部２０２は、Ｘ軸方向で互いに対向している。また、可動部２０１および可動部２０２は、駆動機構６０によって、Ｘ軸方向に移動できる。ここで、Ｘ軸は、半導体基板１１０の裏面１１０ｂに平行な面内方向の一つである第１方向の例である。
一方、可動部２０３および可動部２０４は、Ｘ軸方向で互いに対向している。また、可動部２０３および可動部２０４は、駆動機構６１によって、Ｙ軸方向に可動部２０１および可動部２０２とは独立して移動できる。ここで、Ｙ軸方向とは、上記面内方向のうちＸ軸方向に直交する第２方向の例である。
図３では、可動部２０１および可動部２０２が半導体装置１００から離れ、可動部２０３および可動部２０４が半導体装置１００を塞ぐように配置されている。この場合、図４に示すように、シリコン窒化膜１５０には、扇形の紫外線照射領域１５１がＸ軸方向に設定されるとともに、扇形の紫外線非照射領域１５２がＹ軸方向に設定される。紫外線照射領域１５１は、紫外線ランプ１０から放出された紫外線１１を照射する領域である。一方、紫外線非照射領域１５２は、可動部２０３および可動部２０４によって紫外線１１を遮蔽する領域である。
半導体装置１００では、記憶容量の増大に伴って積層体１３０が厚くなると、半導体基板１１０が凹状に反りやすくなる。換言すると、半導体基板１１０は下に凸な形状に変形しやすくなる。そこで、シリコン窒化膜１５０を半導体基板１１０の裏面１１０ｂに形成すると、引張り応力が半導体基板１１０に作用するので、半導体基板１１０の反りを緩和できる。
また、シリコン窒化膜１５０がプラズマＣＶＤ（Chemical Vapor Deposition）法で形成されている場合、シリコン窒化膜１５０に含まれる水素濃度は、紫外線１１により低減する。その結果、紫外線照射領域１５１には、紫外線非照射領域１５２よりも大きな引張り応力が作用する。そのため、半導体基板１１０において、例えばＸ軸方向の反り量がＹ軸方向の反り量を大きい場合には、図３に示すようにシャッター２０の各可動部を位置決めする。その結果、図４に示すように、紫外線照射領域１５１がシリコン窒化膜１５０のＸ軸方向の領域に設定されるので、Ｘ軸方向の反り量とＹ軸方向の反り量との差が小さくなる。
また、図４に示すように、シリコン窒化膜１５０内でＸ軸方向とのなす角度がθとなる位置に作用する応力σは、Ｘ軸方向の応力σｘ＝σｃｏｓθと、Ｙ軸方向の応力σｙ＝σｓｉｎθとに分解できる。Ｘ軸方向の反り量はＸ軸方向の応力σｘに依存し、Ｙ軸方向の反り量はＹ軸方向の応力σｙに依存する。そのため、Ｘ軸方向とＹ軸方向との間で反り量の差をできるだけ小さくするためには、角度θは、４５度（π／４）であることが望ましい。
本実施形態では、シャッター２０は、半導体基板１１０の周方向に４分割した可動部２０１〜可動部２０４を有し、各可動部の先端部は三角形状である。この先端部の角度、換言すると三角形の頂角は２θに相当する。そのため、Ｘ軸方向とＹ軸方向との間で反り量の差をできるだけ小さくするためには、可動部２０１〜可動部２０４の先端部の角度は、９０度であることが望ましい。
以下、半導体装置１００の製造方法について説明する。まず、図２に示すように、半導体基板１１０の表面１１０ａに、下地層１２０と、積層体１３０と、配線層１４０とを順次に形成する。
積層体１３０の形成後、または配線層１４０の形成後に、Ｘ軸方向およびＹ軸方向に関して半導体基板１１０の反りを計測する。半導体基板１１０の反りは、例えばレーザ光を裏面１１０ｂに照射することによって計測できる。
次に、半導体基板１１０の裏面１１０ｂ全体にシリコン窒化膜１５０をプラズマＣＶＤ法にて形成する。このとき、シリコン窒化膜１５０の厚さは、半導体基板１１０の反りの計測結果に基づいて設定されている。
続いて、半導体基板１１０の反りの計測結果に基づいて、シャッター２０の可動部２０１〜可動部２０４の位置決めをする。Ｘ軸方向の反り量がＹ軸方向の反り量よりも大きい場合には、可動部２０１および可動部２０２は半導体装置１００から離れ、可動部２０３および可動部２０４は半導体装置１００に対向する（図３参照）。その結果、シリコン窒化膜１５０において、Ｘ軸方向に紫外線照射領域１５１が設定されるとともに、Ｙ軸方向に紫外線非照射領域１５２が設定される（図４参照）。
反対に、Ｘ軸方向の反り量がＹ軸方向の反り量よりも小さい場合には、可動部２０１および可動部２０２は半導体装置１００に対向し、可動部２０３および可動部２０４は半導体装置１００から離れる。その結果、シリコン窒化膜１５０において、Ｘ軸方向に紫外線非照射領域１５２が設定されるとともに、Ｙ軸方向に紫外線照射領域１５１が設定される。
最後に、紫外線ランプ１０が紫外線１１を照射する。紫外線１１は、シリコン窒化膜１５０の紫外線照射領域１５１のみに照射される。これにより、半導体基板１１０におけるＸ軸方向の反り量とＹ軸方向の反り量との差が低減する。
以上説明した本実施形態によれば、シャッター２０の可動部２０１〜可動部２０４によって、シリコン窒化膜１５０に紫外線１１を照射する領域を選定することができる。これにより、半導体基板１１０に作用する応力を部分的に調整できるので、半導体基板１１０の反り量のばらつきを低減することが可能となる。
（第２実施形態）
第２実施形態について、第１実施形態と異なる点を中心に説明する。本実施形態では、シャッターの形状が第１実施形態と異なる。
図５は、第２実施形態に係るシャッターの平面図である。図５に示すシャッターは、第１可動部に相当する一対の可動部２１１、２１２と、第２可動部に相当する一対の可動部２１３、２１４を有する。
可動部２１１および可動部２１２は、四角形状であり、Ｘ軸方向で互いに対向している。また、可動部２１１および可動部２１２は、駆動機構６０によってＸ軸方向に移動できる。
一方、可動部２１３および可動部２１４も、四角形状であり、Ｙ軸方向で互いに対向している。また、可動部２１３および可動部２１４は、駆動機構６１によって、Ｙ軸方向に可動部２１１および可動部２１２とは独立して移動できる。
例えばＸ軸方向の反り量がＹ軸方向の反り量よりも大きい場合には、可動部２１１および可動部２１２が半導体装置１００から離れ、可動部２１３および可動部２１４が半導体装置１００を塞ぐように配置される。これにより、図６に示すように、シリコン窒化膜１５０には、Ｘ軸方向に延びる帯状の紫外線照射領域１５１と、紫外線照射領域１５１をＹ軸方向に挟んで対向する弓形の紫外線非照射領域１５２が設定される。
紫外線照射領域１５１には、第１実施形態と同様に、紫外線ランプ１０の紫外線１１が照射されるので、紫外線非照射領域１５２よりも大きな引張り応力が作用する。これにより、Ｘ軸方向とＹ軸方向との間で反り量の差が低減する。
以上説明した本実施形態では、可動部２１１〜可動部２１４によって、シリコン窒化膜１５０に対して、帯状の紫外線照射領域１５１を選定することができる。その結果、本実施形態においても、半導体基板１１０に作用する応力を部分的に調整できるので、半導体基板１１０の反り量のばらつきを低減することが可能となる。
（第３実施形態）
図７は、第３実施形態に係るシャッターの平面図である。ここでは、第２実施形態と異なる点を中心に説明する。図７に示すシャッターでは、第２実施形態で説明した可動部２１１〜可動部２１４の各々に、窓部２３０が形成されている。
窓部２３０は、紫外線ランプ１０から照射された紫外線１１を透過する。本実施形態では、窓部２３０は各可動部に形成されているが、少なくとも一つに形成されていてもよい。また、本実施形態では、各可動部に窓部２３０が２つずつ形成されているが、窓部２３０の数は特に限定されない。
例えば可動部２１１および可動部２１２が半導体装置１００から離れ、可動部２１３および可動部２１４が半導体装置１００を塞ぐように配置されるとする。この場合、可動部２１３および可動部２１４のそれぞれに形成された窓部２３０は、紫外線１１を透過するので、図８に示すように、紫外線照射領域１５１および紫外線非照射領域１５２が縞状に設定される。
以上説明した本実施形態によれば、可動部２１１〜可動部２１４に形成された窓部２３０によって、シリコン窒化膜１５０に対して、縞状の紫外線照射領域１５１を選定することができる。その結果、本実施形態においても、半導体基板１１０に作用する応力を部分的に調整できるので、半導体基板１１０の反り量のばらつきを低減することが可能となる。
（第４実施形態）
図９は、第３実施形態に係る紫外線ランプの平面図である。上述した第１実施形態に係る半導体製造装置１では、図１に示すように、１つの紫外線ランプ１０の紫外線１１をリフレクタ３０で反射してシリコン窒化膜１５０に照射する。
一方、本実施形態では、図９に示すように、複数の紫外線ランプ１０がＸ軸方向およびＹ軸方向に行列状に配列されている。各紫外線ランプ１０は、シリコン窒化膜１５０に向けて紫外線１１を同時に照射する。そのため、リフレクタ３０が不要になる。
以上説明した本実施形態によれば、リフレクタ３０を用いなくても、照射量が均一な紫外線１１をシリコン窒化膜１５０に照射することができる。
（変形例）
図１０は、変形例に係る半導体装置の構造を示す断面図である。図２に示す半導体装置１００と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
上述した第１実施形態〜第４実施形態では、半導体基板１１０の裏面１１０ｂにシリコン窒化膜１５０を形成し、シリコン窒化膜１５０の紫外線照射領域１５１に紫外線１１を照射している。この場合、半導体基板１１０では、紫外線照射によって強化された引張り応力によって、半導体基板１１０は、Ｘ軸方向の反り量とＹ軸方向の反り量の差を低減できる一方で、上に凸な形状に変形する可能性がある。
そこで、本変形例では、半導体基板１１０の裏面１１０ｂにシリコン窒化膜１５０およびシリコン酸化膜１６０を積層している。シリコン酸化膜１６０は、例えば、ＣＶＤ法またはＡＬＤ（Atomic Layer Deposition）法を用いて形成できる。
シリコン酸化膜１６０によって、圧縮応力が半導体基板１１０に作用する。これにより、半導体基板１１０の形状は、上に凸な形状から平坦な形状に回復する。なお、本実施形態では、シリコン酸化膜１６０の形成工程は、シリコン窒化膜１５０の形成工程よりも後であるが、シリコン窒化膜１５０の形成工程の前であってもよい。
以上説明した本変形例によれば、半導体基板１１０の反りをより一層低減することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体製造装置、１０ 紫外線ランプ、１１ 紫外線、２０ シャッター、３０ リフレクタ、１００ 半導体装置、１１０ 半導体基板、１５０ シリコン窒化膜、１５１ 紫外線照射領域、１５２ 紫外線非照射領域、１６０ シリコン酸化膜、２０１〜２０４、２１１〜２１４ 可動部、２３０ 窓部

Claims (7)

  1. 紫外線を照射する半導体基板の一面に対向する位置に設けられた少なくとも一つ以上の紫外線ランプと、
    前記一面と前記紫外線ランプとの間に配置され、前記紫外線ランプから照射された紫外線を遮蔽可能なシャッターと、を備え、
    前記シャッターは、前記半導体基板に平行な面内方向の一つである第１方向に移動可能な第１可動部と、前記面内方向のうち前記第１方向に直交する第２方向に前記第１可動部とは独立して移動可能な第２可動部と、を有する、半導体製造装置。
  2. 各可動部の先端部が、三角形状である、請求項１に記載の半導体製造装置。
  3. 前記先端部の角度が９０度である、請求項２に記載の半導体製造装置。
  4. 前記第１可動部および前記第２可動部の各々が、四角形状である、請求項１に記載の半導体製造装置。
  5. 半導体基板の表面に複数の層を形成し、
    前記半導体基板の裏面にシリコン窒化膜を形成し、
    前記半導体基板に平行な面内方向の一つである第１方向に移動可能な第１可動部と、前記面内方向のうち前記第１方向に直交する第２方向に前記第１可動部とは独立して移動可能な第２可動部と、を有するシャッターを用いて、前記シリコン窒化膜に対して紫外線照射領域および紫外線非照射領域を設定し、
    前記紫外線照射領域に紫外線を照射する、
    半導体装置の製造方法。
  6. 前記複数の層を形成する途中に前記半導体基板の反りを計測し、
    前記反りの計測結果に基づいて、前記紫外線照射領域および前記紫外線非照射領域を設定する、請求項５に記載の半導体装置の製造方法。
  7. 前記裏面に、前記シリコン窒化膜とシリコン酸化膜とを積層する、請求項５または６に記載の半導体装置の製造方法。
JP2018166074A 2018-09-05 2018-09-05 半導体製造装置、および半導体装置の製造方法 Pending JP2020038931A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018166074A JP2020038931A (ja) 2018-09-05 2018-09-05 半導体製造装置、および半導体装置の製造方法
US16/290,684 US10748761B2 (en) 2018-09-05 2019-03-01 Semiconductor manufacturing apparatus and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018166074A JP2020038931A (ja) 2018-09-05 2018-09-05 半導体製造装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020038931A true JP2020038931A (ja) 2020-03-12

Family

ID=69640233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018166074A Pending JP2020038931A (ja) 2018-09-05 2018-09-05 半導体製造装置、および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10748761B2 (ja)
JP (1) JP2020038931A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896821B2 (en) * 2018-09-28 2021-01-19 Lam Research Corporation Asymmetric wafer bow compensation by physical vapor deposition
CN113013063A (zh) * 2021-02-23 2021-06-22 绍兴同芯成集成电路有限公司 一种基于硅基载板的化合物半导体晶圆正面加工方法
CN113034354B (zh) * 2021-04-20 2021-12-28 北京优彩科技有限公司 一种图像处理方法、装置、电子设备和可读存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190337A (ja) 1985-02-20 1986-08-25 Matsushita Electric Ind Co Ltd マスクアライメント装置
JP3704875B2 (ja) * 1996-06-21 2005-10-12 ソニー株式会社 画像記録方法及び装置
US8129290B2 (en) 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
JP2009083319A (ja) * 2007-09-28 2009-04-23 Fujifilm Corp 画像形成方法及び画像形成装置
JP2010186815A (ja) 2009-02-10 2010-08-26 Nec Corp 紫外線照射装置および紫外線照射方法
JP2011011357A (ja) 2009-06-30 2011-01-20 Brother Industries Ltd 液体吐出装置
US8584612B2 (en) 2009-12-17 2013-11-19 Lam Research Corporation UV lamp assembly of degas chamber having rotary shutters
JP2012199327A (ja) * 2011-03-18 2012-10-18 Dainippon Screen Mfg Co Ltd 基板処理装置
JP5842750B2 (ja) 2012-06-29 2016-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体

Also Published As

Publication number Publication date
US20200075326A1 (en) 2020-03-05
US10748761B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
JP2020038931A (ja) 半導体製造装置、および半導体装置の製造方法
TWI572729B (zh) A method of manufacturing a vapor deposition mask, and a method of manufacturing an organic semiconductor device
TWI712854B (zh) 雷射用遮罩、蒸鍍遮罩之製造方法、蒸鍍遮罩製造裝置及有機半導體元件之製造方法
TWI680311B (zh) 超透鏡、其製備方法及應用其的光學元件
KR102423193B1 (ko) 증착용 마스크, 증착용 마스크 제조 방법 및 표시 장치 제조 방법
US10134612B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
CN106449356B (zh) 激光退火装置
TW202141167A (zh) 極紫外線遮罩吸收劑材料
JPWO2018216108A1 (ja) 素子基板の製造方法およびレーザクリーニング装置
TW202113471A (zh) 雷射用遮罩、蒸鍍遮罩之製造方法、蒸鍍遮罩製造裝置及有機半導體元件之製造方法
KR20150071406A (ko) 표시 장치용 기판, 이의 제조 방법, 및 이를 구비하는 표시 장치
KR20150045696A (ko) 레이저 열 처리 장치
US9287078B2 (en) Display sealing apparatus and method of manufacturing display apparatus by using the same
US20160170316A1 (en) Light irradiation apparatus
US11036125B2 (en) Substrate positioning apparatus and methods
KR102463885B1 (ko) 레이저 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법
JP6397298B2 (ja) 発光素子
US9033964B2 (en) Target structure used for generating charged particle beam, method of manufacturing the same and medical appliance using the same
KR20110091217A (ko) Ｅｕｖ 마스크 및 그 형성방법
JPWO2008053881A1 (ja) 減光板、露光装置、露光方法およびデバイスの製造方法
KR100725372B1 (ko) 복수 매의 포토마스크 상에 전자빔을 조사할 수 있는전자빔 리소그래피 장치 및 그것을 이용한 포토마스크제조방법
TWI836072B (zh) 具有嵌入吸收層之極紫外光遮罩
JP5640890B2 (ja) 光照射装置および光照射方法
TWI836073B (zh) 極紫外光遮罩坯體及其製造方法
US20150056541A1 (en) Blank masks for extreme ultra violet lithography, methods of fabricating the same, and methods of correcting registration errors thereof