JP2018056561A - 誘電膜の形成方法及び半導体装置の製造方法 - Google Patents

誘電膜の形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2018056561A
JP2018056561A JP2017180106A JP2017180106A JP2018056561A JP 2018056561 A JP2018056561 A JP 2018056561A JP 2017180106 A JP2017180106 A JP 2017180106A JP 2017180106 A JP2017180106 A JP 2017180106A JP 2018056561 A JP2018056561 A JP 2018056561A
Authority
JP
Japan
Prior art keywords
forming
film
dielectric film
silicon nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017180106A
Other languages
English (en)
Other versions
JP7058962B2 (ja
Inventor
元 雄 鄭
Won-Woong Jeong
元 雄 鄭
侖 廷 チョ
Youn Joung Cho
侖 廷 チョ
宣 惠 黄
Sun Hye Hwang
宣 惠 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2018056561A publication Critical patent/JP2018056561A/ja
Application granted granted Critical
Publication of JP7058962B2 publication Critical patent/JP7058962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＷＥＲ（ｗｅｔ ｅｔｃｈ ｒａｔｅ）が相対的に減少したＡＬＤ法を用いてシリコン窒化膜を形成することにより工程効率を向上させた、誘電膜の形成方法を提供する。【解決手段】本発明による誘電膜の形成方法は、チャンバー内に基板を提供する段階と、前記基板上にＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン窒化膜を形成するする段階と、を有し、前記シリコン窒化膜を形成する段階は、前記チャンバー内へ、ＨＣＤＺ（Ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｚａｎｅ）を含むシリコン前駆体を含む第１ガス、及び窒素成分を含む第２ガスを提供することを含む。【選択図】 図１

Description

本発明は、誘電膜の形成方法及びこれを用いた半導体装置の製造方法に関し、特に、工程効率を向上させた誘電膜の形成方法及びこれを用いた半導体装置の製造方法に関する。
半導体装置の高集積化に伴い、半導体素子を製造することが非常に難しくなってきている。
特に、半導体装置の製造に用いられる薄膜は、例えば、シリコン窒化膜などを基板上にステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）を有するように形成することが非常に難しくなってきている。
一方、ＢＴＢＡＳ（Ｂｉｓ（Ｔｅｒｔｉａｒｙ−Ｂｕｔｙｌａｍｉｎｅ）Ｓｉｌａｎｅ）などの有機系シリコン前駆体を用いたＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってシリコン窒化膜を形成する場合、ステップカバレッジは向上できるものの、有機系シリコン前駆体に含まれているＣ、Ｎ成分などにより形成されたシリコン窒化膜の膜質が劣化するおそれがあるという問題点がある。
本発明は上記従来の半導体装置の薄膜製造における問題点に鑑みてなされたものであって、本発明の目的は、ＷＥＲ（ｗｅｔ ｅｔｃｈ ｒａｔｅ）が相対的に減少したＡＬＤ法を用いてシリコン窒化膜を形成することにより工程効率を向上させた、誘電膜の形成方法を提供することにある。
また、本発明の他の目的は、ＷＥＲが相対的に減少したＡＬＤ法を用いてシリコン窒化膜を形成することにより工程効率を向上させた、半導体装置の製造方法を提供することにある。
上記目的を達成するためになされた本発明による誘電膜の形成方法は、チャンバー内に基板を提供する段階と、前記基板上にＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン窒化膜を形成するする段階と、を有し、前記シリコン窒化膜を形成する段階は、前記チャンバー内へ、ＨＣＤＺ（Ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｚａｎｅ）を含むシリコン前駆体を含む第１ガス、及び窒素成分を含む第２ガスを提供することを含むことを特徴とする。
上記目的を達成するためになされた本発明による半導体装置の製造方法は、基板上に段差が形成された構造体を形成する段階と、前記構造体上にＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて誘電膜構造体を形成する段階と、をさらに有し、前記誘電膜構造体を形成する段階は、シリコン窒化物を含む第１誘電膜を形成する段階を含み、前記第１誘電膜を形成する段階は、一つのチャンバー内で、インサイチュ（ｉｎ−ｓｉｔｕ）にて、ＨＣＤＺ（Ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｚａｎｅ）を含むシリコン前駆体を含む第１ガスを提供する段階を含むことを特徴とする。
本発明に係る誘電膜の形成方法及び半導体装置の製造方法によれば、ＨＣＤＺ（Ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｚａｎｅ）をシリコン前駆体として用いて生成されたシリコン窒化膜は、相対的に小さい厚さで、既存のＨＣＤＳ（ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｎｅ）をシリコン前駆体として用いて生成されたシリコン窒化膜と同じ膜質特性を持ち、その結果、既存のＨＣＤＳをシリコン前駆体として用いてシリコン窒化膜を形成する場合よりも工程時間が相対的に減少するので、工程効率を向上させることができるという効果がある。
本発明の一実施形態に係るシリコン窒化膜の形成方法を説明するためのタイミング図である。 本発明の一実施形態に係るシリコン窒化膜の形成に関連する実験例を説明するためのグラフである。 本発明の一実施形態に係るシリコン窒化膜の形成に関連する実験例を説明するためのグラフである。 本発明の一実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を説明するためのＤＲＡＭセル領域のレイアウト図である。 本発明の他の実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明のさらに他の実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明のさらに他の実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明のさらに他の実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明のさらに他の実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明のまたさらに他の実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明のまたさらに他の実施形態に係る半導体装置の製造方法を説明するための工程中間段階を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を順次に説明するためのフローチャートである。
次に、本発明に係る誘電膜の形成方法及び半導体装置の製造方法を実施するための形態の具体例を図面を参照しながら説明する。
他の定義がない限り、本明細書で使用されるすべての用語（技術及び科学的用語を含む）は、本発明の属する技術分野における通常の知識を有する者に共通して理解できる意味で使用できるであろう。また、一般に使用される辞典に定義されている用語は、明白に特に定義されていない限り、理想的又は過度に解釈されない。
以下、図１を参照して、本発明の幾つかの実施形態に係るシリコン窒化膜の形成方法について説明する。
図１は、本発明の一実施形態に係るシリコン窒化膜の形成方法を説明するためのタイミング図である。
本発明の技術的思想に基づくシリコン窒化膜の形成は、ＡＬＤ法を用いてインサイチュ（ｉｎ−ｓｉｔｕ）で形成される。
ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、シリコン前駆体を含む第１ガスを供給する第１段階と、反応していない第１ガスを第１パージガスを用いて除去する第２段階と、窒化ガスを含む第２ガスを供給して原子層レベルのシリコン窒化膜を形成する第３段階と、反応していない第２ガスを第２パージガスを用いて除去する第４段階とを含む。
具体的に、図１を参照すると、まず、反応チャンバー内に、シリコン窒化膜が形成されるべき対象体（具体的に、基板上に形成された構造体）を配置させる。
この場合、基板上に形成された構造体の幅に対する高さの比であるアスペクト比は、１０以上であり得る。
但し、本発明の技術的思想はこれに制限されるものではない。
次いで、適正の温度及び圧力を調節した後、シリコン前駆体を含む第１ガスをチャンバー内に供給する。
すると、対象体上にシリコン前駆体が吸着する。
ここで、シリコン前駆体は、Ｃ、Ｎ成分を含む有機系シリコン前駆体とは異なり、Ｃ、Ｎ成分を含まない化合物であり得る。
但し、本発明の技術的思想はこれに制限されるものではない。すなわち、他の幾つかの実施形態において、シリコン前駆体はＣ成分を含むことができる。
シリコン前駆体は、例えば、以下の化学式１で示すＨＣＤＺ（Ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｚａｎｅ）を含むことができる。
Figure 2018056561
ＨＣＤＺをシリコン前駆体として使用する場合は、ＨＣＤＳ（ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｎｅ）をシリコン前駆体として使用する場合よりもＷＥＲ（ｗｅｔ ｅｔｃｈ ｒａｔｅ）が減少できる。
ここで、ＷＥＲは、ＤＨＦ（Ｄｉｌｕｔｅｄ ＨＦ）、すなわち、脱イオン水（ＤＩ ｗａｔｅｒ）を用いて希釈されたフッ酸（ＨＦ）に対するエッチング率を意味する。
すなわち、ＨＣＤＺをシリコン前駆体として用いて生成されたシリコン窒化膜は、ＨＣＤＳをシリコン前駆体として用いて生成されたシリコン窒化膜よりもエッチング物質に対するエッチング率が相対的に小さい。
これにより、ＨＣＤＺをシリコン前駆体として用いて生成されたシリコン窒化膜は、相対的に小さい厚さで、ＨＣＤＳをシリコン前駆体として用いて生成されたシリコン窒化膜と同じ膜質特性を持つことができる。
その結果、本発明の技術的思想に基づくＨＣＤＺをシリコン前駆体として用いてシリコン窒化膜を形成する場合は、既存のＨＣＤＳをシリコン前駆体として用いてシリコン窒化膜を形成する場合よりも工程時間が相対的に減少するので、工程効率を向上させることができる。
次いで、チャンバー内へ第１パージガス、例えば、Ｎ２、Ｈｅ又はＡｒガスを供給して、チャンバー内に残留する（又は未反応）のシリコンソース前駆体を除去する。
すると、対象体上に吸着したシリコン前駆体が原子層レベルで薄く形成される。
その後、チャンバー内へ窒素成分を含む窒化ガスを供給してシリコン窒化膜を形成する。
ここで、窒化ガスは、窒素（Ｎ２）、アンモニア（ＮＨ３）及び一酸化窒素（ＮＯ）の内の少なくとも一つを含むことができる。
但し、本発明の技術的思想はこれに制限されるものではない。
続いて、チャンバー内へ第２パージガス、例えばＮ２、Ｈｅ又はＡｒガスを供給して、チャンバー内に残留する窒化ガスを除去する。
その後、１サイクルのシリコン窒化膜形成工程が完成し、対象体上に原子層レベルのシリコン窒化膜が形成される。
その後、上記の工程を繰り返し行うことにより、対象体上に適切な厚さのシリコン窒化膜を形成することができる。
次いで、シリコン窒化膜の膜質を向上させるために、対象体上に適切な厚さで形成されたシリコン窒化膜を熱処理する。
ここで、熱処理は、例えば、他のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）窒化膜と同じ蒸着温度で８５０℃〜１０５０℃で行って膜質を向上させることができる。
但し、本発明の技術的思想はこれに制限されるものではない。
これにより形成されたシリコン窒化膜は、ＣＶＤ法などによって形成されたシリコン窒化膜に比べて膜質が向上できる。
本発明の技術的思想に基づいて形成されたシリコン窒化膜は、ステップカバレッジが良いので、段差のある構造体、又はアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）の大きい構造体上にボイドなくコンフォーマルに形成できる。
本発明に関するより詳細な内容は、以下の具体的な実験例によって説明し、ここに記載されていない内容は、この技術分野における熟練した者であれば十分に技術的に類推することができるので、説明を省略する。
以下、図２及び図３を参照して、本発明の実施形態に係るシリコン窒化膜の形成に関連する実験例を説明する。
図２及び図３は、本発明の一実施形態に係るシリコン窒化膜の形成に関連する実験例を説明するためのグラフである。
≪実験例−ＨＣＤＺとＨＣＤＳの工程温度によるＷＥＲの測定≫
下記のような実験例及び比較例に対して実験を行った。
実験例では、ＨＣＤＺを使用するＡＬＤ法を用いてシリコン窒化膜を形成した。
これに対し、比較例では、ＨＣＤＳを使用するＡＬＤ法を用いてシリコン窒化膜を形成した。
図２を参照すると、実験例に基づいて工程温度４００℃、４５０℃及び５００℃それぞれでＨＣＤＺを用いてシリコン窒化膜を形成し、比較例に基づいて工程温度４００℃、４５０℃及び５００℃それぞれでＨＣＤＳを用いてシリコン窒化膜を形成した。
グラフｂ１、ｂ２及びｂ３は、実験例に基づいて工程温度４００℃、４５０℃及び５００℃それぞれでＨＣＤＺを用いてシリコン窒化膜を形成するときのＷＥＲ（ｗｅｔ ｅｔｃｈ ｒａｔｅ）を示す。
また、グラフａ１、ａ２及びａ３は、比較例に基づいて工程温度４００℃、４５０℃及び５００℃それぞれでＨＣＤＳを用いてシリコン窒化膜を形成するときのＷＥＲを示す。
図２に示す「ＷＥＲ」は、脱イオン水（ＤＩ ｗａｔｅｒ）を用いて２００：１の比率で希釈されたフッ酸（ＨＦ）に対するエッチング率を意味する。
グラフａ１及びｂ１を参照すると、４００℃でシリコン窒化膜を形成する場合には、比較例に基づいてＨＣＤＳを用いる方よりも、実験例に基づいてＨＣＤＺを用いる方が低いＷＥＲを示すことが分かる。
また、グラフａ２及びｂ２を参照すると、４５０℃でシリコン窒化膜を形成する場合には、比較例に基づいてＨＣＤＳを用いる方よりも、実験例に基づいてＨＣＤＺを用いる方が低いＷＥＲを示すことが分かる。
また、グラフａ３及びｂ３を参照すると、５００℃でシリコン窒化膜を形成する場合には、比較例に基づいてＨＣＤＳを用いる方よりも、実験例に基づいてＨＣＤＺを用いる方が低いＷＥＲを示すことが分かる。
具体的には、５００℃でＨＣＤＳを用いる場合には、ＷＥＲは４．５ｎｍ／ｍｉｎ以上であり、図２に示すように、略４．９ｎｍ／ｍｉｎ程度のＷＥＲを有する。
しかし、５００℃でＨＣＤＺを用いる場合には、ＷＥＲは４．５ｎｍ／ｍｉｎ未満であり、図２に示すように、略４．２ｎｍ／ｍｉｎ程度のＷＥＲを有することが分かる。
その結果、実験例に基づいてＨＣＤＺを用いてシリコン窒化膜を形成する場合には、４．５ｎｍ／ｍｉｎ未満のＷＥＲを有することが分かる。
また、ＨＣＤＳを用いる方とは異なり、ＨＣＤＺを用いることにより相対的にＷＥＲが減少し、これにより、相対的に小さい厚さで、ＨＣＤＳをシリコン前駆体として用いて生成されたシリコン窒化膜と同じ膜質特性を持つことができる。
≪実験例−ＨＣＤＺとＨＣＤＳの工程温度によるＧＰＣの測定≫
下記のような実験例及び比較例に対して実験を行った。
実験例では、ＨＣＤＺを使用するＡＬＤ法を用いてシリコン窒化膜を形成した。
これに対し、比較例では、ＨＣＤＳを使用するＡＬＤ法を用いてシリコン窒化膜を形成した。
図３を参照すると、実験例に基づいて工程温度４００℃、４５０℃及び５００℃それぞれでＨＣＤＺを用いてシリコン窒化膜を形成し、比較例に基づいて工程温度４００℃、４５０℃及び５００℃それぞれでＨＣＤＳを用いてシリコン窒化膜を形成した。
グラフｂ４、ｂ５及びｂ６は、実験例に基づいて工程温度４００℃、４５０℃及び５００℃それぞれでＨＣＤＺを用いてシリコン窒化膜を形成するときのＧＰＣ（ｇｒｏｗｔｈ ｐｅｒ ｃｙｃｌｅ）を示す。
また、グラフａ４、ａ５及びａ６は、比較例に基づいて工程温度４００℃、４５０℃及び５００℃それぞれでＨＣＤＳを用いてシリコン窒化膜を形成するときのＧＰＣを示す。
グラフａ４及びｂ４を参照すると、４００℃でシリコン窒化膜を形成する場合には、比較例に基づいてＨＣＤＳを用いる方よりも、実験例に基づいてＨＣＤＺを用いる方が低いＧＰＣを示すことが分かる。
また、グラフａ５及びｂ５を参照すると、４５０℃でシリコン窒化膜を形成する場合には、比較例に基づいてＨＣＤＳを用いる方よりも、実験例に基づいてＨＣＤＺを用いる方が低いＧＰＣを示すことが分かる。
但し、グラフａ６及びｂ６を参照すると、５００℃でシリコン窒化膜を形成する場合には、比較例に基づいてＨＣＤＳを用いる方と、実験例に基づいてＨＣＤＺを用いる方とが実質的に同一のＧＰＣを示すことが分かる。
その結果、図２及び図３を参照すると、５００℃でシリコン窒化膜を形成する場合には、比較例に基づいてＨＣＤＳを用いる方と、実験例に基づいてＨＣＤＺを用いる方とが実質的に同一のＧＰＣを示し、比較例に基づいてＨＣＤＳを用いる方よりも、実験例に基づいてＨＣＤＺを用いる方が低いＷＥＲを示すことが分かる。
すなわち、ＨＣＤＳを用いる方とは異なり、ＨＣＤＺを用いることにより、同じ工程時間の間に、膜質特性に優れたシリコン窒化膜を形成することができることが分かる。
言い換えれば、ＨＣＤＳを用いることとは異なり、ＨＣＤＺを用いることにより、同じ膜質特性を有するシリコン窒化膜を形成するための工程時間が相対的に減少して工程効率が向上できることが分かる。
次に、図４〜図６を参照して、本発明の一実施形態に係る半導体装置の製造方法を説明する。
図４〜図６は、本発明の一実施形態に係る半導体装置の製造方法を説明するための図であり、具体的には、図４〜図６は、フラッシュメモリ装置の製造方法に関連する工程中間段階を示す断面図である。
図４を参照すると、基板１１０上にトンネル絶縁膜１３０及び電荷貯蔵膜１４０を順次形成する。
トンネル絶縁膜１３０は、電荷のトンネリングに対するエネルギーバンドギャップを提供し、例えば、シリコン酸化物、シリコン窒化物又は高誘電率物質（ｈｉｇｈ−ｋ ｍａｔｅｒｉａｌ）を含むことができる。
ここで、高誘電率物質は、ハフニウム酸化物、アルミニウム酸化物、ハフニウムアルミニウム酸化物、ジルコニウム酸化物などの金属酸化物などを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
例えば、トンネル絶縁膜１３０は、誘電定数（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｔｎｔ）だけでなく、エネルギーバンドギャップ（ｅｎｅｒｇｙ ｂａｎｄｇａｐ）性質を考慮して、様々な物質で形成できる。
電荷貯蔵膜１４０は、電荷を貯蔵する役目をする。
このような電荷貯蔵膜は、例えば、フラッシュメモリ装置がフローティングゲート型である場合には、ポリシリコン膜のような導電性物質で形成でき、フラッシュメモリ装置が電荷トラップ型である場合には、シリコン窒化物、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、ハフニウム窒化酸化物、ハフニウムシリコン酸化物、タングステンドープドアルミニウム酸化物、ナノドットなどで形成できる。
ここで、トンネル絶縁膜１３０及び電荷貯蔵膜１４０を形成することは、例えば、基板１１０上にプレ（ｐｒｅ）トンネル絶縁膜、プレ電荷貯蔵膜及びマスク膜を順次形成し、プレトンネル絶縁膜、プレ電荷貯蔵膜及びマスク膜をパターニングして素子分離膜１２０を形成した後、マスク膜を除去することを含み得る。
しかし、本発明の技術的思想はこれに制限されるものではなく、トンネル絶縁膜１３０及び電荷貯蔵膜１４０を形成することは様々な他の方法によって実施し得ることを、本発明の属する技術分野における当業者であれば理解することができるであろう。
図５及び図６を参照すると、電荷貯蔵膜１４０上に、シリコン酸化物で形成された第１誘電膜１５１、シリコン酸化物とは異なる物質で形成された第２誘電膜１５２、及びシリコン酸化物で形成された第３誘電膜１５３を含む誘電膜構造体１５０を、上述した本発明の技術的思想に基づくＡＬＤ法を用いて形成する。
ここで、誘電膜構造体１５０は、フラッシュメモリ装置がフローティングゲート型である場合にはゲート間誘電膜であり、フラッシュメモリ装置が電荷トラップ型である場合にはブロッキング誘電膜であり得る。
以下、第２誘電膜１５２をシリコン窒化膜として誘電膜構造体１５０をインサイチュ（ｉｎ−ｓｉｔｕ）で形成する場合を例示的に説明する。
まず、チャンバー内に、電荷貯蔵膜１４０が形成された段差（あるいは凹凸）を有する半導体基板１１０を配置する。
その後、シリコン酸化物を含む第１誘電膜１５１を形成する。
次いで、適正の温度及び圧力を調節した後、シリコンソース前駆体を含む第１ガスをチャンバー内へ供給する。
すると、第１誘電膜１５１上にシリコン前駆体が吸着する。
ここで、シリコンソース前駆体は、上述したように、例えば、ＨＣＤＺを用いる。
その後、上述したように、第１パージガス、第２ガス及び第２パージガスを順次供給して、第１誘電膜１５１上に、シリコン窒化物を含む原子層レベルの第２誘電膜１５２を形成する。
上記の工程を繰り返し行うことにより、第１誘電膜１５１上に適正厚さのシリコン窒化膜からなる第２誘電膜１５２を形成する。
続いて、第２誘電膜１５２上に、シリコン酸化物を含む第３誘電膜１５３を形成する。
これにより形成された誘電膜構造体１５０は、ステップカバレッジが良いので、アスペクト比の大きい、例えば、アスペクト比が１０以上である電荷貯蔵膜１４０間のスペースにボイドなくコンフォーマルに形成することができる。
また、第１〜第３誘電膜（１５１、１５２、１５３）をインサイチュにて形成するので、工程時間が減るなど、工程を簡単にすることができる。
次いで、誘電膜構造体１５０上にコントロールゲート１６０を形成する。
コントロールゲート１６０は、例えば、ポリシリコンで形成されるか、或いは金属電極物質、例えばＴａＮ、ＴｉＮ、ＷＮ及びＷを含むグループから選択された一つ又はその組み合わせで形成できる。
次に、図７〜図９を参照して、本発明の他の実施形態に係る半導体装置の製造方法を説明する。
図７〜図９は、本発明の他の実施形態に係る半導体装置の製造方法を説明するための図であり、具体的には、図７は、ＤＲＡＭセル領域のレイアウト図であり、図８、９は、ＤＲＡＭセルの半導体装置の製造方法に関連する工程中間段階を示す断面図である。
図７を参照すると、ＤＲＡＭセル領域のレイアウト図が示される。
基板の活性領域２１０を、ゲート２３０が水平方向に通り過ぎ、ＧＢＬ（ｇｌｏｂａｌ ｂｉｔ ｌｉｎｅ）２４０が垂直方向に通り過ぎる。
基板の活性領域２１０以外の部分は、素子分離領域２２０である。
図８及び図９を参照すると、メモリセル領域が示される。
半導体基板の活性領域２１０上に、ビットラインとなるＧＢＬ２４０を形成する。
続いて、ＧＢＬ２４０を形成した後、ＧＢＬ２４０の側壁に、シリコン酸化物を含む第１誘電膜２５１を形成する。
この場合、第１誘電膜２５１はスペーサーの機能を行うことができる。
次いで、第１誘電膜２５１上に、シリコン窒化物を含む第２誘電膜２５２を形成する。
この場合、第２誘電膜２５２は、上述した本発明に基づくＡＬＤ法を用いて形成する。
具体的には、第２誘電膜２５２を形成することは、適正の温度及び圧力を調節した後、シリコンソース前駆体を含む第１ガスをチャンバー内へ供給する。
すると、第１誘電膜２５１上にシリコン前駆体が吸着する。
ここで、シリコンソース前駆体は、上述したように、例えばＨＣＤＺを用いる。
続いて、上述したように、第１パージガス、第２ガス及び第２パージガスを順次供給して、第１誘電膜２５１上に、シリコン窒化物を含む原子層レベルの第２誘電膜２５２を形成する。
この場合、第２ガスとシリコン前駆体との反応は、熱（Ｔｈｅｒｍａｌ）及びプラズマ（Ｐｌａｓｍａ）で励起させて反応させることができる。
上記の工程を繰り返し行うことにより、第１誘電膜２５１上に、適正厚さのシリコン窒化膜からなる第２誘電膜２５２を形成する。
次いで、第２誘電膜２５２上に、シリコン酸化物を含む第３誘電膜２５３を形成する。
セル領域には、不純物層の形成が不要であるため、セル領域を覆う感光液パターン（図示せず）を形成する。
感光液パターン（図示せず）を除去し、第３誘電膜２５３を除去した後、第２誘電膜２５２を異方性エッチングして窒化膜スペーサーを作り、基板の活性領域２１０と接する第２誘電膜２５２を除去する。
次に、図１０〜図１３を参照して、本発明のさらに他の実施形態に係る半導体装置の製造方法を説明する。
図１０〜図１３は、本発明のさらに他の実施形態に係る半導体装置の製造方法を説明するための図であり、具体的には、図１０〜図１３は、積層ナノシートトランジスタ構造を有する半導体装置の製造方法に関連する工程中間段階を示す断面図である。
図１０を参照すると、基板３１０上に、犠牲層３２１及び半導体層３２２が交互に積層された積層構造体３２０を形成する。
積層構造体３２０のうち、基板３１０と接する犠牲層３２１は、例えばウェハーボンディング（ｗａｆｅｒ ｂｏｎｄｉｎｇ）方式などによって、基板３１０に接合された層であり得るが、本発明の技術的思想はこれらに限定されるものではない。
基板３１０と接する犠牲層３２１上に、半導体層３２２と犠牲層３２１を交互に形成する。
犠牲層３２１と半導体層３２２は、例えば、エピタキシャル成長（ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ）方法を用いて形成できるが、本発明の技術的思想はこれに制限されるものではない。
積層構造体３２０の最上層は、例えば、犠牲層３２１であり得るが、本発明の技術的思想はこれに制限されるものではない。
犠牲層３２１と半導体層３２２は、互いに異なる物質を含むことができる。
犠牲層３２１と半導体層３２２は、互いに異なるエッチング選択比を有する物質を含むことができる。
犠牲層３２１は、例えば、ＳｉＧｅ又はＧｅのうちのいずれかを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
半導体層３２２は、例えば、Ｓｉ又はＩＩＩ−Ｖ族化合物半導体のうちのいずれかを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
次いで、積層構造体３２０上に、第１方向Ｘに延びる第１マスクパターン（図１１の符号３４１）を形成する。
第１マスクパターン（図１１の符号３４１）は、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸化窒化膜の内の少なくとも一つを含む物質で形成できる。
第１マスクパターン３４１がシリコン窒化膜を含む場合には、第１マスクパターン３４１は、上述した本発明の技術的思想に基づくＡＬＤ法を用いて形成できる。
具体的に、第１マスクパターン３４１を形成することは、適正の温度及び圧力を調節した後、シリコンソース前駆体を含む第１ガスをチャンバー内に供給する。
すると、積層構造体３２０上にシリコン前駆体が吸着する。
ここで、シリコンソース前駆体は、上述したように、例えばＨＣＤＺを用いる。
続いて、上述したように、第１パージガス、第２ガス及び第２パージガスを順次供給して、積層構造体３２０上に、シリコン窒化物を含む原子層レベルの第１マスクパターン３４１を形成する。
上記の工程を繰り返し行うことにより、積層構造体３２０上に、適正厚さのシリコン窒化膜からなる第１マスクパターン３４１を形成する。
図１１を参照すると、第１マスクパターン３４１をマスクとして用いて積層構造体３２０をエッチングして、半導体パターン構造体３３０を形成する。
例えば、積層構造体３２０を基板３１０の上面が露出するまでエッチングすることにより、半導体パターン構造体３３０を形成する。
半導体パターン構造体３３０は、第１方向Ｘに長く延長する。
また、半導体パターン構造体３３０は、基板３１０上に交互に積層された複数の犠牲層及び複数の半導体層を含む。
すなわち、半導体パターン構造体３３０は、基板３１０上に形成された第１犠牲層３３１と、第１犠牲層３３１上に形成された第１半導体層３３４と、第１半導体層３３４上に形成された第２犠牲層３３２と、第２犠牲層３３２上に形成された第２半導体層３３５と、第２半導体層３３５上に形成された第３犠牲層３３３とを含むことができる。
また、積層構造体３２０をエッチングするとき、基板３１０の一部もエッチングしてアクティブ領域ＡＲを形成することができる。
また、基板３１０と第１マスクパターン３４１を覆うように層間絶縁膜を形成した後、第１マスクパターン３４１の上面が露出するまで平坦化工程を行うことにより、図１１の層間絶縁膜３５１を形成する。
続いて、半導体パターン構造体３３０上に位置する第１のマスクパターン３４１を除去する。
図１２を参照すると、第２マスクパターン３４２を用いてエッチング工程を行い、半導体パターン構造体３３０と交差して、第１方向Ｘ及び第２方向Ｚに対して垂直な第３方向に延長されるゲート絶縁膜３５３及び犠牲ゲート３６０を形成する。
第２マスクパターン３４２は、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸化窒化膜の内の少なくとも一つを含む物質で形成できる。
第２マスクパターン３４２がシリコン窒化膜を含む場合、第２マスクパターン３４２は、上述した本発明の技術的思想に基づくＡＬＤ法を用いて形成できる。
これにより、犠牲ゲート３６０は、半導体パターン構造体３３０上に形成される。
また、ゲート絶縁膜３５３は、それぞれ絶縁膜３５２の側壁及び上面とフィールド絶縁膜３５４の上面に沿って形成する。
ここで、半導体パターン構造体３３０を覆うように絶縁膜３５２を形成することができ、絶縁膜３５２は、半導体パターン構造体３３０とゲート絶縁膜３５３との間に形成できる。
ここで、絶縁膜３５２は、例えば、酸化膜であってもよく、より具体的には、ＳｉＯ２を含むことができるが、本発明の技術的思想はこれに制限されるものではない。
ゲート絶縁膜３５３は、シリコン酸化膜であってもよく、犠牲ゲート３６０は、ポリシリコン又はアモルファスシリコンの内のいずれかであり得るが、本発明の技術的思想はこれに制限されるものではない。
図１３を参照すると、犠牲ゲート３６０の側壁にゲートスペーサ３７０とダミーゲートスペーサ３８０を形成する。
具体的には、犠牲ゲート３６０と半導体パターン構造体３３０を覆うスペーサー膜を基板３１０上に形成する。
スペーサー膜がシリコン窒化物を含む場合、スペーサー膜は、上述した本発明の技術的思想に基づくＡＬＤ法を用いて形成できる。
具体的には、スペーサー膜を形成することは、適正の温度及び圧力を調節した後、シリコンソース前駆体を含む第１ガスをチャンバー内に供給する。
すると、犠牲ゲート３６０と半導体パターン構造体３３０上にシリコン前駆体が吸着する。ここで、シリコンソース前駆体は、上述したように、例えばＨＣＤＺを用いることができる。
次いで、上述したように、第１パージガス、第２ガス及び第２パージガスを順次供給して、犠牲ゲート３６０と半導体パターン構造体３３０上に、シリコン窒化物を含む原子層レベルのスペーサー膜を形成する。
上記の工程を繰り返し行うことにより、犠牲ゲート３６０と半導体パターン構造体３３０上に、適正厚さのシリコン窒化膜からなるスペーサー膜を形成する。
続いて、スペーサー膜にエッチバック（ｅｔｃｈ−ｂａｃｋ）して、犠牲ゲート３６０の側壁にゲートスペーサ３７０とダミーゲートスペーサ３８０を形成する。
次に、図１４及び図１５を参照して、本発明のまたさらに他の実施形態に係る半導体装置の製造方法を説明する。
図１４及び図１５は、本発明のまたさらに実施形態に係る半導体装置の製造方法を説明するための図であり、具体的には、図１４及び図１５は、コンタクト内にスペーサーが形成された半導体装置の製造方法に関連する工程中間段階を示す断面図である。
図１４を参照すると、第１ゲートパターンと第２ゲートパターンは、基板４１０上に互いに離隔して形成する。
ここで、第１ゲートパターンと第２ゲートパターンは実質的に同一の構成を含む。
第１及び第２ゲートパターンそれぞれは、ゲートスペーサ４５０、絶縁膜パターン４２０、ゲート電極パターン４３０、及びキャッピングパターン４４０を含む。
絶縁膜パターン４２０は、インターフェース膜４２１とゲート絶縁膜４２２を含むことができる。
インターフェース膜４２１は、基板４１０とゲート絶縁膜４２２との間の不良界面を防止する役目をする。
インターフェース膜４２１は、誘電率９以下の低誘電物質層、例えば、シリコン酸化膜（ｋは約４）又はシリコン酸窒化膜（酸素原子及び窒素原子の含有量に応じて、ｋは約４〜８）を含むことができる。
インターフェース膜４２１は、例えば、化学的酸化方法、紫外線酸化（ＵＶ ｏｘｉｄａｔｉｏｎ）方法、又はデュアルプラズマ酸化（Ｄｕａｌ Ｐｌａｓｍａ ｏｘｉｄａｔｉｏｎ）方法などを用いて形成できる。
ゲート絶縁膜４２２は、インターフェース膜４２１上に形成する。
但し、インターフェース膜４２１が存在しない場合に、ゲート絶縁膜４２２は基板４１０上に形成できる。
ゲート絶縁膜４２２は、高誘電率（ｈｉｇｈ−ｋ）を有する物質を含むことができる。
ゲート絶縁膜４２２は、例えば、ハフニウム酸化物（ｈａｆｎｉｕｍ ｏｘｉｄｅ）、ハフニウムシリコン酸化物（ｈａｆｎｉｕｍ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ランタン酸化物（ｌａｎｔｈａｎｕｍ ｏｘｉｄｅ）、ランタンアルミニウム酸化物（ｌａｎｔｈａｎｕｍ ａｌｕｍｉｎｕｍ ｏｘｉｄｅ）、ジルコニウム酸化物（ｚｉｒｃｏｎｉｕｍ ｏｘｉｄｅ）、ジルコニウムシリコン酸化物（ｚｉｒｃｏｎｉｕｍ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、タンタル酸化物（ｔａｎｔａｌｕｍ ｏｘｉｄｅ）、チタン酸化物（ｔｉｔａｎｉｕｍ ｏｘｉｄｅ）、バリウムストロンチウムチタン酸化物（ｂａｒｉｕｍ ｓｔｒｏｎｔｉｕｍ ｔｉｔａｎｉｕｍ ｏｘｉｄｅ）、バリウムチタン酸化物（ｂａｒｉｕｍ ｔｉｔａｎｉｕｍ ｏｘｉｄｅ）、ストロンチウムチタン酸化物（ｓｔｒｏｎｔｉｕｍ ｔｉｔａｎｉｕｍ ｏｘｉｄｅ）、イットリウム酸化物（ｙｔｔｒｉｕｍ ｏｘｉｄｅ）、アルミニウム酸化物（Ａｌｕｍｉｎｕｍ ｏｘｉｄｅ）、鉛スカンジウムタンタル酸化物（ｌｅａｄ ｓｃａｎｄｉｕｍ ｔａｎｔａｌｕｍ ｏｘｉｄｅ）、及び鉛亜鉛ニオブ酸塩（ｌｅａｄ ｚｉｎｃ ｎｉｏｂａｔｅ）の内の少なくとも一つを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
一方、ゲート絶縁膜４２２は、形成しようとする素子の種類に応じて適切な厚さに形成する。
例えば、ゲート絶縁膜４２２が、ＨｆＯ２である場合、ゲート絶縁膜４２２は約５０Å以下（約５Å〜５０Å）の厚さに形成できるが、本発明の技術的思想はこれに制限されるものではない。
ゲート電極パターン４３０は、仕事関数調節膜４３１とゲートメタル４３２を含む。
仕事関数調節膜４３１は、ゲート絶縁膜４２２上に形成する。
仕事関数調節膜４３１は、ゲート絶縁膜４２２と接触して形成する。
仕事関数調節膜４３１は、仕事関数の調節のために使用される。
仕事関数調節膜４３１は、例えば、メタル窒化物を含むことができる。
仕事関数調節膜４３１は、半導体装置のタイプに応じて異なる物質を含むことができる。
ｐ型仕事関数調節膜は、例えば、ＴｉＮ、ＷＮ、ＴａＮ、Ｒｕ、及びこれらの組み合わせの内の少なくとも一つを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
また、ｎ型仕事関数調節膜は、例えば、Ｔｉ、Ａｇ、Ａｌ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＡｌＣ、ＴａＣ、ＴａＣＮ、ＴａＳｉＮ、Ｍｎ、Ｚｒ及びこれらの組み合わせのうち少なくとも一つを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
また、ｐ型仕事関数調節膜は、例えば、ＴｉＮからなる単一膜、又はＴｉＮ下部膜とＴａＮ上部膜からなる二重膜などから構成できるが、本発明の技術的思想はこれに制限されるものではない。
ゲートメタル４３２は、仕事関数調節膜４３１上に形成する。
ゲートメタル４３２は、図に示す如く、仕事関数調節膜４３１と接触して形成する。
すなわち、ゲートメタル４３２は、仕事関数調節膜４３１によって生成された空間を埋めるように形成する。
ゲートメタル４３２は、導電性を有する物質、例えば、Ｗ又はＡｌを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
キャッピングパターン４４０は、ゲートメタル４３２上に形成する。
キャッピングパターン４４０は、図に示す如く、ゲートメタル４３２と接触して形成する。
キャッピングパターン４４０は、例えば、シリコン酸化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、シリコン酸化物（ＳｉＯ２）、シリコン炭窒化物（ＳｉＣＮ）、シリコン炭化酸窒化物（ＳｉＯＣＮ）及びこれらの組み合わせの内の少なくとも一つを含むことができる。
層間絶縁膜４６０は、基板４１０上に形成され、第１ゲートパターンと第２ゲートパターンを覆うように形成する。
層間絶縁膜４６０は、例えば、低誘電率物質、酸化膜、窒化膜及び酸窒化膜の内の少なくとも一つを含むことができる。
低誘電率物質は、例えば、ＦＯＸ（Ｆｌｏｗａｂｌｅ Ｏｘｉｄｅ）、ＴＯＳＺ（Ｔｏｎｅｎ ＳｉｌａＺｅｎ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａ Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌａｃａ Ｇｌａｓｓ）、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａ Ｇｌａｓｓ）、ＰＥＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＦＳＧ（Ｆｌｕｏｒｉｄｅ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＣＤＯ（Ｃａｒｂｏｎ Ｄｏｐｅｄ ｓｉｌｉｃｏｎ Ｏｘｉｄｅ）、キセロゲル（Ｘｅｒｏｇｅｌ）、エアロゲル（Ａｅｒｏｇｅｌ）、アモルファスフッ素化カーボン（Ａｍｏｒｐｈｏｕｓ Ｆｌｕｏｒｉｎａｔｅｄ Ｃａｒｂｏｎ）、ＯＳＧ（Ｏｒｇａｎｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、パリレン（Ｐａｒｙｌｅｎｅ）、ＢＣＢ（ｂｉｓ−ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ）、ＳｉＬＫ、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、多孔性高分子材料（ｐｏｒｏｕｓ ｐｏｌｙｍｅｒｉｃ ｍａｔｅｒｉａｌ）、及びこれらの組み合わせを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
第１及び第２ゲートパターンが基板４１０上に形成された後、第１及び第２ゲートパターンを覆う層間絶縁膜４６０を形成する。
続いて、第１ゲートパターンと第２ゲートパターンとの間の基板４１０を露出させるように層間絶縁膜４６０内にトレンチＴを形成する。
層間絶縁膜４６０内にトレンチＴを形成することは、例えば、ドライエッチング工程、ウェットエッチング工程、又はこれらの組み合わせで層間絶縁膜４６０の一部を除去して実現することができる。
図１５を参照すると、トレンチＴ内の側壁にスペーサー物質４７０をコンフォーマルに形成する。
スペーサー物質４７０がシリコン窒化膜を含む場合には、スペーサー物質４７０は、上述した本発明の技術的思想に基づくＡＬＤ法を用いて形成できる。
具体的には、トレンチＴ内の側壁にスペーサー物質４７０を形成することは、適正の温度及び圧力を調節した後、シリコンソース前駆体を含む第１ガスをチャンバー内に供給する。
すると、トレンチＴ上にシリコン前駆体が吸着する。ここで、シリコンソース前駆体は、上述したように、例えばＨＣＤＺを用いる。
続いて、上述したように、第１パージガス、第２ガス及び第２パージガスを順次供給して、トレンチＴ上に、シリコン窒化物を含む原子層レベルのスペーサー物質４７０をコンフォーマルに形成する。
上述の工程を繰り返し行うことにより、トレンチＴ上に、適正厚さのシリコン窒化膜からなるコンタクトスペーサーを形成する。
図１６は、本発明の一実施形態に係る半導体装置の製造方法を順次に説明するためのフローチャートである。
図１６で説明する半導体装置の製造方法の一部は、図１を参照して説明したのと同一である。
まず、原子層蒸着（ＡＬＤ）装置の反応チャンバーに、誘電膜を形成するための対象物をロードする（ステップＳ１０）。
対象物は、段差（あるいは凹凸）を有する構造物が形成された基板であり得る。
構造物には開口、例えばトレンチなどが定義できる。
開口は、少なくとも１０のアスペクト比を有することができる。
但し、本発明の技術的思想はこれに制限されるものではない。
すなわち、他の実施形態において、構造物は開口を含まなくてもよい。
ＡＬＤ装置は、反応チャンバー内の温度及び圧力などの工程条件を調節するように制御する。
次いで、ＡＬＤ工程によって、前駆体を含むガスが反応チャンバー内に注入される（ステップＳ２０）。
この場合、前駆体は、シリコン前駆体、例えば、ＨＣＤＺ（ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｚａｎｅ）を含む。
続いて、パージガスを用いて、誘電膜の表面に吸着していないシリコン前駆体を含むガスを除去する（ステップＳ３０）。
その後、反応チャンバー内に、ＨＣＤＺと反応する窒素ガスを注入する（ステップＳ４０）。
これにより、対象物の表面に、シリコンを含む窒化物層が原子層レベルで形成され、その後、反応していない窒素ガスをパージガスを用いて除去する（ステップＳ５０）。
上述した工程段階（ステップＳ２０、ステップＳ３０、ステップＳ４０、ステップＳ５０）は、一つのＡＬＤ工程サイクルを構成する。
次いで、所望の厚さに誘電膜が形成されたか否かの判断が行われる（ステップＳ６０）。
誘電膜が所望の厚さに形成されていない場合（いいえ）には、上述した工程段階（ステップＳ２０、ステップＳ３０、ステップＳ４０、ステップＳ５０）のサイクルが再び行われる。
誘電膜が所望の厚さに形成された場合（はい）には、対象物を反応チャンバーから取り出す、及び／又は、誘電膜上に他の層を形成する。
本発明に係る誘電膜の形成方法及び半導体装置の製造方法は、ＨＣＤＺを含むシリコン前駆体を用いてＡＬＤ法で誘電膜を形成することにより、既存の他のシリコン前駆体を使用することと比較して優れたステップカバレッジを実現することができる。
これにより、段差（あるいは凹凸）を有する構造体、又はアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ））の大きい構造体上にシリコン窒化膜をボイドなくコンフォーマルに形成することができる。
また、実験例と比較例によって詳述したように、従来の他のシリコン前駆体を使用することと比較して相対的にＷＥＲが向上し、これにより、相対的に小さい厚さで、既存の他のシリコン前駆体を使用することと実質的に同一の膜質特性を持つことができる。
その結果、本発明の技術的思想に基づくＨＣＤＺをシリコン前駆体として用いてシリコン窒化膜を形成する場合、従来のシリコン前駆体を用いてシリコン窒化膜を形成する場合よりも工程時間が相対的に減少するので、工程効率を向上させることができる。
以上で、本発明の技術的思想に基づくＡＬＤ法を用いた誘電膜の形成方法及び半導体装置の製造方法を例示的に説明したが、本発明の技術的思想はこれに制限されるものではない。
すなわち、ＡＬＤ法を用いて、シリコン窒化物を含む誘電膜をコンフォーマルに形成する他の誘電膜の形成方法及び半導体装置の製造方法に、本発明の技術的思想に基づくＡＬＤ法が使用できる。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
１１０、３１０、４１０ 基板
１２０ 素子分離膜
１３０ トンネル絶縁膜
１４０ 電荷貯蔵膜
１５０ 誘電膜構造体
１５１、２５１ 第１誘電膜
１５２、２５２ 第２誘電膜
１５３、２５３ 第３誘電膜
１６０ コントロールゲート
２１０ 基板の活性領域
２２０ 素子分離領域
２３０ ゲート
２４０ ＧＢＬ（ｇｌｏｂａｌ ｂｉｔ ｌｉｎｅ）
３２０ 積層構造体
３２１ 犠牲層
３２２ 半導体層
３３０ 半導体パターン構造体
３３１、３３２、３３３ （第１〜第３）犠牲層
３３４、３３５ （第１、第２）半導体層
３４１ 第１マスクパターン
３４２ 第２マスクパターン
３５１、４６０ 層間絶縁膜
３５２ 絶縁膜
３５３ ゲート絶縁膜
３５４ フィールド絶縁膜
３６０ 犠牲ゲート
３７０、４５０ ゲートスペーサ
３８０ ダミーゲートスペーサ
４２０ 絶縁膜パターン
４２１ インターフェース膜
４２２ ゲート絶縁膜
４３０ ゲート電極パターン
４３１ 仕事関数調節膜
４３２ ゲートメタル
４４０ キャッピングパターン
４７０ スペーサー物質
ＡＲ アクティブ領域

Claims (10)

  1. チャンバー内に基板を提供する段階と、
    前記基板上にＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン窒化膜を形成するする段階と、を有し、
    前記シリコン窒化膜を形成する段階は、
    前記チャンバー内へ、ＨＣＤＺ（Ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｚａｎｅ）を含むシリコン前駆体を含む第１ガス、及び窒素成分を含む第２ガスを提供することを含むことを特徴とする誘電膜の形成方法。
  2. 前記シリコン窒化膜を形成する段階は、前記基板上にゲートを形成する段階と、
    前記ゲートの側壁に前記シリコン窒化膜を形成する段階と、を含むことを特徴とする請求項１に記載の誘電膜の形成方法。
  3. 前記シリコン窒化膜は、５００℃でＷＥＲ（ｗｅｔ ｅｔｃｈ ｒａｔｅ）が４．５ｎｍ／ｍｉｎよりも小さいことを特徴とする請求項１に記載の誘電膜の形成方法。
  4. 基板上に段差が形成された構造体を形成する段階と、
    前記構造体上にＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて誘電膜構造体を形成する段階と、をさらに有し、
    前記誘電膜構造体を形成する段階は、シリコン窒化物を含む第１誘電膜を形成する段階を含み、
    前記第１誘電膜を形成する段階は、一つのチャンバー内で、インサイチュ（ｉｎ−ｓｉｔｕ）にて、ＨＣＤＺ（Ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｚａｎｅ）を含むシリコン前駆体を含む第１ガスを提供する段階を含むことを特徴とする半導体装置の製造方法。
  5. 前記第１誘電膜を形成する段階は、前記チャンバー内に、ＨＣＤＺ（Ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｚａｎｅ）を含む前記第１ガスを提供する段階と、
    前記チャンバー内に第１パージガスを提供して未反応の前記第１ガスを除去する段階と、
    前記チャンバー内に、窒素ガスを含む第２ガスを提供する段階と、
    前記チャンバー内に第２パージガスを提供して未反応の前記第２ガスを除去する段階と、を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記誘電膜構造体を形成する段階は、前記基板と前記第１誘電膜との間に、シリコン酸化物を含む第２誘電膜を形成する段階をさらに含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 前記誘電膜構造体を形成する段階は、前記基板上にＧＢＬ（ｇｌｏｂａｌ ｂｉｔ ｌｉｎｅ）を形成する段階と、
    前記ＧＢＬ上に前記第２誘電膜を形成する段階と、
    前記第２誘電膜上に前記第１誘電膜を形成する段階と、をさらに含むことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記誘電膜構造体を形成する段階は、前記基板上に電荷貯蔵膜を形成する段階と、
    前記電荷貯蔵膜上に前記第２誘電膜を形成する段階と、
    前記第２誘電膜上に前記第１誘電膜を形成する段階と、をさらに含むことを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記第１誘電膜を形成する段階は、前記基板上に第１ゲートパターン及び第２ゲートパターンを形成する段階と、
    前記第１ゲートパターン及び前記第２ゲートパターンを包む絶縁膜パターンを形成する段階と、
    前記第１ゲートパターンと前記第２ゲートパターンとの間の前記絶縁膜パターン内にトレンチを形成する段階と、
    前記トレンチ内の側壁に前記第１誘電膜を形成する段階と、を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  10. 前記第１誘電膜をマスク層として前記構造体をエッチングする段階をさらに有することを特徴とする請求項４に記載の半導体装置の製造方法。
JP2017180106A 2016-09-28 2017-09-20 誘電膜の形成方法及び半導体装置の製造方法 Active JP7058962B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0124464 2016-09-28
KR1020160124464A KR20180034798A (ko) 2016-09-28 2016-09-28 유전막 형성 방법 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
JP2018056561A true JP2018056561A (ja) 2018-04-05
JP7058962B2 JP7058962B2 (ja) 2022-04-25

Family

ID=61686587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017180106A Active JP7058962B2 (ja) 2016-09-28 2017-09-20 誘電膜の形成方法及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9991112B2 (ja)
JP (1) JP7058962B2 (ja)
KR (1) KR20180034798A (ja)
CN (1) CN107871654B (ja)
TW (1) TWI716609B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6794533B2 (ja) * 2016-09-28 2020-12-02 ダウ シリコーンズ コーポレーション クロロジシラザン
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10147875B1 (en) * 2017-08-31 2018-12-04 Micron Technology, Inc. Semiconductor devices and electronic systems having memory structures
CN109659361B (zh) * 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
US10720526B2 (en) * 2018-06-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Stress modulation for dielectric layers
JP7089967B2 (ja) * 2018-07-17 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102473659B1 (ko) 2018-08-08 2022-12-02 삼성전자주식회사 반도체 소자
EP3902938A4 (en) * 2019-02-01 2022-09-14 Versum Materials US, LLC COMPOSITIONS AND METHODS THEREOF FOR SILICON CONTAINING FILMS
US10833191B2 (en) 2019-03-05 2020-11-10 International Business Machines Corporation Integrating nanosheet transistors, on-chip embedded memory, and extended-gate transistors on the same substrate
CN110400832A (zh) * 2019-06-12 2019-11-01 北海惠科光电技术有限公司 阵列基板的制备方法及阵列基板
CN112242299A (zh) * 2019-07-18 2021-01-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11368016B2 (en) 2020-03-18 2022-06-21 Mavagail Technology, LLC ESD protection for integrated circuit devices
CN113496952B (zh) * 2020-04-08 2023-06-09 长鑫存储技术有限公司 半导体结构及其制作方法
WO2023195691A1 (ko) * 2022-04-08 2023-10-12 (주)디엔에프 실라잔 화합물을 포함하는 실리콘 함유 봉지막용 조성물 및 이를 이용하는 실리콘 함유 봉지막의 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014838A (ja) * 2009-07-06 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
JP2013077805A (ja) * 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2013516083A (ja) * 2009-12-30 2013-05-09 インテル コーポレイション 自己整合コンタクト
JP2013187223A (ja) * 2012-03-06 2013-09-19 Elpida Memory Inc 半導体装置
JP2014011357A (ja) * 2012-06-29 2014-01-20 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2016063232A (ja) * 2014-09-17 2016-04-25 エーエスエム アイピー ホールディング ビー．ブイ． ＳｉＮの堆積
JP2017191909A (ja) * 2016-04-15 2017-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540803A (en) * 1983-11-28 1985-09-10 Dow Corning Corporation Hydrosilazane polymers from [R3 Si]2 NH and HSiCl3
US4868014A (en) 1986-01-14 1989-09-19 Canon Kabushiki Kaisha Method for forming thin film multi-layer structure member
DE4107108A1 (de) * 1991-03-06 1992-09-10 Bayer Ag Siliciumbornitridkeramik und vorlaeuferverbindungen, verfahren zu deren herstellung sowie deren verwendung
DE4241287A1 (de) * 1992-12-08 1994-06-09 Bayer Ag Siliciumaluminiumnitridkeramik und Vorläuferverbindungen, Verfahren zu ihrer Herstellung sowie deren Verwendung
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
US5424095A (en) * 1994-03-07 1995-06-13 Eniricerche S.P.A. Ceramic vapor deposited coating using a steam-containing carrier gas and non-alkoxy silane precursors
US5436083A (en) * 1994-04-01 1995-07-25 Dow Corning Corporation Protective electronic coatings using filled polysilazanes
JP4403824B2 (ja) * 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
JP4259247B2 (ja) * 2003-09-17 2009-04-30 東京エレクトロン株式会社 成膜方法
JP2005210076A (ja) * 2003-12-25 2005-08-04 Semiconductor Leading Edge Technologies Inc 窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法
US20060198958A1 (en) * 2004-04-08 2006-09-07 Christian Dussarrat Methods for producing silicon nitride films by vapor-phase growth
JP4669679B2 (ja) * 2004-07-29 2011-04-13 東京エレクトロン株式会社 窒化珪素膜の製造方法及び半導体装置の製造方法
US20060084283A1 (en) * 2004-10-20 2006-04-20 Paranjpe Ajit P Low temperature sin deposition methods
US20080026149A1 (en) 2006-05-31 2008-01-31 Asm America, Inc. Methods and systems for selectively depositing si-containing films using chloropolysilanes
US7939447B2 (en) 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7772097B2 (en) 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
WO2012057889A1 (en) * 2010-10-29 2012-05-03 Applied Materials, Inc. Atomic layer deposition film with tunable refractive index and absorption coefficient and methods of making
US9206507B2 (en) 2011-09-27 2015-12-08 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Nickel bis diazabutadiene precursors, their synthesis, and their use for nickel containing films depositions
US9337018B2 (en) 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
US9824881B2 (en) * 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US20140273530A1 (en) * 2013-03-15 2014-09-18 Victor Nguyen Post-Deposition Treatment Methods For Silicon Nitride
US9245740B2 (en) * 2013-06-07 2016-01-26 Dnf Co., Ltd. Amino-silyl amine compound, method for preparing the same and silicon-containing thin-film using the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014838A (ja) * 2009-07-06 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
JP2013516083A (ja) * 2009-12-30 2013-05-09 インテル コーポレイション 自己整合コンタクト
JP2013077805A (ja) * 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2013187223A (ja) * 2012-03-06 2013-09-19 Elpida Memory Inc 半導体装置
JP2014011357A (ja) * 2012-06-29 2014-01-20 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2016063232A (ja) * 2014-09-17 2016-04-25 エーエスエム アイピー ホールディング ビー．ブイ． ＳｉＮの堆積
JP2017191909A (ja) * 2016-04-15 2017-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
TWI716609B (zh) 2021-01-21
TW201824357A (zh) 2018-07-01
US20180090313A1 (en) 2018-03-29
CN107871654A (zh) 2018-04-03
CN107871654B (zh) 2023-08-29
US9991112B2 (en) 2018-06-05
JP7058962B2 (ja) 2022-04-25
KR20180034798A (ko) 2018-04-05

Similar Documents

Publication Publication Date Title
JP7058962B2 (ja) 誘電膜の形成方法及び半導体装置の製造方法
US9899413B2 (en) Integrated structures and methods of forming vertically-stacked memory cells
JP7112631B2 (ja) 半導体装置の製造方法
US10164074B2 (en) Semiconductor device with gate electrode embedded in substrate
US8435877B2 (en) Methods of manufacturing semiconductor devices
JP6328607B2 (ja) ロジックｃｍｏｓフローへのｏｎｏ統合の方法
US8980701B1 (en) Method of forming semiconductor device
US9093465B2 (en) Method of fabricating semiconductor device
US11101365B2 (en) Method for fabricating semiconductor device and semiconductor device fabricated by the same
TW201727744A (zh) 半導體裝置與其製造方法
TW201931576A (zh) 三維非揮發性記憶體及其製造方法
KR101212567B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
TWI615949B (zh) 三維記憶體元件及其製造方法
KR20070000603A (ko) 불 휘발성 메모리의 플로팅 게이트 형성 방법
KR102557598B1 (ko) 나노시트 전계 효과 트랜지스터 디바이스 및 형성 방법
TWI555065B (zh) 非揮發性記憶體的製造方法
TWI813200B (zh) 積體電路結構及其形成方法
TWI802866B (zh) 半導體元件及其形成方法
US11855140B2 (en) Gate oxide of nanostructure transistor with increased corner thickness
US20240071767A1 (en) Volume-less Fluorine Incorporation Method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220413

R150 Certificate of patent or registration of utility model

Ref document number: 7058962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150