JP2023512798A - 半導体構造及びその製造方法 - Google Patents
半導体構造及びその製造方法 Download PDFInfo
- Publication number
- JP2023512798A JP2023512798A JP2022547939A JP2022547939A JP2023512798A JP 2023512798 A JP2023512798 A JP 2023512798A JP 2022547939 A JP2022547939 A JP 2022547939A JP 2022547939 A JP2022547939 A JP 2022547939A JP 2023512798 A JP2023512798 A JP 2023512798A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bit line
- insulating isolation
- top surface
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 137
- 238000000034 method Methods 0.000 claims abstract description 90
- 238000005530 etching Methods 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000001312 dry etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 238000000926 separation method Methods 0.000 claims description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000002243 precursor Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 148
- 238000009413 insulation Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
半導体構造及びその製造方法であって、半導体構造の製造方法は、基板（１１）及びビット線構造（１２）を提供し、ビット線構造（１２）内に金属層（１２３）を有し、金属層（１２３）の頂面がビット線構造（１２）の頂面よりも低いことと、隣接するビット線構造（１２）の間に充填される第１絶縁分離膜（１３２）を形成し、第１絶縁分離膜（１３２）の頂面が金属層（１２３）の頂面よりも高く且つビット線構造（１２）の頂面よりも低いことと、ビット線構造（１２）の頂部及び側壁並びに第１絶縁分離膜（１３２）の頂面に第１誘電体膜（１４１）を形成することと、マスクなしのドライエッチングプロセスを用いて、ビット線構造（１２）の頂部及び第１絶縁分離膜（１３２）の頂面に位置する第１誘電体膜（１４１）をエッチング除去して第１誘電体層（１４２）を形成し、且つ第１誘電体層（１４２）が露出する第１絶縁分離膜（１３２）をエッチング除去して第１誘電体層（１４２）の真下に位置する第１絶縁分離層（１３３）を形成することと、を含む。
【選択図】図６
【選択図】図６
Description
本願は、２０２０年４月８日に提出した名称「半導体構造及びその製造方法」、出願番号第２０２０１０２６７２８８．４号の中国特許出願の優先権を主張し、その全ての内容は援用により本願に取り込まれる。
本願の実施例は、半導体分野に関し、特に半導体構造及びその製造方法に関する。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の特徴寸法及び線幅が絶えず減少するにつれて、隣接するビット線構造の間の間隔もますます小さくなっている。ところが、隣接するビット線構造の間の間隔が小さくなると、隣接するビット線構造の間の寄生容量が増加して、更にダイナミックランダムアクセスメモリの性能に影響を与えてしまうこととなる。
隣接するビット線構造の間の寄生容量をどのように減少させるか、及び寄生容量を減少させるとともにダイナミックランダムアクセスメモリの製造コストをどのように削減するかは、現在の早急な解決の待たれる問題である。
本願の一部の実施例は半導体構造及びその製造方法を提供し、半導体構造のコストを低減する上で有利である。
上記問題を解決するために、本願の一部の実施例は半導体構造の製造方法を提供し、基板及び前記基板に位置する複数の個別のビット線構造を提供し、前記ビット線構造内に金属層を有し、前記金属層の頂面が前記ビット線構造の頂面よりも低いことと、隣接する前記ビット線構造の間に充填される第１絶縁分離膜を形成し、前記第１絶縁分離膜の頂面が前記金属層の頂面よりも高く且つ前記ビット線構造の頂面よりも低いことと、前記ビット線構造の頂部及び側壁並びに前記第１絶縁分離膜の頂面に第１誘電体膜を形成することと、マスクなしのドライエッチングプロセスを用いて、前記ビット線構造の頂部及び前記第１絶縁分離膜の頂面に位置する前記第１誘電体膜をエッチング除去して第１誘電体層を形成し、且つ前記第１誘電体層が露出する前記第１絶縁分離膜をエッチング除去して前記第１誘電体層の真下に位置する第１絶縁分離層を形成することと、を含む。
また、前記第１絶縁分離層の材料の誘電率が前記第１誘電体層の材料の誘電率よりも小さい。
また、前記第１絶縁分離層の材料は二酸化ケイ素を含み、前記第１絶縁分離層を形成する前駆体ガスはケイ酸エチルとオゾンを含む。
また、化学気相成長プロセスを用いて前記第１絶縁分離膜を形成し、原子層成長プロセスを用いて前記第１誘電体膜を形成する。
また、前記第１絶縁分離層の材料はケイ素を含み、前記第１絶縁分離層を形成した後、前記第１絶縁分離層を酸化処理することにより、二酸化ケイ素を生成する。
また、前記第１絶縁分離層を形成した後には、前記第１誘電体層によって露出される前記第１絶縁分離層の側壁には第２誘電体層を形成し、前記第２誘電体層の材料の硬度が前記第１絶縁分離層の材料の硬度よりも大きいことを更に含む。
また、前記第１絶縁分離層及び前記第１誘電体層を形成するプロセスステップは、第１マスクなしのドライエッチングプロセスを用いて前記第１誘電体層を形成し、前記第１マスクなしのドライエッチングプロセスによる前記第１誘電体膜のエッチングレートが前記第１マスクなしのドライエッチングプロセスによる前記第１絶縁分離膜のエッチングレートよりも大きいことと、第２マスクなしのドライエッチングプロセスを用いて前記第１絶縁分離層を形成し、前記第２マスクなしのドライエッチングプロセスによる前記第１絶縁分離膜のエッチングレートが前記第２マスクなしのドライエッチングプロセスによる前記第１誘電体膜のエッチングレートよりも大きいことと、を含む。
また、前記第１絶縁分離膜は前記ビット線構造の側壁に位置し且つ所定の厚さを有する第１領域と、前記第１領域の間に位置する第２領域とを含み、前記第２マスクなしのドライエッチングプロセスを行う前に、前記第１領域又は前記第２領域に対してイオンドーピングプロセスを行い、前記イオンドーピングプロセスは前記第２領域のエッチングレートを前記第１領域のエッチングレートよりも大きくすることに用いられる。
また、隣接する前記ビット線構造の間に充填される第１絶縁分離膜を形成する前記ことは、隣接する前記ビット線構造の間にいっぱいに充填される初期絶縁分離膜を形成することと、前記初期絶縁分離膜の頂面と前記ビット線構造の頂面を面一にするように平坦化プロセスを行うことと、部分厚さの前記初期絶縁分離膜をエッチング除去して前記第１絶縁分離膜を形成することと、を含む。
また、前記第１絶縁分離膜の頂面と前記ビット線構造の頂面との高度差範囲が５０ｎｍ～１００ｎｍである。
それに対応して、本願の一部の実施例は更に半導体構造を提供し、基板及び前記基板に位置する複数の個別のビット線構造と、前記ビット線構造の側壁に位置し、頂面が前記金属層の頂面よりも高く且つ前記ビット線構造の頂面よりも低い第１絶縁分離層と、前記ビット線構造の側壁に位置し、且つ前記第１絶縁分離層の直上に位置する第１誘電体層と、を備え、前記ビット線構造内に金属層を有し、前記金属層の頂面が前記ビット線構造の頂面よりも低い。
また、前記第１絶縁分離層の材料の誘電率が前記第１誘電体層の材料の誘電率よりも小さい。
また、前記第１絶縁分離層の材料は二酸化ケイ素を含む。
また、半導体構造は更に第２誘電体層を備え、前記第２誘電体層が前記第１誘電体層によって露出される前記第１絶縁分離層の側壁に位置し、前記第２誘電体層の材料の硬度が前記第１絶縁分離層の材料の硬度よりも大きい。
従来技術に比べて、本願の一部の実施例に係る技術案は以下の利点を有する。
上記技術案において、ビット線構造の頂部及び側壁に第１誘電体膜を形成し、且つマスクなしのドライエッチングプロセスを利用して第１誘電体層をエッチング形成し、第１誘電体層が第１絶縁分離膜をエッチングする際のマスクとされてもよく、このようにして、第１絶縁分離膜をエッチングする過程において、特にマスクを形成する必要がなく、半導体構造の製造コストを低減する上で有利となる。
また、第１絶縁分離層の頂面が金属層の頂面よりも高く、且つ第１絶縁分離層の誘電率が第１誘電体層の誘電率よりも小さく、このようにして、隣接する金属層の間の誘電率を減少させる上で有利となり、ビット線構造の間の寄生容量を減少させる。
また、材料がケイ素である第１絶縁分離膜を先に形成し、更に酸化処理を行って二酸化ケイ素を得て、第１誘電体膜材料と第１絶縁分離膜材料とのエッチング選択比を向上させ、エッチングプロセスのエッチング精度を向上させる上で有利である。
１つ又は複数の実施例はそれに対応する図画により例示的に説明され、これらの例示的な説明は実施例を限定するものではなく、図面における同じ参照数字番号を有する素子は類似の素子を示し、特に説明しない限り、図面における図は比率を制限するものではない。
半導体構造が絶えず縮小するにつれて、隣接するビット線構造の間の間隔がますます小さくなるとともに、間隔がますます小さくなるため、絶縁分離層の厚さ精度にずれがある場合、絶縁分離層の絶縁分離効果に影響を与え、ひいては新たな問題が生じ、例えば有効な絶縁分離が実現されないこととなる。
絶縁分離層の位置を定義するとき、一般的にフォトレジスト及びフォトマスクによりエッチングされるべき領域を定義することとなっているが、フォトマスクのコストが高く、且つ、精度が高ければ高いほど、コストが高くなる。ところが、間隔の狭小化であろうと、それとも絶縁分離層の厚さ精度に対する要求であろうと、フォトマスクの精度に対する要求がいずれもますます高くなり、これは製造コストの上昇を引き起こし、製品の研究開発及び生産にとって不利になる。
上記技術的問題を解決するために、本願の実施例は半導体構造の製造方法を提供し、基板及び基板に位置する複数の個別のビット線構造を提供し、ビット線構造内に金属層を有し、金属層の頂面がビット線構造の頂面よりも低いことと、隣接するビット線構造の間に充填される第１絶縁分離膜を形成し、第１絶縁分離膜の頂面が金属層の頂面よりも高く且つビット線構造の頂面よりも低いことと、ビット線構造の頂部及び側壁並びに第１絶縁分離膜の頂面に第１誘電体膜を形成することと、マスクなしのドライエッチングプロセスを用いて、ビット線構造の頂部及び第１絶縁分離膜の頂面に位置する第１誘電体膜をエッチング除去して第１誘電体層を形成し、且つ第１誘電体層が露出する第１絶縁分離膜をエッチング除去して第１誘電体層の真下に位置する第１絶縁分離層を形成することと、を含む。
本願の実施例の目的、技術案及び利点をより明確にするために、以下、図面を参照しながら本願の各実施例を詳しく説明する。ところが、当業者であれば理解できるように、本願の各実施例において、読者に本願をより良く理解させるために多くの技術的詳細を提示する。しかしながら、これらの技術的詳細並びに以下の各実施例に基づく種々の変化及び修正がなくても、本願において特許請求されようとしている技術案を実現することもできる。
図１～図７は本願の一実施例に係る半導体構造の製造方法における各ステップに対応する断面構造模式図である。
図１を参照して、基板１１及び基板１１に位置する複数の個別のビット線構造１２を提供し、ビット線構造１２内に金属層１２３を有し、金属層１２３の頂面がビット線構造１２の頂面よりも低い。
基板１１内には埋め込みワード線、浅いトレンチ絶縁分離構造、能動領域等の構造が含まれる。ビット線構造１２はビット線接触１２１、下層誘電体層１２２、金属層１２３及び上層誘電体層１２４を備え、ビット線接触１２１の材料はタングステン又は多結晶シリコンを含み、下層誘電体層１２２及び上層誘電体層１２４の材料は窒化ケイ素、二酸化ケイ素又はオキシ窒化ケイ素を含み、金属層１２３は複数種類の導電材料、例えばドープ多結晶シリコン、チタン、窒化チタン、タングステン及びタングステンの複合体等を含む。
本実施例では、半導体構造は更に保護層１２５を備え、保護層１２５が少なくとも金属層１２３の表面に被覆されて、金属層１２３が損傷されることを回避する。
本実施例では、保護層１２５は原子層成長プロセスを用いて形成され、原子層成長プロセスは成長速度が遅く、成長形成した膜層の緻密性が高く且つ段差被覆率が良いなどの特徴を有し、このようにして、厚さが比較的薄い条件下で、保護層１２５が隣接する金属層１２３を効果的に絶縁分離して保護するようにすることができ、保護層１２５が隣接するビット線構造１２の間の元々大きくない空間を占有することを回避し、その後の絶縁分離層の充填を実現し、隣接する金属層１２３の間の絶縁分離効果を向上させる上で有利となる。
ここで、保護層１２５の材料は窒化ケイ素又はオキシ窒化ケイ素を含む。
本実施例では、隣接するビット線構造１２の間に充填される第１絶縁分離膜を形成することは、以下のステップを含む。
図２を参照して、隣接するビット線構造１２の間にいっぱいに充填される初期絶縁分離膜１３１を形成する。
本実施例では、初期絶縁分離膜１３１の頂面はビット線構造１２の頂面よりも高く、このようにして、初期絶縁分離膜１３１と金属層１２３が密着接触するように確保する上で有利となり、それによりその後に形成される第１絶縁分離層の絶縁分離効果を確保する。
なお、最終的に形成された初期絶縁分離膜１３１の頂面が金属層１２３の頂面よりもやや高く又は金属層１２３の頂面と面一である場合、初期絶縁分離膜１３１と金属層１２３との間にエアギャップがある可能性がある。他の物質がエアギャップに入って汚染を引く起こす場合、隣接する金属層１２３の間の絶縁分離効果が所期のレベルよりも低くなることとなり、それと同時に、エアギャップがある場合、その後に形成される第１絶縁分離層は不十分な強度により崩壊するなどの故障があり、更に絶縁分離効果が弱くなってひいてはなくなってしまう可能性がある。
本実施例では、初期絶縁分離膜１３１の材料は二酸化ケイ素を含む。例えば、ケイ酸エチル及びオゾンを前駆体ガスとして用いて二酸化ケイ素を形成してもよく、ケイ酸エチルはコストが比較的低いという特徴を有するため、ケイ酸エチルを原材料として用いて二酸化ケイ素を形成することは、製造プロセスのコストを低減することができる。
ここで、二酸化ケイ素を形成するプロセスは化学気相成長プロセス又は原子層成長プロセスを含み、形成する必要のある初期絶縁分離膜１３１の頂面がビット線構造１２の頂面よりも高くなければならず、厚さが比較的大きいため、成長速度の比較的速い化学気相成長プロセスを用いて初期絶縁分離膜１３１を形成することは製造プロセスのサイクルを短縮する上で有利である。
図３を参照して、初期絶縁分離膜１３１の頂面とビット線構造１２の頂面を面一にするように平坦化プロセスを行う。
本実施例では、化学機械研磨方式を用いてビット線構造１２の頂面よりも高い初期絶縁分離膜１３１を除去し、化学機械研磨はエッチングプロセスよりも除去速度が比較的速く、プロセスサイクルを短縮する上で有利である。
図４を参照して、部分厚さの初期絶縁分離膜をエッチング除去して第１絶縁分離膜１３２を形成する。
除去された初期絶縁分離膜の厚さはビット線構造１２の頂面と金属層１２３の頂面との高度差によって決定されるが、第１絶縁分離膜１３２の頂面が金属層１２３の頂面よりも高く且つビット線構造１２の頂面よりも低いように確保する必要があり、それによりその後に形成される第１絶縁分離層の絶縁分離効果を確保する。
本実施例では、第１絶縁分離膜１３２の頂面とビット線構造１２の頂面との高度差範囲が５０ｎｍ～１００ｎｍ、例えば６０ｎｍ、７５ｎｍ又は９０ｎｍである。
図５を参照して、ビット線構造１２の頂部及び側壁並びに第１絶縁分離膜１３２の頂面に第１誘電体膜１４１を形成する。
本実施例では、原子層成長プロセスを用いて第１誘電体膜１４１を形成する。原子層成長プロセスは成長速度が比較的遅く、段差被覆率が良いという特徴を有するため、原子層成長プロセスを用いて第１誘電体膜１４１を形成することは第１誘電体膜１４１の厚さ精度を確保する上で有利であり、更にその後に形成される第１絶縁分離層の厚さ精度を確保する。
なお、第１誘電体膜１４１の厚さはその後に形成しようとする第１絶縁分離層の厚さに等しい。正確には、保護層１２５の側壁に位置する第１誘電体膜１４１の厚さは形成しようとする第１絶縁分離層の厚さを定義する。
本実施例では、第１誘電体膜１４１の誘電率は第１絶縁分離膜１３２の誘電率よりも大きく、第１誘電体膜１４１の材料は窒化ケイ素又はオキシ窒化ケイ素を含む。なお、第１誘電体膜１４１の材料の選択使用は高エッチング選択比の要求をできる限り満足する必要があり、即ち第１誘電体膜１４１の材料と第１絶縁分離膜１３２の材料は比較的高いエッチング選択比を有し、このようにして、その後のエッチングプロセスのエッチング精度を確保する上で有利となり、エッチングプロセスが非エッチング対象をエッチングすることを回避する。
本実施例では、第１絶縁分離膜はビット線構造１２の側壁に位置し且つ所定の厚さを有する第１領域１３２１と、第１領域１３２１の間に位置する第２領域１３２２とを含み、第２マスクなしのドライエッチングプロセスにより第１絶縁分離膜をエッチングする前に、第２領域１３２２のエッチング速度を第１領域１３２１のエッチングレートよりも大きくするように第１領域１３２１又は第２領域１３２２に対してイオンドーピングプロセスを行い、所定の厚さの第１領域１３２１が第１絶縁分離層を形成するためのものである。このようにして、第１絶縁分離層の厚さ精度を向上させる上で有利となる。
図６を参照して、マスクなしのドライエッチングプロセスを用いて第１誘電体層１４２及び第１絶縁分離層１３３を形成する。
本実施例では、第１マスクなしのドライエッチングプロセスを用いて、ビット線構造１２の頂部及び第１絶縁分離膜の頂面に位置する第１誘電体膜をエッチング除去して第１誘電体層１４２を形成し、第２マスクなしのドライエッチングプロセスを用いて、第１誘電体層１４２が露出する第１絶縁分離膜をエッチング除去して第１誘電体層１４２の真下に位置する第１絶縁分離層１３３を形成する。
ここで、第１マスクなしのドライエッチングプロセスによる第１誘電体膜のエッチングレートが第１マスクなしのドライエッチングプロセスによる第１絶縁分離膜のエッチングレートよりも大きく、第２マスクなしのドライエッチングプロセスによる第１絶縁分離膜のエッチングレートが第２マスクなしのドライエッチングプロセスによる第１誘電体膜のエッチングレートよりも大きい。このようにして、第１誘電体膜をエッチングする際に第１絶縁分離膜を過度にエッチングすることを回避し、且つ第１絶縁分離膜をエッチングする際に第１誘電体膜を過度にエッチングすることを回避する上で有利となり、更にエッチングプロセスのエッチング精度を確保し、更に第１誘電体層１４２及び第１絶縁分離層１３３の厚さ精度を確保する。
図７を参照して、第２誘電体層１５を形成する。
本実施例では、第１絶縁分離層１３３を形成した後、第１誘電体層１４２によって露出される第１絶縁分離層１３３の側壁には第２誘電体層１５を形成し、第２誘電体層１５の材料の硬度が第１絶縁分離層１３３の材料の硬度よりも大きい。このようにして、硬度の比較的低い第１絶縁分離層１３３を支持し、第１絶縁分離層１３３が崩壊することを回避し、更に第１絶縁分離層１３３の絶縁分離効果を確保する上で有利となる。
本実施例では、ビット線構造１２の頂部及び側壁に第１誘電体膜１４１を形成し、且つマスクなしのドライエッチングプロセスを利用して第１誘電体層１４２をエッチング形成し、第１誘電体層１４２が第１絶縁分離膜１３２をエッチングする際のマスクとされてもよく、このようにして、第１絶縁分離膜１３２をエッチング加工することにより所定の厚さを有する第１絶縁分離層１３３を形成する製造プロセスにおいて、特にマスクを形成する必要がなく、半導体構造の製造コストを低減する上で有利となる。
本願の他の実施例は更に半導体構造の製造方法を提供し、本実施例において初期絶縁分離膜の材料がケイ素である点で前の実施例と相違する。以下、図８及び図９を参照しながら詳しく説明し、図８及び図９は本願の他の実施例に係る半導体構造の製造方法における各ステップに対応する断面構造模式図である。前の方法実施例と同じ又は対応する製造ステップは、前の方法実施例の対応説明を参照してもよく、以下、繰り返して説明しない。
図８を参照して、初期絶縁分離膜２３１の材料はケイ素を含み、ケイ素と一般的な誘電体材料（例えば、窒化ケイ素）は比較的大きなエッチング選択比を有し、エッチングプロセスのエッチング精度を向上させる上で有利であり、また、ケイ素を酸化処理した後に二酸化ケイ素を生成することができ、二酸化ケイ素の誘電率は約３．９であり、誘電体材料としての一般的な窒化ケイ素の誘電率（窒化ケイ素の誘電率が約７）よりも小さい。このようにして、隣接する金属層２２３の間の絶縁分離効果を向上させ、隣接するビット線構造（表示せず）の間の寄生容量を減少させる上で有利となる。
ここにて、ケイ素は単結晶シリコン又は多結晶シリコンを含む。
図９を参照して、第１絶縁分離層２３３を形成した後、第１絶縁分離層２３３に対してウェット酸化プロセスを行い、ウェット酸化プロセスを用いて形成した二酸化ケイ素は、その内部に微小な気孔を有し、気孔内の空気の誘電率が約１に等しく、二酸化ケイ素の誘電率よりも遥かに小さい。このようにして、第１絶縁分離層２３３の絶縁分離効果を向上させる上で有利となる。
他の実施例では、ドライ酸化プロセスを用いて第１絶縁分離層を酸化処理する。
本実施例では、材料がケイ素である初期絶縁分離膜２３１を予め形成することにより、第１絶縁分離膜と第１誘電体膜とのエッチング選択比を向上させ、更にエッチングプロセスのエッチング精度を向上させ、それにより第１絶縁分離層の寸法精度を確保する。
それに対応して、本願の実施例は更に半導体構造を提供し、上記いずれか１つの方法を用いて製造してもよい。
図７を参照して、本実施例では、半導体構造は、基板１１及び基板１１に位置する複数の個別のビット線構造１２と、ビット線構造１２の側壁に位置し、頂面が金属層１２３の頂面よりも高く且つビット線構造１２の頂面よりも低い第１絶縁分離層１３３と、ビット線構造１２の側壁に位置し、且つ第１絶縁分離層１３３の直上に位置する第１誘電体層１４２と、を備え、ビット線構造１２内に金属層１２３を有し、金属層１２３の頂面がビット線構造１２の頂面よりも低い。
以下、図面を参照しながら本願に係る半導体構造を詳しく説明する。
本実施例では、第１絶縁分離層１３３の材料の誘電率が第１誘電体層１４２の材料の誘電率よりも小さい。このようにして、第１絶縁分離層１３３の絶縁分離効果を向上させる上で有利となる。
本実施例では、第１絶縁分離層１３３の材料は二酸化ケイ素を含み、二酸化ケイ素の誘電率が約３．９であり、第１誘電体層１４２の材料は窒化ケイ素を含み、窒化ケイ素の誘電率が約７である。
本実施例では、半導体構造は更に第２誘電体層１５を備え、第２誘電体層１５が第１誘電体層１４２によって露出される第１絶縁分離層１３３の側壁に位置し、第２誘電体層１５の材料の硬度が第１絶縁分離層１３３の材料の硬度よりも大きい。
本実施例では、第１誘電体層１４２は第１絶縁分離層１３３のためのマスクとして機能することができ、第１絶縁分離層１３３の厚さ精度を向上させ、更に第１絶縁分離層１３３の絶縁分離効果を向上させる上で有利である。
当業者であれば理解できるように、上記各実施形態は本願を実現する具体的な実施例であるが、実際の応用において、本願の主旨及び範囲を逸脱せずに、形式及び細部的に種々の変化を行うことができる。当業者であれば、本願の主旨及び範囲を逸脱せずに、いずれも種々の変更及び修正を行うことができ、従って、本願の保護範囲は特許請求の範囲により限定される範囲に準じるべきである。
Claims (14)
- 半導体構造の製造方法であって、
基板及び前記基板に位置する複数の個別のビット線構造を提供し、前記ビット線構造内に金属層を有し、前記金属層の頂面が前記ビット線構造の頂面よりも低いことと、
隣接する前記ビット線構造の間に充填される第１絶縁分離膜を形成し、前記第１絶縁分離膜の頂面が前記金属層の頂面よりも高く且つ前記ビット線構造の頂面よりも低いことと、
前記ビット線構造の頂部及び側壁並びに前記第１絶縁分離膜の頂面に第１誘電体膜を形成することと、
マスクなしのドライエッチングプロセスを用いて、前記ビット線構造の頂部及び前記第１絶縁分離膜の頂面に位置する前記第１誘電体膜をエッチング除去して第１誘電体層を形成し、且つ前記第１誘電体層が露出する前記第１絶縁分離膜をエッチング除去して前記第１誘電体層の真下に位置する第１絶縁分離層を形成することと、を含むことを特徴とする半導体構造の製造方法。 - 前記第１絶縁分離層の材料の誘電率が前記第１誘電体層の材料の誘電率よりも小さいことを特徴とする請求項１に記載の方法。
- 前記第１絶縁分離層の材料は二酸化ケイ素を含み、前記第１絶縁分離層を形成する前駆体ガスはケイ酸エチルとオゾンを含むことを特徴とする請求項２に記載の方法。
- 化学気相成長プロセスを用いて前記第１絶縁分離膜を形成し、原子層成長プロセスを用いて前記第１誘電体膜を形成することを特徴とする請求項３に記載の方法。
- 前記第１絶縁分離層の材料はケイ素を含み、前記第１絶縁分離層を形成した後、前記第１絶縁分離層を酸化処理することにより、二酸化ケイ素を生成することを特徴とする請求項１に記載の方法。
- 前記第１絶縁分離層を形成した後には、前記第１誘電体層によって露出される前記第１絶縁分離層の側壁には第２誘電体層を形成し、前記第２誘電体層の材料の硬度が前記第１絶縁分離層の材料の硬度よりも大きいことを更に含むことを特徴とする請求項５に記載の方法。
- 前記第１絶縁分離層及び前記第１誘電体層を形成するプロセスステップは、第１マスクなしのドライエッチングプロセスを用いて前記第１誘電体層を形成し、前記第１マスクなしのドライエッチングプロセスによる前記第１誘電体膜のエッチングレートが前記第１マスクなしのドライエッチングプロセスによる前記第１絶縁分離膜のエッチングレートよりも大きいことと、第２マスクなしのドライエッチングプロセスを用いて前記第１絶縁分離層を形成し、前記第２マスクなしのドライエッチングプロセスによる前記第１絶縁分離膜のエッチングレートが前記第２マスクなしのドライエッチングプロセスによる前記第１誘電体膜のエッチングレートよりも大きいことと、を含むことを特徴とする請求項１に記載の方法。
- 前記第１絶縁分離膜は前記ビット線構造の側壁に位置し且つ所定の厚さを有する第１領域と、前記第１領域の間に位置する第２領域とを含み、前記第２マスクなしのドライエッチングプロセスを行う前に、前記第１領域又は前記第２領域に対してイオンドーピングプロセスを行い、前記イオンドーピングプロセスは前記第２領域のエッチングレートを前記第１領域のエッチングレートよりも大きくすることに用いられることを特徴とする請求項７に記載の方法。
- 隣接する前記ビット線構造の間に充填される第１絶縁分離膜を形成する前記ことは、隣接する前記ビット線構造の間にいっぱいに充填される初期絶縁分離膜を形成することと、前記初期絶縁分離膜の頂面と前記ビット線構造の頂面を面一にするように平坦化プロセスを行うことと、部分厚さの前記初期絶縁分離膜をエッチング除去して前記第１絶縁分離膜を形成することと、を含むことを特徴とする請求項７に記載の方法。
- 前記第１絶縁分離膜の頂面と前記ビット線構造の頂面との高度差範囲が５０ｎｍ～１００ｎｍであることを特徴とする請求項１に記載の方法。
- 半導体構造であって、
基板及び前記基板に位置する複数の個別のビット線構造と、
前記ビット線構造の側壁に位置し、頂面が前記金属層の頂面よりも高く且つ前記ビット線構造の頂面よりも低い第１絶縁分離層と、
前記ビット線構造の側壁に位置し、且つ前記第１絶縁分離層の直上に位置する第１誘電体層と、を備え、
前記ビット線構造内に金属層を有し、前記金属層の頂面が前記ビット線構造の頂面よりも低いことを特徴とする半導体構造。 - 前記第１絶縁分離層の材料の誘電率が前記第１誘電体層の材料の誘電率よりも小さいことを特徴とする請求項１１に記載の構造。
- 前記第１絶縁分離層の材料は二酸化ケイ素を含むことを特徴とする請求項１２に記載の構造。
- 前記第１誘電体層によって露出される前記第１絶縁分離層の側壁に位置し、材料の硬度が前記第１絶縁分離層の材料の硬度よりも大きい第２誘電体層を更に備えることを特徴とする請求項１１に記載の構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010267288.4A CN113496952B (zh) | 2020-04-08 | 2020-04-08 | 半导体结构及其制作方法 |
| CN202010267288.4 | 2020-04-08 | ||
| PCT/CN2021/079488 WO2021203885A1 (zh) | 2020-04-08 | 2021-03-08 | 半导体结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023512798A true JP2023512798A (ja) | 2023-03-29 |
Family
ID=77995623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022547939A Pending JP2023512798A (ja) | 2020-04-08 | 2021-03-08 | 半導体構造及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220320105A1 (ja) |
| EP (1) | EP3933904B1 (ja) |
| JP (1) | JP2023512798A (ja) |
| KR (1) | KR20220128416A (ja) |
| CN (1) | CN113496952B (ja) |
| WO (1) | WO2021203885A1 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828219B2 (en) * | 2002-03-22 | 2004-12-07 | Winbond Electronics Corporation | Stacked spacer structure and process |
| KR100594279B1 (ko) * | 2004-06-07 | 2006-06-30 | 삼성전자주식회사 | 반도체메모리소자의 자기정렬컨택 형성방법 및 이를이용한 반도체메모리소자의 제조방법 |
| JP2009076636A (ja) * | 2007-09-20 | 2009-04-09 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| KR101564052B1 (ko) * | 2009-05-11 | 2015-10-28 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법. |
| KR102001511B1 (ko) * | 2012-12-26 | 2019-07-19 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR20180034798A (ko) * | 2016-09-28 | 2018-04-05 | 삼성전자주식회사 | 유전막 형성 방법 및 반도체 장치의 제조 방법 |
| CN110931485B (zh) * | 2018-09-20 | 2024-06-07 | 长鑫存储技术有限公司 | 半导体存储器电容连接线结构及制备方法 |
| CN110970351A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 半导体存储器电容接点结构及制备方法 |
| CN110970436A (zh) * | 2018-09-30 | 2020-04-07 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
| CN210272309U (zh) * | 2019-08-30 | 2020-04-07 | 长鑫存储技术有限公司 | 半导体结构 |
-
2020
- 2020-04-08 CN CN202010267288.4A patent/CN113496952B/zh active Active
-
2021
- 2021-03-08 JP JP2022547939A patent/JP2023512798A/ja active Pending
- 2021-03-08 KR KR1020227028197A patent/KR20220128416A/ko not_active Application Discontinuation
- 2021-03-08 US US17/310,645 patent/US20220320105A1/en active Pending
- 2021-03-08 EP EP21773434.2A patent/EP3933904B1/en active Active
- 2021-03-08 WO PCT/CN2021/079488 patent/WO2021203885A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP3933904A4 (en) | 2022-06-22 |
| CN113496952B (zh) | 2023-06-09 |
| US20220320105A1 (en) | 2022-10-06 |
| KR20220128416A (ko) | 2022-09-20 |
| WO2021203885A1 (zh) | 2021-10-14 |
| EP3933904B1 (en) | 2023-12-06 |
| EP3933904A1 (en) | 2022-01-05 |
| CN113496952A (zh) | 2021-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7713813B2 (en) | Methods of forming capacitors | |
| US20220328493A1 (en) | Semiconductor memory device | |
| US7682885B2 (en) | Method for fabricating vertical channel transistor in a semiconductor device | |
| TWI269430B (en) | Trench capacitor of a DEAM memory cell with metallic collar region and nonmetallic buried strap to the select transistor | |
| CN114093870B (zh) | 半导体结构及其制作方法 | |
| US20090170275A1 (en) | Method for Manufacturing a Semiconductor Device | |
| US6867089B2 (en) | Method of forming a bottle-shaped trench in a semiconductor substrate | |
| US6977227B2 (en) | Method of etching bottle trench and fabricating capacitor with same | |
| US8129251B2 (en) | Metal-insulator-metal-structured capacitor formed with polysilicon | |
| JP2023512798A (ja) | 半導体構造及びその製造方法 | |
| US20230402372A1 (en) | Method for forming semiconductor structure and semiconductor structure | |
| US20050215007A1 (en) | Method and structure for enhancing trench capacitance | |
| CN113496954B (zh) | 存储器的形成方法及存储器 | |
| US11956944B2 (en) | DRAM semiconductor structure formation method and DRAM semiconductor structure | |
| WO2023015593A1 (zh) | 半导体结构的形成方法及半导体结构 | |
| US20220130836A1 (en) | Semiconductor structure formation method and semiconductor structure | |
| US6706587B1 (en) | Method for forming buried plates | |
| WO2021233269A1 (zh) | 半导体器件中孔、半导体器件的制备方法及半导体器件 | |
| TW202329398A (zh) | 半導體結構及其製作方法 | |
| US20040259368A1 (en) | Method for forming a bottle-shaped trench | |
| US20080032471A1 (en) | Methods for forming shallow trench isolation structures in deep trenches and uses of the same | |
| KR0168344B1 (ko) | 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 | |
| TWI425521B (zh) | 位元線的製造方法 | |
| CN113725164A (zh) | 电容孔形成方法 | |
| CN117939873A (zh) | 半导体结构的制备方法、半导体结构和半导体存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20230810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240410 |