JP2013512562A - プリント回路基板及びその製造方法 - Google Patents

プリント回路基板及びその製造方法 Download PDF

Info

Publication number
JP2013512562A
JP2013512562A JP2012541018A JP2012541018A JP2013512562A JP 2013512562 A JP2013512562 A JP 2013512562A JP 2012541018 A JP2012541018 A JP 2012541018A JP 2012541018 A JP2012541018 A JP 2012541018A JP 2013512562 A JP2013512562 A JP 2013512562A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
seed layer
circuit pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012541018A
Other languages
English (en)
Other versions
JP6096512B2 (ja
Inventor
ヨン ウク ソ
サン ウン ユン
ジン ス キム
ミョン ファ ナム
サン ミョン リ
チ ヘ アン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2013512562A publication Critical patent/JP2013512562A/ja
Application granted granted Critical
Publication of JP6096512B2 publication Critical patent/JP6096512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Abstract

【課題】従来のプリント回路基板の製造方法は、工程が複雑であり、回路の絶縁層への埋め込みにおいてアラインメント問題が生じる恐れがあった。
【解決手段】本発明は、(a)シード層が形成された絶縁層上に回路パターンを形成するステップと、(b)回路パターンをプレス方式により絶縁層の内部に埋め込むステップと、(c)シード層を除去するステップと、を含んでなる。本発明によると、絶縁層上に回路パターンを直接形成することによりアラインメント問題を回避して微細回路を形成でき、突出した回路を絶縁層の内部に埋め込むことにより、形成された微細回路の信頼性を高めることができる。さらに、シード層を除去するエッチング工程において、回路パターンが絶縁層の表面より低く形成されるように、オーバーエッチングを行うことにより、隣接回路間のイオンの移動による回路の不良を低減することができるという効果が得られる。
【選択図】図6

Description

本発明は、基板の内部に回路パターンが埋め込まれる構造のプリント回路基板及びその製造方法に関する。
プリント回路基板は、電気絶縁性基板に銅のような導電性材料で回路配線をプリントして形成するものであり、電子部品を搭載する直前の基板を言う。すなわち、種々の電子部品を平板上に密集して搭載させるために、各部品の装着位置を決め、部品を接続する回路配線を平板表面にプリントして固定させた回路基板を意味する。
通常、プリント回路基板の製造方法は、生産性が高く且つ製造コストが低いフォトリソグラフィー法を用いている。このようなフォトリソグラフィー法を用いてプリント回路基板を製造する方法としてサブトラクティブ法、セミアディティブ法(Semi-Additive Process:SAP)等がある。
図1はサブトラクティブ法の工程例を示すものである。
具体的には、(a)絶縁層1上に金属層2を形成し、(b)金属層2上に感光性材料を塗布した後、露光及び現像により感光性材料のパターン3を形成し、(c)エッチングを行った後、(d)感光性材料3を除去して回路パターン4を形成する工程からなる。
図2はセミアディティブ法の工程例を示すものである。
具体的には、(a)絶縁層11上にシード層12を形成し、(b)シード層12上に感光性材料13を塗布してパターニングをした後、(c)無電解銅メッキ14を行う。その後、(d)感光性材料13を除去し、(e)シード層12を除去する工程からなる。セミアディティブ法は、図3から分かるようにアラインメント(目合わせ)に関しては所望の位置に回路パターン14を形成することができる。
しかしながら、上記のようなサブトラクティブ法やセミアディティブ法により製造されるプリント回路基板の回路は、絶縁層の表面が均一でなく、微細回路の形成に限界がある。微細回路を形成するためには、絶縁部材を含んだ表面の粗さが低いほど有利であるが、絶縁層と感光性材料との密着性が低くなり、回路を形成する一連の工程中に層間剥離現象等によって回路形成に悪影響を及ぼす。粗さが大きい場合、感光性材料と基材との密着性は良くなるが、メッキ工程及び感光性材料の剥離工程後、最終シード層を除去する工程で粗い絶縁部材内に微細Cuが残存し易く、電気的にショートが発生する可能性が高く、回路の下地層にエッチング液が浸透して所望の回路形状を形成し難くなり、高い信頼性を有する微細回路の形成に悪影響を及ぼす。
したがって、絶縁部材の粗さと信頼性が高い微細回路の実現能力とのネガティブな相関関係のために、微細回路を実現するための特別な工法が要求されている。
上記の微細回路に対する制約を解決するための方法として、金属層の表面と金属層を支持する絶縁層を含む一連のキャリア基板上に回路のパターンを予め形成した後、これを反転させて回路が絶縁部材に向かうようにし圧力を加えることにより回路を埋め込む方法がある。
図4は上述した絶縁層に回路パターンを埋め込む工程例を示すものである。
(a)シード層22を含んだキャリア基板21を形成し、(b)感光性材料23を塗布してパターニングを行った後、(c)金属材料を充填して回路パターン24を形成する。その後、(d)感光性材料23を除去し、(e)回路パターン24が絶縁層25と対向するように位置合わせし、(f)これをプレスした後、(g)キャリア基板21を除去し、(h)シード層22を除去する工程からなる。
しかしながら、上記の回路パターンの埋め込み方法は、その工程が複雑であり、回路24の絶縁層25への埋め込みにおいてアラインメントの問題が生じる恐れがあり、図5のように回路パターン24が所望の位置に埋め込まれない可能性がある。また、製造コストが高く、工程の歩留まりが低くなるという問題点がある。
本発明の目的は、既存のセミアディティブ法のように回路パターンを所望の絶縁層上に形成することにより、アラインメント問題を生じることなく、微細回路を形成することができ、形成された微細回路の信頼性を高めるために、突出した回路を絶縁層の内部に埋め込む工程を含む一連の工程により、信頼性の高い微細回路を形成できるプリント回路基板及びその製造方法を提供することにある。
本発明の他の目的は、回路を埋め込んだ後、シード層を除去するエッチング工程において、回路層が絶縁層の表面より低く形成されるようにオーバーエッチングを行うことにより、隣接回路間のイオンの移動による回路の不良を低減することができるプリント回路基板及びその製造方法を提供することにある。
本発明の一実施例により、(a)シード層が形成された絶縁層上に回路パターンを形成するステップと、(b)回路パターンをプレス方式により絶縁層の内部に埋め込むステップと、(c)シード層を除去するステップと、を含み、信頼性の高い微細回路を形成するプリント回路基板の製造方法を提供する。
特に、ステップ(a)は、(a−1)絶縁層上にシード層を形成するステップと、(a−2)シード層上に感光性材料を塗布して露光及び現像によりパターニングするステップと、(a−3)パターニングされた感光性材料層に金属材料を充填して回路パターンを形成するステップと、(a−4)パターニングされた感光性材料を除去するステップと、を含んでなることが好ましい。
なお、ステップ(a−1)のシード層は、例えば、銅(Cu)、金(Au)、ニッケル(Ni)、パラジウム(Pd)、インジウム(In)、チタン(Ti)、錫(Sn)のうち少なくとも1つ以上を含む金属層であることを特徴とし、もしくは、アニリン、ピロール、チオフェン、アセチレンなどのアルケン及びその誘導体を単量体として用いる導電性高分子であることを特徴とし、もしくは金属性粒子及びイオンを含む高分子複合体であることを特徴とし、グラファイト、カーボンナノチューブ、カーボンブラックなどのカーボン系とインジウム、錫、二酸化チタン(TiO2)などの無機材料のうち少なくとも1つ以上を含むことが好ましい。
さらに、ステップ(a−3)は、金属材料の充填方法として、例えば、無電解メッキ、電解メッキ、スクリーン印刷法、ディスフェンシング法、インク噴射法、ドライ方式のうち少なくともいずれか1つであることを特徴とし、上記の金属材料は、銅、銀、錫、金、ニッケル、パラジウムのうち少なくとも1つ以上を含むことが望ましい。
なお、ステップ(b)のプレス方式は、熱と圧力を同時に加えるプレス方式、超音波を用いたプレス方式、あるいはサーマルレーザーを用いたプレス方式のうちいずれか1つであることが好ましい。
プリント回路基板の製造方法は、ステップ(c)以後に、(d)上記の埋め込まれた回路の高さが絶縁層の表面より低く形成されるようにオーバーエッチングを行うステップをさらに含み、隣接回路間のイオンの移動を防ぎ、回路の不良を低減することができる。
なお、本発明の一実施例により、絶縁層の内部に回路パターンが埋め込まれており、回路パターンは、絶縁層の表面より低く形成されるプリント回路基板を提供し、信頼性の高い微細回路を形成し隣接回路間のイオンの移動を防ぎ、回路の不良を低減することができる。
本発明によると、絶縁層上に所望の回路パターンを直接形成することにより、アラインメント問題を生じることなく、微細回路を形成することができ、形成された微細回路の信頼性を高めるために、突出した回路パターンを絶縁層の内部に埋め込む工程を含む一連の工程により、高密度及び信頼性が向上した微細回路を形成できるという効果が得られる。
なお、回路層を埋め込んだ後、シード層を除去するエッチング工程において、回路層が絶縁層の表面より低く形成されるように、オーバーエッチングを行う工程を加えることにより、隣接回路間のイオンの移動の発生を減らすことができ、これによる回路の不良を低減する効果も得られる。
本発明は、前述した本発明の目的及び他の目的、特徴、利点は、添付の図面を参照して詳細に説明することから明確になるであろう。
従来技術によるプリント回路基板の製造工程図である。 従来技術によるプリント回路基板の製造工程図である。 従来のセミアディティブ法により形成された一部回路パターンのアラインメントを示すものである。 従来の回路埋め込み方式によるプリント回路基板の製造工程図である。 図4により形成された一部回路パターンのアラインメントを示す断面図である。 本発明の望ましい一実施形態によるプリント回路基板の製造方法のフローチャートである。 図6のフローチャートに対応するプリント回路基板の製造方法の流れを示す断面図である。 本発明により形成された一部回路パターンのアラインメントを示す断面図である。 本発明により形成された一部回路パターンのアラインメントを示す断面図である。
本発明の一実施例により、(a)シード層が形成された絶縁層上に回路パターンを形成するステップと、(b)回路パターンをプレス方式により絶縁層の内部に埋め込むステップと、(c)シード層を除去するステップと、を含み、信頼性の高い微細回路を形成するプリント回路基板の製造方法が提供される。
(実施形態)
以下、添付の図面を参照して本発明の望ましい実施例について詳細に説明する。但し、本発明はこれらの実施例により限定されるものではない。明細書全体に亘って同一の構成要素に対しては同一の符号を付す。
図6及び図7は本発明による具体的な製造工程についての手順図及び工程図を示すものである。
本発明は、(a)シード層が形成された絶縁層上に回路パターンを形成するステップと、(b)回路パターンをプレス方式により絶縁層の内部に埋め込むステップと、(c)シード層を除去するステップと、を含むことを特徴とするプリント回路基板の製造方法及び、回路パターンの形成を所望の絶縁層上に直接形成することにより、アラインメント問題を起こさず微細回路を形成することができ、突出した回路を絶縁層の内部に埋め込む工程を含むことにより、微細回路の信頼性を高めることができるプリント回路基板を提供する。
具体的には、上記の工程は、ステップS1では絶縁層110上に金属薄膜のシード層120を形成する。シード層120を含む基板、又は、シード層120及び基板の一部を穿孔してビアホールを形成することができる。また、シード層120は、例えば、銅、金、ニッケル、パラジウム、インジウム、チタン、錫のうち少なくとも1つ以上を含む金属層であり、もしくはアニリン、ピロール、チオフェン、アセチレンなどのアルケン及びその誘導体を単量体として用いる導電性高分子である。さらに、シード層120は、金属性粒子及びイオンを含む高分子複合体であることを特徴とするのみでなく、グラファイト、カーボンナノチューブ、カーボンブラックなどのカーボン系とインジウム、錫、二酸化チタンなどの無機材料のうち少なくとも1つ以上を含むこともできる。
ステップS2では、シード層120上に感光性材料を塗布してパターニングする。この場合、シード層120上に塗布された感光性材料を露光及び現像工程により所望のパターン130を形成することができる。
その後、ステップS3では、パターニングされた感光性材料層130に金属材料を充填して所望の回路パターン140を形成する。この場合、金属材料は、銅、銀、錫、金、ニッケル、パラジウムのうち少なくとも1つ以上を含むことが望ましい。また、金属材料の充填方法として無電解メッキ、電解メッキ、スクリーン印刷法、ディスフェンシング法、インク噴射法、ドライ方式のうち少なくともいずれか1つであることが望ましく、ドライ方式にはスパッタ法、蒸着法などがある。
ステップS4では、感光性材料130を除去してシード層120上に所望の回路パターン140のみが残ることになる。このように形成された回路パターン140は基板上に突出した形態で残ることになる。
ステップS5では、プレス方式で突出した回路を絶縁層110の内部に埋め込む。この場合、プレス方式は、熱と圧力を同時に加えるプレス方式、超音波を用いたプレス方式、又はサーマルレーザーを用いたプレス方式であることが望ましい。
ステップS6では、絶縁層110上のシード層120を除去して回路パターン140が絶縁層110上に埋め込まれたプリント回路基板を提供することができる。このように既存のセミアディティブ法のように絶縁層110上に回路パターン140を直接形成することにより、回路パターン140を所望の位置に形成でき、回路の埋め込み時に発生し得るアラインメント問題は発生しなくなる。これは図8に示されている。
その後、ステップS7で回路パターン140が絶縁層110の表面より低く形成されるように、オーバーエッチングを行うステップをさらに含んで構成することができる。このようなオーバーエッチングにより隣接回路間のイオンの移動による回路の不良を低減することができる。
図8は、本発明により回路パターン140を埋め込んでプリント回路基板を製造したものであり、図9は、回路パターン140が絶縁層110の表面より低く形成されるようにオーバーエッチング工程をさらに加えたプリント回路基板の一部断面図を示すものである。
図8及び図9を参照すると、上述した本発明による製造工程により製造される本発明のプリント回路基板は、絶縁層110の内部に埋め込まれる回路パターン140を備え、回路パターン140の表面は、絶縁層の表面以下の高さに露出する構造で形成される。即ち、絶縁層にシード層を形成し、シード層の上部に回路パターンを直接形成した後、加圧して埋め込む構造であるので、基本的に回路パターンは、絶縁層の表面以下に形成され、上述したオーバーエッチング工程を加える場合、絶縁層の表面より低い、段差(d)を有する高さで回路パターンの表面が外部に露出することになる。
このような工程上の特殊性に起因して、回路パターンの表面の露出面の直径(T1)は、回路パターンの下部面の直径(T2)より広い構造で形成されることになる。即ち、上部から加圧される圧力によって一定部分の上部表面が圧縮されて広い直径を有することから、全体的に回路パターンは、上部面から下部面に行くほど狭くなるテーパー状に形成される。
なお、本発明による製造工程の特性上、シード層を形成し、シード層の上部に回路パターンを形成した後、直ぐに加圧によって埋め込まれるため、回路パターンの下部面にはシード層が積層されたまま絶縁層に埋め込まれることになる。
したがって、図8及び図9に示すように、回路パターン140の下部面にはシード層120が存在する構造で回路パターンが形成される。
この場合、回路パターンは、銅、銀、錫、金、ニッケル、パラジウムのうちいずれか1つ、もしくは少なくとも2つ以上の材料からなり、シード層も回路パターンと同一の材料で形成することができる。
勿論、これとは異なり、本発明の回路パターンの下部面に形成される薄膜のシード層が回路パターンと異なる材料で形成される場合には、シード層は、例えば、アニリン、ピロール、チオフェン、アセチレンなどのアルケン及びその誘導体を単量体として用いる導電性高分子からなる。
又は、回路パターンの下部面に形成される薄膜のシード層は、金属性粒子及びイオンを含む高分子複合体で形成するか、もしくはグラファイト、カーボンナノチューブ、カーボンブラックなどのカーボン系とインジウム、錫、二酸化チタンなどの無機材料のうち少なくとも1つ以上を含む材料で形成することもできる。
上述した本発明による製造工程で実現されるプリント回路基板は、キャリア基板上に回路パターンを予め形成した後、これを絶縁層と対向させて圧力を加えることにより回路パターンを埋め込む。従来の方式は、図5のように所望の位置に回路パターンを形成できず、アラインメント問題が発生したが、本発明によると、絶縁層110上に回路パターン140を直接形成して埋め込むことにより、図8及び図9のように所望の位置に回路パターン140を埋め込むことができ、回路のアラインメント問題を解消させることができる。

Claims (19)

  1. (a)シード層が形成された絶縁層上に回路パターンを形成するステップと、
    (b)前記回路パターンをプレス方式により前記絶縁層の内部に埋め込むステップと、
    (c)前記シード層を除去するステップと、
    を含むことを特徴とするプリント回路基板の製造方法。
  2. 前記ステップ(a)は、
    (a−1)絶縁層上にシード層を形成するステップと、
    (a−2)前記シード層上に感光性材料を塗布して露光及び現像によりパターニングするステップと、
    (a−3)前記のパターニングされた感光性材料層に金属材料を充填して回路パターンを形成するステップと、
    (a−4)前記のパターニングされた感光性材料を除去するステップと、
    を含む、請求項1に記載のプリント回路基板の製造方法。
  3. 前記ステップ(a−1)のシード層は、銅(Cu)、金(Au)、ニッケル(Ni)、パラジウム(Pd)、インジウム(In)、チタン(Ti)、及び錫(Sn)のうち少なくとも1つ以上を含む金属層である、請求項2に記載のプリント回路基板の製造方法。
  4. 前記ステップ(a−1)のシード層は、アニリン、ピロール、チオフェン、アセチレンなどのアルケン及びその誘導体を単量体として用いる導電性高分子である、請求項2に記載のプリント回路基板の製造方法。
  5. 前記ステップ(a−1)のシード層は、金属性粒子及びイオンを含む高分子複合体である、請求項2に記載のプリント回路基板の製造方法。
  6. 前記ステップ(a−1)のシード層は、グラファイト、カーボンナノチューブ、カーボンブラックなどのカーボン系と、インジウム、錫、二酸化チタン(TiO2)などの無機材料のうち少なくとも1つ以上を含む、請求項2に記載のプリント回路基板の製造方法。
  7. 前記ステップ(a−3)は、前記金属材料の充填方法であって、無電解メッキ、電解メッキ、スクリーン印刷法、ディスフェンシング法、インク噴射法、及びドライ方式のうち少なくともいずれか1つである、請求項2に記載のプリント回路基板の製造方法。
  8. 前記ステップ(a−3)の金属材料は、銅、銀、錫、金、ニッケル、パラジウムのうち少なくとも1つ以上を含む、請求項2に記載のプリント回路基板の製造方法。
  9. 前記ステップ(b)のプレス方式は、熱と圧力を同時に加えるプレス方式、超音波を用いたプレス方式、及びサーマルレーザーを用いたプレス方式のうちいずれか1つである、請求項2に記載のプリント回路基板の製造方法。
  10. 前記ステップ(c)以後に、
    (d)前記の埋め込まれた回路の高さが絶縁層の表面より低く形成されるように、オーバーエッチングを行うステップ、
    をさらに含む、請求項1乃至8のいずれか一項に記載のプリント回路基板の製造方法。
  11. 絶縁層の内部に埋め込まれる回路パターンを備え、
    前記回路パターンの表面は前記絶縁層の表面以下の高さに露出する構造で形成される、
    ことを特徴とするプリント回路基板。
  12. 前記回路パターンの表面の露出面の直径(T1)は、前記回路パターンの下部面の直径(T2)より大きい、請求項11に記載のプリント回路基板。
  13. 前記回路パターンは、上部面から下部面に行くほど狭くなるテーパー状に形成される、請求項12に記載のプリント回路基板。
  14. 前記回路パターンは、銅、銀、錫、金、ニッケル、パラジウムのうちいずれか1つ、もしくは少なくとも2以上の材料からなる、請求項13に記載のプリント回路基板。
  15. 前記回路パターンの下部面には薄膜のシード層が形成され、
    前記シード層は前記回路パターンと同一の材料層、または、異なる材料層で形成される、請求項13に記載のプリント回路基板。
  16. 前記シード層は、銅、金、ニッケル、パラジウム、インジウム、チタン、錫のうち少なくとも1つ以上を含む金属層である、請求項15に記載のプリント回路基板。
  17. 前記回路パターンの下部面には薄膜のシード層が形成され、
    前記シード層は、アニリン、ピロール、チオフェン、アセチレンなどのアルケン及びその誘導体を単量体として用いる導電性高分子である、請求項15に記載のプリント回路基板。
  18. 前記回路パターンの下部面には薄膜のシード層が形成され、
    前記シード層は、金属性粒子及びイオンを含む高分子複合体である、請求項15に記載のプリント回路基板。
  19. 前記回路パターンの下部面には薄膜のシード層が形成され、
    前記シード層は、グラファイト、カーボンナノチューブ、カーボンブラックなどのカーボン系と、インジウム、錫、二酸化チタンなどの無機材料のうち少なくとも1つ以上を含む材料で形成される、請求項15に記載のプリント回路基板。
JP2012541018A 2009-11-25 2010-11-25 プリント回路基板及びその製造方法 Active JP6096512B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090114286A KR101203965B1 (ko) 2009-11-25 2009-11-25 인쇄회로기판 및 그 제조방법
KR10-2009-0114286 2009-11-25
PCT/KR2010/008372 WO2011065757A2 (en) 2009-11-25 2010-11-25 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013512562A true JP2013512562A (ja) 2013-04-11
JP6096512B2 JP6096512B2 (ja) 2017-03-15

Family

ID=44067105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012541018A Active JP6096512B2 (ja) 2009-11-25 2010-11-25 プリント回路基板及びその製造方法

Country Status (6)

Country Link
US (1) US9532462B2 (ja)
JP (1) JP6096512B2 (ja)
KR (1) KR101203965B1 (ja)
CN (1) CN102640577B (ja)
TW (1) TWI415535B (ja)
WO (1) WO2011065757A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201422856A (zh) * 2012-12-10 2014-06-16 Allied Circuit Co Ltd 電鍍方法
CN103917054B (zh) * 2014-04-23 2017-02-15 中物院成都科学技术发展中心 一种电子器件或者电路图的制备方法
JP6484133B2 (ja) 2015-07-09 2019-03-13 日東電工株式会社 配線回路基板の製造方法
JP6953279B2 (ja) * 2016-12-07 2021-10-27 日東電工株式会社 モジュールの製造方法
TWI772364B (zh) * 2017-02-09 2022-08-01 韓商印可得股份有限公司 利用種子層的電路形成方法及用於選擇性蝕刻種子層的蝕刻液組合物
KR102425754B1 (ko) * 2017-05-24 2022-07-28 삼성전기주식회사 전자부품 내장 인쇄회로기판
KR20200108042A (ko) * 2018-01-11 2020-09-16 미쓰비시 세이시 가부시키가이샤 도전 재료 및 처리 방법
WO2020042141A1 (zh) * 2018-08-31 2020-03-05 深圳大学 一种银纳米带透明导电薄膜及制备方法
KR102375032B1 (ko) * 2020-05-12 2022-03-16 대상에스티 주식회사 인쇄방식을 이용한 방열필름 제조방법 및 제조된 방열필름

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224529A (ja) * 1993-01-22 1994-08-12 Sony Corp プリント配線板及びその製造方法
JPH07321461A (ja) * 1994-05-25 1995-12-08 Nec Toyama Ltd 印刷配線板の製造方法
JP2002204043A (ja) * 2000-10-31 2002-07-19 Kyocera Corp 配線基板及びその製造方法
JP2003060355A (ja) * 2001-08-10 2003-02-28 Nippon Zeon Co Ltd 回路基板の製造方法
JP2006173650A (ja) * 2006-02-17 2006-06-29 Kyocera Corp 多層配線基板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581301A (en) * 1984-04-10 1986-04-08 Michaelson Henry W Additive adhesive based process for the manufacture of printed circuit boards
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US4718993A (en) * 1987-05-29 1988-01-12 Olin Hunt Specialty Products Inc. Process for preparing the through hole walls of a printed wiring board for electroplating
JP3085658B2 (ja) 1997-08-28 2000-09-11 京セラ株式会社 配線基板及びその製造方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3568830B2 (ja) 1999-07-22 2004-09-22 山一電機株式会社 印刷配線板の製造方法
SG108820A1 (en) * 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
US7063762B2 (en) * 2003-08-20 2006-06-20 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
KR100689018B1 (ko) 2005-07-11 2007-03-02 대덕전자 주식회사 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
JPWO2007111268A1 (ja) * 2006-03-24 2009-08-13 宇部興産株式会社 銅配線ポリイミドフィルムの製造方法および銅配線ポリイミドフィルム
JP2008047655A (ja) 2006-08-11 2008-02-28 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
KR100782412B1 (ko) * 2006-10-25 2007-12-05 삼성전기주식회사 전사회로 형성방법 및 회로기판 제조방법
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
KR100782407B1 (ko) * 2006-10-30 2007-12-05 삼성전기주식회사 회로기판 제조방법
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100905566B1 (ko) 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
KR100948643B1 (ko) 2007-10-26 2010-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100930642B1 (ko) * 2008-02-04 2009-12-09 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224529A (ja) * 1993-01-22 1994-08-12 Sony Corp プリント配線板及びその製造方法
JPH07321461A (ja) * 1994-05-25 1995-12-08 Nec Toyama Ltd 印刷配線板の製造方法
JP2002204043A (ja) * 2000-10-31 2002-07-19 Kyocera Corp 配線基板及びその製造方法
JP2003060355A (ja) * 2001-08-10 2003-02-28 Nippon Zeon Co Ltd 回路基板の製造方法
JP2006173650A (ja) * 2006-02-17 2006-06-29 Kyocera Corp 多層配線基板

Also Published As

Publication number Publication date
CN102640577A (zh) 2012-08-15
US20130112463A1 (en) 2013-05-09
US9532462B2 (en) 2016-12-27
KR101203965B1 (ko) 2012-11-26
WO2011065757A3 (en) 2011-09-29
CN102640577B (zh) 2016-03-30
WO2011065757A2 (en) 2011-06-03
KR20110057746A (ko) 2011-06-01
TW201141334A (en) 2011-11-16
JP6096512B2 (ja) 2017-03-15
TWI415535B (zh) 2013-11-11

Similar Documents

Publication Publication Date Title
JP6096512B2 (ja) プリント回路基板及びその製造方法
JP5291078B2 (ja) 埋込型印刷回路基板、多層印刷回路基板及びその製造方法
US8124880B2 (en) Circuit board and method for manufacturing thereof
US20090242238A1 (en) Buried pattern substrate
TW200950634A (en) Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method
TWI449483B (zh) 印刷電路板及其製造方法
TWI454191B (zh) 柔性電路板及其製作方法
TW200538000A (en) Method for forming printed circuit board
CN1993021A (zh) 用于制造配线基板的方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP5640667B2 (ja) 回路基板の製造方法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
CN104093272A (zh) 一种改进的半导体封装基板结构及其制作方法
KR20010034171A (ko) 다층 배선기판의 제조방법
TWI691245B (zh) 線路板的製作方法
TWI691244B (zh) 線路板結構
KR101122146B1 (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
KR101086838B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR100871034B1 (ko) 인쇄회로기판의 페이스트 범프 형성 방법
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
TW201008429A (en) Double-sided flexible printed circuit and the processing method thereof
TWI299898B (ja)
KR20160057244A (ko) 회로기판 및 그 제조방법
TW202336950A (zh) 用於製備封裝基板的承載板、封裝基板結構及其製作方法
US8887386B2 (en) Method of manufacturing a chip support board structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151009

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151021

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20151211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170216

R150 Certificate of patent or registration of utility model

Ref document number: 6096512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250