KR100782412B1 - 전사회로 형성방법 및 회로기판 제조방법 - Google Patents

전사회로 형성방법 및 회로기판 제조방법 Download PDF

Info

Publication number
KR100782412B1
KR100782412B1 KR1020060104205A KR20060104205A KR100782412B1 KR 100782412 B1 KR100782412 B1 KR 100782412B1 KR 1020060104205 A KR1020060104205 A KR 1020060104205A KR 20060104205 A KR20060104205 A KR 20060104205A KR 100782412 B1 KR100782412 B1 KR 100782412B1
Authority
KR
South Korea
Prior art keywords
carrier
conductive material
circuit
mold substrate
forming
Prior art date
Application number
KR1020060104205A
Other languages
English (en)
Inventor
김상덕
박정현
정회구
최종규
김지은
박정우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060104205A priority Critical patent/KR100782412B1/ko
Priority to US11/976,071 priority patent/US8418355B2/en
Priority to TW096139550A priority patent/TWI347159B/zh
Priority to JP2007276876A priority patent/JP4635224B2/ja
Priority to CN200710165430.9A priority patent/CN101170874B/zh
Application granted granted Critical
Publication of KR100782412B1 publication Critical patent/KR100782412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Abstract

전사회로 형성방법 및 회로기판 제조방법이 개시된다. (a) 몰드기판에 선택적으로 레지스트를 형성하여 회로패턴에 상응하는 음각패턴을 형성하는 단계, (b) 음각패턴에 도전성 재료를 충진하는 단계 및 (c) 도전성 재료가 충진된 몰드기판의 일면에 대향하도록 캐리어(carrier)를 압착하여 도전성 재료를 캐리어에 이전하는 단계를 포함하는 전사회로 형성방법은, 기존 설비를 이용하여 절연기판에 전사할 수 있는 전사회로를 형성할 수 있으므로 비용을 절감할 수 있다.
캐리어, 전사, 전사회로, 절연기판, 몰드기판

Description

전사회로 형성방법 및 회로기판 제조방법{Method for forming transcriptional circuit and method for manufacturing circuit board}
도 1은 본 발명의 바람직한 일 실시예에 따른 전사회로 형성방법을 나타낸 흐름도.
도 2는 본 발명의 바람직한 일 실시예에 따른 회로기판 제조방법을 나타낸 도면.
도 3은 본 발명의 바람직한 다른 실시예에 따른 회로기판 제조방법을 나타낸 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 전사회로 형성방법을 나타낸 순서도.
도 5는 본 발명의 바람직한 일 실시예에 따른 회로기판 제조방법을 나타낸 순서도.
<도면의 주요 부분에 대한 부호의 설명>
12 : 레지스트 14 : 몰드기판
15 : 캐리어 16 : 분리막
17 : 접착층 18 : 도전성 재료
20 : 전사회로 22 : 절연기판
24 : 회로패턴
본 발명은 전사회로 형성방법 및 회로기판 제조방법에 관한 것이다.
전자산업의 발달에 따라 휴대폰을 비롯한 전자부품의 소형화, 고기능화 되면서 인쇄회로기판의 소형화, 고밀도화에 대한 요구가 꾸준히 증가하고 있다. 이러한 전자제품의 경박단소화의 추세에 따라 인쇄회로기판 역시 미세패턴화, 소형화 및 패키지화가 동시에 진행되고 있다.
지금까지 널리 사용되고 있는 미세회로패턴의 제작기술 중의 하나는 포토리소그래피(photolithography)으로써 포토레지스트 박막이 입혀진 기판 위에 패턴을 형성시키는 방법이다. 그러나 이때 형성되는 패턴의 크기는 광학적 회절현상에 의해 제한을 받게 되며 분해능은 거의 사용 광선의 파장에 비례한다. 따라서, 반도체 소자의 집적도가 높아질수록 미세패턴을 형성하기 위해 파장이 짧은 노광기술이 요구되는데, 이러한 방법은 포토레지스트 패턴의 CD(critical dimension)의 불균일을 초래하여 포토레지스트 패턴을 마스크(mask)로 하여 패터닝되어 형성되는 회로패턴이 처음에 원하던 형태와 다른 형태로 형성되며, 공정 중에 발생하는 불순물과 포토레지스트가 반응하여 포트레지스트가 침식되어 포토레지스트 패턴이 변하는 문제 점이 있다.
또한, 미세회로패턴의 고밀도화를 위한 방법으로 얇은 동막을 사용하여 이를 바탕으로 회로를 선택적으로 성장시켜 나가는 기술인 MSAP(Modified Semi Additive Process)법과 SAP(Semi Additive Process)법 등이 사용되어 있으나 회로의 바탕이 되는 얇은 동막 중 회로로 사용되지 않는 부분을 제거할 때 이미 만들어진 회로 또한 손상시켜 목표한 회로폭을 이루지 못하고, 또한 재료 및 신규설비 투자 등의 추가적인 인프라가 있어야 하기 때문에 그 적용이 쉽지 않은 문제점이 있다.
또한, 상기 방법에 따라 형성되는 회로패턴은 절연기판의 상부에 노출되어 있어 기판의 전체적인 높이가 크고, 회로패턴과 절연기판의 접합 부분에 언더 컷(under cut)이 발생하여 회로가 절연기판으로부터 박리되는 문제점이 있다.
본 발명은 몰드기판에 회로패턴에 상응하는 음각패턴을 형성하고 음각패턴에 도전성 재료를 충진하여 이를 캐리어에 이전함으로써 기존 설비를 이용하여 절연기판에 전사할 수 있는 전사회로를 용이하게 형성할 수 있는 전사회로 형성방법이 제공된다.
또한, 캐리어(carrier)에 형성된 전사회로를 절연기판에 전사함으로써 회로패턴이 절연기판에 함입됨과 아울러 회로패턴을 고밀도로 형성할 수 있는 회로기판 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, (a) 몰드기판에 선택적으로 레지스트를 형성하여 회로패턴에 상응하는 음각패턴을 형성하는 단계, (b) 음각패턴에 도전성 재료를 충진하는 단계 및 (c) 도전성 재료가 충진된 몰드기판의 일면에 대향하도록 캐리어(carrier)를 압착하여 도전성 재료를 캐리어에 이전하는 단계를 포함하는 전사회로 형성방법이 제공된다.
단계 (a)는, (a1) 몰드기판에 감광성 필름층을 적층하는 단계 및 (a2) 감광성 필름층을 선택적으로 노광, 현상하는 단계를 포함할 수 있다.
단계 (b) 이전에, 음각패턴에 분리막을 형성하는 단계를 더 둘 수 있다.
몰드기판은 금속판일 수 있으며, 단계 (b)는, 전해도금을 함으로써 수행될 수 있다.
단계 (c)는, (c1) 캐리어의 일면에 접착층을 형성하는 단계, (c2) 도전성 재료가 충진된 몰드기판의 일면과 접착층이 형성된 캐리어의 일면이 대향하도록 적층하고, 열압착하는 단계 및 (c3) 몰드기판과 캐리어를 분리하는 단계를 포함할 수 있다. 이 경우 접착층은, 열가소성 접착제일 수 있다.
단계 (c) 이후에, 상기 단계 (b) 및 상기 단계 (c)를 반복하여 수행할 수 있다.
또한, 본 발명의 다른 측면에 따르면, (o) 몰드기판에 선택적으로 레지스트를 형성하여 회로패턴에 상응하는 음각패턴을 형성하는 단계, (p) 음각패턴에 도전성 재료를 충진하는 단계, (q) 도전성 재료가 충진된 몰드기판의 일면에 대향하도 록 캐리어(carrier)를 압착하여 도전성 재료를 캐리어에 이전하는 단계 및 (r) 도전성 재료가 이전된 캐리어의 일면에 대향하도록 절연기판을 압착하여 도전성 재료를 절연기판에 전사하는 단계를 포함하는 회로기판 제조방법이 제공된다.
단계 (p) 이전에, 음각패턴에 분리막을 형성하는 단계를 더 둘 수 있다.
단계 (q)는, (q1) 캐리어의 일면에 접착층을 형성하는 단계, (q2) 도전성 재료가 충진된 몰드기판의 일면과 접착층이 형성된 캐리어의 일면이 대향하도록 적층하고, 열압착하는 단계 및 (q3) 몰드기판과 캐리어를 분리하는 단계를 포함할 수 있다.
단계 (r)는, (r1) 도전성 재료가 이전된 캐리어의 일면에 대향하여 절연기판을 적층하고, 압착하는 단계 및 (r2) 절연기판과 캐리어를 분리하는 단계를 포함할 수 있다.
절연기판은 열가소성 수지 및 유리 에폭시 수지 중 적어도 어느 하나를 포함하며, 단계 (r)는 절연기판이 연화 상태에서 수행된다.
전술한 것 외의 다른 측면, 특징, 잇점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 전사회로 형성방법 및 회로기판 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 전사회로 형성방법을 나타낸 흐름도이다. 도 1을 참조하면, 레지스트(12), 몰드기판(14), 캐리어(15), 분리막(16), 도전성 재료(18), 접착층(17), 전사회로(20)가 도시되어 있다.
본 발명에 있어 전사회로(20)라 함은, 절연기판(22)에 형성하고자 하는 회로패턴(24)에 상응하여 캐리어(15) 상에 양각으로 형성되는 도전성 재료(18)을 의미한다. 이때 캐리어(15) 상에 양각으로 형성되는 도전성 재료(18)가 연화 상태의 절연기판에 전사, 함입되어 회로기판을 형성하게 된다.
몰드기판(14)에 선택적으로 레지스트(12)를 형성하여 음각패턴을 형성하는 방법은 기존 설비를 이용하여 먼저 몰드기판(14)에 감광성 재료를 도포하고, 회로패턴(24)에 상응하게 포토마스크를 제작한 후 이를 감광성 재료가 도포된 몰드기판(14)에 적층한 후 자외선에 노광한다. 노광 후에 감광성 재료의 비경화 부분을 현상액으로 현상하여 몰드기판(14)에 회로패턴에 대응되는 음각패턴이 형성한다.
본 실시예에 있어서는 감광성 재료로써 감광성 필름층(예를 들면, 감광성 필름으로는 드라이 필름을 사용할 수 있다.)을 사용하여 몰드기판(14)에 적층하고, 이를 아트워크 필름 등의 포토마스크를 사용하여 선택적으로 노광, 현상하여 형성하고자 하는 회로패턴에 상응하는 음각패턴을 형성한다. 한편, 액상의 감광성 재료를 몰드기판(14)에 코팅하여 감광성 필름층을 형성하는 것도 가능하다.
몰드기판(14) 상에 적층된 감광성 필름층을 선택적으로 노광, 현상하면 몰드기판(14) 상에는 포토마스크에 의해 노광이 되지 않은 비경화 감광성 필름층이 제거되고, 노광에 의해 경화된 감광성 필름층은 남아 있게 되어 회로패턴에 상응하는 음각패턴을 형성할 수 있다. 경화된 감광성 필름층이 레지스트(12)가 된다. 즉, 몰드기판(14) 상에는 형성하고자 하는 회로패턴에 대응되는 패턴이 음각으로 몰드기판(14) 상에 형성된다(도 1의 (a) 참조).
몰드기판(14)에 음각패턴이 형성되면, 음각패턴에 도전성 재료(18)를 충진한다. 이때 도전성 재료(18)는 이후에 설명할 공정을 거쳐 절연기판에 전사되어 회로패턴을 이루게 된다.
음각패턴에 도전성 재료(18)를 충진하는 방법으로는 무전해 및/또는 전해 도금으로 도금하는 방법, 도전성 페이스트를 충전하는 방법, 잉크젯 프린팅으로 도전성 잉크를 충전하는 방법, 전도성 폴리머를 중합시켜 충전하는 방법 등 당업자에게 자명한 방법이 사용될 수 있다. 음각패턴에 충진되는 도전성 재료(18)로는 알루미늄(Al), 은(Ag), 구리(Cu), 크롬(Cr) 등 당업자에 자명한 도전성 물질이 사용될 수 있다.
본 실시예에 있어서는 몰드기판(14)을 금속판으로 하여 이를 전극으로 전해도금을 수행하여 음각패턴에 도전성 재료(18)를 충진한다.
한편, 몰드기판(14)이 금속판이 아닌 수지 등으로 이루어진 경우에는 먼저 무전해 도금을 실시하여 시드 레이어(Seed layer)를 형성한 후 이를 전극으로 전해도금을 수행하여 음각패턴에 도전성 재료(18)를 충진하는 것도 가능하다(도 1의 (c) 참조).
음각패턴에 도전성 재료(18)를 충진하기 이전에 음각패턴에 분리막(16)을 형성하는 단계를 더 둘 수 있다. 분리막(16)을 형성하는 이유는 이후에 설명할, 도전 성 재료(18)를 캐리어(15)에 이전하는 과정에서 몰드기판(14)에서 도전패턴을 용이하게 분리해내기 위함이다. 분리막(16)으로는 금속 또는 실리콘을 산소와 반응시켜 형성되는 산화막을 이용할 수 있다(도 1의 (b) 참조).
몰드기판(14)의 음각패턴에 도전성 재료(18)가 충진되면, 도전성 재료(18)가 충진된 몰드기판(14)의 일면에 대향하도록 캐리어(15)를 압착하여 도전성 재료(18)를 캐리어(15)에 이전한다. 도전성 재료(18)가 캐리어(15)에 이전되면 비로소 캐리어(15) 상에 전사회로(20)가 형성된다.
도전성 재료(18)를 캐리어(15)에 이전하는 방법은, 캐리어(15)의 일면에 접착층(17)을 형성하고, 이를 도전성 재료(18)가 충진된 몰드기판(14)의 일면에 대향하여 적층하고 열과 압력을 가하면서 압착한 후(도 1의 (d)참조), 캐리어(15)를 분리하면 몰드기판(14)의 도전성 재료(18)가 캐리어(15)에 접착되면서 이전되어 전사회로(20)를 형성하게 된다(도 1의 (e)참조). 이때, 몰드기판(14)의 음각패턴에 먼저 분리막(16)을 형성한 경우에는 용이하게 도전성 재료(18)가 캐리어(15)에 이전된다.
열 압착을 가할 때는 진공챔버(Vacuum Chamber)속에 넣어 열을 가하면서 압착하는 것이 좋다. 진공챔버 속에서 가압하는 이유는 몰드기판(14)과 캐리어(15)의 접착층(17) 사이에 공기층이 형성되어 공기층에 의해 도전패턴과 접착층(17)간의 접착불량의 발생을 막기 위함이다. 압력을 가하는 방법은 프레스에 의한 방법도 가능하나, 균등한 압력을 가하기 위해 고압의 액체나 기체를 이용하여 압력을 가하는 것도 가능하다.
캐리어(15)의 일면에 도포되는 접착층(17)은 열가소성 접착제를 도포한다. 열가소성 접착제를 사용함으로써 이후에 캐리어(15)에 형성된 전사회로(20)를 절연기판(22)에 전사하여 회로기판을 제조하는 경우 일정 온도를 가하여 접착층(17)의 접착력을 감소시켜 전사회로(20)가 용이하게 절연기판(22)에 전사될 수 있도록 한다.
몰드기판(14)에 충진된 도전성 물질이 캐리어(15)에 이전되면, 음각패턴이 형성된 몰드기판(14)을 다시 이용하여 동일한 전사회로(20)를 다수 형성할 수 있다. 이 경우 몰드기판은 재이용을 위해 경질의 재료를 사용하는 것이 좋다. 예를 들면, 금속판이나, 경질 수지 재료가 사용될 수 있다.
도 2는 본 발명의 바람직한 일 실시예에 따른 회로기판 제조방법을 나타낸 도면이다. 도 2를 참조하면, 캐리어(15), 접착층(17), 전사회로(20), 절연기판(22), 회로패턴(24)이 도시되어 있다.
본 실시예에 따른 회로기판 제조방법 중 캐리어(15) 상에 전사회로(20)를 형성하는 방법은 상술한 바와 같이, 몰드기판에 선택적으로 레지스트를 형성하여 회로패턴(24)에 상응하는 음각패턴을 형성하고, 음각패턴에 도전성 재료를 충진한 후, 도전성 재료가 충진된 몰드기판의 일면에 대향하도록 캐리어(15)를 압착하여 도전성 재료를 캐리어(15)에 이전하여 전사회로(20)를 형성한다. 이에 대한 상세한 사항은 상술한 바와 같으므로 그 설명을 생략하기로 한다.
상술한 전사회로(20) 형성방법에 따라 캐리어(15)에 도전성 재료가 이전되어 전사회로(20)가 형성되면, 전사회로(20)가 형성된 캐리어(15)의 일면과 절연기 판(22)을 압착하여 전사회로(20)를 절연기판(22)에 전사하여 회로패턴(20)이 함입된 회로기판을 제작할 수 있다.
절연기판(22)은 열가소성 수지 및 유리 에폭시 수지 중 적어도 어느 하나를 포함하며, 전사회로(20)를 절연기판(22)에 전사하는 경우 절연기판(22)은 연화 상태에 있다. 즉, 열가소성 또는/및 유리 에폭시 수지의 연화 온도 이상으로 가열하여 절연기판(22)을 연화 상태로 만든 후, 캐리어(15)에 양각으로 형성된 전사회로(20)를 연화 상태의 절연기판(22)에 함입되도록 한 후 캐리어(15)를 분리하고 절연기판(22)이 경화되면 전사회로(20)가 절연기판(22)에 함입된 형태의 회로기판을 제작할 수 있게 된다.
한편, 유리 섬유에 열경화성 수지를 침투시켜 반 경화상태로 만든 프리 플레그(Prepreg)를 절연기판(22)으로 사용하는 것도 가능하다.
도 2에 도시된 바와 같이, 절연기판(22)의 일면에 회로를 형성하는 경우에는 전사회로(20)가 형성된 캐리어(15)의 일면에 대향하여 절연기판(22)의 일면을 적층하고 서로 압착한 후 절연기판(22)과 캐리어(15)를 분리하면 캐리어(15)의 일면에 형성된 전사회로(20)가 절연기판(22)에 함입되어 전사된다. 이때 캐리어(15)와 전사회로(20)가 접하는 면의 접착층(17)은 열경화성 접착제로 되어 있으므로 일정 온도를 가하여 접착층(17)의 접착력을 감소시켜 전사회로(20)가 용이하게 절연기판(22)에 전사될 수 있다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 회로기판 제조방법을 나타낸 도면이다. 도 3을 참조하면, 캐리어(15), 접착층(17), 전사회로(20), 절연기 판(22), 회로패턴(24) 도시되어 있다.
본 실시예는 절연기판(22)의 양면에 회로를 형성하는 경우를 나타낸 것으로, 상술한 전사회로(20) 형성방법에 따라 절연기판(22)의 양면에 각각 형성하고자 하는 회로패턴에 상응하는 전사회로(20)가 형성된 캐리어(15)를 제작한 후, 두 개의 캐리어(15) 사이에 절연기판(22)을 개재하여 압착한 후 각각을 분리하면 캐리어(15)에 형성된 전사회로(20)가 절연기판(22)의 양면에 각각 전사되어 회로패턴(24)이 함입된 양면 회로기판을 제작할 수 있다.
도 4는 본 발명의 바람직한 일 실시예에 따른 전사회로 형성방법을 나타낸 순서도이다. 도 4를 참조하면, S100 단계에서는, 몰드기판에 선택적으로 레지스트를 형성하여 음각패턴을 형성한다. 본 실시예에서는 음각패턴을 형성하는 방법으로, 기존 설비를 이용하여 먼저 몰드기판에 감광성 재료를 도포하고(S110), 회로패턴에 상응하게 포토마스크를 제작한 후 이를 감광성 재료가 도포된 몰드기판에 적층한 후 자외선으로 노광한다. 노광 후에 감광성 재료의 비경화 부분을 현상액으로 현상하면 몰드기판에 회로패턴에 대응되는 음각패턴이 형성된다(S120).
S200 단계에서는, 음각패턴에 분리막을 형성한다. 분리막으로는 금속 또는 실리콘을 산소와 반응시켜 형성되는 산화막을 이용할 수 있다.
S300 단계에서는, 음각패턴에 도전성 재료를 충진한다. 음각패턴에 도전성 재료를 충진하는 방법으로는 무전해 및/또는 전해 도금으로 도금하는 방법, 도전성 페이스트를 충전하는 방법, 잉크젯 프린팅으로 도전성 잉크를 충전하는 방법, 전도성 폴리머를 중합시켜 충전하는 방법 등 당업자에게 자명한 방법이 사용될 수 있 다. 음각패턴에 충진되는 도전성 재료로는 알루미늄(Al), 은(Ag), 구리(Cu), 크롬(Cr) 등 당업자에 자명한 도전성 물질이 사용될 수 있다. 본 실시예에 있어서는 몰드기판을 금속판으로 하여 이를 전극으로 전해도금을 수행하여 음각패턴에 도전성 재료를 충진한다.
한편, 몰드기판이 금속판이 아닌 수지 등으로 이루어진 경우에는 먼저 무전해 도금을 실시하여 시드 레이어(Seed layer)를 형성한 후 이를 전극으로 전해도금을 수행하여 음각패턴에 도전성 재료를 충진하는 것도 가능하다.
S400 단계에서는, 몰드기판의 음각패턴에 도전성 재료가 충진되면, 도전성 재료가 충진된 몰드기판의 일면에 대향하도록 캐리어를 압착하여 도전성 재료를 캐리어에 이전한다. 도전성 재료가 캐리어에 이전되면 비로소 캐리어 상에 전사회로가 형성된다.
도전성 재료를 캐리어에 이전하는 방법은, 캐리어의 일면에 접착층을 형성하고(S410), 이를 도전성 재료가 충진된 몰드기판의 일면에 대향하여 적층하고 열과 압력을 가하면서 압착한 후(S420), 캐리어를 분리하면 몰드기판의 도전성 재료가 캐리어에 이전되어 전사회로를 형성하게 된다(S430). 캐리어가 분리되어 몰드기판에 충진된 도전성 물질이 이전되면, 음각패턴이 형성된 몰드기판을 다시 이용하여 동일한 전사회로를 다수 형성할 수 있다.
도 5는 본 발명의 바람직한 일 실시예에 따른 회로기판 제조방법을 나타낸 순서도이다.
본 실시예에 따른 회로기판 제조방법 중 캐리어 상에 전사회로를 형성하는 과정은 상술한 바와 같이 몰드기판에 선택적으로 레지스트를 형성하여 회로패턴에 상응하는 음각패턴을 형성하고, 음각패턴에 도전성 재료를 충진한 후, 도전성 재료가 충진된 몰드기판의 일면에 대향하여 캐리어(carrier)를 압착하여 도전성 재료를 캐리어에 이전하여 전사회로를 형성하게 된다. 이에 대한 상세한 사항은 상술한 바와 같으므로 그 설명을 생략하기로 하며, 캐리어 상에 형성된 전사회로를 절연기판에 전사하는 과정의 S500 단계만을 설명하기로 한다.
S500 단계에서는, 상술한 전사회로 형성방법에 따라 캐리어에 도전성 재료가 이전되어 전사회로가 형성되면, 전사회로가 형성된 캐리어의 일면과 절연기판을 압착하여 전사회로를 절연기판에 전사하여 회로패턴이 함입되는 회로기판을 제작한다.
절연기판의 일면에 회로를 형성하는 경우에는 전사회로가 형성된 캐리어의 일면에 대향하도록 절연기판을 적층하고 서로 압착한 후(S510), 절연기판과 캐리어를 분리하면 캐리어의 일면에 형성된 전사회로가 절연기판에 전사되어 함입된다(S520). 이때 캐리어와 전사회로가 접하는 면의 접착층은 열경화성 접착제로 되어 있으므로 일정 온도를 가하여 접착층의 접착력을 감소시켜 전사회로가 용이하게 절연기판에 전사될 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 기존 설비를 이용하여 절연기판에 전사할 수 있는 전사회로를 형성할 수 있으므로 비용을 절감할 수 있다.
또한, 전사회로를 절연기판에 전사하여 고밀도의 회로가 형성된 회로기판을 제작할 수 있고, 이와 같이 제작된 회로기판은 회로가 기판에 내부에 형성되어 있어 회로와 기판간의 접착력이 높아 회로의 박리가 적으며, 기판의 전체적인 두께를 감소할 수 있다.
또한, 회로가 기판의 내부에 형성되어 있어 평탄도가 우수하고 열 방출이 용이하다. 아울러, 기판의 휨 발생이 적으며, 인접 회로 간의 ion migration에 대한 신뢰성이 높일 수 있다.

Claims (12)

  1. (a) 몰드기판에 선택적으로 레지스트를 형성하여 회로패턴에 상응하는 음각패턴을 형성하는 단계;
    (b) 상기 음각패턴에 도전성 재료를 충진하는 단계; 및
    (c) 상기 도전성 재료가 충진된 상기 몰드기판의 일면에 대향하도록 캐리어(carrier)를 압착하여 상기 도전성 재료를 상기 캐리어에 이전하는 단계를 포함하는 전사회로 형성방법.
  2. 제1항에 있어서,
    상기 단계 (a)는,
    (a1) 상기 몰드기판에 감광성 필름층을 적층하는 단계;
    (a2) 상기 감광성 필름층을 선택적으로 노광, 현상하는 단계를 포함하는 전사회로 형성방법.
  3. 제1항에 있어서,
    상기 단계 (b) 이전에,
    상기 음각패턴에 분리막을 형성하는 단계를 더 포함하는 전사회로 형성방법.
  4. 제1항에 있어서,
    상기 몰드기판은 금속판이며,
    상기 단계 (b)는,
    전해도금을 함으로써 수행되는 것을 특징으로 하는 전사회로 형성방법.
  5. 제1항에 있어서,
    상기 단계 (c)는,
    (c1) 상기 캐리어의 일면에 접착층을 형성하는 단계;
    (c2) 상기 도전성 재료가 충진된 상기 몰드기판의 일면과 상기 접착층이 형성된 상기 캐리어의 일면이 대향하도록 적층하고, 열압착하는 단계; 및
    (c3) 상기 몰드기판과 상기 캐리어를 분리하는 단계를 포함하는 것을 특징으로 하는 전사회로 형성방법.
  6. 제5항에 있어서,
    상기 접착층은,
    열가소성 접착제를 포함하는 것을 특징으로 하는 전사회로 형성방법.
  7. 제1항에 있어서,
    상기 단계 (c) 이후에, 상기 단계 (b) 및 상기 단계 (c)를 반복하여 수행하는 것을 특징으로 하는 전사회로 형성방법.
  8. (o) 몰드기판에 선택적으로 레지스트를 형성하여 회로패턴에 상응하는 음각패턴을 형성하는 단계;
    (p) 상기 음각패턴에 도전성 재료를 충진하는 단계;
    (q) 상기 도전성 재료가 충진된 상기 몰드기판의 일면에 대향하도록 캐리어(carrier)를 압착하여 상기 도전성 재료를 상기 캐리어에 이전하는 단계; 및
    (r) 상기 도전성 재료가 이전된 상기 캐리어의 일면에 대향하도록 절연기판을 압착하여 상기 도전성 재료를 상기 절연기판에 전사하는 단계를 포함하는 회로기판 제조방법.
  9. 제8항에 있어서,
    상기 단계 (p) 이전에,
    상기 음각패턴에 분리막을 형성하는 단계를 더 포함하는 회로기판 제조방법.
  10. 제8항에 있어서,
    상기 단계 (q)는,
    (q1) 상기 캐리어의 일면에 접착층을 형성하는 단계;
    (q2) 상기 도전성 재료가 충진된 상기 몰드기판의 일면과 상기 접착층이 형성된 상기 캐리어의 일면이 대향하도록 적층하고, 열압착하는 단계; 및
    (q3) 상기 몰드기판과 상기 캐리어를 분리하는 단계를 포함하는 것을 특징으로 하는 회로기판 제조방법.
  11. 제8항에 있어서,
    상기 단계 (r)는,
    (r1) 상기 도전성 재료가 이전된 상기 캐리어의 일면에 대향하여 절연기판을 적층하고, 압착하는 단계; 및
    (r2) 상기 절연기판과 상기 캐리어를 분리하는 단계를 포함하는 것을 특징으로 하는 회로기판 제조방법.
  12. 제8항에 있어서,
    상기 절연기판은 열가소성 수지, 유리 에폭시 수지 및 이들의 혼합물로 구성된 군으로부터 선택된 어느 하나를 포함하며, 상기 단계 (r)에서 상기 절연기판은 연화 상태인 것을 특징으로 하는 회로기판 제조방법.
KR1020060104205A 2006-10-25 2006-10-25 전사회로 형성방법 및 회로기판 제조방법 KR100782412B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060104205A KR100782412B1 (ko) 2006-10-25 2006-10-25 전사회로 형성방법 및 회로기판 제조방법
US11/976,071 US8418355B2 (en) 2006-10-25 2007-10-19 Method for manufacturing circuit board
TW096139550A TWI347159B (en) 2006-10-25 2007-10-22 Method for forming transcriptional circuit and method for manufacturing circuit board
JP2007276876A JP4635224B2 (ja) 2006-10-25 2007-10-24 回路基板の製造方法
CN200710165430.9A CN101170874B (zh) 2006-10-25 2007-10-25 用于形成转录电路的方法和用于制造电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060104205A KR100782412B1 (ko) 2006-10-25 2006-10-25 전사회로 형성방법 및 회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR100782412B1 true KR100782412B1 (ko) 2007-12-05

Family

ID=39139712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104205A KR100782412B1 (ko) 2006-10-25 2006-10-25 전사회로 형성방법 및 회로기판 제조방법

Country Status (5)

Country Link
US (1) US8418355B2 (ko)
JP (1) JP4635224B2 (ko)
KR (1) KR100782412B1 (ko)
CN (1) CN101170874B (ko)
TW (1) TWI347159B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130056607A (ko) * 2011-11-22 2013-05-30 성낙훈 유동성 수지를 이용한 도전체판의 제조방법과 그에 의하여 만들어지는 도전체판
KR20170070454A (ko) * 2015-12-14 2017-06-22 주식회사 동진쎄미켐 전주도금방식을 이용하는 금속배선 형성방법 및 이에 사용되는 메탈 페이스트 조성물
KR101947641B1 (ko) * 2017-07-13 2019-02-13 서울대학교산학협력단 투명전극 및 이를 제조하는 방법과 제조장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101489356B (zh) * 2008-01-16 2011-03-30 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP4683239B2 (ja) * 2008-05-14 2011-05-18 ソニー株式会社 印刷用凹版の製造方法、電気基板の製造方法、および表示装置の製造方法
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2012074465A (ja) * 2010-09-28 2012-04-12 Fujikura Ltd 転写媒体、配線板の製造方法
TW201216801A (en) * 2010-10-01 2012-04-16 Hung-Ming Lin Manufacturing method of circuit board
US20130284500A1 (en) * 2012-04-25 2013-10-31 Jun-Chung Hsu Laminate circuit board structure
KR102051117B1 (ko) * 2012-09-18 2019-12-02 김정식 감광재를 활용한, 기둥부를 구비한 인쇄전자회로 기판의 제조방법과 그에 의한 인쇄전자회로 기판
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
CN106687893B (zh) * 2014-12-26 2020-05-22 株式会社藤仓 布线体、布线基板、触摸传感器以及布线体的制造方法
WO2016121972A1 (ja) 2015-01-30 2016-08-04 株式会社フジクラ 配線体、配線基板、及びタッチセンサ
TWI628062B (zh) * 2016-03-17 2018-07-01 欣興電子股份有限公司 線路板的製作方法與感壓印模
JP7223868B2 (ja) 2019-02-14 2023-02-16 オルボテック リミテッド 高密度導体を有するｐｃｂ製品を調製するための方法及び装置
CN110536559A (zh) * 2019-08-28 2019-12-03 吴江友鑫新材料科技有限公司 一种外凸式的透明导电薄膜的制备方法
CN113490344A (zh) * 2021-07-08 2021-10-08 江西柔顺科技有限公司 一种柔性线路板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141089B1 (ko) * 1990-11-28 1998-06-15 쓰지 하루오 스탬퍼제조방법
JP2003071849A (ja) 2001-08-30 2003-03-12 Columbia Music Entertainment Inc スタンパ製造方法
KR20050100592A (ko) * 2002-08-30 2005-10-19 도요 고세이 고교 가부시키가이샤 패턴 형성 몰드의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636894A (ja) 1986-06-27 1988-01-12 株式会社メイコー 導体回路板の製造方法
US5201268A (en) * 1990-12-25 1993-04-13 Matsushita Electric Industrial Co., Ltd. Intaglio printing process and its application
JPH05309963A (ja) 1992-05-14 1993-11-22 Matsushita Electric Ind Co Ltd 印刷用凹版および印刷方法
JP4576670B2 (ja) * 2000-06-07 2010-11-10 パナソニック株式会社 セラミック基板の製造方法
JP4134552B2 (ja) * 2001-11-08 2008-08-20 松下電器産業株式会社 転写部材及びその製造方法及び電子部品及びパターン形成方法
EP1357773A3 (en) 2002-04-25 2005-11-30 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
KR100914200B1 (ko) * 2002-12-27 2009-08-27 엘지디스플레이 주식회사 액정 표시 소자의 제조 방법
KR100442918B1 (ko) * 2003-02-06 2004-08-02 엘지전자 주식회사 다층인쇄회로기판의 제조방법
TWI263119B (en) 2004-02-10 2006-10-01 Univ Nat Cheng Kung Imprinting method of non-smooth surface
JP2006229115A (ja) 2005-02-21 2006-08-31 North:Kk 配線基板製造用金属部材と、それを用いた配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141089B1 (ko) * 1990-11-28 1998-06-15 쓰지 하루오 스탬퍼제조방법
JP2003071849A (ja) 2001-08-30 2003-03-12 Columbia Music Entertainment Inc スタンパ製造方法
KR20050100592A (ko) * 2002-08-30 2005-10-19 도요 고세이 고교 가부시키가이샤 패턴 형성 몰드의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130056607A (ko) * 2011-11-22 2013-05-30 성낙훈 유동성 수지를 이용한 도전체판의 제조방법과 그에 의하여 만들어지는 도전체판
KR101903187B1 (ko) 2011-11-22 2018-10-01 제이엔씨 주식회사 유동성 수지를 이용한 도전체판의 제조방법과 그에 의하여 만들어지는 도전체판
KR20170070454A (ko) * 2015-12-14 2017-06-22 주식회사 동진쎄미켐 전주도금방식을 이용하는 금속배선 형성방법 및 이에 사용되는 메탈 페이스트 조성물
KR102454430B1 (ko) * 2015-12-14 2022-10-17 주식회사 동진쎄미켐 전주도금방식을 이용하는 금속배선 형성방법 및 이에 사용되는 메탈 페이스트 조성물
KR101947641B1 (ko) * 2017-07-13 2019-02-13 서울대학교산학협력단 투명전극 및 이를 제조하는 방법과 제조장치

Also Published As

Publication number Publication date
CN101170874B (zh) 2011-04-06
JP2008109141A (ja) 2008-05-08
CN101170874A (zh) 2008-04-30
TW200826770A (en) 2008-06-16
US20080098596A1 (en) 2008-05-01
JP4635224B2 (ja) 2011-02-23
US8418355B2 (en) 2013-04-16
TWI347159B (en) 2011-08-11

Similar Documents

Publication Publication Date Title
KR100782412B1 (ko) 전사회로 형성방법 및 회로기판 제조방법
CN101170875B (zh) 电路板及其制造方法
KR100746361B1 (ko) 인쇄회로기판 제조방법
KR100792525B1 (ko) 인쇄회로기판 제조방법
US7824838B2 (en) Method of manufacturing printed circuit board
US20100051172A1 (en) Method for manufacturing ceramic green sheet and method for manufacturing multilayer ceramic circuit board
TWI482549B (zh) 印刷電路板之製造方法
KR20150083424A (ko) 배선 기판의 제조 방법
JP5640613B2 (ja) 半導体パッケージ基板の製造方法
KR100782403B1 (ko) 회로기판 제조방법
US6800211B2 (en) Method for removing voids in a ceramic substrate
JP2003068555A (ja) 電子部品の導体パターン形成方法及びコモンモードチョークコイル
KR101538046B1 (ko) 세라믹 소자 제조방법 및 세라믹 소자
KR100940169B1 (ko) 경화 수지층을 형성하는 인쇄회로기판의 제조방법
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
KR20030006402A (ko) 균일한 압력전달이 가능한 다층 인쇄회로기판의 제조방법
JP2001237545A (ja) 配線板の製造方法
KR100836633B1 (ko) 스템퍼 제조방법
KR20060042723A (ko) 경연성 다층 인쇄회로기판의 제조 방법
JP2002217248A (ja) パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法
JP2010287765A (ja) インプリント方法、配線パターンの形成方法、および積層電子部品
KR100385710B1 (ko) 다층 인쇄회로기판의 제조방법
TW202312803A (zh) 電路板的製作方法
KR20130033680A (ko) 인쇄회로기판의 제조방법
CN109600928A (zh) 电路板的制造方法以及应用于制造其的堆叠结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee