JP2013251554A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013251554A
JP2013251554A JP2013138757A JP2013138757A JP2013251554A JP 2013251554 A JP2013251554 A JP 2013251554A JP 2013138757 A JP2013138757 A JP 2013138757A JP 2013138757 A JP2013138757 A JP 2013138757A JP 2013251554 A JP2013251554 A JP 2013251554A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
film
layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013138757A
Other languages
English (en)
Other versions
JP5679482B2 (ja
Inventor
Hideaki Kuwabara
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013138757A priority Critical patent/JP5679482B2/ja
Publication of JP2013251554A publication Critical patent/JP2013251554A/ja
Application granted granted Critical
Publication of JP5679482B2 publication Critical patent/JP5679482B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】基板を用いて封止を行い、パッケージ内部の気密性を長時間確保する気密封止パ
ッケージ、または外部からの圧力による破壊を低減する封止構造を実現することを課題と
する。
【解決手段】第1の基板に半導体材料からなる枠を設け、半導体素子を有する第2の基板
に接合することにより、枠の内側に半導体素子が位置するように第1の基板と第2の基板
を貼り合わせる。枠を構成する枠部材としてL字状の半導体材を2つ組み合わせて枠を構
成してもよいし、棒状の半導体材を4つ以上組み合わせて枠を形成してもよい。
【選択図】図1

Description

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や、
有機発光素子を有する発光表示装置や、プラズマディスプレイ表示装置や、光モジュール
や、無線チップを部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用
いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタは
ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
従来、画像表示装置として液晶表示装置が知られている。パッシブマトリクス型の液晶
表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置
が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては
、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが
形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧
が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が
行われ、この光学変調が表示パターンとして観察者に認識される。
また、本出願人は、液晶を滴下する特許文献1を提案している。
また、近年、自発光型の素子としてEL素子を有した発光装置の研究が活発化しており
、特に、EL材料として有機材料を用いた発光装置が注目されている。この発光装置はE
Lディスプレイとも呼ばれている。
物質に電界を印加したときに発光を生じる現象はEL(Electrolumines
cence)現象と呼ばれ、公知な現象として知られている。特にZnS:Mnの無機薄
膜を用いた無機ELや、有機蒸着薄膜を用いた有機ELは明るく、高効率のEL発光を示
しディスプレイへの応用が図られている。
有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(
蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の成
膜装置および成膜方法により作製される発光装置は、どちらの発光を用いた場合にも適用
可能である。
発光装置は、液晶表示装置と異なり自発光型であるため視野角の問題がないという特徴が
ある。即ち、屋外に用いられるディスプレイとしては、液晶ディスプレイよりも適してお
り、様々な形での使用が提案されている。
また、陰極、EL層及び陽極で形成される発光素子をEL素子といい、これには、互い
に直交するように設けられた2種類のストライプ状電極の間にEL層を形成する方式(単
純マトリクス方式)、又はTFTを有しマトリクス状に配列された画素電極と対向電極と
の間にEL層を形成する方式(アクティブマトリクス方式)の2種類がある。しかし、画
素密度が増えた場合には、画素(又は1ドット)毎にスイッチが設けられているアクティ
ブマトリクス型の方が低電圧駆動できるので有利であると考えられている。
また、EL層を形成するEL材料は極めて劣化しやすく、酸素もしくは水の存在により容
易に酸化もしくは吸湿して劣化するため、発光素子における発光輝度の低下や寿命が短く
なる問題がある。そこで、発光素子に封止缶を被せて内部にドライエアを封入し、さらに
乾燥剤を貼り付けることによって、発光素子への酸素の到達、もしくは水分の到達を防止
している。
また、本出願人は、発光装置において、封止基板の凹部に乾燥剤を設ける特許文献2を
提案している。
また、本出願人は、発光装置において、半導体基板を用いた特許文献3を提案している。
米国特許第4691995号 米国特許第6724150号 米国特許第6876145号
従来の封止技術においては、有機材料であるシール材が用いられ、一対の基板を貼り合わ
せている。シール材の材料は、様々な用途に合わせて開発されており、例えば、液晶注入
法用のシール材、液晶滴下法用のシール材、有機EL用のシール材などがそれぞれの表示
パネルに用いられている。いずれのシール材も有機材料である。
また、近年、半導体装置の長期信頼性、及び耐久性がさらに求められており、有機材料で
あるシール材の信頼性、及び耐久性が律則になる恐れがある。
また、高強度のセラミック基板を用いて封止を行う技術もあるが、セラミック基板は切断
や薄膜化などの加工が困難であり、所望の形状、例えば外形サイズや厚さを得ることが困
難である。また、セラミック基板は非透光性であるため、光受光センサや液晶表示装置や
プラズマディスプレイなどの封止には用いることができない。また、耐熱性が高いため、
熱膨張係数が低いセラミック基板は、素子を形成したガラス基板などと接着材で貼り合わ
せようとする場合、熱膨張係数の差が大きいため、基板間の密着性が低下する恐れがある
セラミック基板を用いることなく、基板を用いて封止を行い、パッケージ内部の気密性を
長時間確保する気密封止パッケージを実現することを課題の一とする。また、外部からの
圧力による破壊を低減する封止構造を実現することも課題の一とする。
また、水分などの不純物の侵入を防止する封止構造を提供することも課題の一とする。ま
た、外部からの圧力に対する無線チップの信頼性を向上するための構造も提供することも
課題の一とする。また、曲げに強い無線チップの構造も提供することも課題の一とする。
本発明は、気密封止パッケージにおいて、有機材料であるシール材の使用量を少なくする
、好ましくは使用しないことで上記課題を解決しようとするものである。
気密封止パッケージは、第1の基板に半導体材料からなる枠を設け、半導体素子を有する
第2の基板に接合することにより、枠の内側に半導体素子が位置するように第1の基板と
第2の基板を貼り合わせて枠内の気密性を確保する。
第1の基板に半導体材料からなる枠を設ける方法は、水素イオン照射による分離法(水素
イオン注入剥離法)などを用いればよく、特に限定されない。水素イオン照射による分離
法とは、半導体基板に水素イオンを照射し、半導体基板中に分離層となる水素含有層を形
成した後、もう一つの基板と固定させ、最後に熱処理などを行うことで水素含有層の層内
または界面で半導体基板の一部を分離し、固定させた基板上に単結晶半導体層を形成する
方法である。水素イオン照射による分離法は、半導体基板の水素含有層の形成位置によっ
て、得られる単結晶半導体層の厚さが決定されるため、一対の基板間隔を保持する枠、即
ち単結晶半導体層を薄くする場合に適している。枠は、単結晶半導体基板若しくは多結晶
半導体基板を用いて形成する。単結晶半導体基板としては、シリコンやゲルマニウムなど
の半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどを用いる
ことができる。半導体基板は、0.5mmから1.5mm程度の厚さを有している。基板
間隔に合わせて半導体基板を研削して0.5mmよりも薄くしてもよい。半導体基板を切
り出して枠を形成してもよいが、好ましくは、水素イオン照射による分離法を用いて半導
体基板と第1の基板とを貼り合わせた後、半導体基板の一部を分離し、分離することで得
られた第1の基板上の単結晶半導体層に対してパターニングを行う。互いに清浄化された
表面を密接させると表面間引力により接合が形成されるため、室温で接合することが可能
である。接合強度をより高めるため、接合したい部分には、平滑面を有し親水性表面を形
成する接合層を設けることが好ましい。平滑面を得るために化学的機械研磨(Chemi
cal−Mechanical Polishing:以下、CMPと記す)を用いた装
置などで平坦化処理を行ってもよい。第1の基板の接合層と第2の基板の接合層とを密接
させて、室温で接合することが好ましい。
さらに、接合の固着強度を増大させるため、加熱処理を行ってもよい。親水性にする処理
を加え接合層を形成する場合には、表面の水酸基が作用して水素結合により接合が形成さ
れる。さらに清浄化された表面同士を密接させて接合を形成したものに対して、室温以上
の温度で加熱すると接合強度を高めることができる。透光性を有する第1の基板としてガ
ラス基板を用いる場合、接合強度を高めるための加熱温度は、基板の歪み点未満の温度範
囲で行う。また、ハロゲンランプなどを用いて加熱してもよいし、レーザー光を走査して
部分的に加熱を行ってもよい。
本明細書で開示する発明の構造は、第1の基板及び第2の基板と、第1の基板上に半導体
素子と、第1の基板と第2の基板の間に半導体材とを有し、半導体素子は、第1の基板、
第2の基板、及び半導体材とで封止され、第1の基板と第2の基板の間隔は半導体材で保
持される半導体装置である。
上記構造において、半導体材と第1の基板との間には無機絶縁材料の第1の接合層を有し
ている。無機絶縁材料の第1の接合層を用いることで、シール材などの接着材料を用いな
くとも、半導体材と第1の基板とを強固に固定することができる。また、半導体材と第2
の基板との間には無機絶縁材料の第2の接合層を有している。無機絶縁材料の第2の接合
層を用いることで、シール材などの接着材料を用いなくとも、半導体材と第2の基板とを
強固に固定することができる。少なくとも第1の基板或いは第2の基板の一方と、半導体
材とを接合させる。
また、上記構造において、半導体材は、枠形状であり、半導体材と第1の基板と第2の基
板とで囲まれた空間に半導体素子が封止されている。また、枠形状の半導体材は、第1の
基板と第2の基板との基板間隔を保持するスペーサとしての機能も有する。
枠は、同一半導体基板から環状になっている形状で作製することがシール材を使用しない
で封止できる点で好ましいが、枠を構成する枠部材としてL字状の半導体材を2つ組み合
わせて枠を構成してもよいし、棒状の半導体材を4つ以上組み合わせて枠を形成してもよ
い。枠として複数の半導体材を用いる場合、枠部材の連結部分はシール材を用いる。枠部
材の連結部分にシール材を一部用いたとしても、従来と比べてシール材の使用部分が格段
に少ないため、従来の封止構造より水分などの不純物の侵入を防止でき、信頼性を向上す
ることができる。
また、他の発明の構造は、第1の基板及び第2の基板と、前記第1の基板上に半導体素
子と、前記第1の基板と前記第2の基板の間に複数の半導体材とを有し、前記半導体素子
は、前記第1の基板、前記第2の基板、及び複数の半導体材で封止され、第1の基板と第
2の基板の間隔は複数の半導体材で保持される半導体装置である。
上記構造において、複数の半導体材の形状は棒状またはL字状であり、複数の半導体材と
第1の基板と第2の基板とで囲まれた空間に半導体素子が封止されている。また、無線チ
ップや光センサなどにおいては、無線チップに有機メモリなどの有機材料を用いる場合を
除き、気密封止しなくともよい。無線チップや光センサなどの半導体素子においては、必
ずしも一対の基板間を気密空間としなくともよく、一対の基板の基板間隔を保持するスペ
ーサとして機能させる。本発明においては、外部からの衝撃などから無線チップや光セン
サなどの半導体素子を保護するため、一対の基板間に無線チップや光センサなどの半導体
素子を配置する。
また、他の発明の構造は、第1の基板と第2の基板と、第1の基板上に半導体回路と、
第1の基板と第2の基板の間に複数の半導体材とを有し、複数の半導体材は、半導体回路
の周囲に配置される半導体装置である。
上記構成において、さらに第1の基板上に半導体回路と電気的に接続するアンテナを有す
ることで無線信号の通信を行う半導体回路とすることができる。アンテナと半導体回路と
の電気的な接続を行う部分は、特に外部からの圧力などに弱く、何らかの力が加えられる
ことで接続が破壊される恐れがある。アンテナを第1の基板または第2の基板で保護する
ことによって、外部からの衝撃に耐えることができる。また、第1の基板または第2の基
板としてガラス基板のような割れやすい材料を用いる場合、一対の基板とせず一枚の基板
に露出した半導体回路やアンテナを形成した場合と比較して、複数の半導体材により一方
の基板に加えられた圧力を分散することができるため、全体の強度を向上させることがで
きる。また、第1の基板または第2の基板として樹脂基板のような曲がりやすい材料を用
いる場合、半導体回路の周囲に複数の半導体材を配置することで基板の曲げを部分的に抑
えることができ、特にアンテナと半導体回路の接続部分を保護することができる。半導体
材は曲がりにくいため、骨部材として機能する。また、第1の基板と第2の基板の間隔は
半導体材で保持されている。
上記各構造において、半導体材と第1の基板との間には無機絶縁材料の接合層を有してい
る。また、半導体材と第2の基板との間には無機絶縁材料の接合層を有している。無機絶
縁材料の接合層を用いることで、基板との接合構造を単純な構成としている。この単純な
構成は、少なくとも第1の基板上に第1の接合層、半導体材、第2の接合層、第2の基板
の順で重なっている構造である。
また、画素部に半導体素子を用いたアクティブマトリクス型の表示装置を作製する場合
、上記構造を実現するための発明の構成は、透光性を有する第1の基板に半導体材の一方
の面を接合し、第2の基板に半導体素子を含む画素部を形成し、前記半導体材のもう一方
の面と前記第2の基板とを接合して、前記半導体材と前記第1の基板と前記第2の基板と
で囲まれた空間に前記画素部を封止する半導体装置の作製方法である。
また、上記作製方法の構成において、画素部と半導体材とは重ならないように配置され、
画素部の周りに半導体材が配置される。
また、上記各構造において、半導体材は、単結晶半導体材、好ましくは単結晶シリコンで
ある。半導体素子には活性層となる半導体層が用いられ、半導体素子の劣化の原因の一つ
とされているのが、外部からの不純物(特にNa、Kなどのアルカリ金属)の侵入である
。半導体素子の周りに単結晶半導体材を配置することで、単結晶半導体材中に優先的に外
部からの不純物を侵入させ、単結晶半導体材中に保持させることで、半導体素子の半導体
層への不純物の侵入を防止している。半導体素子の半導体層への不純物の侵入を防止する
ことで長期信頼性が向上する。また、周囲に配置する単結晶半導体材は半導体素子に用い
る半導体層よりグレードの低いものを用いることができ、安価に作製できる。
また、プラズマディスプレイ装置のパッケージに用いることもできる。
また、表示装置に限定されず、様々な気密封止パッケージに用いることができる。例えば
、赤外線リモコン用の受光モジュールの気密封止に用いてもよい。また、SAWフィルタ
などの高周波半導体素子の封止用シールドに用いてもよい。
ガラス基板を封止基板として用いて、気密性の高いパッケージを行うことができるため、
封止基板に光を透過させる半導体モジュールに最適である。また、ガラス基板を用いる場
合、セラミック基板に比べて加工しやすく、封止基板の接着後に余分な箇所をカットする
ことができ、モジュールの小型化を図ることができる。また、半導体材を、第1の基板と
第2の基板との基板間隔を保持するスペーサとして機能させることができ、半導体回路を
保護することができる。
半導体装置の作製工程を示す斜視図および断面図。 半導体装置の作製工程を示す断面図。 液晶表示装置の断面図及び上面図。 受光部を有する半導体装置の断面図および上面図。 半導体装置の断面図及び上面図。 半導体装置の上面図。 電子機器の一例を示す図。 半導体装置の上面図及び断面図。
本発明の実施形態について、以下に説明する。
(実施の形態1)まず、単結晶シリコン基板110を用意する(図1(A))。なお、単
結晶シリコン基板に限らず、単結晶シリコンゲルマニウム基板等を用いてもよい。単結晶
シリコン基板110は、例えば、直径が120mm〜300mmの円盤状のものを用いる
次いで、単結晶シリコン基板110から枠となる部材を取り出し、透光性を有する第1の
基板111に半導体材料からなる枠114を設ける(図1(B))。透光性を有する第1
の基板に半導体材料からなる枠を設ける方法は、水素イオン照射による分離法などを用い
ればよく、特に限定されない。枠は、単結晶半導体基板若しくは多結晶半導体基板を用い
て形成する。半導体基板を切り出して枠を形成してもよいが、好ましくは、水素イオン照
射による分離法を用いる。
図2(A)〜図2(E)に水素イオン照射による分離法を用いて枠を形成する一例を示す
単結晶シリコン基板110上に第1の窒素を含む酸化珪素膜(以下、SiON膜と表記す
る)131aを形成する(図2(A))。膜厚は実施者が適宜決定すれば良いが、10〜
500nm(好ましくは20〜50nm)とすれば良い。第1のSiON膜131aは、
後に枠の部材として機能する。なお、第1のSiON膜131aはプラズマCVD法や低
圧CVD法などのCVD法、スパッタ法などの方法を用いて形成することができる。なお
、酸素を含むガス雰囲気下でのプラズマ放電により生成された酸素ラジカル(OHラジカ
ルを含む場合もある)によって単結晶シリコン基板の表面を処理し、窒素を含むガス雰囲
気下でのプラズマ放電により生成された窒素ラジカル(NHラジカルを含む場合もある)
によって単結晶シリコン基板の表面を処理することにより、単結晶シリコン基板110上
に第1のSiON膜131aを形成することができる。これにより、後に封止基板と接合
する際の接合強度を強めることができる。
なお、第1のSiON膜131aは必ずしも設ける必要はなく、単結晶シリコン基板に水
素を導入して水素含有層が形成された基板を用いてもよい。また、SiON膜のかわりに
TEOSガスと酸素ガスとの混合ガスを用いて化学気相成長法(CVD法:Chemic
al Vapor Deposition法)又はプラズマ化学気相成長法(プラズマC
VD法)によって成膜された酸化珪素膜を形成してもよい。また、単結晶シリコン基板上
にSiON膜及び酸素を含む窒化珪素膜(以下、SiNO膜と表記する)を順次積層し、
単結晶シリコン基板の内部に部分的に水素を導入して水素含有層を形成した後に、SiN
O膜上にTEOSガスと酸素ガスとの混合ガスを用いてCVD法又はプラズマCVD法に
よって成膜された酸化珪素膜を形成した基板を用いてもよい。また、単結晶シリコン基板
上にSiON膜、SiNO膜、TEOSガスと酸素ガスとの混合ガスを用いてCVD法又
はプラズマCVD法によって成膜された酸化珪素膜を順次積層し、単結晶シリコン基板の
内部に部分的に水素を導入して水素含有層を形成してもよい。なお、TEOSガスと酸素
ガスとの混合ガスを用いてCVD法又はプラズマCVD法によって成膜された酸化珪素膜
を形成する場合、40nm以上800nm以下の膜厚で形成することが好ましい。
なお、ここでTEOSガスとは、Tetra Ethyl Ortho Silicat
eガスを意味する。TEOSガスと酸素ガスとを用いたCVD法又はプラズマCVD法に
よって成膜された酸化珪素膜を単結晶シリコン基板と封止基板との貼り合わせ界面に設け
ることにより、基板の密着性をより向上させることができる。
なお、単結晶シリコン基板上に第1のSiON膜131aを形成しない場合、単結晶シリ
コン基板の表面に、自然酸化膜、ケミカルオキサイド、又は酸素を含む雰囲気でUV光を
照射することにより形成された極薄酸化膜を形成しておくことが好ましい。ここで、ケミ
カルオキサイドは、オゾン水、過酸化酸素水、硫酸等の酸化剤で単結晶シリコン基板表面
を処理することにより形成することができる。単結晶シリコン基板上に酸化膜を形成して
おくことで、後に水素を導入した際の単結晶シリコン基板表面のエッチングを防ぐことが
できる。
次に、第1のSiON膜131a側から単結晶シリコン基板110に第1のSiON膜1
31aを通して水素を導入して水素含有層140を形成する(図2(B))。また、図2
(B)に示した矢印の反対側から単結晶シリコン基板110に水素を導入して水素含有層
140を形成してもよい。なお、水素含有層140が形成される深さ(単結晶シリコン基
板110と第1のSiON膜131aとの界面と水素含有層140との間の距離)は、後
に基板間隔を保持するスペーサの一部として機能する単結晶シリコン層の膜厚となる。
例えば、単結晶シリコン基板110の表面と水素含有層140との間に100nm厚の単
結晶シリコン層が残る様に、質量分離イオン注入装置を用い、イオンインプランテーショ
ン法を用いて水素イオンを1×1016〜1×1017atoms/cmのドーズ量で
照射することができる。また、非質量分離イオンドーピング装置を用いてH イオンを
主なイオン種として水素イオンを照射してもよい。イオンドーピング装置を用いる場合、
水素イオンとしてH を用いることにより、照射に要する時間を短縮することができる
なお、本実施の形態において第1のSiON膜131aの表面を平坦化する処理を行って
おいてもよい。例えば、CMP(ケミカルメカニカルポリッシング)と呼ばれる研磨処理
によりSiON膜表面を平坦化することができる。SiON膜表面を平坦化しておくこと
により、後に貼り合わせる封止基板との密着性を高めることができる。
次に、単結晶シリコン基板110に形成された第1のSiON膜131aにアルゴンイオ
ンビームを真空中で照射して、表面の原子を化学結合を形成しやすい活性な状態とする。
ここで、アルゴンガス雰囲気下でのプラズマ放電により生成されたアルゴンイオンを第1
のSiON膜131a表面に衝突させることで第1のSiON膜131aを活性な状態と
することができる。なお、アルゴンイオンビームに限らず、表面をプラズマ雰囲気、X線
、電子線にさらすことにより表面を活性な状態とすることができる。プラズマ雰囲気にさ
らすときに用いるガスは、酸素、窒素、水素、アルゴンやヘリウム等の不活性ガス、又は
アンモニア等の分子ガスなどを用いることができる。なお、その際に基板に照射するエネ
ルギーはDCバイアスで数ボルト〜400ボルト程度の範囲で制御するのが好ましい。ま
た、20eV以上200eV未満のエネルギーを持つイオン雰囲気中に晒すことにより表
面を活性な状態としてもよい。
次に、単結晶シリコン基板110とは、別途用意された封止基板となる透光性を有する第
1の基板111とを貼り合わせる。本実施の形態では第1の基板としてガラス基板を用い
、その表面に第1の酸素を含む窒化珪素(SiNO)膜112及び第2の窒素を含む酸化
珪素(SiON)膜131bを順次形成しておく(図2(C))。なお、単結晶シリコン
基板表面と同様に第2のSiON膜131bの表面を活性化しておいてもよい。なお、必
ずしも第1の基板111上に第1のSiNO膜112又は第2のSiON膜131bを設
ける必要はない。また、ガラス基板上に、TEOSガスと酸素ガスとの混合ガスを用いて
CVD法又はプラズマCVD法によって成膜された酸化珪素膜が形成された基板を用いて
もよい。また、表面に絶縁層が形成されていないガラス基板を用いてもよい。その場合、
ガラス基板表面を洗浄しておくことが好ましい。
本実施の形態では、互いの面を接触させて貼り合わせることにより第1のSiON膜13
1aと第2のSiON膜131bとの界面での化学結合が形成され、第1のSiON膜1
31aと第2のSiON膜131bとが接合した第3のSiON膜131が形成される。
本実施の形態では、真空中で基板表面にアルゴンイオンビームなどを照射することにより
、基板表面に存在する吸着ガスや自然酸化膜などをエッチングし、基板表面に接合するた
めの結合力を付与し、重ね合わせることにより2枚の基板を貼り合わせることが可能であ
る。このように貼り合わされた基板界面では原子間結合が形成され、加熱処理を行うこと
なく強固な結合を形成することができる。
なお、ガラス基板のかわりに、後のプロセスの熱処理温度に耐えるプラスチック基板を用
いてもよいし、フィルムのような可撓性基板を用いてもよい。プラスチック基板としては
PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES
(ポリエーテルサルフォン)、ナイロン6、ナイロン66等のポリアミドからなる基板、
可撓性基板としてはアクリル等の合成樹脂を用いることができる。また、一方の基板とし
てPEやPP等のポリオレフィン、アクリル系合成樹脂、エポキシ系合成樹脂などの接着
性合成フィルムを用いてもよい。接着性合成フィルムは、加熱圧着により固定することが
できる。また、無機材料を含む樹脂基板、例えばTgが400℃以上であるHT基板(新
日鐵化学社製)を用いてもよい。また、石英基板、結晶化ガラス基板などの高耐熱性基板
を用いてもよい。なお、セラミック基板は表面の平坦性が低いため、後で単結晶シリコン
基板と貼り合わせることができず、ガラス基板のかわりに用いることはできない。
なお、第1の基板111上に形成された第1のSiNO膜112及び第2のSiON膜1
31bはブロッキング層として機能し、ガラス基板からの不純物の拡散を防ぐことができ
る。ガラス基板は、移動し易いイオンを含むため、ブロッキング層を設けることは特に効
果的である。なお、第1のSiNO膜112及び第2のSiON膜131bは、プラズマ
CVD法や低圧CVD法などのCVD法、スパッタ法などの方法を用いて形成することが
できる。
ここで好ましくは第2のSiON膜131bの表面を平坦化する処理を行っておくとよい
。例えば、CMP(ケミカルメカニカルポリッシング)と呼ばれる研磨処理によりSiO
N膜表面を平坦化することができる。SiON膜表面を平坦化しておくことにより、後に
貼り合わせる単結晶シリコン基板110との密着性を高めることができる。
次に、400〜600℃の熱処理(第1熱処理)を行う。この熱処理により水素含有層1
40では微小空乏の体積変化が起こり、水素含有層140に沿って境界面が発生する。こ
れにより単結晶シリコン基板110は分断され、分断された単結晶シリコン基板190を
除去することにより第1の基板111の上には第1のSiNO膜112及び第3のSiO
N膜131と単結晶シリコン層113が残される(図2(D))。
次に、単結晶シリコン層113の表面を平坦化する処理を行ってもよい。平坦化処理は、
CMP(ケミカルメカニカルポリッシング)と呼ばれる研磨工程によって行うことができ
る。
次いで、フォトリソグラフィ技術などを用いて選択的にエッチングを行い、半導体材料か
らなる枠114を形成する。このエッチングの際に、第1のSiNO膜112は第1の基
板111の保護膜として機能する。
以上の工程により、本実施の形態の枠をガラス基板上に作製することができる(図2(E
))。図2(E)は、図1(B)の点線X―Yの断面に相当する。本実施の形態では、基
板表面に接合するための結合力を付与して基板を重ね合わせるため、高温の熱処理を行う
ことなく強固な接合を行うことが可能である。従って、高価な高耐熱性基板を用いる必要
がなく、安価なガラス基板やプラスチック基板などを用いることができ、作製コストの低
減を図ることができる。また、高温処理に耐えられない可撓性の基板を用いることもでき
、封止基板の利用範囲を拡大することができる。
なお、本実施の形態では、ガラス基板と単結晶シリコン層との間にSiON膜とSiNO
膜とを積層形成する例を示したが、これに限られることはなく、酸化珪素膜(SiO
ともいう)、窒化珪素膜(SiN膜ともいう)、SiON膜、SiNO膜のいずれか一層
のみを用いる単層構造としてもよいし、これらを適宜積層する構造としても良い。なお、
本明細書中において、SiON膜とは酸素の組成比が窒素の組成比よりも大きい膜のこと
を指し、窒素を含む酸化珪素ということもできる。また、本明細書中において、SiNO
膜とは窒素の組成比が酸素の組成比よりも大きい膜のことを指し、酸素を含む窒化珪素と
いうこともできる。例えば、単結晶シリコン基板上にSiON膜を形成し、ガラス基板上
にSiNO膜を形成し、単結晶シリコン基板とガラス基板とをSiON膜及びSiNO膜
を介して貼り合わせてもよい。また、ガラス基板上にSiNO膜、SiON膜を順次形成
し、単結晶シリコン基板とガラス基板とをSiON膜及びSiNO膜を介して貼り合わせ
てもよい。また、単結晶シリコン基板上にSiON膜、SiNO膜を順次形成し、単結晶
シリコン基板とガラス基板とをSiON膜及びSiNO膜を介して貼り合わせてもよい。
また、単結晶シリコン基板上にSiON膜を形成し、ガラス基板上にSiNO膜、SiO
N膜を順次形成し、SiON膜同士を貼り合わせることにより単結晶シリコン基板とガラ
ス基板とを貼り合わせてもよいし、SiON膜とSiNO膜との間にTEOSガスと酸素
ガスとの混合ガスを用いてCVD法又はプラズマCVD法によって成膜された酸化珪素膜
を形成してもよい。
なお、TEOSガスと酸素ガスとの混合ガスを用いてCVD法又はプラズマCVD法によ
って成膜された酸化珪素膜を単結晶シリコン基板とガラス基板とを接合する際の界面に設
けておくことが好ましい。例えば、単結晶シリコン基板上にSiNO等の絶縁層を設けた
後TEOSガスと酸素ガスとの混合ガスを用いてCVD法又はプラズマCVD法によって
成膜された酸化珪素膜を形成し、TEOSガスと酸素ガスとの混合ガスを用いてCVD法
又はプラズマCVD法によって成膜された酸化珪素膜とガラス基板とを接合してもよいし
、ガラス基板上にSiON等の絶縁層を設けた後TEOSガスと酸素ガスとの混合ガスを
用いてCVD法又はプラズマCVD法によって成膜された酸化珪素膜を形成し、TEOS
ガスと酸素ガスとの混合ガスを用いてCVD法又はプラズマCVD法によって成膜された
酸化珪素膜と単結晶シリコン基板とを接合させてもよい。TEOSガスと酸素ガスとの混
合ガスを用いてCVD法又はプラズマCVD法によって成膜された酸化珪素膜を接合界面
に設けることにより密着性をより向上させることができる。なお、TEOSガスと酸素ガ
スとの混合ガスを用いてCVD法又はプラズマCVD法によって成膜された酸化珪素膜の
かわりに、スパッタ法で形成された酸化珪素膜等を用いてもよい。
次いで、図1(C)に示すように、枠114が形成された第1の基板111と、画素部1
22が形成された第2の基板101とを貼り合わせる。必要であれば、さらに強固な接合
を形成するための熱処理、第1の基板111の歪み点未満の熱処理を行う。第2の基板1
01は、第1の基板111と熱膨張係数の同じガラス基板を用いる。枠114は第1の基
板111と熱膨張係数の差が小さい半導体基板を用いる。本実施の形態では、枠114と
第2の基板101とを接合させるため、枠114と第2の基板101との間に、TEOS
ガスと酸素ガスとの混合ガスを用いてCVD法又はプラズマCVD法によって成膜された
酸化珪素膜132を設ける。
図1(D)は、図1(C)の鎖線で囲まれた部分の断面図の一例を示している。第2の基
板101は、薄膜トランジスタ120が設けられており、薄膜トランジスタ120と電気
的に接続する発光素子127が設けられている。なお、発光素子127は、第1の電極1
23と、発光層124と、第2の電極125とを少なくとも有している。画素部122に
配置される発光素子127は、マトリクス状に複数配置されており、隣り合う第1の電極
123間には絶縁層121が設けられている。薄膜トランジスタ120の半導体層と第2
の基板101との間には、ガラス基板である第2の基板101からの不純物拡散を防ぐブ
ロッキング膜として、第2のSiNO膜102を設けている。そして、薄膜トランジスタ
120の半導体層上にはゲート絶縁膜が設けられており、そのゲート絶縁膜は、TEOS
ガスと酸素ガスとの混合ガスを用いてCVD法又はプラズマCVD法によって成膜された
酸化珪素膜132を用いている。
本実施の形態では、枠114と酸化珪素膜132を接触させることで強固な結合を形成す
る。また、枠114が形成された第1の基板111と、画素部122が形成された第2の
基板101とを貼り合わせる方法は、接合する界面が枠114と酸化珪素膜132に限定
されず、枠114上にTEOSガスと酸素ガスとの混合ガスを用いてCVD法又はプラズ
マCVD法によって成膜された酸化珪素膜を形成し、酸化珪素膜132と接合させてもよ
い。また、図1(D)では、第2の基板101上に第2のSiNO膜102と酸化珪素膜
132を積層する例を示したが、これに限られることはなく、酸化珪素膜(SiO膜と
もいう)、窒化珪素膜(SiN膜ともいう)、SiON膜、SiNO膜のいずれか一層の
みを用いる単層構造としてもよいし、これらを適宜積層する構造としても良い。
また、第1の基板111と第2の基板101と枠114とで囲まれた閉空間126は、不
活性ガスを充填してもよいし、減圧空間としてもよいし、シリコーン樹脂などの材料液を
充填してもよい。
なお、一対の基板間隔は、第2のSiNO膜102、酸化珪素膜132、枠114、第3
のSiON膜131、及び第1のSiNO膜112の合計膜厚で調節する。枠114は単
結晶シリコンであり、一対の基板を固定している部分は全て無機材料で構成している。従
って、気密性を長時間確保する気密封止パッケージを実現できる。
特に発光素子の発光層として有機化合物を含む層、例えばトリプレット化合物を用いる場
合、水分や酸素の侵入を防止することができ、長期信頼性を向上させた発光パネルを提供
できる。また、発光素子の発光層として無機化合物を含む層、例えば、ZnS:Mnの無
機薄膜を用いた発光素子においても寿命の長い発光パネルを提供できる。
また、本実施の形態では、アクティブマトリクス型の発光装置の例を示したが、特に限定
されず、パッシブマトリクス型の発光装置の封止構造に適用することができる。
(実施の形態2)
本実施の形態では、画素部394にアモルファスシリコン層を用いた薄膜トランジスタ3
20を配置し、その薄膜トランジスタを駆動させる信号線駆動回路391または走査線駆
動回路392、393を半導体基板の内部に形成した液晶表示装置の例を図3に示す。
図3(A)は液晶表示装置の断面図を示しており、画素電極309と対向電極308との
間の液晶層306に電圧を印加することで表示を行う液晶表示装置である。
まず、MOSトランジスタ305が形成された半導体基板を用意し、水素イオン照射によ
る分離法を用いて、MOSトランジスタ305が形成された半導体基板を第1の基板31
1に接合する。第1の基板311に形成した接合層312と、半導体基板に形成した接合
層331とを接合させる。なお、接合層312、331は実施の形態1に示した無機絶縁
材料を用いればよい。第1の基板311はガラス基板を用いる。
配線層303はFPC390と接続する配線層である。なお、配線層303と電気的に接
続させるため、MOSトランジスタは、接合層を形成した後、MOSトランジスタの電極
304表面が露呈するまでCMP処理によって研磨する。
次いで、半導体基板のエッチングを行って図3(B)に示す形状とする。
その後、半導体基板の研磨表面と第2の基板301の接合層302とを密着させることに
よって接合を行い、配線層303とMOSトランジスタ305の電極304との電気的接
続を行う。ただし、接合を行うのは研磨表面と第2の基板301の接合層302であって
配線層303と電極304との間で接合させるわけではない。なお、接合層302は実施
の形態1に示した無機絶縁材料を用いればよい。
第2の基板301には、ガラス基板を用い、公知の方法を用いてアモルファスシリコン層
を用いた薄膜トランジスタ320を形成する。
図3(B)は液晶表示装置の上面図を示している。画素部394は半導体材で囲まれてお
り、図3(B)に示すように半導体材は開口を有しており、この開口は液晶注入口である
。液晶材料の注入を終えたら、有機材料のシール材370で封止を行う。
また、一対の基板間を柱状スペーサ307によって確保してもよい。
本実施の形態においては、有機材料のシール材370の使用を少量に抑え、一対の基板を
貼り合わせる部材に駆動回路を作り込むことによって、部品点数を削減している。
本実施の形態は、実施の形態1と自由に組み合わせることができる。
(実施の形態3)
本実施の形態では、半導体基板に設けた受光素子427を透光性を有する封止基板411
で封止する例を示す。図4(A)は断面図を示し、図4(B)は上面図を示している。
半導体基板400には、CMOS回路401を含む駆動回路442を設け、CMOS回路
401は、受光素子427で受光した光を増幅させるための増幅回路の一部となる。なお
、CMOS回路401の層間絶縁膜を接合層432として形成する。層間絶縁膜は、半導
体基板414と接する層が接合層として機能するのであれば、積層でもよい。
受光素子427は、光電変換層を有しており、p型半導体層423と、n型半導体層42
5と、p型半導体層423とn型半導体層425の間に挟まれたi型(真性)半導体層4
24と、第1の電極429と、第2の電極426によって構成されている。光電変換素子
として、この積層構造に限らず、ショットキー型のダイオード、PN型のダイオードや、
アバランシェダイオード等を用いることもできる。
また、第2の電極426は取り出し電極428によって配線層402に導通させる。配線
層402は接続端子440と電気的に接続する。
上記構成の受光素子を有する半導体基板400を用意する。
そして、棒状の半導体材414を封止基板411に接合させる。棒状の半導体材414に
形成した接合層431を用いて封止基板411と接合させる。接合層431は、TEOS
ガスと酸素ガスとを用いたCVD法又はプラズマCVD法によって成膜された酸化珪素膜
を用いる。
そして、受光素子を有する半導体基板400の接合層432と棒状の半導体材414とを
接合させ、半導体基板400と封止基板411とを貼り合わせる。そして、棒状の半導体
材414の間をシール材441で封止する。ここでは気密封止する例を示したが、特にシ
ール材を設けなくともよい。図4(B)に示すように受光素子427がマトリクス状に配
置された受光部451と駆動回路442と重ならない位置に棒状の半導体材414を複数
配置する。なお、隣り合う受光素子の間を絶縁するための絶縁層430を設けてもよい。
棒状の半導体材414は、封止基板411との間隔を保持するとともに、受光素子への不
純物汚染を防止することができる。また、何らかの原因により、外部から圧力が加えられ
た場合、受光素子へ圧力が加わらず、棒状の半導体材414によって圧力を分散すること
ができる。特に、受光素子をプリント配線基板等に実装する際、圧着する際に約30Nの
力を加える場合があるが、実装時に半導体基板414や封止基板411の割れを防ぐとと
もに受光素子を保護することができる。また、複数の受光素子を形成した半導体基板と封
止基板とを貼り合わせた後、個々の受光素子に分断する工程において、ダイサーなどで切
断する際にも受光素子を保護することができる。
また、ここでは受光素子を有する半導体基板を用いた例を示したが、ガラス基板上に受光
素子を形成し、そのガラス基板と、もう一枚のガラス基板とを棒状の半導体材を用いて固
定させてもよい。その場合には、もう一枚のガラス基板に水素含有層を有する半導体基板
を接合させたあと、半導体基板の一部を分離し、その後、選択的にエッチングしてガラス
基板上に棒状の半導体材(棒状の半導体材)を残す。こうして得られた棒状の半導体材を
有するガラス基板と、受光素子が形成されたガラス基板とを接合させればよい。割れやす
いガラス基板を用いる場合には、棒状の半導体材をスペーサとして機能させることによっ
て、実装時にガラス基板の割れを防ぐことができる。
本実施の形態は、実施の形態1または実施の形態2と自由に組み合わせることができる。
(実施の形態4)
本実施の形態では、基板間隔を調節するために、水素イオン照射による分離法などを用い
て第2の基板101上に設けた単結晶半導体層501と同じ工程で、画素部122と重な
らない位置に単結晶半導体材502を形成する例を示す。図5(A)及び図5(B)にお
いて、図1(D)と共通する部分には同じ符号を用いる。
単結晶半導体材502と重なるように枠114を接合する。ただし、図5(B)に示すよ
うに枠114は開口を有しており、シール材505で封止されている。また、第2の基板
101と枠とを接合させる接合層504は、薄膜トランジスタ120の層間絶縁膜である
。薄膜トランジスタ120のゲート電極と同じ工程で配線層503が形成され、FPC5
29と電気的に接続が行われる。
また、画素部122の周りには信号線駆動回路520、走査線駆動回路521が設けられ
、これらを囲むように枠114を接合している。
本実施の形態は、実施の形態1、実施の形態2または実施の形態3と自由に組み合わせる
ことができる。
(実施の形態5)
本実施の形態では、アンテナを有する半導体装置の例を図6に示す。図6に示す半導体装
置は無線チップとも呼ばれる。無線チップにおいては、透光性の基板に限定されず、紙や
有色のフィルムを用いることもできる。
図6は上面図であり、アンテナ621は棒状の半導体材614で囲まれ、その隙間をシー
ル材605で封止した構造となっている。アンテナ621と集積回路620は第2の基板
601に形成されている。第2の基板601はガラス基板である。また、封止基板となる
第1の基板602もガラス基板である。
アンテナはメッキ法などによって形成した場合、アンテナ材料にもよるが、酸素などと反
応して劣化しやすい材料、或いは酸素と反応して電気抵抗が高く変化する材料を用いる場
合、図6に示すように、一対の基板と半導体材614とで囲まれた気密空間に封止するこ
とが好ましい。
アンテナ621は集積回路620と電気的に接続されている。集積回路620は、アンテ
ナ621から入力された交流信号を基に、半導体装置の内部の各回路に供給する各種電源
を生成する電源回路を少なくとも有する。
アンテナ621の形状は、図6に限定されない。アンテナに適用する信号の伝送方式は、
電磁結合方式、電磁誘導方式又はマイクロ波方式等を用いることができる。伝送方式は、
実施者が適宜使用用途を考慮して選択すればよく、伝送方式に伴って最適な長さや形状の
アンテナを設ければよい。
例えば、伝送方式として、電磁結合方式又は電磁誘導方式(例えば、13.56MHz帯
)を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして
機能する導電膜を輪状(例えば、ループアンテナ)又はらせん状(例えば、スパイラルア
ンテナ)に形成する。
また、伝送方式としてマイクロ波方式(例えば、UHF帯(860〜960MHz帯)、
2.45GHz帯等)を適用する場合には、信号の伝送に用いる電波の波長を考慮してア
ンテナとして機能する導電膜の長さや形状を適宜設定すればよく、アンテナとして機能す
る導電膜を例えば、線状(例えば、ダイポールアンテナ)、平坦な形状(例えば、パッチ
アンテナ)等に形成することができる。また、アンテナとして機能する導電膜の形状は線
状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形
状で設けてもよい。
ガラス基板は無線信号を遮断しない基板であるので、アンテナが形成された面以外の様々
な方向からの電波を送受信できる。
また、ガラス基板と、半導体材との熱膨張係数の差は小さいものを用い、半導体装置とし
ての信頼性を向上させることが好ましい。熱膨張係数の差が大きい場合、半導体装置周辺
の環境が高温または低温となった場合、一対の基板間の密着性が低下する恐れがあるため
である。
棒状の半導体材614は、第1基板602と第2基板601との間隔を保持するとともに
、集積回路やアンテナへの不純物汚染を防止することができる。集積回路の周りに単結晶
半導体材を配置することで、単結晶半導体材中に優先的に外部からの不純物を侵入させ、
単結晶半導体材中に保持させることで、集積回路の半導体層への不純物の侵入を防止して
いる。集積回路の半導体層への不純物の侵入を防止することで長期信頼性が向上する。ま
た、何らかの原因により、外部から圧力が加えられた場合、集積回路やアンテナへの圧力
が低減され、複数配置された棒状の半導体材614によって圧力を分散することができる
。外部から圧力により強い衝撃が与えられた場合、集積回路よりも先に半導体材614が
破壊される恐れがあるが、衝撃が半導体材614に集中したおかげで圧力が分散され、集
積回路が無事であれば衝撃が与えられた後でも無線チップとして機能できる。なお、半導
体材614の内部及び表面には電極や配線や素子などは設けられていないため、半導体材
614が破壊されても問題ない。
集積回路と棒状の半導体材614との位置合わせが重要である。棒状の半導体材と集積回
路とが一部重なった場合、外部からの圧力が棒状の半導体材を介して集積回路に加わり破
壊される恐れがあるためである。
また、図6では一対の基板としてガラス基板を用いる例を示したが、フィルムを用いるこ
ともできる。図8(A)及び図8(B)に第1基板802及び第2基板801としてフィ
ルムを用いる例を示す。
図8(A)は上面図であり、図8(B)は図8(A)中の鎖線A―Bで切断した断面図で
ある。
第2基板801上には集積回路820、及び絶縁膜803が形成されており、アンテナ8
21が集積回路820と電気的に接続されている。アンテナ821と集積回路820の接
続部分は、外部からの圧力、またはフィルムの曲げに弱いため、棒状の半導体材814を
周りに配置することで補強している。また、無線チップは曲面に貼り付けられることもあ
るため、意図的に曲げられる部分810(図8(A)中の点線で示した部分)を複数の半
導体材の隙間に設けている。従って、図8(A)に示す無線チップは、点線で示した部分
で優先的に曲げられ、集積回路の曲げを抑えることができる。また、アンテナも曲げによ
って断線する恐れがあるが、図8(A)に示すように、点線でしめした部分が曲げられて
も断線しにくいアンテナ形状および配置としている。
特にフィルムを用いる場合にはロールを用いる製造装置が多く、圧着する際に2つのロー
ルで挟むプロセスがある。また、紙を用いることもできる。また、フレキシブルなフィル
ムや紙を用いる場合、棒状の半導体材が骨部材となるため、外部から圧力が加えられた場
合、フィルムや紙の曲げが抑えられる。結果として、集積回路の破壊を防止することがで
きる。
図8(A)及び図8(B)では、シール材を用いていない例を示したが、第1の基板80
2として、接着性合成フィルムを用いてもよい。第2の基板上に集積回路、アンテナ、及
び棒状の半導体材を形成した後、接着性合成フィルムの第1の基板802をローラで圧着
することで封止してもよい。この場合、ローラの圧力は棒状の半導体材に集中するため、
集積回路及びアンテナを保護することができる。
本実施の形態は、実施の形態1、実施の形態2、実施の形態3、または実施の形態4と自
由に組み合わせることができる。
(実施の形態6)
本発明を実施して封止された半導体素子を組み込むことによって様々な電子機器を作製す
ることができる。電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ(ヘッドマウントディスプレイ)、プロジェクタ、ナビゲーションシステム、音響
再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、
ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電
子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versat
ile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイ
を備えた装置)などが挙げられる。
実施の形態3に示した受光素子を有する光センサを携帯電話やPDAを代表とする情報端
末機器に組み込んだ例を示す。また、実施の形態1に示す発光素子を表示素子とする表示
部や、実施の形態2に示す液晶素子を表示素子とする表示部を組み込んだ例を示す。
近年、携帯電話やPDAなどの情報機器の表示のカラー化、動画品質向上などでバックラ
イトなど照明の消費電力が増加する方向にある。一方で、表示品質を落さずに省電力化を
行うことが求められている。そこで、情報機器の使用環境の照度をセンシングすることで
、表示装置の輝度コントロールを行う、またはキースイッチの照明制御を行うことで省電
力化を図る。
図7(A)は携帯電話であり、本体2001、筐体2002、表示部2003、操作キー
2004、音声出力部2005、音声入力部2006、光センサ部2007、2008等
を含む。本発明は表示部2003、または光センサ部2007、2008に適用すること
ができる。光センサ部2007で得られる照度に合わせて表示部2003の輝度コントロ
ールを行ったり、光センサ部2008で得られる照度に合わせてキースイッチ2004の
照明制御を行うことで携帯電話の消費電流を抑えることができる。
また、デジタルカメラやデジタルビデオカメラなどの撮影機器の場合、光学ファインダー
の接眼部(覗き窓)近傍には可視光検出センサを設け、撮影者が光学ファインダーを覗い
たか否かを検出する。例えば、ファインダー接眼部に撮影者の顔が近づくと、接眼部周辺
が撮影者の影になって、センサ受光量が変化することを利用する。
図7(B)はデジタルカメラであり、本体2101、表示部2102、受像部2103、
操作キー2104、外部接続ポート2105、シャッターボタン2106、ファインダー
2107、光センサ部2108等を含む。本発明は、表示部2102、または、光センサ
部2108に適用することができる。ファインダー2107の近くに設けられた光センサ
部2108のセンサ受光量が変化することで撮影者が光学ファインダーを覗いたか否かを
検出する。撮影者が光学ファインダーを覗いている場合には、表示部2102をオフとす
ることで消費電力を抑えることができる。
また、プロジェクタのコンバージェンス調整の用途に光センサ素子を利用することがで
きる。
また、本発明によって封止構造が強化された表示素子を有する半導体装置によって、テレ
ビジョン装置を完成させることができる。高性能で、かつ高信頼性を付与することを目的
としたテレビジョン装置の例を図7(C)に説明する。
表示モジュールを、筐体に組みこんで、テレビジョン装置を完成させることができる。F
PCまで取り付けられた図5(B)のような表示パネルのことを一般的にはEL表示モジ
ュールともいう。よって図5(B)のようなEL表示モジュールを用いると、ELテレビ
ジョン装置を完成することができ、図3(B)のような液晶表示モジュールを用いると、
液晶テレビジョン装置を完成することができる。表示モジュールにより主画面2203が
形成され、その他付属設備としてスピーカー部2209、操作スイッチなどが備えられて
いる。このように、本発明によりテレビジョン装置を完成させることができる。
図7(C)に示すように、筐体2201に表示素子を利用した表示用パネル2202が組
みこまれ、受信機2205により一般のテレビ放送の受信をはじめ、モデム2204を介
して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信
者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる
。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機2
206により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示
部2207が設けられていても良い。また、受信機2205に実施の形態5に示した無線
チップを設けてもよい。受信機2205に無線チップを内蔵させることによって、製造年
月日を正確に認識することができる。また、受信機2205に無線チップを内蔵させるこ
とによって、受信機2205に内蔵された製品がどこの地域にあるかを無線信号で確認が
できる。また、受信機2205に無線チップを内蔵させることによって、リモコン操作機
2206からの信号を無線信号としてテレビジョン装置の操作を行えるようにしてもよい
また、テレビジョン装置にも、主画面2203の他にサブ画面2208を第2の表示用パ
ネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成に
おいて、主画面2203を視野角の優れたEL表示用パネルで形成し、サブ画面を低消費
電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させる
ためには、主画面2203を液晶表示用パネルで形成し、サブ画面をEL表示用パネルで
形成し、サブ画面は点滅可能とする構成としても良い。
本発明により、表示機能を有する高性能かつ高信頼性の半導体装置を作製することができ
る。よって高性能、高信頼性のテレビジョン装置を作製することができる。
本実施の形態は、実施の形態1、実施の形態2、実施の形態3、実施の形態4、または実
施の形態5と自由に組み合わせることができる。
101:第2の基板
102:第2のSiNO膜
110:単結晶シリコン基板
111:第1の基板
112:第1のSiNO膜
113:単結晶シリコン層
114:枠
122:画素部
123:第1の電極
124:発光層
125:第2の電極
126:閉空間
127:発光素子
131a:第1のSiON膜
131b:第2のSiON膜
131:第3のSiON膜
132:酸化珪素膜
140:水素含有層
190:分断された単結晶シリコン基板

Claims (2)

  1. 第1の基板と、
    第2の基板と、
    半導体素子と、
    複数の構造物と、
    有機樹脂を含むシール材と、
    無機絶縁材料を含む層と、
    を有し、
    前記第1の基板は、プラスチック基板であり、
    前記第2の基板は、プラスチック基板であり、
    前記半導体素子は前記第1の基板上に設けられ、
    前記複数の構造物は、互いに間隔をあけて設けられ、
    前記複数の構造物は、前記第1の基板及び前記第2の基板が曲げられる部分を避けるように設けられ、
    前記シール材は、当該間隔を埋めるように設けられ、
    前記半導体素子は、前記複数の構造物と前記シール材によって囲まれ、
    前記無機絶縁材料を含む層は、前記複数の構造物と前記第1の基板との間に設けられることを特徴とする半導体装置。
  2. 請求項1において、
    前記複数の構造物に含まれるアルカリ金属の濃度は、前記半導体素子の半導体層に含まれるアルカリ金属の濃度よりも高いことを特徴とする半導体装置。
JP2013138757A 2007-05-18 2013-07-02 半導体装置 Active JP5679482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013138757A JP5679482B2 (ja) 2007-05-18 2013-07-02 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007133554 2007-05-18
JP2007133554 2007-05-18
JP2013138757A JP5679482B2 (ja) 2007-05-18 2013-07-02 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008107823A Division JP5311867B2 (ja) 2007-05-18 2008-04-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014262596A Division JP5894256B2 (ja) 2007-05-18 2014-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2013251554A true JP2013251554A (ja) 2013-12-12
JP5679482B2 JP5679482B2 (ja) 2015-03-04

Family

ID=40026677

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2008107823A Active JP5311867B2 (ja) 2007-05-18 2008-04-17 半導体装置
JP2013138757A Active JP5679482B2 (ja) 2007-05-18 2013-07-02 半導体装置
JP2014262596A Active JP5894256B2 (ja) 2007-05-18 2014-12-25 半導体装置
JP2016031982A Active JP6114852B2 (ja) 2007-05-18 2016-02-23 半導体装置
JP2017052786A Expired - Fee Related JP6444441B2 (ja) 2007-05-18 2017-03-17 半導体装置
JP2018103050A Withdrawn JP2018207105A (ja) 2007-05-18 2018-05-30 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008107823A Active JP5311867B2 (ja) 2007-05-18 2008-04-17 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2014262596A Active JP5894256B2 (ja) 2007-05-18 2014-12-25 半導体装置
JP2016031982A Active JP6114852B2 (ja) 2007-05-18 2016-02-23 半導体装置
JP2017052786A Expired - Fee Related JP6444441B2 (ja) 2007-05-18 2017-03-17 半導体装置
JP2018103050A Withdrawn JP2018207105A (ja) 2007-05-18 2018-05-30 半導体装置

Country Status (2)

Country Link
US (3) US8716850B2 (ja)
JP (6) JP5311867B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5709810B2 (ja) * 2012-10-02 2015-04-30 キヤノン株式会社 検出装置の製造方法、その検出装置及び検出システム
US9093347B2 (en) * 2013-05-15 2015-07-28 Canon Kabushiki Kaisha Detecting apparatus and detecting system
CN105607311B (zh) * 2016-01-04 2020-06-02 京东方科技集团股份有限公司 起角装置及其使用方法
DE102016210818A1 (de) * 2016-06-16 2017-12-21 Continental Automotive Gmbh Eingabegerät
KR102588308B1 (ko) 2018-04-04 2023-10-12 삼성디스플레이 주식회사 표시 장치, 그 제조 방법 및 글라스 스택
TWI699929B (zh) * 2019-01-30 2020-07-21 友達光電股份有限公司 天線單元以及天線裝置
JP7362280B2 (ja) 2019-03-22 2023-10-17 キヤノン株式会社 パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1019923A (ja) * 1996-07-05 1998-01-23 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2003179174A (ja) * 2001-09-21 2003-06-27 Eastman Kodak Co 高感湿性電子デバイス要素
JP2006080297A (ja) * 2004-09-09 2006-03-23 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法
JP2006237145A (ja) * 2005-02-23 2006-09-07 Sony Corp 有機半導体装置組立体及びその製造方法
JP2007322271A (ja) * 2006-06-01 2007-12-13 Mitsubishi Electric Corp 慣性力センサ及びその製造方法

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691995A (en) * 1985-07-15 1987-09-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal filling device
JP2533272B2 (ja) * 1992-11-17 1996-09-11 住友電気工業株式会社 半導体デバイスの製造方法
JP3584635B2 (ja) * 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
JPH10241858A (ja) * 1997-02-25 1998-09-11 Tdk Corp 有機エレクトロルミネッセンス表示装置の製造方法および製造装置
JP3293527B2 (ja) 1997-07-28 2002-06-17 富士電機株式会社 有機エレクトロルミネッセンス素子およびその製造方法
JP2000150916A (ja) * 1998-11-11 2000-05-30 Toyota Motor Corp 半導体装置
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
US6876145B1 (en) * 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
KR100720066B1 (ko) * 1999-11-09 2007-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 제작방법
US6724150B2 (en) * 2001-02-01 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4101529B2 (ja) 2001-02-22 2008-06-18 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US6992439B2 (en) 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
US6660614B2 (en) * 2001-05-04 2003-12-09 New Mexico Tech Research Foundation Method for anodically bonding glass and semiconducting material together
JP3975739B2 (ja) 2001-12-14 2007-09-12 旭硝子株式会社 有機elディスプレイ用対向基板の製造方法および有機elディスプレイの製造方法
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2003228302A (ja) 2002-02-04 2003-08-15 Toshiba Electronic Engineering Corp 表示装置及びその製造方法
US7592980B2 (en) * 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4003546B2 (ja) 2002-06-10 2007-11-07 ソニー株式会社 Soi基板の製造方法および半導体素子の製造方法
US7346981B2 (en) * 2002-08-07 2008-03-25 Teledyne Licensing, Llc Method for fabricating microelectromechanical system (MEMS) devices
EP1543564A2 (en) * 2002-09-17 2005-06-22 Koninklijke Philips Electronics N.V. Camera device, method of manufacturing a camera device, wafer scale package
KR101032337B1 (ko) * 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
US7109655B2 (en) * 2002-12-26 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
JP4401657B2 (ja) * 2003-01-10 2010-01-20 株式会社半導体エネルギー研究所 発光装置の製造方法
JP3955541B2 (ja) * 2003-03-26 2007-08-08 富士フイルム株式会社 固体撮像装置の製造方法
US7071629B2 (en) * 2003-03-31 2006-07-04 Sony Corporation Image display device incorporating driver circuits on active substrate and other methods to reduce interconnects
JP2004356145A (ja) * 2003-05-27 2004-12-16 Fujikura Ltd 部品実装フレキシブル回路基板
JP4551638B2 (ja) * 2003-08-01 2010-09-29 富士フイルム株式会社 固体撮像装置の製造方法
JP2005062278A (ja) 2003-08-20 2005-03-10 Sony Corp 反射型液晶表示装置及びその製造方法
TWI318316B (en) * 2003-08-29 2009-12-11 Innolux Display Corp Liquid crystal display and process for the production thereof
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
JP4475084B2 (ja) * 2003-10-03 2010-06-09 Jsr株式会社 有機el素子用透明封止材
JP2005112676A (ja) 2003-10-08 2005-04-28 Nippon Sheet Glass Co Ltd El素子用封止板の製造方法及び該製造方法により製造されたel素子用封止板
JP4225179B2 (ja) * 2003-10-17 2009-02-18 株式会社日立製作所 光学素子実装用基板およびその製造方法
WO2005059990A1 (en) * 2003-12-02 2005-06-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device and semiconductor device and method for manufacturing the same
US7430355B2 (en) * 2003-12-08 2008-09-30 University Of Cincinnati Light emissive signage devices based on lightwave coupling
JP4645028B2 (ja) * 2003-12-12 2011-03-09 株式会社村田製作所 陽極接合型密閉ケース及び陽極接合型デバイスの製造方法
JP4494003B2 (ja) * 2003-12-19 2010-06-30 株式会社半導体エネルギー研究所 半導体装置
CN100452420C (zh) * 2003-12-30 2009-01-14 乐金显示有限公司 双板型有机电致发光器件及其制造方法
TWI383527B (zh) * 2004-06-11 2013-01-21 Organic semiconductor components
JP2006004721A (ja) * 2004-06-16 2006-01-05 Fuji Electric Holdings Co Ltd トップエミッション型有機el素子
JP2006024087A (ja) * 2004-07-09 2006-01-26 Nec Corp 無線デバイス、その製造方法、その検査方法及び検査装置並びに無線装置及びその製造方法
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US7557369B2 (en) * 2004-07-29 2009-07-07 Samsung Mobile Display Co., Ltd. Display and method for manufacturing the same
WO2006046434A1 (ja) * 2004-10-28 2006-05-04 Sharp Kabushiki Kaisha 二次元画像検出装置およびその製造方法
US7916263B2 (en) 2004-12-02 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5244293B2 (ja) 2004-12-02 2013-07-24 株式会社半導体エネルギー研究所 表示装置
KR100987678B1 (ko) * 2004-12-03 2010-10-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4592476B2 (ja) * 2005-03-31 2010-12-01 三洋電機株式会社 発光パネルの製造方法及び表示パネルの製造方法
JP2006178301A (ja) 2004-12-24 2006-07-06 Canon Inc 液晶表示装置とその製造方法
JP2006236996A (ja) * 2005-01-31 2006-09-07 Tdk Corp パネル
JP4635047B2 (ja) * 2005-03-31 2011-02-16 パイオニア株式会社 半導体装置及びその製造方法
KR20060121370A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101152141B1 (ko) * 2005-06-08 2012-06-15 삼성전자주식회사 액정표시패널과 액정표시패널의 제조방법
US7265027B2 (en) * 2005-06-14 2007-09-04 Miradia Inc. Bond method and structure using selective application of spin on glass
JP2007041117A (ja) * 2005-08-01 2007-02-15 Nippon Dempa Kogyo Co Ltd 積層光学素子及びその製造方法
JP5008357B2 (ja) 2005-08-12 2012-08-22 株式会社半導体エネルギー研究所 表示装置の作製方法
US7838347B2 (en) 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4839747B2 (ja) * 2005-09-20 2011-12-21 三菱電機株式会社 静電容量型加速度センサ
JP4596323B2 (ja) * 2005-09-20 2010-12-08 富士フイルム株式会社 スペーサ付カバーガラスの洗浄方法
JP2007087620A (ja) 2005-09-20 2007-04-05 Seiko Epson Corp 発光装置、電子機器、および発光装置の製造方法
JP2007115825A (ja) * 2005-10-19 2007-05-10 Bondtech Inc 表面活性化方法および表面活性化装置
JP4227134B2 (ja) 2005-11-17 2009-02-18 三星エスディアイ株式会社 平板表示装置の製造方法、平板表示装置、及び平板表示装置のパネル
US20070172971A1 (en) * 2006-01-20 2007-07-26 Eastman Kodak Company Desiccant sealing arrangement for OLED devices
US7999372B2 (en) * 2006-01-25 2011-08-16 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method of fabricating the same
KR100685853B1 (ko) * 2006-01-25 2007-02-22 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
JP4633674B2 (ja) * 2006-01-26 2011-02-16 三星モバイルディスプレイ株式會社 有機電界発光表示装置及びその製造方法
KR100671647B1 (ko) * 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기전계발광 표시 장치
KR100671643B1 (ko) * 2006-01-27 2007-01-19 삼성에스디아이 주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR100813834B1 (ko) * 2006-03-04 2008-03-17 삼성에스디아이 주식회사 산화된 다공성 실리콘 물질계 전자방출원을 구비한디스플레이 소자의 제조방법
KR100914784B1 (ko) * 2006-05-17 2009-08-31 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
KR101248467B1 (ko) * 2006-06-30 2013-03-27 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20080051756A (ko) * 2006-12-06 2008-06-11 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5210613B2 (ja) * 2006-12-27 2013-06-12 株式会社半導体エネルギー研究所 半導体装置
KR100787463B1 (ko) * 2007-01-05 2007-12-26 삼성에스디아이 주식회사 글래스 프릿, 실링재 형성용 조성물, 발광 장치 및 발광 장치의 제조방법
KR100838077B1 (ko) * 2007-01-12 2008-06-16 삼성에스디아이 주식회사 평판 표시장치의 제조방법
KR101418527B1 (ko) * 2007-02-05 2014-07-14 삼성디스플레이 주식회사 표시기판 제조방법, 무기막 패턴방법 및 이를 이용한표시장치 제조방법
KR100872709B1 (ko) * 2007-02-26 2008-12-05 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1019923A (ja) * 1996-07-05 1998-01-23 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2003179174A (ja) * 2001-09-21 2003-06-27 Eastman Kodak Co 高感湿性電子デバイス要素
JP2006080297A (ja) * 2004-09-09 2006-03-23 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法
JP2006237145A (ja) * 2005-02-23 2006-09-07 Sony Corp 有機半導体装置組立体及びその製造方法
JP2007322271A (ja) * 2006-06-01 2007-12-13 Mitsubishi Electric Corp 慣性力センサ及びその製造方法

Also Published As

Publication number Publication date
JP5679482B2 (ja) 2015-03-04
JP2018207105A (ja) 2018-12-27
US8716850B2 (en) 2014-05-06
JP2015109453A (ja) 2015-06-11
JP2017122933A (ja) 2017-07-13
US9984946B2 (en) 2018-05-29
JP6444441B2 (ja) 2018-12-26
JP2009004742A (ja) 2009-01-08
JP5311867B2 (ja) 2013-10-09
US20170077006A1 (en) 2017-03-16
US20080283987A1 (en) 2008-11-20
JP5894256B2 (ja) 2016-03-23
US20140239302A1 (en) 2014-08-28
JP6114852B2 (ja) 2017-04-12
US9490309B2 (en) 2016-11-08
JP2016146490A (ja) 2016-08-12

Similar Documents

Publication Publication Date Title
JP6444441B2 (ja) 半導体装置
JP7254121B2 (ja) 発光装置および発光モジュール
JP6415622B2 (ja) 表示装置
US7341924B2 (en) Method for manufacturing semiconductor device
KR100945468B1 (ko) 발광장치 및 그 제조방법
JP4027740B2 (ja) 半導体装置の作製方法
JP4166455B2 (ja) 偏光フィルム及び発光装置
KR101298949B1 (ko) 발광 장치 및 발광 장치 제조 방법
JP6669814B2 (ja) 発光装置
JP4472238B2 (ja) 剥離方法および半導体装置の作製方法
JP4656986B2 (ja) 発光装置及び電子機器
TW201244204A (en) Light-emitting device and electronic device using light-emitting device
TW201025606A (en) Semiconductor device and method for manufacturing the same
JP4566475B2 (ja) 発光装置の作製方法
JP2011085957A (ja) 画像表示デバイス及び電子機器
JP5127103B2 (ja) 発光装置及び電子機器
JP4836445B2 (ja) 半導体装置の作製方法
JP4567282B2 (ja) 発光装置の作製方法
JP4079655B2 (ja) 半導体装置およびその作製方法
JP4602261B2 (ja) 剥離方法および半導体装置の作製方法
JP4593256B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5679482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250