JP2000150916A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000150916A
JP2000150916A JP10320998A JP32099898A JP2000150916A JP 2000150916 A JP2000150916 A JP 2000150916A JP 10320998 A JP10320998 A JP 10320998A JP 32099898 A JP32099898 A JP 32099898A JP 2000150916 A JP2000150916 A JP 2000150916A
Authority
JP
Japan
Prior art keywords
silicon substrate
semiconductor device
wiring patterns
resistance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10320998A
Other languages
English (en)
Inventor
Masaru Nagao
勝 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP10320998A priority Critical patent/JP2000150916A/ja
Publication of JP2000150916A publication Critical patent/JP2000150916A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 シリコン基板上に密閉空間を有する半導体装
置を小型に構成するとともに、簡単に製造できるように
する。 【解決手段】 シリコン基板10A上には、密閉空間の
内部と外部とを電気的に接続する配線パターン16a〜
16cがガラス蓋の接合部を横切って形成されるととも
に、密閉空間の外部における配線パターン16a〜16
cの各端部には電極パッド17a〜17cが形成され
る。配線パターン16a〜16c及び電極パッド17a
〜17cは、シリコン基板10A上に絶縁層を介して形
成された活性層を不純物拡散により低抵抗化したもので
ある。配線パターン16a〜16c間は、シリコン基板
10A上に絶縁層を介して設けた高抵抗の活性層で構成
した連結帯24a〜24fで連結される。同一高さの配
線パターン16a〜16c及び連結帯24a〜24fの
上面にガラス蓋が陽極接合される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、角速度センサ、加
速度センサなどに適用され、シリコン基板の上面に少な
くとも接合面をガラス材で構成した蓋を陽極接合して、
同シリコン基板上に密閉空間を形成してなる半導体装置
に関する。
【0002】
【従来の技術】従来から、シリコン基板上に設けた振動
子を真空中にて空気抵抗なく良好に振動させるために、
シリコン基板上にガラス蓋を陽極接合して同シリコン基
板上に密閉空間を形成した半導体装置はよく知られてい
る。この種の半導体装置においては、例えば特開平10
−122869号公報に示されているように、シリコン
基板上であってガラス蓋との接合箇所に電極パッドを設
けるとともに、ガラス蓋の前記接合箇所に相当する位置
に予めスルーホールを設けておき、ガラス蓋とシリコン
基板とを陽極接合した後に導電ペーストをスルーホール
に流し込み、電極パッド上に電極を形成するようにして
いる。
【0003】
【発明が解決しようとする課題】しかし、上記従来の半
導体装置にあっては、ガラス蓋にスルーホールを設けた
たり、同スルーホールに導電ペーストを流し込む必要が
あり、製造工程が複雑であった。また、密閉空間を形成
するためには電極パッドをスルーホールよりも大きく形
成する必要があり、電極パッドが大きくなるために半導
体装置も大きくならざるを得なかった。
【0004】
【発明の概要】本発明は、上記問題に対処するためにな
されたもので、その目的は、簡単に製造されるとともに
小型に構成された密閉空間を有する半導体装置を提供す
ることにある。
【0005】上記目的を達成するために、本発明の構成
上の特徴は、シリコン基板上に少なくとも接合面をガラ
ス材で構成した蓋を陽極接合して、同シリコン基板上に
密閉空間を形成してなる半導体装置において、前記シリ
コン基板上に前記密閉空間の内部と外部とを電気的に接
続する複数の配線パターンを前記蓋の接合部を横切って
形成するとともに、前記シリコン基板上であって前記密
閉空間の外部における前記複数の配線パターンの各端部
に電極パッドをそれぞれ設けたことにある。これによれ
ば、蓋に前記従来装置のようなスルーホールを設ける必
要がないとともに、電極パッドを小さく構成できるの
で、密閉空間を有する半導体装置を簡単に製造できると
ともに小型に構成できる。
【0006】また、本発明の他の構成上の特徴は、前記
複数の配線パターンを前記シリコン基板上に絶縁層を介
してそれぞれ形成し、かつ前記シリコン基板上に絶縁層
を介して前記複数の配線パターンと同一高さに形成した
高抵抗層で前記複数の配線パターン間をそれぞれ接続し
てなり、前記蓋の接合面が前記複数の配線パターン及び
高抵抗層の上面に連続して接するようにしたことにあ
る。この場合、前記複数の配線パターン及び高抵抗層
は、例えばシリコン基板上に絶縁層を介して設けた活性
層である。これによれば、蓋とシリコン基板の接合箇所
におけるシリコン基板側の高さを簡単に同一にでき、密
閉空間の気密性を簡単に良好にできる。
【0007】
【発明の実施の形態】以下、本発明の一実施形態を図面
を用いて説明する。図1は本発明に係る加速度を検出す
るための半導体装置10を平面図により示しており、図
2,3は図1の2−2線及び3−3線に沿って見た断面
図である。
【0008】この半導体装置10は、シリコンで方形状
に形成されたシリコン基板10Aと、同基板10A上に
その上面から小さな所定距離だけ隔てて平行に配置され
た振動子11とを備えている。振動子11は、低抵抗層
でH形に形成されており、梁12a〜12dを介してア
ンカ13a〜13dにシリコン基板10A上にて変位可
能に支持されている。梁12a〜12dは、振動子11
と同一材料で形成され、同振動子11と同様に前記小さ
な所定距離だけシリコン基板10A上面から浮いてい
る。アンカ13a−13dは、振動子11と同一材料で
方形状に形成されるとともに、シリコン基板10Aの上
面にシリコン酸化膜で構成した絶縁層10Bを介して固
着されている。
【0009】振動子11のX軸方向両側には、シリコン
基板10A上に絶縁層10Bを介して固着した櫛歯状電
極14a,14bがそれぞれ設けられ、各櫛歯状電極1
4a,14bは、Y軸方向両側に延設されるとともにX
軸方向に等間隔に配置された複数の電極指を備えてい
る。振動子11にも、振動子11と同一材料で形成さ
れ、同振動子11と同様に前記小さな所定距離だけシリ
コン基板10A上面から浮かせた櫛歯状電極15a,1
5bがそれぞれ設けられている。櫛歯状電極15a,1
5bはY軸方向に延設されるとともにX軸方向に等間隔
に配置された複数の電極指をそれぞれ備えており、これ
らの各電極指は櫛歯状電極14a,14bの各電極指間
に侵入している。
【0010】この場合、櫛歯状電極15aの各電極指
は、櫛歯状電極14aの各電極指間の幅方向中心位置か
らずれて、同櫛歯状電極14aの各電極指のX軸方向外
側にて同各電極指とそれぞれ近接しており、互い近接し
た各電極指同士でコンデンサを構成している。櫛歯状電
極15bの各電極指も、櫛歯状電極14bの各電極指間
の幅方向中心位置からずれて、同櫛歯状電極14bの各
電極指のX軸方向外側にて同各電極指とそれぞれ近接し
ており、互い近接した各電極指同士でコンデンサを構成
している。
【0011】櫛歯状電極14a,14b及びアンカ13
cからは、Y軸方向図示下方に配線パターン16a〜1
6cがそれぞれ延設されており、同配線パターン16a
〜16cの外側端には方形状の電極パッド17a〜17
cがそれぞれ設けられている。配線パターン16a〜1
6c及び電極パッド17a〜17cは、高抵抗層で形成
される中間部16a1〜16c1(図示模様の異なる部
分)を除き、振動子11と同一材料の低抵抗層で形成さ
れるとともに、シリコン基板10Aの上面に絶縁層10
Bを介して固着されている。この中間部16a1〜16
c1も低抵抗層で形成されることが望ましいが、後述す
る製造上における拡散の問題により高抵抗層で形成され
る。しかし、中間部16a1〜16c1のX軸方向の幅
は広いために、同中間部16a1〜16c1のY軸方向
の抵抗値はそれほど大きくはならない。電極パッド17
a〜17cの上面には、アルミニウムで方形状に形成さ
れた電極18a〜18cが設けられている。
【0012】また、シリコン基板10A上には、振動子
11、梁12a〜12d、アンカ13a〜13d、櫛歯
状電極14a,14b,15a,15b、配線パターン
16a〜16c及び電極パッド17a〜17cを取り囲
む方形状の帯からなるフレーム21が設けられており、
同フレーム21は、シリコン基板10A上に絶縁層10
Bを介して固着されている。このフレーム21は、Y軸
方向における電極パッド17a〜17cの図示上方位置
にて、高抵抗層で形成された高抵抗部21aと、低抵抗
層で形成された低抵抗部21bとに分けられている。
【0013】フレーム21の図示下辺には、図示上方に
延設されたサブフレーム22,23が配線パターン16
a〜16cの各間に進入している。これらのサブフレー
ム22,23も前記フレーム21と同様に構成されると
ともに、高抵抗層で形成された高抵抗部22a,23a
と、低抵抗層で形成された低抵抗部22b,23bとに
Y軸方向における電極パッド17a〜17cの図示上方
位置にて分けられている。フレーム21の低抵抗部21
bの一角部内側には、前記電極パッド17a〜17cと
同様に構成された電極パッド17dが低抵抗部21bと
一体的に設けられており、同電極パッド17dの上面に
はアルミニウムで方形状に形成した電極18dが設けら
れている。
【0014】また、シリコン基板10A上であって、配
線パターン16a〜16cと、フレーム21の高抵抗部
21a及びサブフレーム22,23の各高抵抗部22
a,23aとの各間には、連結帯24a〜24fがそれ
ぞれ設けられている。連結帯24a〜24fは、シリコ
ン基板10A上に絶縁層10Bを介して固着された帯状
の高抵抗層(バルク抵抗)で形成されており、各一端に
てフレーム21及びサブフレーム22,23の各高抵抗
部21a〜23aにそれぞれ接続されるとともに各他端
にて配線パターン16a〜16cにそれぞれ接続されて
おり、各中間部を蛇行させて各一端から各他端までの距
離を長くしている。また、この連結帯24a〜24fの
幅は狭く構成され、同連結帯24a〜24fの各一端か
ら各他端までの抵抗値は大きく設定されている。なお、
図1にてフレーム21内の図示白い部分はシリコン基板
10Aの上面を示している。
【0015】フレーム21の高抵抗部21a、配線パタ
ーン16a〜16cの中間部16a1〜16c1、サブ
フレーム22,23の高抵抗部22a,23a及び連結
帯24a〜24f上には、中央部下面に凹部を有し方形
状にガラス材料で形成したガラス蓋30の脚部30aの
下面が全周に渡って陽極接合により固着されている。そ
して、このガラス蓋30とシリコン基板10Aとの間に
振動子11を収容したほぼ真空の密閉空間Sが形成され
ている。この場合、配線パターン16aはガラス蓋30
の接合面を横切って密閉空間S内から外部に延設されて
おり、電極パッド17a〜17dは密閉空間Sの外部に
それぞれ位置する。このように構成した半導体装置にお
いては、電極パッド17a〜17dの電極18a〜18
dにワイヤボンディングなどにより電気配線を接続する
ようにすればよいので、電極パッド17a〜17dを小
さく構成でき、ひいては半導体装置を小型に構成でき
る。
【0016】次に、上記のように構成した半導体装置の
製造方法について説明する。
【0017】(1)第1工程 基板材料として単結晶シリコンからなるシリコン基板1
0Aの上面に所定厚さのシリコン酸化膜からなる絶縁層
10Bを介して所定厚さの活性層を設けたSOI(Silic
on−On-Insulator)基板を用意する。この活性層は、リ
ンなどの不純物が単結晶シリコンに低レベルでドーピン
グされたもので、高抵抗シリコン層である。このような
構成のSOI基板の活性層の上面であってフレーム21
の高抵抗部21aに相当するコ字状部分、並びに配線パ
ターン16a〜16cの中間部16a1〜16c1、サ
ブフレーム22,23の高抵抗部22a,23a及び連
結帯24a〜24fを含む直線部分を所定幅だけマスク
して、マスクしていない部分にリンなどの不純物を拡散
させて同マスクしてない部分を低抵抗化する。これによ
り、振動子11,櫛歯状電極14a,14b、フレーム
21の低抵抗部21bなどに付した同一模様部分を含む
領域の活性層を低抵抗層としておくとともに、残りの領
域(ガラス蓋30の脚部30aの下面が対向する部分)
を高抵抗層(バルク抵抗)とする。
【0018】(2)第2工程 前記活性層の上面であって振動子11、梁12a〜12
d、アンカ13a〜13d、櫛歯状電極14a,14
b,15a,15b、配線パターン16a〜16c及び
電極パッド17a〜17d、フレーム21、サブフレー
ム22,23及び連結帯24a〜24fに相当する部分
をレジスト膜にてマスクする。そして、前記レジスト膜
でマスクされていない部分の活性層をRIE(反応性イ
オンエッチング)等により除去し、アンカ13a〜13
d、櫛歯状電極14a,14b、配線パターン16a〜
16c及び電極パッド17a〜17d、フレーム21、
サブフレーム22,23及び連結帯24a〜24fをシ
リコン基板10A上に絶縁層10Bを介して形成する。
【0019】(3)第3工程 フッ酸水溶液を用いたエッチングにより、前記第2行程
にて除去された活性層に対面していた絶縁層10Bを除
去するとともに、シリコン基板10Aと、振動子11、
梁12a〜12d及び櫛歯状電極15a,15bとの間
にはある絶縁層10Bを除去して、振動子11、梁12
a〜12d及び櫛歯状電極15a,15bを、シリコン
基板10B上に絶縁層10Bの厚さ分だけ浮かせて形成
する。この場合、フッ酸水溶液を用いたエッチングによ
れば、シリコン基板10と前記活性層で挟まれていない
部分のみならず、シリコン基板10Aと活性層で挟まれ
ている部分であっても外表面に近い部分も除去されるこ
とを利用している。
【0020】(4)第4工程 各電極パッド17a〜17dの上面に、アルミニウムを
蒸着して電極18a〜18dをそれぞれ形成する。
【0021】(5)第5工程 真空中にて、ガラス蓋30の脚部30aの下面を、フレ
ーム21の高抵抗部21a、配線パターン16a〜16
cの中間部16a1〜16c1、サブフレーム22,2
3の高抵抗部22a,23a及び連結帯24a〜24f
の上面(図1のうすい模様の方形状の所定幅の枠部分)
に密接させて陽極接合する。
【0022】このようにして製造される半導体装置にお
いては、連結帯24a〜24fの各両端は、フレーム2
1の高抵抗部21a、配線パターン16a〜16cの中
間部16a1〜16c1、サブフレーム22,23の高
抵抗部22a,23aにそれぞれ接続されているので、
これらにより囲まれた部分は外部と隔離された凹部を形
成している。そして、連結帯24a〜24f、フレーム
21の高抵抗部21a、配線パターン16a〜16cの
中間部16a1〜16c1及びサブフレーム22,23
の高抵抗部22a,23aは、すべてシリコン基板10
A上に絶縁層10Bを介して設けられた活性層であって
同一高さに設定されている。したがって、ガラス蓋30
の脚部30aは、連結帯24a〜24f、フレーム21
の高抵抗部21a、配線パターン16a〜16cの中間
部16a1〜16c1及びサブフレーム22,23の高
抵抗部22a,23aに良好に陽極接合され、前記密閉
空間Sの気密性が良好に保たれる。
【0023】次に、上記のように構成した半導体装置1
0を用いて加速度を検出する回路例について図4を用い
て説明する。図4は、図1〜図3の半導体装置10を模
擬的に示している。
【0024】図4の電極18a,18c間に接続された
コンデンサC1は、図1の電極18a,18c間に電極
パッド17a,17c、配線パターン16a,16c及
び振動子11を介して接続されて、櫛歯状電極14a,
15aにより構成されたコンデンサに対応している。図
4の電極18b,18c間に接続されたコンデンサC2
は、図1の電極18b,18c間に電極パッド17b,
17c、配線パターン16b,16c及び振動子11を
介して接続されて、櫛歯状電極14b,15bにより構
成されたコンデンサに対応している。図4の電極18a
〜18cと電極18dとの各間に接続された各抵抗R1
〜R3は、図1の連結帯24a,24bによって構成さ
れる抵抗、連結帯24e,24fによって構成される抵
抗、及び連結帯24c,24dによって構成される抵抗
にそれぞれ対応している。
【0025】図4において、半導体装置10の電極18
a,18b間には直列接続された直流基準電圧源41
a,41bが接続されるとともに、両電圧源41a,4
1bの中点は接地されている。また、電極18dも接地
されている。電極18cには、はチャージアンプ42が
接続されている。チャージアンプ42は、オペアンプO
P1、コンデンサC3及び抵抗R4からなり、コンデン
サC1,C2間の接続点から取り出した電圧信号を反転
するとともに増幅して出力する。
【0026】次に、上記のように構成した実施形態の動
作を説明する。半導体装置10にX軸方向の加速度が作
用すると、振動子11は、シリコン基板10Aに対し
て、前記加速度の大きさに比例した量だけX軸に沿って
前記加速度と反対方向に変位する。この場合、櫛歯状電
極14a,15aの各近接した電極指間の距離が増加
(又は減少)すれば、櫛歯状電極14b,15bの各近
接した電極指間の距離は減少(又は増加)するので、櫛
歯状電極14a,15aによって構成されたコンデンサ
C1の容量と、櫛歯状電極14b,15bによって構成
されたコンデンサC2の容量とは、互いに反対方向に増
減変化する。
【0027】そして、このコンデンサC1,C2の容量
変化を表す信号はチャージアンプ42に供給され、同ア
ンプ42は前記供給された信号を反転増幅して出力す
る。したがって、前記加速度を表す信号がチャージアン
プ42から出力される。この場合、前述のように密閉空
間Sの真空度は良好に保たれているので、振動子11は
空気抵抗なく変位し、速い加速度変化に対しても加速度
が良好に検出される。
【0028】なお、上記実施形態においては、密閉空間
Sを形成するためにガラス蓋30を用いたが、これに代
え、ガラス以外の材料でガラス蓋30と同一形状に形成
するとともに接合面にガラス材料でガラス膜を形成した
蓋を用いてもよい。この場合も、フレーム21の高抵抗
部21a、配線パターン16a〜16cの中間部16a
1〜16c1、サブフレーム22,23の高抵抗部22
a,23a及び連結帯24a〜24fの上面(図1のう
すい模様の方形状の所定幅の枠部分)に、前記ガラス膜
を陽極接合する。蓋を形成するガラス材料以外の材料と
してはシリコン材料を用いることができ、この場合、前
記接合面に相当するシリコン面に熱酸化膜を形成し、同
熱酸化膜上にガラス材料をスパッタリングするとよい。
【0029】さらに、上記実施形態においては、加速度
センサに本発明を適用した例について説明したが、本発
明は、シリコン基板上に少なくとも接合面をガラス材料
で構成した蓋を陽極接合して密閉空間を有する半導体装
置には広く適用でき、例えばコリオリ力を利用した振動
型の角速度センサ用の半導体装置にも適用できる。この
場合、上記実施形態における梁12a〜12dをL字型
としてY軸方向にも振動子11を変位可能とし、振動子
11をY軸方向に予め一定振幅で振動させておくため
に、シリコン基板10A上に振動子11をY軸方向に駆
動するための櫛歯状電極により構成した駆動部を密閉空
間S内に設けるようにすればよい。そして、この櫛歯状
電極に対しても、配線パターン16a〜16cと同様
に、ガラス蓋30の接合面を横切って密閉空間Sの内部
と外部とを電気的に接続した配線パターンをシリコン基
板10A上に設けるとともに、同配線パターンの外側端
部に電極パッド17a〜17cと同様な電極パッドを設
けるようにすればよい。また、この場合も、前記配線パ
ターンと、フレーム21及びサブフレーム22,23の
高抵抗部21a,22a,23aとの各間を高抵抗層で
形成した上記実施形態の連結帯24a〜24fと同様な
連結帯で連結するようにする。
【図面の簡単な説明】
【図1】 本発明に係る半導体装置の概略平面図であ
る。
【図2】 図1の2−2線に沿ってみた断面図である。
【図3】 図1の3−3線に沿ってみた断面図である。
【図4】 図1の半導体装置を用いた電気回路例を示す
電気配線図である。
【符号の説明】
10…半導体装置、10A…シリコン基板、10B…絶
縁層、S…密閉空間、11…振動子、12a〜12c…
梁、13a〜13d…アンカ、14a,14b,15
a,15b…櫛歯状電極、16a,16b…配線パター
ン、17a〜17d…電極パッド、18a〜18d…電
極、21…フレーム、22,23…サブフレーム、24
a〜24f…連結帯、30…ガラス蓋。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に少なくとも接合面をガ
    ラス材で構成した蓋を陽極接合して、同シリコン基板上
    に密閉空間を形成してなる半導体装置において、前記シ
    リコン基板上に前記密閉空間の内部と外部とを電気的に
    接続する複数の配線パターンを前記蓋の接合部を横切っ
    て形成するとともに、前記シリコン基板上であって前記
    密閉空間の外部における前記複数の配線パターンの各端
    部に電極パッドをそれぞれ設けたことを特徴とする半導
    体装置。
  2. 【請求項2】 前記請求項1に記載した半導体装置にお
    いて、前記複数の配線パターンを前記シリコン基板上に
    絶縁層を介してそれぞれ形成し、かつ前記シリコン基板
    上に絶縁層を介して前記複数の配線パターンと同一高さ
    に形成した高抵抗層で前記複数の配線パターン間をそれ
    ぞれ接続してなり、前記蓋の接合面が前記複数の配線パ
    ターン及び高抵抗層の上面に連続して接するようにした
    ことを特徴とする半導体装置。
  3. 【請求項3】 前記請求項2に記載した前記複数の配線
    パターン及び高抵抗層は、シリコン基板上に絶縁層を介
    して設けた活性層である半導体装置。
JP10320998A 1998-11-11 1998-11-11 半導体装置 Pending JP2000150916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10320998A JP2000150916A (ja) 1998-11-11 1998-11-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10320998A JP2000150916A (ja) 1998-11-11 1998-11-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2000150916A true JP2000150916A (ja) 2000-05-30

Family

ID=18127654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10320998A Pending JP2000150916A (ja) 1998-11-11 1998-11-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2000150916A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009085822A (ja) * 2007-10-01 2009-04-23 Dainippon Printing Co Ltd 力学量センサおよびその製造方法
US7533570B2 (en) 2005-09-20 2009-05-19 Mitsubishi Denki Kabushiki Kaisha Electrostatic-capacitance-type acceleration sensor
JP2009164171A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US8716850B2 (en) * 2007-05-18 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533570B2 (en) 2005-09-20 2009-05-19 Mitsubishi Denki Kabushiki Kaisha Electrostatic-capacitance-type acceleration sensor
DE102006025373B4 (de) * 2005-09-20 2013-06-20 Mitsubishi Denki K.K. Elektrostatischer Kapazitätsbeschleunigungssensor
US8716850B2 (en) * 2007-05-18 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9490309B2 (en) 2007-05-18 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9984946B2 (en) 2007-05-18 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009085822A (ja) * 2007-10-01 2009-04-23 Dainippon Printing Co Ltd 力学量センサおよびその製造方法
JP2009164171A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP4650843B2 (ja) * 2007-12-28 2011-03-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
US8193631B2 (en) 2007-12-28 2012-06-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the semiconductor device

Similar Documents

Publication Publication Date Title
US6119518A (en) Angular velocity sensor
US6263735B1 (en) Acceleration sensor
US6651506B2 (en) Differential capacitive pressure sensor and fabricating method therefor
JP2001007346A (ja) 外力検知センサの製造方法
US20050051910A1 (en) Capacitance type dynamic quantity sensor device
US9511993B2 (en) Semiconductor physical quantity detecting sensor
US9823266B2 (en) Capacitive physical quantity sensor
US6430999B2 (en) Semiconductor physical quantity sensor including frame-shaped beam surrounded by groove
JP2000150916A (ja) 半導体装置
JP3405108B2 (ja) 外力計測装置およびその製造方法
JP2005227089A (ja) 力学量センサ装置
JP2001044450A (ja) 半導体力学量センサ
JP2000018952A (ja) 角速度センサ
JPH1019923A (ja) 電子部品およびその製造方法
JP2001091263A (ja) 半導体センサ及び同半導体センサの製造方法
JP3528539B2 (ja) 半導体装置およびその製造方法
JP2001281264A (ja) 半導体力学量センサ
JP2000304764A (ja) 半導体力学量センサ及びその製造方法
JP4515069B2 (ja) 半導体力学量センサ
JP4352490B2 (ja) 振動型角速度センサ
JPH11337342A (ja) 半導体角速度センサおよびその製造方法
JPH08285884A (ja) 半導体容量式加速度センサ
JP2006184014A (ja) 加速度センサ
JP2003014777A (ja) 力学量センサ
JP2000164741A (ja) 半導体装置