KR101248467B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101248467B1
KR101248467B1 KR1020060061060A KR20060061060A KR101248467B1 KR 101248467 B1 KR101248467 B1 KR 101248467B1 KR 1020060061060 A KR1020060061060 A KR 1020060061060A KR 20060061060 A KR20060061060 A KR 20060061060A KR 101248467 B1 KR101248467 B1 KR 101248467B1
Authority
KR
South Korea
Prior art keywords
opening
region
gate
liquid crystal
crystal display
Prior art date
Application number
KR1020060061060A
Other languages
English (en)
Other versions
KR20080002312A (ko
Inventor
김진환
장대현
김상호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060061060A priority Critical patent/KR101248467B1/ko
Priority to US11/823,195 priority patent/US7508469B2/en
Priority to CNB200710126973XA priority patent/CN100510921C/zh
Publication of KR20080002312A publication Critical patent/KR20080002312A/ko
Application granted granted Critical
Publication of KR101248467B1 publication Critical patent/KR101248467B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치를 제조하기 위한 포토 공정시 층간 단차에 의해 발생하는 방사 얼룩을 방지하여 CD(Critical Dimension) 편차 및 휘도 불균일을 방지하기 위한 것으로, 서로 대향하게 형성되는 하부 기판과 상부 기판, 하부 기판 상에서 직교 배열된 게이트 라인 및 데이터 라인의 교차 지점에 형성되는 박막 트랜지스터, 서로 직교 배열된 게이트 라인 및 데이터 라인에 의해 정의되는 화소 영역 상에 형성된 화소 전극, 하부 기판 상의 전면에 도포되어지되 소정 영역에 단차면을 갖는 개구부가 형성되며, 개구부의 단차면을 따라 요철 패턴이 형성된 보호막, 및 하부 기판과 상부 기판 사이에 형성된 액정층을 포함하는 액정 표시 장치 및 이의 제조 방법을 제공한다.
Figure R1020060061060
액정 표시 장치, 보호막, 요철 패턴, 방사 얼룩

Description

액정 표시 장치 및 이의 제조 방법{Liquid crystal display and method for manufacturing the same}
도 1은 종래 기술의 일 실시예에 따른 횡전계 방식 액정 표시 장치를 나타낸 평면도이다.
도 2는 종래 기술의 일 실시예에 따른 횡전계 방식 액정 표시 장치를 제조하기 위한 방법을 일부 설명하기 위한 공정 순서도이다.
도 3은 도 2의 제조 공정을 상세히 설명하기 위한 단면도이다.
도 4는 도 2의 제조 공정에 사용되는 스핀 코팅(spin coating) 방식을 적용한 기판의 모습을 나타낸 도면이다.
도 5는 도 4의 "Ⅴ" 영역을 촬영하여 확대한 광학 사진이다.
도 6은 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치의 어레이 기판을 도시한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치의 어레이 기판에서, 어레이 기판과 컬러 필터 기판을 합착하기 위해 실런트(sealent)가 형성되는 영역(A-A')과, 스위칭 소자인 박막 트랜지스터의 영역(B-B'), 복수의 게이트 패드부가 형성되는 게이트 패드 영역(C-C'), 복수의 데이터 패드부가 형성되는 데이터 패드 영역(D-D')의 단면도이다.
도 8 내지 도 10은 본 발명에 따른 횡전계 방식 액정 표시 장치에 적용되는 보호막의 패턴 구조를 도시한 다양한 실시예이다.
도 11는 본 발명에 따른 횡전계 방식 액정 표시 장치를 제조하기 위한 제조 방법을 설명하기 위한 공정 순서도이다.
(도면의 주요부분에 대한 부호의 설명)
100: 어레이 기판 200: 컬러 필터 기판
170: 게이트 패드부 180: 데이터 패드부
102: 게이트 전극 103: 게이트 절연막
104: 액티브층 105: 오믹콘택층
106: 소스 전극 107: 드레인 전극
108, 208, 308, 408: 보호막
108a, 208a, 308a, 408a: 단차면
108b, 208b, 308b, 408b: 개구부
108c, 208c, 308c, 408c: 요철 패턴
208f, 308f, 408f: 모서리 부위
408d: 배리어 영역 110: 화소 라인
112: 화소 전극 120: 공통 라인
122: 공통 전극 172: 게이트 패드 상부 전극
182: 데이터 패드 상부 전극 GL: 게이트 라인
DL: 데이터 라인 CL: 공통 라인
본 발명은 액정 표시 장치에 관한 것으로, 특히 액정 표시 장치를 제조하기 위한 포토 공정시 CD(Critical Dimension) 편차에 의한 화면 얼룩을 방지할 수 있는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 상하부의 투명 절연 기판인 컬러 필터 기판과 어레이 기판 사이에 이방성 유전율을 갖는 액정층을 형성하고, 액정 물질에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 컬러 필터 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다.
액정 표시 장치로는 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있으며, 액정을 구동시키는 전계의 방향에 따라 수평 방향 전계가 인가되는 횡전계 방식(In-Plane Switching)과 수직 방향 전계가 인가되는 트위스트 네마틱 방식(TN; Twisted Nematic) 등이 있다.
도 1은 종래 기술의 일 실시예에 따른 횡전계 방식 액정 표시 장치를 나타낸 평면도이다.
종래의 횡전계 방식 액정 표시 장치는 도 1에 도시된 것처럼, 가로 방향으로 게이트 라인(20)과 공통 라인(50)이 평행을 이루며 배치되고, 세로 방향으로 데이터 라인(30)이 게이트 라인(20) 및 공통 라인(50)과 수직을 이루도록 배열되어 있 다.
또한, 게이트 라인(20)으로부터 연장된 게이트 전극(21) 상에 반도체층(미도시), 소스 전극(24) 및 드레인 전극(25)이 형성되어 박막 트랜지스터를 이룬다.
그리고, 공통 라인(50)으로부터 복수 개의 공통 전극(51)이 분기되고, 드레인 전극(25)에는 화소 라인(40)이 연결되어 화소 라인(40)으로부터 복수 개의 화소 전극(41)이 분기된다. 여기서, 공통 전극(51)과 화소 전극(41)은 서로 엇갈리게 구성된다.
상기한 구성을 갖기 위한 횡전계 방식 액정 표시 장치는, 제조 과정에서 다수 회의 증착 공정, 포토리소그래피(photolithography) 공정('포토 공정'이라고도 함), 식각 공정 등을 거치게 되는데, 포토 공정은 세부적으로 감광막 도포, 노광, 현상 및 식각 단계를 거쳐 진행된다.
여기서, 포토 공정은 포토레지스트(Photoresist: PR)(이하, "감광제"라 칭함)가 빛을 받으면 화학 반응을 일으켜서 성질이 변화하는 원리를 이용하여, 얻고자 하는 패턴(pattern)의 마스크(mask)를 사용하여 빛을 선택적으로 감광제에 조사함으로써 마스크의 패턴과 동일한 패턴을 형성시시키는 공정을 말한다.
특히, 액정 표시 장치의 하부 기판인 어레이 기판은, 박막을 증착하고 마스크를 이용하여 사진 식각하는 포토 공정을 여러 번 반복하기 때문에, 포토 공정에 따른 CD(Critical Dimension) 편차가 발생되어 어레이 기판 상에서 얼룩으로 보이게 되는 문제점이 빈번히 발생한다.
이하, 일반적인 횡전계 방식 액정 표시 장치의 어레이 기판을 제조하는 과정 에서, 보호막의 단차에 의해 얼룩이 발생하는 경우에 대하여 상세히 살펴보기로 한다.
도 2는 종래 기술의 일 실시예에 따른 횡전계 방식 액정 표시 장치를 제조하기 위한 방법을 일부 설명하기 위한 공정 순서도이고, 도 3은 도 2의 제조 공정을 상세히 설명하기 위한 단면도이며, 도 4는 도 2의 제조 공정에 사용되는 스핀 코팅(spin coating) 방식을 적용한 기판의 모습을 나타낸 도면이고, 도 5는 도 4의 "Ⅴ" 영역을 촬영하여 확대한 광학 사진이다.
먼저 도 2 및 도 3을 참조하면, 증착 공정으로, 하부 기판(10) 상에 매트릭스 형태로 박막 트랜지스터를 형성하기 위한 복수의 전극 및 전극 라인을 형성한다(S1).
즉, 하부 기판(10) 상에 일정한 간격을 갖고 배열된 복수 개의 게이트 라인(20)과, 게이트 라인(20)에 수직한 방향으로 교차되게 배열되어 화소 영역(P)을 정의하는 복수 개의 데이터 라인(30)을 형성한다.
그리고, 게이트 라인(20)과 데이터 라인(30)이 교차하는 지점에 박막 트랜지스터 영역으로, 게이트 전극(21)과 게이트 절연막(22), 반도체층(23), 소스/드레인 전극(24,25)을 증착한다.
이후, 하부 기판(10) 상의 전면에 보호막(26)을 도포하고, 별도의 마스크를 사용하여 원하는 부위에 개구부(26a)가 형성되도록 패터닝하는 보호막 패턴 형성 공정을 수행한다(S2).
이러한 공정 후, 보호막(26)은 패터닝된 개구부(26a)에 의해 단차가 형성된 다.
여기서, 개구부(26a)는 어레이 기판에서 화소 전극과 박막 트랜지스터(TFT)의 드레인 전극(25)을 컨택(contact)하기 위한 영역이나, 어레이 기판과 컬러 필터 기판을 합착하기 위해 실런트(sealent)가 형성되는 하부 영역, 게이트 라인과 게이트 구동회로와 연결되는 게이트 패드 영역, 데이터 라인과 데이터 구동 회로와 연결되는 데이터 패드 영역 등 일 수 있다.
이후, 보호막(26) 상에 투명 도전 물질(27)을 증착한 후, 패터닝하여 화소 영역 상에 공통 전극과 엇갈리는 화소 전극을 형성하기 위한 화소 전극 패턴 형성 공정을 거친다(S3).
포토 공정은 도 3에 도시된 바와 같이, 보호막(26) 상부의 투명 도전 물질(27) 위에 보호막(26) 형상을 따라 감광제(Photoresist: PR)(28)를 도포하고, 노광, 현상 및 경화 과정을 거치게 된다.
이때, 감광제(28)를 도포하는 방식은, 도 4에 도시된 바와 같이 기판 상에 감광제(28)를 떨어뜨리고 기판을 회전시킴으로써, 회전하는 원심력에 의해 감광제(28)가 표면 전체로 얇게 퍼져나가면서 코팅되는 스핀 코팅(spin coating) 방식을 이용한다.
이러한 과정에서, 감광제(28)는 보호막(26)의 개구부(26a) 뿐만 아니라, 보호막(26)의 두께에 의해 형성된 단차 부위에 모여 있다가 회전하는 원심력에 의해 방사하게 되는데, 보호막(26)의 단차 부위에 상대적으로 감광제(28)의 양이 많이 존재함과 아울러, 보호막(26)의 단차 부위가 높아서, 코팅시 감광제(28)의 유동이 원활하게 이루어지지 못하고 단차 부위로 오버플로우(overflow)되지 못하여 얼룩이 발생하게 된다.
얼룩 발생은 화소 전극과 공통 전극간의 CD 편차를 유발하게 되고, 전극간의 CD 편차는 액정 표시 장치의 구동 중 화소 전극(41)과 공통 전극(51) 사이의 필드(fileld) 차이를 발생시켜 휘도가 불균일해지는 문제점이 있다.
도 5는 스핀 코팅 방식을 이용하여 포토 공정 후, 화면으로 나타난 방사형의 얼룩 형태를 보여주고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치를 제조하기 위한 포토 공정시 층간 단차에 의해 발생하는 방사 얼룩을 방지하여 CD(Critical Dimension) 편차 및 휘도 불균일을 방지할 수 있는 액정 표시 장치를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 포토 공정시 층간 단차에 의해 발생하는 방사 얼룩을 방지할 수 있는 구조를 갖는 액정 표시 장치를 제조하는 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는, 서로 대향하게 형성되는 하부 기판과 상부 기판, 상기 하부 기판 상에서 직교 배열된 게이트 라인 및 데이터 라인의 교차 지점에 형성되는 박막 트랜지스터, 상기 직교 배열된 게이트 라인 및 데이터 라인에 의해 정의되는 화소 영역 상에 형성된 화소 전극, 상기 하부 기판 상의 전면에 도포되어지되 소정 영역에 단차면을 갖는 개구부가 형성되며, 상기 개구부의 단차면을 따라 요철 패턴이 형성된 보호막, 및 상기 하부 기판과 상기 상부 기판 사이에 형성된 액정층을 포함한다.
이때, 상기 보호막의 요철 패턴은 직선 패턴에 비해 상기 개구부의 표면적을 크게 하여, 상기 표면적을 따라 상기 감광제를 고르게 분산시키는 것을 특징으로 한다.
상기 보호막의 요철 패턴은 수평 단면이 반원, 사다리꼴, 사각, 삼각 모양 중 어느 하나인 것을 특징으로 한다.
상기 보호막의 개구부는 중앙에 섬(island) 형상의 배리어 영역을 추가로 포함하여, 상기 배리어 영역을 따라 상기 감광제를 분산시키는 것을 특징으로 한다.
상기 섬 형상의 배리어 영역을 이루는 단차면은, 수평 단면이 반원, 사다리꼴, 사각, 삼각 모양 중 어느 하나인 것을 특징으로 한다.
상기 보호막의 개구부는 2.0 내지 2.3 ㎛ 두께의 단차면을 갖는 것을 특징으로 한다.
상기 보호막의 개구부가 형성되는 소정 영역은 상기 박막 트랜지스터와 화소 전극을 접촉시키기 위한 영역인 것을 특징으로 한다.
상기 보호막의 개구부가 형성되는 소정 영역은 상기 제1 투명 절연 기판과 상기 제2 투명 절연 기판을 합착하기 위한 실런트(sealent)가 형성되는 비화소 영역인 것을 특징으로 한다.
상기 보호막의 개구부가 형성되는 소정 영역은 상기 게이트 라인과 게이트 구동회로와 연결되는 게이트 패드 영역, 및 상기 데이터 라인과 데이터 구동회로와 연결되는 데이터 패드 영역인 것을 특징으로 한다.
상기 박막 트랜지스터는, 상기 게이트 라인으로부터 분기된 게이트 전극, 상기 게이트 전극을 포함한 전면에 형성된 게이트 절연막, 상기 게이트 전극과 대응되는 상기 게이트 절연막의 상부 영역에 형성된 반도체층, 및 상기 반도체층을 사이에 두고 서로 이격된 소스 전극과 드레인 전극을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치의 제조 방법은, (a)하부 기판 상에 서로 교차되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 형성하고, 상기 게이트 라인 및 상기 데이터 라인이 교차하는 지점에 박막 트랜지스터를 형성하는 단계, (b)상기 박막 트랜지스터 상의 전면에 보호막을 도포하는 단계, (c)상기 도포된 보호막을 패터닝하여 소정 영역에 단차면을 갖는 개구부를 형성하고, 상기 개구부의 단차면을 따라 요철 패턴을 형성하는 단계, (d)상기 보호막 상에 화소 전극을 증착하는 단계, (e)상기 화소 전극 상에 감광제를 도포하는 단계, 및 (f)상기 감광제를 마스크로 하여 상기 화소 전극을 패터닝하여, 상기 화소 영역에 형성하는 단계를 포함한다.
상기 (c)단계에서, 상기 개구부의 단차면은 2.0 내지 2.3 ㎛ 두께를 갖도록 형성하는 것을 특징으로 한다.
상기 (c)단계에서, 상기 보호막의 요철 패턴은 수평 단면이 반원, 사다리꼴, 사각, 삼각 모양 중에서 선택되는 어느 하나의 모양을 갖도록 패터닝하는 것을 특징으로 한다.
상기 (c)단계에서, 상기 개구부의 중앙에 섬(island) 형상의 배리어 영역을 형성하는 단계를 추가로 포함한다.
상기 (c)단계에서, 상기 개구부가 형성되는 소정 영역은 상기 박막 트랜지스터와 화소 전극을 접촉시키기 위한 영역인 것을 특징으로 한다.
상기 (c)단계에서, 상기 개구부가 형성되는 소정 영역은 상기 제1 투명 절연 기판과 상기 제2 투명 절연 기판을 합착하기 위한 실런트(sealent)가 형성되는 비화소 영역인 것을 특징으로 한다.
상기 (c)단계에서, 상기 개구부가 형성되는 소정 영역은 상기 게이트 라인과 게이트 구동회로와 연결되는 게이트 패드 영역, 및 상기 데이터 라인과 데이터 구동회로와 연결되는 데이터 패드 영역인 것을 특징으로 한다.
상기 (e)단계는, (e-1) 상기 감광제를 상기 화소 전극 상에 떨어뜨리는 단계, 및 (e-2) 상기 떨어뜨린 감광제를 상기 보호막의 패턴 형상에 따라 스핀 코팅 방식으로 도포하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체 에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 액정 표시 장치 및 이의 제조 방법에 대하여 상세히 설명한다.
참고로, 횡전계 방식(In-plane switching mode) 액정 표시 장치를 일 예로 설명하기로 한다.
도 6은 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치의 어레이 기판을 도시한 평면도이고, 도 7은 본 발명에 따른 횡전계 방식 액정 표시 장치의 어레이 기판에서, 어레이 기판과 컬러 필터 기판을 합착하기 위해 실런트(sealent)가 형성되는 영역(A-A')과, 스위칭 소자인 박막 트랜지스터의 영역(B-B'), 복수의 게이트 패드부가 형성되는 게이트 패드 영역(C-C'), 복수의 데이터 패드부가 형성되는 데이터 패드 영역(D-D')의 단면도이다.
먼저 도 6을 참조하면, 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치의 어레이 기판(100)은, 기판(도 7의 101) 상에 소정 간격 이격되어 평행하게 일방향으로 구성된 다수의 게이트 라인(GL)과, 게이트 라인(GL)에 근접하여 평행하게 일방향으로 형성된 공통 라인(120), 게이트 라인(GL)과 교차하여 화소 영역(PXL)을 정의하는 데이터 라인(DL)을 포함한다.
게이트 라인(GL)과 데이트 라인(DL)의 교차 지점에는 스위칭 소자인 박막 트랜지스터(T)가 형성되며, 각 화소 영역(PXL)에는 수평 전계를 형성하도록 형성된 화소 전극(112)과 공통 전극(122)이 엇갈리게 형성된다. 그리고, 공통 전극(122)과 접속된 공통 라인(120)이 구비된다.
이때, 공통 라인(120)은 화소 영역(PXL)을 사이에 두고 게이트 라인(GL)과 나란하게 형성된다.
박막 트랜지스터(T)는 도 7의 B-B'에 도시된 바와 같이, 게이트 라인(GL)에서 분기된 게이트 전극(102)과, 게이트 전극(102) 상부의 게이트 절연막(103), 액티브층(104), 오믹콘택층(105), 오믹콘택층(105) 상부에 액티브층(104)을 사이에 두고 서로 이격된 소스 전극(106)과 드레인 전극(107), 보호막(108)으로 형성된다.
오믹콘택층(105)과 접촉하는 소스 전극(106)은 데이터 라인(DL)과 연결되며, 소스 전극(106)과 이격되어 오믹콘택층(105)과 접촉하는 드레인 전극(107)은 화소 라인(110)과 접촉된다.
보호막(108)은 어레이 기판(100)의 전면에 도포되는데, 드레인 전극(107)과 화소 라인(110)을 서로 접촉하기 위한 영역에는 드레인 전극(107)이 노출되도록 개구부(108b)를 형성한다.
한편, 어레이 기판(100)과 컬러 필터 기판(200)을 합착하기 위해 실런트(sealent)(132)가 형성되는 영역(도 7의 A-A')에서의 어레이 기판(100)은, 기판(101) 상에 보호막(108)이 형성되고, 실런트(132)가 형성되는 위치에 단차면(108a)을 갖는 개구부(108b)가 형성된다. 단차면(108a)은, 보호막(108)에 개구부(108b)를 형성함으로써 발생하는 보호막(108) 상면과 보호막(108)이 제거되어 노출된 바닥면 사이의 높이 차이를 연결하는 보호막(108)의 측벽면을 의미한다. 즉, 개구부(108b)의 보호막(108) 식각 측면을 의미한다.
한편, 어레이 기판(100)에서 복수의 게이트 패드부(170)가 형성되는 게이트 패드 영역에는, 도 7의 C-C'에 도시된 바와 같이, 기판(101) 상에 게이트 라인(GL)이 연장되어 일단에 형성된 게이트 패드 하부 전극(102)과, 그 상부의 게이트 패드 상부 전극(172)이 형성된다. 그리고, 최종적으로 보호막(108)이 형성되는데, 게이트 패드부(170)를 패드 오픈(pad open)하여, 보호막(108)에 단차면(108a)을 갖는 개구부(108b)가 형성된다.
한편, 어레이 기판(110)에서 복수의 데이터 패드부(180)가 형성되는 데이터 패드 영역에는, 도 7의 D-D'에 도시된 바와 같이, 기판(101) 상에 게이트 절연막(103), 액티브층(104), 오믹콘택층(105), 금속 물질의 데이터 패드 하부 전극(107)을 일괄 식각한 다음, 데이터 패드 상부 전극(182)을 증착하여 형성된다. 그리고, 게이트 패드부(170)와 마찬가지로, 데이터 패드부(180)를 패드 오픈(pad open)하여, 보호막(108)에 단차면(180a)을 갖는 개구부(180b)가 형성된다.
이때, 상기한 영역들에서의 보호막(108)은 단차면(108a)을 갖는 개구부(108b)가 형성되고, 개구부(108b)의 단차면(108a)을 따라 요철 패턴(108c)이 형성된다.
보호막(108)은 유기막인 포토아크릴, BCB(Benzocyclobutene)나 무기막인 실리콘 산화막(SiOx), 실리콘 질화막(SiNx)으로 형성할 수 있다.
보호막(108)의 개구부(108b)는 통상, 2.0 내지 2.3㎛ 두께의 단차면(108a)을 갖는다.
도 7의 C-C' 부분을 확대한 원형 내의 확대도를 참조하면, 보호막(108)의 요철 패턴(108c)은 도시된 바와 같이, 수평 단면(개구부(108b)가 형성된 부분을 수평하게 자른 단면으로서, 기판을 위에서 아래로 내려다본 상면도와 같다)이 반원 모양이 연속적으로 형성되어 기존의 직선 패턴에 비해 개구부(108b)의 표면적을 크게 한다. 이는 후속으로 진행되는 포토 공정에서의 감광제(Photoresist: PR) 도포시, 감광제의 분산 효과를 유발하여 감광제의 뭉침 및 파핑(popping) 현상을 억제하기 위함이다.
다시 말해, 감광제의 도포시, 보호막(108)의 개구부(108b)에 떨어진 감광제가 개구부(108b)의 표면적을 따라 흐르다가 감광제가 요철 패턴(108c)에 의해 분산되어 개구부(108b) 뿐만 아니라 기판 전면에 고르게 도포되도록 한다.
이러한 구성은 감광제의 도포시 사용되는 스핀 코팅(spin coating) 방식을 적용한 경우이며, 이로 인하여 별도의 장비 투자 및 장비의 변경 없이 방사형 얼룩을 방지할 수 있다.
보호막(108)의 개구부(108b) 및 요철 패턴(108c)을 형성하는 방법으로는, 별도의 마스크를 사용하여 원하는 부위에 개구부(108b) 및 요철 패턴(108c)이 형성되도록 패터닝한다. 이 경우, 마스크의 종류는 요철 패턴의 형상에 따라 구별될 수 있다.
이 외에도, 보호막(108)의 개구부(108b)를 형성하는 방법으로는 건식 방법과 습식 방법이 있는데, 이 중 습식 방법은 개구부(108b)를 형성하고자 하는 영역을 식각 용액(etchant)에 디핑(dipping)하여 식각 대상 물질인 보호막을 제거함으로써 개구부(108b)를 형성하는 방법이다.
건식 방법은 빔 타입(beam type) 또는 바 타입(bar type)의 AP 플라즈마(atmosphere plasma)를 이용하여, 기판 상에 선택적으로 스캐닝하여 보호막을 제거함으로써 개구부(108b)를 형성하는 방법이다.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치에 적용되는 보호막의 패턴 구조를 도시한 다양한 실시예에 의한 상면도들이다.
도 8에 도시된 본 발명의 다른 실시예에 따른 보호막(208)은, 소정 영역에 단차면을 갖는 개구부(208b)가 형성되고, 개구부(208b)의 단차면에는 사다리꼴 모양의 요철 패턴(208c)이 형성된 구조이다.
도 9에 도시된 본 발명의 또 다른 실시예에 따른 보호막(308)은, 소정 영역에 단차면을 갖는 개구부(308b)가 형성되고, 개구부(308b)의 단차면에는 사각 모양의 요철 패턴(308c)이 형성된 구조이다.
이때, 소정 영역이라 함은 얼룩이 발생할 수 있는 영역으로서, 어레이 기판과 컬러 필터 기판을 합착하기 위해 실런트가 형성되는 하부 영역과, 스위칭 소자인 박막 트랜지스터의 영역, 복수의 게이트 패드부가 형성되는 게이트 패드 영역, 복수의 데이터 패드부가 형성되는 데이터 패드 영역 등이다.
그리고, 보호막(208,308)은 유기막인 포토아크릴, BCB나 무기막인 실리콘 산화막(SiOx), 실리콘 질화막(SiNx)으로 형성되며, 보호막(208,308)의 개구부(208b,308b)는 통상, 2.0 내지 2.3㎛ 두께의 단차면을 갖는다.
상기한 실시예들에 따른 사다리꼴, 사각 모양의 요철 패턴(208c,308c) 외에도, 삼각 모양이나 톱니 모양 등 개구부(208b,308b)의 표면적을 크게 하고 감광제의 분산 기능을 할 수 있는 모양이라면, 상술한 패턴 형상에 한정되지 않고, 다양하게 변형 및 변경이 가능하다.
도 10에 도시된 본 발명의 또 다른 실시예에 따른 보호막(408)은, 소정 영역에 단차면을 갖는 개구부(408b)가 형성되고, 개구부(408b)의 단차면에는 반원 모양의 요철 패턴(408c)이 형성되며, 개구부(408b)의 중앙에 섬(island) 형상의 배리어 영역(408d)이 추가로 포함된 구조이다.
여기서의 배리어 영역(408d)은 개구부(408b)의 폭을 좁게 하는 대신, 감광제가 분산될 수 있는 개구부(408b)의 표면적을 넓혀 감광제의 유량을 감소시킴으로써 방사형 얼룩의 발생을 현저히 낮출 수 있다.
이때, 반원 모양으로 도시된 요철 패턴(408c)은 앞서 설명한 바와 같이 다양한 형상으로 변형 및 변경이 가능하며, 배리어 영역(408d)을 이루는 단차면도 개구부(408b)의 요철 패턴(408c)과 마찬가지로, 반원, 사다리꼴, 사각, 삼각, 톱니 모양 등으로 형성될 수 있음은 물론이다.
도 8 내지 도 10에 도시된 보호막(208,308,408)은 특히, 수직 라인과 수평 라인이 중첩되는 모서리 부위(208f,308f,408f)의 개구부(208b,308b,408b)에서 감광제의 이동 방향이 맞부딪히면서 감광제의 뭉침 및 방사형 얼룩의 발생이 크게 발생할 수 있는데, 요철 패턴(208c,308c,408c)에 따르면 일 방향으로 형성된 개구부(208b,308b,408b) 뿐만 아니라 모서리 부위(208f,308f,408f)에서의 개구부(208b,308b,408b)에서도 감광제의 유량을 감소시켜, 방사형의 얼룩을 효과적으로 방지할 수 있다.
이하, 요철 패턴 구조를 갖는 본 발명에 따른 액정 표시 장치의 제조 방법에 대해 설명하기로 한다.
도 11은 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치를 제조하기 위한 제조 방법을 설명하기 위한 공정 순서도이다.
도 11에 도시된 것처럼, 처음 S101 단계에서, 하부 기판(101) 상에 매트릭스 형태로 박막 트랜지스터를 형성하기 위한 복수의 전극 및 전극 라인을 형성한다.
즉, 도 6 및 도 7과 연계하여 설명하면, 하부 기판(101) 상에 일정한 간격을 갖고 배열된 복수 개의 게이트 라인(GL)과, 게이트 라인(GL)에서 분기되는 게이트 전극(102) 및 게이트 라인(GL)에서 연장되어 하부 기판(101)의 비표시 영역(P2)에 위치되는 게이트 패드부(170)를 형성한다.
그리고, 게이트 라인(GL)과 평행하게 공통 라인(120)을 형성하고, 게이트 라인(GL)에 수직한 방향으로 교차되게 배열되어 화소 영역(PXL)을 정의하는 복수 개의 데이터 라인(DL)을 형성한다.
그리고, 데이터 라인(DL)에서 연장되어 하부 기판(101)의 비표시 영역(P2)에 위치되는 데이터 패드부(180)를 형성한다.
그리고, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 지점에 박막 트랜지스터 영역으로, 게이트 전극(102)의 상부에 게이트 절연막(103)과 액티브층(104), 오믹콘택층(105), 소스/드레인 전극(106,107)을 증착하여 스위칭 소자인 박막 트랜지스터를 구성한다.
다음으로, S102 및 S103 단계에서는, 하부 기판(101) 상의 전면에 보호막(108)을 도포하고, 별도의 마스크를 사용하여 원하는 부위에 개구부(108b) 및 요철 패턴(108c)이 형성되도록 노광 및 현상 공정을 수행한다.
이러한 공정 후, 보호막(108)은 소정 영역에 단차면을 갖는 개구부(108b)가 형성되고, 개구부(108b)의 단차면(108a)을 따라 반원, 사다리꼴, 사각, 삼각 모양 등의 요철 패턴(108c)이 형성된다.
필요에 따라서는, 개구부(108b)의 중앙에 섬 형상의 배리어 영역을 추가로 형성할 수 있다.
이때, 배리어 영역의 단차면 뿐만 아니라, 요철 패턴(108c)의 형상에 따라 마스크를 변경하여 사용한다.
그리고, 개구부(108b)는 2.0 내지 2.3㎛ 두께의 단차면(108a)을 갖도록 형성하고, 개구부(108b)의 형성되는 소정 영역은 얼룩이 발생할 수 있는 영역이다.
이를 테면, 어레이 기판(100)에서 화소 라인(110)과 박막 트랜지스터의 드레인 전극(107)을 콘택(contact)하기 위한 영역이나, 어레이 기판(100)과 컬러 필터 기판을 합착하기 위해 실런트(sealent)(132)가 형성되는 하부 영역, 게이트 라인(GL)과 게이트 구동회로와 연결되는 게이트 패드 영역, 데이터 라인(DL)과 데이터 구동 회로와 연결되는 데이터 패드 영역 등 일 수 있다.
다음으로, S104 단계에서, 패턴된 보호막(107) 상에 투명 도전 물질(ITO)을 증착한다.
투명 도전 물질은 어레이 기판(100)에서의 화소 전극(112), 게이트 패드부(170)의 게이트 패드 상부 전극(172), 데이터 패드부(180)의 데이터 패드 상부 전극(182)을 형성하기 위한 물질이다.
다음으로, S105 및 S106 단계에서는, 증착된 투명 도전 물질 위에 보호막(108)의 형상을 따라 감광제(Photoresist: PR)를 떨어뜨리고, 스핀 코팅(spin coating) 방식을 이용하여 하부 기판(101) 상의 전면에 감광제를 도포한다.
스핀 코팅 방식은, 기판 상에 감광제를 떨어뜨리고 기판을 회전시킴으로써, 회전하는 원심력에 의해 감광제가 중심(center)에서 에지(edge) 방향으로 퍼져나가면서 표면 전체에 얇게 코팅시키는 방식이다.
이때, 보호막(108)의 단차면을 갖는 개구부(108b)에 모여 있던 감광제는 스핀 코팅시, 개구부(108b)의 표면적을 따라 흐르다가 요철 패턴(108c)에 의해 분산되어, 개구부(108b) 뿐만 아니라 전면에 고르게 도포될 수 있다.
특히, 개구부(108b)의 단차면(108a)에서 감광제의 뭉침 및 파핑(popping) 현상을 억제하여 방사형의 얼룩을 방지할 수 있다.
마지막으로, S107 단계에서, 감광제를 마스크로 하여 투명 도전 물질을 노광 및 현상하여 화소 영역(PXL)에 화소 전극(112)을 형성한다.
횡전계 방식의 경우에는 화소 전극(112)이 화소 영역(PXL)에서 공통 전극(122)과 서로 엇갈리도록 형성한다.
이와 같이 제조된 본 발명에 따른 액정 표시 장치는, 기판 전면에 도포되는 보호막(108)의 구조를 변경함으로써 스핀 코팅을 이용한 포토 공정시 발생할 수 있는 방사형의 얼룩을 방지할 수 있다. 이로 인하여, 별도의 장비 투자 및 장비의 변경 없이 방사형 얼룩을 방지할 수 있다.
한편, 본 발명에서는 앞서 설명한 바와 같이 횡전계 방식 액정 표시 장치를 예로 들어 설명하였지만, 이에 한정되지 않고 TN(Twist Nematic) 모드, FFS(Fringe Field Switching) 모드, VA(Vertical Alignment) 모드 등에도 모두 적용 가능하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
상기한 바와 같이 이루어진 본 발명에 따른 액정 표시 장치는, 기판 전면에 도포되는 보호막의 구조를 변경함으로써 포토 공정 과정에서 감광제를 코팅할 경우 보호막의 단차로 인해 발생할 수 있는 방사형의 얼룩을 방지할 수 있다.
이로 인하여, 전극간의 CD 편차를 해소하여 휘도를 향상시킬 수 있으며, 별도의 장비 투자 및 장비의 변경 없이 얼룩을 방지할 수 있다.

Claims (18)

  1. 서로 대향하게 형성되는 하부 기판과 상부 기판;
    상기 하부 기판 상에서 직교 배열된 게이트 라인 및 데이터 라인의 교차 지점에 형성되는 박막 트랜지스터;
    상기 직교 배열된 게이트 라인 및 데이터 라인에 의해 정의되는 화소 영역 상에 형성된 화소 전극;
    상기 하부 기판 상의 전면에 도포되어지되 소정 영역에 개구부가 형성되며, 상기 개구부의 측면인 단차면을 따라 요철 패턴이 형성된 보호막; 및
    상기 하부 기판과 상기 상부 기판 사이에 형성된 액정층
    을 포함하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 보호막의 요철 패턴은 직선 패턴에 비해 상기 개구부의 표면적을 크게 하여, 상기 표면적을 따라 감광제를 고르게 분산시키는 것을 특징으로 하는 액정 표시 장치.
  3. 제1항에 있어서,
    상기 보호막의 요철 패턴은 수평 단면이 반원, 사다리꼴, 사각, 삼각 모양 중 어느 하나인 것을 특징으로 하는 액정 표시 장치.
  4. 제1항 또는 제3항 중 어느 한 항에 있어서,
    상기 보호막의 개구부는
    중앙에 섬(island) 형상의 배리어 영역을 추가로 포함하여, 상기 배리어 영역을 따라 감광제를 분산시키는 것을 특징으로 하는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 섬 형상의 배리어 영역을 이루는 단차면은,
    수평 단면이 반원, 사다리꼴, 사각, 삼각 모양 중 어느 하나인 것을 특징으로 하는 액정 표시 장치.
  6. 제1항에 있어서,
    상기 보호막의 개구부는 2.0 내지 2.3 ㎛ 두께의 단차면을 갖는 것을 특징으로 하는 액정 표시 장치.
  7. 제1항에 있어서,
    상기 보호막의 개구부가 형성되는 소정 영역은 상기 박막 트랜지스터와 화소 전극을 접촉시키기 위한 영역인 것을 특징으로 하는 액정 표시 장치.
  8. 제1항에 있어서,
    상기 보호막의 개구부가 형성되는 소정 영역은 상기 하부 기판과 상기 상부 기판을 합착하기 위한 실런트(sealent)가 형성되는 비화소 영역인 것을 특징으로 하는 액정 표시 장치.
  9. 제1항에 있어서,
    상기 보호막의 개구부가 형성되는 소정 영역은 상기 게이트 라인과 게이트 구동회로와 연결되는 게이트 패드 영역, 및 상기 데이터 라인과 데이터 구동회로와 연결되는 데이터 패드 영역인 것을 특징으로 하는 액정 표시 장치.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 박막 트랜지스터는,
    상기 게이트 라인으로부터 분기된 게이트 전극,
    상기 게이트 전극을 포함한 전면에 형성된 게이트 절연막,
    상기 게이트 전극과 대응되는 상기 게이트 절연막의 상부 영역에 형성된 반도체층, 및
    상기 반도체층을 사이에 두고 서로 이격된 소스 전극과 드레인 전극
    을 포함하는 액정 표시 장치.
  11. (a) 하부 기판 상에 서로 교차되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 형성하고, 상기 게이트 라인 및 상기 데이터 라인이 교차하는 지점에 박막 트랜지스터를 형성하는 단계;
    (b) 상기 박막 트랜지스터 상의 전면에 보호막을 도포하는 단계;
    (c) 상기 도포된 보호막을 패터닝하여 소정 영역에 개구부를 형성하고, 상기 개구부의 측면인 단차면을 따라 요철 패턴을 형성하는 단계;
    (d) 상기 보호막 상에 화소 전극을 증착하는 단계;
    (e) 상기 화소 전극 상에 감광제를 도포하는 단계; 및
    (f) 상기 감광제를 마스크로 하여 상기 화소 전극을 패터닝하여 상기 화소 영역에 형성하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 (c)단계에서,
    상기 개구부의 단차면은 2.0 내지 2.3 ㎛ 두께를 갖도록 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 (c)단계에서,
    상기 보호막의 요철 패턴은 수평 단면이 반원, 사다리꼴, 사각, 삼각 모양 중에서 선택되는 어느 하나의 모양을 갖도록 패터닝하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 (c)단계에서,
    상기 개구부의 중앙에 섬(island) 형상의 배리어 영역을 형성하는 단계를 추가로 포함하는 액정 표시 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 (c)단계에서,
    상기 개구부가 형성되는 소정 영역은 상기 박막 트랜지스터와 화소 전극을 접촉시키기 위한 영역인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 (c)단계에서,
    상기 개구부가 형성되는 소정 영역은 상기 하부 기판과 상기 상부 기판을 합착하기 위한 실런트(sealent)가 형성되는 비화소 영역인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  17. 제11항에 있어서,
    상기 (c)단계에서,
    상기 개구부가 형성되는 소정 영역은 상기 게이트 라인과 게이트 구동회로와 연결되는 게이트 패드 영역, 및 상기 데이터 라인과 데이터 구동회로와 연결되는 데이터 패드 영역인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  18. 제11항에 있어서,
    상기 (e)단계는,
    (e-1) 상기 감광제를 상기 화소 전극 상에 떨어뜨리는 단계, 및
    (e-2) 상기 떨어뜨린 감광제를 상기 보호막의 패턴 형상에 따라 스핀 코팅 방식으로 도포하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
KR1020060061060A 2006-06-30 2006-06-30 액정 표시 장치 및 이의 제조 방법 KR101248467B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060061060A KR101248467B1 (ko) 2006-06-30 2006-06-30 액정 표시 장치 및 이의 제조 방법
US11/823,195 US7508469B2 (en) 2006-06-30 2007-06-26 Liquid crystal display and method of manufacturing the same
CNB200710126973XA CN100510921C (zh) 2006-06-30 2007-07-02 液晶显示器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061060A KR101248467B1 (ko) 2006-06-30 2006-06-30 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080002312A KR20080002312A (ko) 2008-01-04
KR101248467B1 true KR101248467B1 (ko) 2013-03-27

Family

ID=39011293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061060A KR101248467B1 (ko) 2006-06-30 2006-06-30 액정 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US7508469B2 (ko)
KR (1) KR101248467B1 (ko)
CN (1) CN100510921C (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716850B2 (en) 2007-05-18 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101840856B (zh) * 2010-04-23 2011-12-14 中国科学院上海微系统与信息技术研究所 封装制作晶圆tsv过程中所采用的腐蚀槽和工艺方法
CN105097673B (zh) * 2015-08-20 2018-01-30 武汉华星光电技术有限公司 Tft基板结构的制作方法
CN107490905A (zh) * 2017-08-29 2017-12-19 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置
WO2021189230A1 (en) 2020-03-24 2021-09-30 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183967A1 (en) * 2003-03-17 2004-09-23 Samsung Electronics Co., Ltd. Array substrate and reflective-transmissive type liquid crystal display apparatus having the same
US20050030451A1 (en) * 2003-08-06 2005-02-10 Hong-Da Liu Pixel for a fringe field switching reflective and transflective liquid crystal display

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684578B1 (ko) * 2000-06-13 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP3467246B2 (ja) * 2000-11-10 2003-11-17 Ｎｅｃ液晶テクノロジー株式会社 反射型液晶表示装置
US7342622B2 (en) * 2001-10-22 2008-03-11 Samsung Electronics Co., Ltd. Liquid crystal display for enhancing reflection and method of manufacturing the same
AU2002367601A1 (en) * 2002-01-15 2003-09-02 Samsung Electronics Co. Ltd. Liquid crystal display and method for fabricating the display
TW562962B (en) * 2002-01-15 2003-11-21 Chi Mei Optoelectronics Corp Liquid crystal display device
KR100907422B1 (ko) * 2002-12-31 2009-07-10 엘지디스플레이 주식회사 액정 표시 장치에 사용되는 반사판 및 그 제조방법
KR20070007423A (ko) * 2005-07-11 2007-01-16 삼성전자주식회사 표시기판 및 이를 구비한 액정표시패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183967A1 (en) * 2003-03-17 2004-09-23 Samsung Electronics Co., Ltd. Array substrate and reflective-transmissive type liquid crystal display apparatus having the same
US20050030451A1 (en) * 2003-08-06 2005-02-10 Hong-Da Liu Pixel for a fringe field switching reflective and transflective liquid crystal display

Also Published As

Publication number Publication date
KR20080002312A (ko) 2008-01-04
US20080049157A1 (en) 2008-02-28
US7508469B2 (en) 2009-03-24
CN101097386A (zh) 2008-01-02
CN100510921C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
KR100586240B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100816333B1 (ko) 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
KR100391157B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US8048598B2 (en) Method of fabricating a halftone mask having a shielding pattern and plural overlapping halftone patterns of different widths
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
JP2001021894A (ja) 液晶表示装置
KR101248467B1 (ko) 액정 표시 장치 및 이의 제조 방법
TWI451178B (zh) 陣列基板與具有該陣列基板的液晶面板及其製造方法
KR101540302B1 (ko) 표시기판 및 이를 갖는 액정표시패널
KR20060001165A (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101380784B1 (ko) 액정표시장치의 제조방법
KR20070042273A (ko) 액정표시장치 및 그 제조 방법
KR101303816B1 (ko) 액정 표시 장치용 모기판, 이를 이용한 액정 표시 장치 및액정 표시 장치의 제조 방법
KR20070014703A (ko) 미세 금속 패턴 형성 방법과 횡전계 방식 액정 표시 장치용어레이 기판
KR101061762B1 (ko) 액정표시장치 및 그 제조 방법
KR101331520B1 (ko) 횡전계형 어레이 기판 및 그의 제조 방법
KR100790354B1 (ko) 액정표시장치용 컬러필터 기판과 어레이기판 제조방법
KR100936958B1 (ko) 액정표시장치용 컬러필터 기판 제조 방법
KR100437595B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR101302550B1 (ko) 액정표시장치 및 그 제조 방법
KR20020091447A (ko) 고개구율 액정표시장치의 제조방법
KR20050114141A (ko) 액정표시장치 및 그 제조 방법
KR20050113748A (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20070103158A (ko) 횡전계형 액정 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8