CN101840856B - 封装制作晶圆tsv过程中所采用的腐蚀槽和工艺方法 - Google Patents

封装制作晶圆tsv过程中所采用的腐蚀槽和工艺方法 Download PDF

Info

Publication number
CN101840856B
CN101840856B CN2010101560286A CN201010156028A CN101840856B CN 101840856 B CN101840856 B CN 101840856B CN 2010101560286 A CN2010101560286 A CN 2010101560286A CN 201010156028 A CN201010156028 A CN 201010156028A CN 101840856 B CN101840856 B CN 101840856B
Authority
CN
China
Prior art keywords
tsv
wafer
bcb
bonding
naked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101560286A
Other languages
English (en)
Other versions
CN101840856A (zh
Inventor
陈骁
罗乐
徐高卫
袁媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2010101560286A priority Critical patent/CN101840856B/zh
Publication of CN101840856A publication Critical patent/CN101840856A/zh
Application granted granted Critical
Publication of CN101840856B publication Critical patent/CN101840856B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及封装制作晶圆TSV过程中所采用的腐蚀槽和工艺方法，其特征在于所述的腐蚀槽壁具有垂直的特征，腐蚀槽表面积为经光刻后涂覆的BCB的表面积的1.2-1.3倍，腐蚀槽的垂直槽壁的深度略小于涂覆的BCB厚度，BCB是涂覆在裸支撑晶圆上。涂覆的所述的腐蚀槽的制作材料是TSV晶圆。所述的TSV封装制作工艺步骤是：在裸支撑晶圆上溅射金属层，再涂覆一层BCB后进行光刻；TSV晶圆正面首先DRIE刻蚀出腐蚀槽，腐蚀槽位置与支撑晶圆上光刻后的BCB位置相对应，然后DRIE刻蚀TSV阵列；支撑晶圆带有BCB的一面与TSV晶圆的正面经对准后在键合机中键合，熔融BCB在延展过程中被腐蚀槽阻挡，该结构起到控制BCB的键合尺寸的作用。

Description

封装制作晶圆TSV过程中所采用的腐蚀槽和工艺方法
技术领域
本发明涉及封装制作晶圆TSV过程中所采用的腐蚀槽和相应的工艺方法，更确切地说本发明是一种采用支撑晶圆以及BCB低温键合藉助腐蚀槽结构以制作高可靠性的晶圆TSV，属于圆片级TSV三维互连封装技术领域。
背景技术
为了满足超大规模集成电路(VLSI)发展的需要，新颖的TSV(ThroughSilicon Via，穿硅通孔)三维封装技术应运而生，它用最小的尺寸和最轻的重量，将不同性能的芯片和多种技术集成到单个封装体中，是一种通过在芯片和芯片之间、晶圆和晶圆之间制造垂直电学导通，实现芯片之间互连的最新的封装互连技术。与以往的IC封装键合和使用凸点的叠加技术不同，该技术采用TSV代替了2D Cu互连，能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，业内人士已将TSV称为继引线键合(Wire Bonding)、载带自动焊(TAB)和倒装芯片(FC)之后的第四代封装技术。
通常，晶圆TSV结构的制作方式主要为：(1)通孔制备。采用DRIE在晶圆上制备高深宽比的垂直Si通孔；(2)通孔电镀。在通孔侧壁上淀积SiO2绝缘层后，通过预先制作的金属种子层电镀金属Cu使金属充满整个Si通孔；(3)化学机械抛光(CMP)。通孔电镀后部分金属Cu露出TSV，导致晶圆表面凹凸不平，采用CMP将过量的Cu研磨掉后继续研磨晶圆可以获得不同厚度TSV圆片；(4)圆片与圆片或芯片与圆片之间的精确对准后的键合工艺。
由此可见，上述晶圆TSV结构的实现需要经过一系列的半导体制作工艺，也即在只有几百微米厚度的晶圆中制作TSV穿硅通孔，需要经过光刻、DRIE、溅射、电镀、PVD、CMP和键合等一系列工艺，导致晶圆的应力较大而容易破碎，因此制作工艺成本高、产率低。为了克服晶圆易碎导致产率低的难题，近两年出现了一种键合支撑圆片的工艺，就是将一张裸晶圆与制作TSV的晶圆键合在一起，对TSV晶圆起到支撑和保护的作用，然后TSV晶圆再经过一系列复杂工艺时因为强度的提高，减少了晶圆破碎现象的产生，待TSV制作完成后采用CMP工艺将支撑晶圆去除。在支撑晶圆键合方面，目前国内外普遍采用金属键合或者光刻胶键合实施的，但金属键合成本较高，且键合温度极高。而光刻胶键合强度低，并且键合界面厚度高低不均，对后续工艺产生不利影响。
BCB(干刻蚀型苯丙环丁烯)晶圆低温键合是一种新开发的键合技术，其工艺简单，得到的晶圆键合的强度较高，可以研磨得到更薄的TSV晶圆，并且只在支撑晶圆上溅射金属，而不需要在TSV晶圆上溅射金属层，降低了工艺成本。但是BCB在键合过程中由于处于熔融状态而具有流动性，在键合压力的作用下，BCB向四周延展导致键合后BCB的尺寸变大，由于TSV孔径极小，因此，延展后的BCB容易将TSV晶圆的通孔与支撑圆片的金属种子层之间接触的面积减小，甚至隔绝，导致无法实现晶圆TSV后续的电镀工艺，造成TSV晶圆制造的失败。
发明内容
为了保证BCB的晶圆键合质量，有效控制晶圆键合后的BCB尺寸，本发明的目的在于提出了一种可以有效限制键合后BCB尺寸的的腐蚀槽(Barrier trench technology，BTT)和相应的工艺方法。本发明涉及的工艺是以BCB(干刻蚀型苯丙环丁烯)作为键合材料，该材料是美国Dow Chemical公司的干刻蚀型BCB预聚体溶液的专利产品，其中BCB聚合度为40～50％，溶剂(1，3，5-三甲基苯)的存在使其呈液体状态。干刻蚀型BCB的固体含量(即BCB树脂)为46％，一定温度固化之后BCB完全聚合、交联。该方法采用BCB键合，其工艺简单，键合强度较高，可以研磨得到更薄的TSV晶圆，并且由于TSV晶圆的腐蚀槽结构可有效控制键合后的BCB尺寸，保证了TSV制作过程中最为重要的一步，即通孔电镀工艺的质量，从而提高了工艺的成品率。
本发明的技术方案是：①在裸支撑晶圆的一面溅射一层抗氧化性较好的Au层；然后Au层上面涂覆一层均匀的BCB，通过光刻BCB使即将键合TSV通孔位置处的BCB去除；②在TSV晶圆正面首先涂覆一层光刻胶，光刻显影掉的部分即为腐蚀槽的部分，腐蚀槽位置与支撑晶圆上光刻后的BCB位置相对应。随后通过控制DRIE的速率和时间刻蚀出垂直槽壁的腐蚀槽，槽的面积略大于BCB光刻后的面积，深度略小于BCB的厚度。去胶后再通过SiO2掩模DRIE刻蚀，但未穿透的TSV阵列，未刻穿的目的是为了节省DRIE的工艺成本。TSV通孔为圆形，孔径大约为15～80μm，阵列的排列方式如孔间距、孔直径以及孔数目等，由实际具体的设计方案所决定；③随后裸支撑晶圆带有BCB的一面与TSV晶圆的正面经对准后在键合机中升温加压进行键合。在键合过程中，使裸支撑晶圆上的BCB与TSV晶圆的腐蚀槽相接触，随着温度升高，BCB逐渐熔融而具有流动性，在受到键合压力的作用下向四周延展，在延展过程中会被腐蚀槽的垂直槽壁阻挡，从而有效地控制BCB的键合尺寸。④键合后，用CMP方法将TSV晶圆背面研磨使得TSV露出，支撑晶圆上的金属层作为电镀TSV的种子层，BCB作为键合介质将TSV晶圆与支撑晶圆键合在一起。
本发明提供的腐蚀槽结构的制作材料是TSV晶圆，腐蚀槽壁具有垂直的特征，腐蚀槽的表面积为经光刻后涂覆的BCB的表面积的1.2-1.3倍，腐蚀槽的垂直槽壁的深度略小于涂覆的BCB厚度，BCB是涂覆在裸支撑晶圆上。
本发明的有益效果：能够在较低温度下实现高质量的晶圆键合效果，腐蚀槽结构有效地控制了BCB的键合尺寸，可以获得工艺简单、厚度薄的TSV晶圆，提高TSV三维封装互连的成品率。本发明所使用的设备和工艺均为半导体加工的常规工艺和设备。
附图说明
图1是BCB涂于金属层上经光刻后的裸支撑晶圆的截面示意图。
图2是DRIE刻蚀腐蚀槽和刻蚀TSV阵列后的TSV晶圆正面局部的俯视图。
图3是裸支撑晶圆与TSV晶圆对准键合前的截面图。
图4是裸支撑晶圆与TSV晶圆BCB键合后的截面图。
图5是键合后TSV晶圆背面经CMP露出TSV后的截面图。
具体实施方式
为了能使本发明的优点和积极效果得到充分体现，下面结合附图和实施例对本发明进一步地说明。
在图1中，在支撑晶圆101的一面溅射一层抗氧化性能较强的Au层102，厚度大约为100～200nm。此金属层的作用是提供TSV电镀Cu时的种子层。然后在金属层102上涂覆一层BCB103，BCB厚度大约为2～4μm。BCB经光刻成型，使即将键合TSV位置处104的BCB去除。
在图2中，以光刻胶作掩膜，采用DRIE刻蚀TSV晶圆201的正面刻蚀腐蚀槽203，槽壁具有垂直的特征，腐蚀槽深度为2～3μm，表面积为BCB表面积的1.2～1.3倍。然后以SiO2作掩膜，刻蚀TSV阵列图形202，但没有完全将TSV晶圆刻穿，根据设计TSV晶圆厚度的方案，留下相应的厚度。此外，TSV晶圆上最后只有201处未被DRIE刻蚀。
在图3中，支撑晶圆101与TSV晶圆201进行对准，使TSV202孔径处与去掉BCB位置104对准，支撑晶圆上的BCB103与TSV晶圆的腐蚀槽203相接触。
在图4中，支撑晶圆101与TSV晶圆201对准后在键合机中进行升温加压键合，键合过程为从室温升温20～30min至230℃，键合压力50～100mbar，保温60-70min。键合升温过程中，熔融的BCB受到键合压力的作用下向四周延展，在延展过程中会被腐蚀槽的垂直槽壁阻挡，而没有流入到104的位置。然后缓慢冷却至室温。
在图5中，键合后将TSV晶圆201背面进行CMP研磨，以使TSV202露出，BCB103作为键合介质将TSV晶圆与支撑晶圆键合在一起。由于腐蚀槽203对BCB的尺寸限制，支撑晶圆101上的金属层102露出在TSV孔径处，以作为下一步电镀TSV的种子层，为重要的TSV电镀工艺提供了可靠保障，待后续的TSV制作完成后采用CMP工艺将支撑晶圆去除掉。

Claims (8)

1.一种制作晶圆TSV过程中所采用的腐蚀槽，其特征在于所述的腐蚀槽壁具有垂直的特征，腐蚀槽形成在TSV晶圆与裸支撑晶圆键合面上，且用于收纳裸支撑晶圆的键合面上作为键合材料的BCB，腐蚀槽表面积为经光刻后涂覆的BCB的表面积的1.2-1.3倍，腐蚀槽的垂直槽壁的深度略小于涂覆的BCB厚度，BCB是涂覆在裸支撑晶圆上；所述的TSV表示穿硅通孔，BCB表示干刻蚀型苯丙环丁烯。
2.采用如权利要求1所述的腐蚀槽在制作晶圆TSV时的工艺方法，其特征在于是采用裸支撑晶圆和BCB低温键合的方法，具体步骤是：
(1)在裸支撑晶圆上首先溅射一层Au层，然后涂覆一层BCB，BCB经光刻后成型，使即将键合的TSV通孔位置处的BCB去除；
(2)TSV晶圆正面涂覆一层光刻胶，用DRIE工艺刻蚀出腐蚀槽，腐蚀槽位置与步骤(1)所述的裸支撑晶圆的BCB位置相对应，去胶后再通过SiO2掩膜DRIE刻蚀TSV阵列图形，但未穿透TSV晶圆；
(3)涂有BCB的裸支撑晶圆面与TSV晶圆正面对准，使TSV通孔开口处与支撑晶圆去掉BCB的位置对准；然后在键合机中进行升温加压键合，在键合过程中，使裸支撑晶圆上的BCB与TSV晶圆的腐蚀槽相接触，BCB延展被腐蚀槽有效地限制；
(4)键合后，用CMP方法将TSV晶圆背面研磨使得TSV露出，支撑晶圆上的金属层作为电镀TSV的种子层，BCB作为键合介质将TSV晶圆与支撑晶圆键合在一起。
3.按权利要求2所述的工艺方法，其特征在于所述的在裸支撑晶圆溅射的Au层作为TSV电镀时的种子层，厚度为100～200nm。
4.按权利要求2所述的工艺方法，其特征在于所述的裸支撑晶圆金属层上涂覆的BCB聚合度为40～50％，溶剂为1，3，5-三甲基苯，固体含量为46％。
5.按权利要求2所述的工艺方法，其特征在于所述的裸支撑晶圆与TSV晶圆对准后在键合机中进行升温加压键合的工艺参数是从室温升温至230℃，键合压力50～100mbar，然后冷却至室温。
6.按权利要求5所述的工艺方法，其特征在于从室温升温至230℃的时间为20-30min，升温加压键合的时间为60-70min。
7.按权利要求2所述的工艺方法，其特征在于涂覆的BCB层厚度为2-4μm。
8.按权利要求2所述的工艺方法，其特征在于TSV的通孔为圆形，孔径介于15-80μm之间。
CN2010101560286A 2010-04-23 2010-04-23 封装制作晶圆tsv过程中所采用的腐蚀槽和工艺方法 Expired - Fee Related CN101840856B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101560286A CN101840856B (zh) 2010-04-23 2010-04-23 封装制作晶圆tsv过程中所采用的腐蚀槽和工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101560286A CN101840856B (zh) 2010-04-23 2010-04-23 封装制作晶圆tsv过程中所采用的腐蚀槽和工艺方法

Publications (2)

Publication Number Publication Date
CN101840856A CN101840856A (zh) 2010-09-22
CN101840856B true CN101840856B (zh) 2011-12-14

Family

ID=42744154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101560286A Expired - Fee Related CN101840856B (zh) 2010-04-23 2010-04-23 封装制作晶圆tsv过程中所采用的腐蚀槽和工艺方法

Country Status (1)

Country Link
CN (1) CN101840856B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376642A (zh) * 2011-11-24 2012-03-14 上海华力微电子有限公司 一种硅通孔工艺
CN103199026B (zh) * 2012-01-10 2017-04-19 中国科学院上海微系统与信息技术研究所 一种采用非对准键合工艺来制作tsv的电镀方法
CN103107128B (zh) * 2013-01-14 2014-12-17 武汉新芯集成电路制造有限公司 一种三维芯片结构的金属键合的方法
CN103390566B (zh) * 2013-06-27 2015-10-14 清华大学 一种用于三维集成封装技术的圆片级键合方法
CN103441083B (zh) * 2013-06-27 2016-03-30 清华大学 一种用于三维集成的临时键合方法
CN105572421A (zh) * 2014-10-17 2016-05-11 北京自动化控制设备研究所 一种基于全石英结构振梁加表的多层粘接键合方法
CN111223871B (zh) * 2020-01-14 2023-07-04 长江存储科技有限责任公司 一种存储器件的制备方法以及存储器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060166A (ja) * 2004-08-24 2006-03-02 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
US7183176B2 (en) * 2004-08-25 2007-02-27 Agency For Science, Technology And Research Method of forming through-wafer interconnects for vertical wafer level packaging
CN100422071C (zh) * 2005-10-27 2008-10-01 中国科学院上海微系统与信息技术研究所 微机械加速度计器件的圆片级封装工艺
KR101248467B1 (ko) * 2006-06-30 2013-03-27 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US20080308922A1 (en) * 2007-06-14 2008-12-18 Yiwen Zhang Method for packaging semiconductors at a wafer level
CN100570846C (zh) * 2007-12-06 2009-12-16 清华大学 高深宽比三维垂直互连及三维集成电路的实现方法
CN101542702B (zh) * 2008-06-05 2014-06-04 香港应用科技研究院有限公司 基于硅通孔的三维晶圆叠层的键合方法
CN101645401A (zh) * 2009-09-10 2010-02-10 清华大学 一种电路器件三维集成的方法

Also Published As

Publication number Publication date
CN101840856A (zh) 2010-09-22

Similar Documents

Publication Publication Date Title
CN101834159B (zh) 采用bcb辅助键合以实现穿硅通孔封装的制作工艺
CN101840856B (zh) 封装制作晶圆tsv过程中所采用的腐蚀槽和工艺方法
CN102270603B (zh) 一种硅通孔互连结构的制作方法
CN106449590B (zh) 一种半导体存储模块及其制作方法
CN102420200B (zh) 具有金属垂直互连结构的转接板及其制作方法
CN103681390B (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN105470225B (zh) 基于穿硅电容的三维容性耦合互连结构的制作方法
CN104347481B (zh) 金属镀层处理方法
CN104952789A (zh) 一种含高深宽比tsv的转接板的制作方法
CN103887226A (zh) 晶圆堆叠结构及其制作方法与晶圆的制作方法
CN103456685A (zh) 一种不需使用cmp的tsv与第一层再布线层的制造方法
CN102723280A (zh) 单面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN106658977A (zh) 电路板的线路制作方法及利用该方法制作的电路板
CN103295926A (zh) 一种基于tsv芯片的互连封装方法
CN103904022B (zh) 一种基于化学镀镍合金的通孔填充方法及其应用
CN102544040B (zh) 利用TSV技术实现GaAs图像传感器的圆片级封装方法
CN105070682B (zh) 一种高效制备硅转接板的方法
CN103390566A (zh) 一种用于三维集成封装技术的圆片级键合方法
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN103199054A (zh) 制作tsv时采用的二次湿法腐蚀支撑晶圆分离的工艺
CN107240552A (zh) 一种晶圆封装方法和结构
CN113380649B (zh) 一种基于tsv的三维集成电路封装方法
CN103199026B (zh) 一种采用非对准键合工艺来制作tsv的电镀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

Termination date: 20140423