JP2013175729A - 電界効果トランジスタ及びその製造方法 - Google Patents

電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2013175729A
JP2013175729A JP2013037096A JP2013037096A JP2013175729A JP 2013175729 A JP2013175729 A JP 2013175729A JP 2013037096 A JP2013037096 A JP 2013037096A JP 2013037096 A JP2013037096 A JP 2013037096A JP 2013175729 A JP2013175729 A JP 2013175729A
Authority
JP
Japan
Prior art keywords
gate
pattern
gate electrode
source
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013037096A
Other languages
English (en)
Other versions
JP2013175729A5 (ja
Inventor
Choong-Ho Lee
忠 浩 李
Donggu Yi
東 矩 李
Seung Chul Lee
丞 哲 李
Keishaku Lee
炯 錫 李
Seon Ah Nam
善 娥 南
Chang-Woo Oh
昌 佑 呉
Jong Wook Lee
鍾 ウク 李
Song-Yi Han
ソン−イ 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013175729A publication Critical patent/JP2013175729A/ja
Publication of JP2013175729A5 publication Critical patent/JP2013175729A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ソース−ドレーン抵抗とゲート電極抵抗と容量性カップリングとが低減された高誘電膜−金属ゲートフィン型電界効果トランジスタを提供する。
【解決手段】上部面及び両側壁を有する活性パターンが提供された基板、前記活性パターンの上部面及び両側壁に近接しながら、前記活性パターンを横切るゲート電極、前記ゲート電極の側壁を覆うゲートスペーサ、前記ゲート電極の底面を覆うゲート誘電パターン、前記ゲート電極の一側で前記活性パターン上に形成されたソース電極、前記ゲート電極の他側で前記活性パターン上に形成されたドレーン電極、及び前記ソース及びドレーン電極の表面に各々形成されたシリサイドパターンを含み、前記ゲート誘電パターンは少なくとも１つの高誘電性薄膜を含み、前記ゲートスペーサは前記ゲート誘電パターンより低い誘電常数を有する。
【選択図】図１

Description

本発明は半導体装置に係り、より具体的には電界効果トランジスタ及びその製造方法に関する。
最近の半導体装置の高集積化に伴い、使用者が要求するトランジスタの性能を具現するのが段々困難になっている。このような技術的困難を克服するために、多様な電界効果トランジスタ構造が提案されてきた。例えば、高誘電膜−金属ゲート構造が、ゲート絶縁膜−ゲート電極構造として、シリコン酸化物−多結晶シリコン構造を有する従来の電界効果トランジスタを代替するために提案された。
米国特許公開２０１１／０１８３４８５号公報
本発明の第１の目的は、高誘電膜−金属ゲートフィン型電界効果トランジスタ（ｈｉｇｈ−ｋ ａｎｄ ｍｅｔａｌ ｇａｔｅ ＦｉｎＦＥＴ）のソース−ドレーン抵抗の低減にある。
本発明の第２の目的は、高誘電膜−金属ゲートフィン型電界効果トランジスタのゲート電極の抵抗増加の抑制にある。
本発明の第３の目的は、高誘電膜−金属ゲートフィン型電界効果トランジスタでの容量性カップリング（ｃａｐａｃｉｔｉｖｅ ｃｏｕｐｌｉｎｇ）の低減にある。
本発明の第４の目的は、高誘電膜−金属ゲートフィン型電界効果トランジスタのソース−ドレーン抵抗を低減できる製造方法の提供にある。
本発明の第５の目的は、高誘電膜−金属ゲートフィン型電界効果トランジスタのゲート電極の抵抗を低減できる製造方法の提供にある。
本発明の第６の目的は、高誘電膜−金属ゲートフィン型電界効果トランジスタにおける容量性カップリングの低減できる製造方法の提供にある。
本発明の実施形態による電界効果トランジスタの製造方法は、基板をパターニングして活性フィンを形成する段階、前記活性フィンを覆うゲート絶縁膜を形成する段階、前記ゲート絶縁膜上に前記活性フィンを横切る犠牲ゲートパターンを形成する段階、前記犠牲ゲートパターンの側壁にゲートスペーサを形成する段階、前記犠牲ゲートパターンの両側にソース電極及びドレーン電極を形成する段階、前記ソース及びドレーン電極上にシリサイドパターンを形成する段階、及び前記犠牲ゲートパターンをゲートパターンに代替する段階を包含する。
一実施形態において、前記ゲート絶縁膜は高誘電膜の中の少なくとも１つで形成され、前記製造方法は、前記ゲート絶縁膜を形成した以後、そして前記シリサイドパターンを形成する以前に、仮に前記シリサイドパターンの形成後であれば前記シリサイドパターンに対する損傷を誘発する温度範囲で実施される熱処理段階をさらに包含できる。
一実施形態において、前記シリサイドパターンは、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、チタニウムシリサイド、ニオビウムシリサイド、又はタンタルシリサイドの中の１つで形成され得る。
一実施形態において、前記ゲート絶縁膜は、前記シリサイドパターンの形成の以前に形成され、前記ゲートパターンの代替の以後にも残存して、前記電界効果トランジスタのゲート誘電膜の少なくとも一部分に使用され得る。
一実施形態において、前記ゲートスペーサは前記ゲート絶縁膜より低い誘電常数を有することができる。
一実施形態において、前記活性フィンは前記犠牲ゲートパターンの下方に位置するチャネル領域及び前記チャネル領域の両側に位置するソース及びドレーン領域を含むことができる。前記犠牲ゲートパターンを形成する段階は前記ゲート絶縁膜を蝕刻して前記活性フィンの前記ソース及びドレーン領域を露出する段階をさらに包含できる。
一実施形態において、前記犠牲ゲートパターンを形成する段階は前記露出したソース及びドレーン領域を蝕刻して、前記活性フィンのソース及びドレーン領域で、前記ソース及びドレーン領域の幅が上方に行くほど狭くなるテーパー構造にする段階をさらに包含できる。
一実施形態において、前記活性フィンは前記犠牲ゲートパターンの下方に位置するチャネル領域及び前記チャネル領域の両側に位置するソース及びドレーン領域を含むことができ、また、前記ゲートスペーサを形成する段階は前記活性フィンの前記ソース及びドレーン領域を露出する段階を含むことができる。
一実施形態において、前記活性フィンを形成する段階は前記基板をパターニングして素子分離トレンチを形成する段階、前記素子分離トレンチを満たす素子分離膜を形成する段階、及び前記素子分離膜の上部面をリセスして前記基板の上部面より低い上部面を有する素子分離パターンを形成する段階を含むことができる。
一実施形態において、前記ゲート絶縁膜は単層又は多層構造に形成され得る。
一実施形態において、前記基板はＮＭＯＳ領域及びＰＭＯＳ領域を含むことができる。前記ソース及びドレーン電極を形成する段階は前記ＮＭＯＳ領域に引張性ストレイン（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）特性を提供するエピタキシァル層を形成する段階、及び前記ＰＭＯＳ領域に圧縮性ストレイン（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎ）特性を提供するエピタキシァル層を形成する段階を含むことができる。
一実施形態において、前記犠牲ゲートパターンを前記ゲートパターンに代替する段階は前記犠牲ゲートパターンを除去して前記ゲート絶縁膜を露出させる段階、及び前記露出したゲート絶縁膜上にゲート膜を形成する段階を含むことができる。前記犠牲ゲートパターンを除去する段階は前記ゲート絶縁膜及び前記ゲートスペーサに対して蝕刻選択性を有する蝕刻レシピを使用して実施できる。
一実施形態において、前記ゲート膜を形成する段階は前記露出したゲート絶縁膜上に仕事関数調節膜を形成する段階、及び前記仕事関数調節膜上に金属膜を形成する段階を含むことができる。
一実施形態において、前記犠牲ゲートパターンは前記ゲート絶縁膜をコンフォーマルに覆う下部犠牲パターン及び前記下部犠牲パターン上に配置される上部犠牲パターンを含むことができる。前記犠牲ゲートパターンを前記ゲートパターンで代替する段階は前記下部犠牲パターンを蝕刻停止膜に使用して前記上部犠牲パターンを選択的に除去する段階、及び前記ゲート絶縁膜に対して蝕刻選択性を有する蝕刻レシピを使用して前記下部犠牲パターンを選択的に除去する段階を含むことができる。
本発明の実施形態による電界効果トランジスタは、上部面及び両側壁を有する活性パターンが提供された基板と、前記活性パターンの上部面及び両側壁に近接しながら、前記活性パターンを横切るゲート電極、前記ゲート電極の側壁を直接覆うゲートスペーサ、前記ゲート電極の底面を覆うゲート誘電パターン、前記ゲート電極両側の前記活性パターン上に形成されたソース及びドレーン電極、及び前記ソース及びドレーン電極の表面に形成されたシリサイドパターンを含み、前記ゲート誘電パターンは少なくとも１つの高誘電性薄膜を含み、前記ゲートスペーサは前記ゲート誘電パターンより低い誘電常数を有する。
一実施形態において、前記活性パターンは、前記ソース及びドレーン電極の間に介在し、前記ゲート電極の下方に位置する、チャネル領域を含み、前記ゲート電極は前記チャネル領域の両側壁に近接する第１部分及び前記チャネル領域の上方に配置されて前記第１部分を連結する第２部分を含み得る。
一実施形態において、前記基板はＮＭＯＳ領域及びＰＭＯＳ領域を包含でき、前記ソース及びドレーン電極は前記ＮＭＯＳ領域では前記チャネル領域に引張性ストレイン（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）を印加するように構成され、前記ＰＭＯＳ領域で前記チャネル領域に圧縮性ストレイン（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎ）を印加するように構成され得る。
一実施形態において、前記ゲート絶縁パターンは前記ゲート電極の底に局所的に形成されて、前記ゲート電極と実質的に同一の幅を有することができる。
一実施形態において、前記ゲート電極は第１ゲート電極及び第２ゲート電極を含み、前記第１ゲート電極は前記ゲート絶縁パターンの上部面及び前記ゲートスペーサの内側壁をコンフォーマルに覆い、前記第２ゲート電極は前記第１ゲート電極の内側壁によって定義される空間を満たすことができる。
一実施形態において、前記ゲート電極と前記ソース及びドレーン電極との間に介在する物質の誘電常数はシリコン窒化膜の誘電常数より低いか、或いは同一であり得る。
本発明の実施形態によれば、シリサイドパターンが、ゲート絶縁膜として用いられる高誘電性部材の形成の際の熱処理による熱的損傷を被ることなく、ソース及びドレーン電極上に形成される。これによって、本発明による電界効果トランジスタのソース及びドレーン抵抗は安定に低減できる。
本発明の実施形態によれば、ゲート絶縁膜として使用される高誘電膜は、シリサイドパターンに対する熱的損傷を誘発することなく、熱処理して形成される。これによって、本発明による電界効果トランジスタは向上した電気的／構造的特性を有するゲート絶縁膜を具備できる。
本発明の実施形態によれば、ゲート絶縁膜はゲート電極の底面のみに局所的に存在するがゲート電極の両側面には存在しない。これによって、ゲート電極の有効断面積はゲート絶縁膜の厚さに相応する分だけ増加し、ゲート電極の電気的抵抗は低減される。これに加えて、高誘電性の前記ゲート絶縁膜が前記ゲート電極の側壁を覆わないので、ゲート電極の側壁を通じる容量性カップリングは低減できる。
本発明の一実施形態による半導体装置の製造方法を示す順序図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図２の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図４の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図６の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図８の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図１０の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図１２の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図１４の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図１６の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図１８の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図１２０の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す斜視図である。 図２２の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。 本発明の一部変形された実施形態による半導体装置の製造方法を示す斜視図である。 本発明の他の変形された実施形態による半導体装置の製造方法を示す斜視図である。 本発明の一実施形態による半導体装置の構造的特徴を示す斜視図である。 本発明の一実施形態による半導体装置の構造的特徴を示す斜視図である。 本発明の一実施形態による半導体装置の一側面を説明するために提供される概略的な断面図である。 本発明の一実施形態による半導体装置の一側面を説明するために提供される概略的な断面図である。 本発明の実施形態による半導体装置を含む電子装置を図式的に説明するための図面である。 本発明の実施形態による半導体装置を含む電子装置を図式的に説明するための図面である。
本発明の長所及び特徴、そしてそれらを達成する方法は、添付した図面と共に詳細に後述する実施形態を参照すれば明確になる。しかしながら、本発明は以下に開示する実施形態に限定されず、相異なる多様な形態に具現できる。即ち、本実施形態は単に、本発明の開示を完全になし、本発明が属する技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものであり、本発明の範疇は特許請求の範囲のみによって定義される。明細書全文に亘って同一参照符号は同一構成要素を指す。
本明細書で使用された用語は単に、本発明の実施形態を説明するためのものであり、本発明を制限するものではない。本明細書で、単数形は明文で特別に言及しない限り、複数形も含む。明細書で使用される‘含む（ｃｏｍｐｒｉｓｅｓ）’及び／又は‘包含する（ｃｏｍｐｒｉｓｉｎｇ）’は言及された構成要素、段階、動作及び／又は素子は１つ以上の他の構成要素段階、動作及び／又は素子の存在又は追加を排除しない。また、本明細書で、ある膜が他の膜又は基板の上にあると言及される場合に、その膜が他の膜又は基板上に直接形成されるか、又はこれらの間に第３の膜が介在するか、の何れかであることを意味する。
また、本明細書で記述する実施形態は本発明の理想的な例示図である断面図及び／又は平面図を参考して説明される。図面において、膜及び領域の厚さは技術的内容の効果的な説明のために誇張されたものである。従って、製造技術及び／又は許容誤差等によって例示図の形態が変形され得る。従って、本発明の実施形態は図示された特定形態に制限されず、製造工程によって生成される形態の変化も含まれる。例えば、直角に図示された蝕刻領域の隅部はラウンドされるか、或いは所定の曲率を有する形態であり得る。従って、図面で例示された領域は概略的な属性を有し、図面で例示された領域の形状は素子の領域の特定形態を例示するものであり、発明の範疇を制限するものではない。
本発明の実施形態は、それらのソース及び／又はドレーン領域上にシリサイドパターンが提供される、高誘電膜／金属ゲートＦｉｎＦＥＴを含む。高誘電ゲート絶縁膜はシリサイドパターンの形成の以前に形成される。これによって、熱処理段階が前記高誘電ゲート絶縁膜の電気的及び構造的特性を安定化させるために実施される時、前記シリサイドパターンに発生する可能性のある熱的損傷の問題を低減できる。また、前記高誘電ゲート絶縁膜の局所化は、容量性結合の増加の問題、及び／又はゲート電極の有効断面積の減少の問題等と関連する他の技術的問題を克服できる。
図１は本発明の一実施形態による半導体装置の製造方法を示す順序図である。図２、図４、図６、図８、図１０、図１２、図１４、図１６、図１８、図２０、及び図２２は本発明の一実施形態による半導体装置の製造方法を示す斜視図であり、図３、図５、図７、図９、図１１、図１３、図１５、図１７、図１９、図２１、及び図２３は、各々、図２、図４、図６、図８、図１０、図１２、図１４、図１６、図１８、図２０、及び図２２の一点鎖線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って示す半導体装置の断面を示す断面図である。
図１、図２及び図３を参照すれば、基板１００をパターニングして活性パターンＡＰを定義する素子分離トレンチ１０５を形成する（Ｓ１０）。基板１００はバルクシリコンウエハー又はＳＯＩウエハーの形態に提供され得る。説明を簡単にするために、基板１００がバルクシリコンウエハーである場合を例示するが、本発明の技術的思想はこれに限定されない。
素子分離トレンチ１０５を形成する段階は、基板１００上にマスクパターン１１０、１２０を形成した後、マスクパターンを蝕刻マスクとして使用して基板１００を異方性蝕刻する段階を含む。一実施形態によれば、マスクパターンは、互に蝕刻選択性を有しながら、順に積層される、第１マスクパターン１１０及び第２マスクパターン１２０を含む。素子分離トレンチ１０５の各々は少なくとも５のアスペクト（横縦）比を有するように形成される。一実施形態によれば、素子分離トレンチ１０５の各々は下に行くほど、狭くなるように形成される。これによって、活性パターンＡＰは、第１方向（図２のＩ−Ｉ’方向）に素子分離トレンチ１０５を介して互いに離隔して平行する列をなし、第１方向に直角な方向（図２のＩＩ−ＩＩ’方向）に長手を有し、且つ上部面と両側壁を備える突起であり、活性パターンＡＰの各々の第１方向の断面は、上部面に近づくほど狭くなる台形形状を有するように形成される。
図４及び図５を参照すれば、素子分離トレンチ１０５を満たす素子分離パターン１３０を形成する。素子分離パターン１３０を形成する段階は、素子分離トレンチ１０５を満たす素子分離膜を形成した後、第２マスクパターンを除去しながら前記素子分離膜を平坦化して、第１マスクパターン１１０の上部面を露出する段階を含む。これによって、素子分離パターン１３０は、各々、素子分離トレンチ１０５の内に局所化される。
図６及び図７を参照すれば、活性パターンＡＰの上部領域（以下、活性フィンＡＦという）を露出する。活性フィンＡＦを露出する段階は、例えば、湿式蝕刻技術を使用して、素子分離パターン１３０の上部面を活性パターンＡＰの上部面よりリセスさせる（凹ませる）段階を含む。素子分離パターン１３０を蝕刻する段階は活性パターンＡＰに対して蝕刻選択性を有する蝕刻レシピを使用して実施できる。
素子分離パターン１３０を蝕刻する間に、第１マスクパターン１１０が除去され、これによって、活性フィンＡＦの上部面が露出する。
他の実施形態において第１及び第２マスクパターン１１０、１２０が活性パターンＡＰ上に残る（例えば、第２マスクパターン１２０が上術の図４及び図５において除去されない）場合、第１及び第２マスクパターン１１０、１２０は後で除去されて活性フィンＡＦの上部面を露出する。
図１、図８及び図９を参照すれば、活性フィンＡＦを覆うゲート絶縁膜１４０を形成した後（Ｓ２０）、その結果物上に犠牲ゲート膜１５０を形成する。
ゲート絶縁膜１４０は各種高誘電物質の中の少なくとも１つを含む。例えば、ゲート絶縁膜１４０はハフニウム酸化物、ハフニウムシリケート、ジルコニウム酸化物、及びジルコニウムシリケートの中の少なくとも１つで形成されるが、本発明の実施形態のゲート絶縁膜１４０はこのような物質に限定されない。
一実施形態によれば、ゲート絶縁膜１４０を形成する段階は（例えば、原子層蒸着技術を使用して）高誘電膜を蒸着する段階及び前記蒸着された高誘電膜を熱処理する段階を含む。しかし、本発明の実施形態は、前記熱処理段階がゲート絶縁膜１４０を蒸着した直後に実施される場合に限定されない。例えば、本発明の他の実施形態によれば、前記熱処理段階は前記高誘電膜を蒸着する段階と、以下で図１６及び図１７を参照して説明される、シリサイドパターン１９０の形成段階との間に実施される。
ゲート絶縁膜１４０の電気的／構造的特性は前記熱処理段階によって改善される。即ち、前記熱処理段階はゲート絶縁膜１４０の電気的／構造的特性を改善するために要求される最低温度より高い温度で実施される。これに加えて、一実施形態によれば、前記熱処理段階での温度はシリサイドパターン１９０に対する損傷を惹起し得る最低温度（例えば、ニッケルシリサイドの場合、約４５０℃、チタニウムシリサイドの場合、約８５０℃）より高いが、シリサイドパターン１９０が前記熱処理段階の以後に形成されるので、シリサイドパターン１９０は前記熱処理段階によって誘発され得る損傷の危険に曝露されない。前記高誘電膜を蒸着した以後に前記熱処理段階を実施する場合、この高熱環境に曝露される基板１００、素子分離パターン１３０、及びゲート絶縁膜１４０が何れも高い耐熱特性を有する物質から構成されているので、これらに対する熱的損傷の問題はやはり発生しない。
犠牲ゲート膜１５０はゲート絶縁膜１４０に対して蝕刻選択性を有する少なくとも１つの膜を含むことができる。一実施形態によれば、図８及び図９に示すように、犠牲ゲート膜１５０はゲート絶縁膜１４０上に順に積層される第１犠牲膜１５２及び第２犠牲膜１５４を含むことができる。
図１、図１０、及び図１１を参照すれば、犠牲ゲート膜１５０をパターニングして犠牲ゲートパターン１６０を形成する（Ｓ３０）。
犠牲ゲートパターン１６０は活性フィンＡＦを横切るように形成される。これによって、図１１に示すように、チャネル領域ＣＨＲ及びソース及びドレーン領域ＳＤＲが活性フィンＡＦの各々に定義される。ここで、前記チャネル領域ＣＨＲは犠牲ゲートパターン１６０の下に位置する活性フィンＡＦの一部分であり、ソース及びドレーン領域ＳＤＲは犠牲ゲートパターン１６０の両側に位置し、チャネル領域ＣＨＲによって水平方向に分離された、活性フィンＡＦの他の部分である。
犠牲ゲートパターン１６０を形成する段階は、犠牲ゲートパターン１６０の両側に位置する活性フィンＡＦの一部分（即ち、ソース及びドレーン領域ＳＤＲ）を露出するように実施する。例えば、犠牲ゲートパターン１６０を形成する段階はゲート絶縁膜１４０を蝕刻停止膜として使用して、犠牲ゲート膜１５０を異方性蝕刻する段階及びゲート絶縁膜１４０を蝕刻してソース及びドレーン領域ＳＤＲを露出する段階を含む。一実施形態によれば、ゲート絶縁膜１４０を蝕刻する段階は等方性蝕刻技術を使用して実施され、その結果として、ゲート誘電パターン（以下、ゲート絶縁パターンともいう）１４５が犠牲ゲートパターン１６０の下に局所的に配置される。
図１、図１２、及び図１３を参照すれば、犠牲ゲートパターン１６０の両側壁上にゲートスペーサ１７０を形成する（Ｓ４０）。ゲートスペーサ１７０を形成する段階は、犠牲ゲートパターン１６０を含む結果物上にゲートスペーサ膜を形成した後、これを蝕刻して素子分離パターン１３０の上部面を露出する段階を含む。
前記ゲートスペーサ膜を蝕刻する段階はソース及びドレーン領域ＳＤＲを露出するように実施される。例えば、前記ゲートスペーサ膜を蝕刻する間、ソース及びドレーン領域ＳＤＲの上部面が露出する。これに加えて、一実施形態によれば、前記ゲートスペーサ膜を蝕刻する間、ソース及びドレーン領域ＳＤＲの両側壁が露出する。
例えば、ソース及びドレーン領域ＳＤＲの露出した表面が、図１０を参照して説明された、犠牲ゲートパターン１６０の形成段階で追加的に蝕刻される。この場合、後述するように、ソース及びドレーン領域ＳＤＲの上端部が蝕刻されて、図２４に示すように、ソース及びドレーン領域ＳＤＲの底から頂点に行くほど、狭くなる幅を有する。ソース及びドレーン領域ＳＤＲのこのようなテーパー形状によって、前記ゲートスペーサ膜を犠牲ゲートパターン１６０の側壁には残しながら、ソース及びドレーン領域ＳＤＲの両側壁から除去することが可能になる。
図１、図１４、及び図１５を参照すれば、犠牲ゲートパターン１６０両側にソース及びドレーン電極１８０を形成する（Ｓ５０）。ソース及びドレーン電極１８０は活性フィンＡＦのソース及びドレーン領域ＳＤＲの位置に形成される。これによって、活性フィンＡＦのチャネル領域ＣＨＲはソース及びドレーン電極１８０の間に介在する。
ソース及びドレーン電極１８０を形成する段階は、活性フィンＡＦのソース及びドレーン領域ＳＤＲを除去する段階（これにより、活性フィンＡＦの残存部分がチャネル領域ＣＨＲを形成する）及びエピタキシァル層を形成する段階を含む。前記半導体装置がＣＭＯＳ構造である場合、前記エピタキシァル層を形成する段階はＮＭＯＳＦＥＴのソース及びドレーン電極のための第１エピタキシァル層を形成する段階及びＰＭＯＳＦＥＴのソース及びドレーン電極のための第２エピタキシァル層を形成する段階を含む。一実施形態によれば、前記第１エピタキシァル層は引張性ストレイン（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）を誘発するように構成され、前記第２エピタキシァル層は圧縮性ストレイン（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎ）を誘発するように構成される。例えば、前記第１エピタキシァル層はシリコンカーバイド（ＳｉＣ）から形成され、前記第２エピタキシァル層はシリコンゲルマニウム（ＳｉＧｅ）から形成されるが、本発明の実施形態はこれに限定されない。
図１、図１６、及び図１７を参照すれば、ソース及びドレーン電極１８０の露出した表面を覆うシリサイドパターン１９０を形成した後（Ｓ６０）、その結果物を覆う下部層間絶縁膜２００を形成する。
一実施形態によれば、シリサイドパターン１９０は自己整列的なシリサイド化工程（ｓｅｌｆ−ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄａｔｉｏｎ）を利用して形成される。例えば、シリサイドパターン１９０を形成する段階はソース及びドレーン電極１８０が形成された結果物上に金属膜を形成する段階、前記金属膜と、ソース及びドレーン電極１８０とを反応させる段階、及び、ソース及びドレーン電極と反応しなかった前記金属膜を除去する段階を含む。シリサイドパターン１９０は例えば、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、チタニウムシリサイド、ニオビウムシリサイド、及びタンタルシリサイドの中の１つからなる。
下部層間絶縁膜２００を形成する段階はシリサイドパターン１９０が形成された結果物上に絶縁膜を形成した後、犠牲ゲートパターン１６０の上部面が露出するように前記絶縁膜を蝕刻する段階を含む。下部層間絶縁膜２００は例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及び低誘電膜の中の少なくとも１つを含む。
図１８及び図１９を参照すれば、犠牲ゲートパターン１６０を除去して、ゲートスペーサ１７０の間でゲート絶縁パターン１４５の上部面を露出させるギャップ領域９９を形成する。
ギャップ領域９９を形成する段階は、ゲートスペーサ１７０、下部層間絶縁膜２００及びゲート絶縁パターン１４５に対して蝕刻選択性を有する蝕刻レシピを使用して、第２及び第１犠牲パターン１６４、１６２を順に蝕刻する段階を含む。
図１、図２０、及び図２１を参照すれば、ギャップ領域９９を満たすゲート電極２２０を形成する（Ｓ７０）。
一実施形態において、ゲート電極２２０はゲート絶縁パターン１４５の上部面を直接覆うように形成でき、順に形成される第１ゲート電極２２２及び第２ゲート電極２２４を含む。
第１ゲート電極２２２は所定の仕事関数を有する導電性物質で形成されて、チャネル領域ＣＨＲの閾値電圧を調節するのに寄与できる。一実施形態によれば、第１ゲート電極２２２は金属窒化物の中の１つで形成される。例えば、第１ゲート電極２２２はチタニウム窒化物又はタンタル窒化物で形成される。
第２ゲート電極２２４は第１ゲート電極２２２より低い比抵抗を有する物質の中の１つで形成される。一実施形態によれば、第２ゲート電極２２４は金属（例えば、アルミニウム、タングステン）の中の少なくとも１つで形成される。
一実施形態において、前記半導体装置がＣＭＯＳ構造である場合、ゲート電極２２０を形成する段階はＮＭＯＳＦＥＴのゲート電極を形成する段階及びこれと独立的に実施されるＰＭＯＳＦＥＴのゲート電極を形成する段階を含む。しかし、本発明の実施形態は、ＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴのゲート電極を独立的に形成する上述の例に限定されない。
図１、図２２、及び図２３を参照すれば、シリサイドパターン１９０を介してソース及びドレーン電極１８０に接続する配線構造体を形成する（Ｓ８０）。前記配線構造体を形成する段階はゲート電極２２０が形成された結果物を覆う上部層間絶縁膜２３０を形成し、上部及び下部層間絶縁膜２３０、２００を貫通してシリサイドパターン１９０を露出するコンタクトホールを形成し、前記コンタクトホールを満たすコンタクトプラグ２４０を形成し、上部層間絶縁膜２３０上にコンタクトプラグ２４０に接続する配線２５０を形成する段階を含む。
図２４は本発明の一部変形された実施形態による半導体装置の製造方法を示す斜視図であり、図２５は本発明の他の変形された実施形態による半導体装置の製造方法を示す斜視図である。説明を簡単にするために、図２乃至図２３を参照して説明した実施形態と同一の技術的特徴に対する説明は省略され得る。
本発明の変形された実施形態によれば、犠牲ゲートパターン１６０を形成する間に、又はその以後に、ソース及びドレーン領域ＳＤＲの露出した表面を追加的に蝕刻できる。この場合、図２４に示すように、ソース及びドレーン領域ＳＤＲの上端部が蝕刻されて、ソース及びドレーン領域ＳＤＲは上方に行くほど、狭くなる幅を有する。ソース及びドレーン領域ＳＤＲのこのようなテーパー形状によって、前記ゲートスペーサ膜をソース及びドレーン領域ＳＤＲから除去することが可能になる。
これに加えて、前記追加的な蝕刻段階の間、ソース及びドレーン領域ＳＤＲ周辺の素子分離パターン１３０がさらにリセスされて、ゲート絶縁パターン１４５より低い上部面を有する。
本発明の他の変形された実施形態によれば、犠牲ゲート膜１５０はゲート絶縁膜１４０の上部面をコンフォーマルに覆う蝕刻停止膜をさらに包含する（図８及び図９参照）。この場合、図２５に示すように、犠牲ゲートパターン１６０はゲート絶縁パターン１４５と第１犠牲パターン１６２との間に介在する蝕刻停止パターン２１０を含む。
蝕刻停止パターン２１０は第１及び第２犠牲パターン１６２、１６４を除去するための蝕刻レシピに対して低い蝕刻速度を有する物質の中の少なくとも１つで形成される。即ち、蝕刻停止パターン２１０は第１及び第２犠牲パターン１６２、１６４に対して蝕刻選択性を有する物質で形成される。このような蝕刻選択性によって、第１及び第２犠牲パターン１６２、１６４を除去する蝕刻工程で、ゲート絶縁パターン１４５が損傷されるという問題を予防できる。
これに加えて、蝕刻停止パターン２１０はゲート絶縁パターン１４５に対する蝕刻損傷を最少化しながら、選択的に除去できる物質である。即ち、蝕刻停止パターン２１０を構成する物質は、ゲート絶縁パターン１４５が蝕刻停止パターン２１０に対して蝕刻選択性を有するように、選択される。これによって、蝕刻停止パターン２１０を除去する間に、ゲート絶縁パターン１４５が損傷されるリスクを軽減できる。
図２６及び図２７は本発明の一実施形態による半導体装置の構造的特徴を示す斜視図である。説明を簡単にするために、図２乃至図２３を参照して先に説明された製造方法でと同一の技術的特徴に関する説明は省略される。
図２６及び図２７を参照すれば、ゲート電極２２０が基板１００上に配置されて基板１００の活性パターンＡＰを横切る。基板１００はバルクシリコンウエハー又はＳＯＩウエハーの形態で提供される。説明を簡単にするために、基板１００がバルクシリコンウエハーである本発明の一実施形態を例示的に説明するが、本発明の技術的思想はこれに限定されない。
活性パターンＡＰの各々はゲート電極２２０の下に位置するチャネル領域ＣＨＲを包含し、図１４及び図１５を参照して上述したように、ゲート電極２２０はチャネル領域ＣＨＲの上部面及び両側壁にゲート絶縁パターン１４５を介して面するように形成される。ゲート電極２２０の両側には活性パターンＡＰからエピタキシァル成長したソース及びドレーン電極１８０が配置され、ソース及びドレーン電極１８０の上にはシリサイドパターン１９０が形成される。ゲート電極２２０に隣接且つ離隔して、シリサイドパターン１９０に接続するコンタクトプラグ２４０が配置され、ゲート電極２２０の上部にはコンタクトプラグ２４０に接続する配線２５０が配置される。
チャネル領域ＣＨＲは、垂直方向の位置において、ソース及びドレーン電極１８０の底面より高い上部面を有し、水平方向の位置においてソース及びドレーン電極１８０の間に位置する。これに加えて、チャネル領域ＣＨＲは、結晶構造又は格子常数において、ソース及びドレーン電極１８０と異なる。チャネル領域ＣＨＲとソース及びドレーン電極１８０との間の上述した相対的配置及びこれらの間の結晶構造又は格子常数における差異によって、ソース及びドレーン電極１８０はチャネル領域ＣＨＲに引張性ストレイン（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）又は圧縮性ストレイン（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎ）を発生させる。このようなストレインはトランジスタの性能（例えば、移動度）の向上に寄与できる。
一実施形態によれば、ソース及びドレーン電極１８０はＮＭＯＳＦＥＴの場合には引張性ストレイン（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）を、そしてＰＭＯＳＦＥＴの場合には圧縮性ストレイン（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎ）を誘発するように構成される。例えば、ソース及びドレーン電極１８０はＮＭＯＳＦＥＴの場合、シリコンカーバイドＳｉＣで形成され、ＰＭＯＳＦＥＴの場合、シリコンゲルマニウムＳｉＧｅで形成されるが、本発明の実施形態はこれに限定されない。
ゲート電極２２０とチャネル領域ＣＨＲとの間にはゲート絶縁パターン１４５が介在する。ゲート絶縁パターン１４５は高誘電膜の中の少なくとも１つを含む。例えば、ゲート絶縁パターン１４５はハフニウム酸化物、ハフニウムシリケート、ジルコニウム酸化物、又はジルコニウムシリケートの中の少なくとも１つで形成されるが、本発明の実施形態はこのような物質に限定されない。
ゲート絶縁パターン１４５はチャネル領域ＣＨＲから水平方向に延長されて素子分離パターン１３０の上部面を部分的に覆う。しかし、本発明の実施形態によれば、素子分離パターン１３０の上部面はゲート絶縁パターン１４５によって、覆われていない部分を有する。例えば、ゲート電極２２０の間に位置する素子分離パターン１３０の上部面はゲート絶縁パターン１４５によって覆われず露出する。
ゲート絶縁パターン１４５はゲート電極２２０の底面に沿って延長される。しかし、本発明の実施形態によれば、ゲート絶縁パターン１４５はゲート電極２２０の側壁を覆わないように形成される。一実施形態によれば、ゲート電極２２０の側壁はゲート絶縁パターン１４５又はシリコン窒化膜より低い誘電常数を有する絶縁性物質に直接接触する。例えば、ゲートスペーサ１７０がゲート電極２２０の側壁上に形成されて、ゲート電極２２０とソース及びドレーン電極１８０とを電気的に分離する。他の実施形態によれば、ゲート電極２２０とソース及びドレーン電極１８０との間には２より小さい誘電常数を有する絶縁性媒質が介在する。
本発明の一側面によれば、ゲート電極２２０が上述したようにチャネル領域ＣＨＲの側壁にゲート絶縁パターン１４５を介して面するように形成される場合（即ち、ＦｉｎＦＥＴ構造のゲート電極である場合）、ゲート電極２２０は、チャネル領域ＣＨＲの上でよりも素子分離パターン１３０の上での方が厚い厚さ（大きい高さ）を有する。このような厚さの増加によって、ゲート電極２２０の側壁面積が増加し、これはゲート電極２２０とその周辺に位置する他の導電性要素（例えば、隣接する他のゲート電極又はソース及びドレーン電極のコンタクトプラグ２４０）との間の容量性カップリング（ｃａｐａｃｉｔｉｖｅ ｃｏｕｐｌｉｎｇ）を増加する。このような容量性カップリングはゲート電極２２０とその周辺に位置する他の導電性要素との間に介在する絶縁性物質の誘電常数に比例する。従って、上述した本発明の実施形態でのように、ゲート電極２２０の側壁を高い誘電常数を有する物質を含むゲート絶縁パターン１４５によって覆わない場合、容量性カップリングによるゲート電極２２０の信号遅延又は信号攪乱の問題を低減する。
図２８及び図２９は、本発明による技術的効果の中の一部を説明するために提示された、比較例及び本発明の実施形態を示す断面図である。より具体的に、図２８は、ゲート酸化膜ＧＯが図１８及び図１９を参照して説明されたギャップ領域９９をコンフォーマルに覆うように形成される、比較例のゲート構造を示し、図２９は図２乃至図２３を参照して説明した本発明の上述した実施形態のゲート構造を示す。説明を簡単にするために、図２乃至図２３を参照して先に説明した製造方法におけると同一の技術的特徴に関する説明は省略される。
図２９に示した本発明の実施形態によるゲート電極（２２０又はＧＥ）の断面積は、位置（素子パターン１３０の上か、活性フィンＡＰ（厳密には活性フィンＡＰのチャネル領域ＣＨＲ）の上か）に関係なく、図２８に示した比較例に比べて増加する。このような断面積の増加はゲート電極ＧＥの抵抗値の減少、従ってゲート信号の伝搬速度の増加を可能にする。
これに加えて、ゲート構造の全体断面積に対するゲート電極ＧＥの断面積の比率Ｒにおいて、本発明の実施形態は図２８の比較例に比べて著しく優れる。［ここで、ゲート構造はゲート電極（ＧＥ又は２２０）とゲート酸化膜（ＧＯ又は１４５）とを含む構造を意味する。］例えば、図２８に示した比較例の場合、比率Ｒは素子分離パターン１３０の上で７／１６、即ち４３．７５％であり、活性パターンＡＰの上で３／８、即ち３７．５０％である。これに比べて、図２９に示した実施形態の場合、比率Ｒは素子分離パターン１３０の上で７／８、即ち８７．５０％であり、活性パターンＡＰの上で３／４、即ち７５．００％である。即ち、本発明の実施形態によれば、断面積比率Ｒは図２８に示した比較例に比べて（約２倍程度）増加する。
このような断面積比率Ｒの増加によって、ゲート電極ＧＥの抵抗値は容易に低下できる。例えば、図２８に示すように、断面積比率Ｒが減少する場合、要求される抵抗値を具現するためには、ゲート電極ＧＥの高さを増加しなければならない。しかし、ゲート電極ＧＥの高さの増加は図２６及び図２７を参照して説明されたゲート電極２２０の容量性カップリング（ｃａｐａｃｉｔｉｖｅ ｃｏｕｐｌｉｎｇ）の増加を起こす。即ち、本発明の実施形態によれば、このような技術的な困難を招くこと無く、高性能の誘電膜−金属ゲート構造の電界効果トランジスタを具現できる。
これに加えて、上述したように、前記高誘電膜に対する熱処理がシリサイドパターン１９０の形成の以前に実施されるので、たとえ前記熱処理が高温で実施されても、シリサイドパターン１９０はそのような高温環境による熱的損傷を被ること無く形成できる。且つ、そのようなシリサイドパターン１９０の存在は前記電界効果トランジスタのソース−ドレーン抵抗を低減する。
図３０及び図３１は本発明の実施形態による半導体装置を含む電子装置を図式的に説明するための図面である。
図３０を参照すれば、本発明の実施形態による半導体装置を含む電子装置１３００は、ＰＤＡ、ラップトップ（ｌａｐｔｏｐ）コンピュータ、携帯用コンピュータ、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話機、携帯電話、デジタル音楽再生器（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｐｌａｙｅｒ）、有無線電子機器、及び、これらの中の少なくとも２つを含む複合電子装置、の中の１つであり得る。電子装置１３００はバス１３５０を通じて互に結合した制御器１３１０、キーパッド、キーボード、表示画面（ｄｉｓｐｌａｙ）等の入出力装置１３２０、メモリ１３３０、無線インターフェイス１３４０を含む。制御器１３１０は例えば１つ以上の、マイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラ、又はこれらの類似物を含み得る。メモリ１３３０は例えば、制御器１３１０によって実行される命令語の格納、及び使用者データの格納に使用され、上述した本発明の実施形態による半導体装置を含み得る。電子装置１３００はＲＦ信号で通信する無線通信ネットワークにデータを伝送するか、或いは該ネットワークからデータを受信するために無線インターフェイス１３４０を使用する。例えば無線インターフェイス１３４０はアンテナ、無線トランシーバー等を含み得る。電子装置１３００はＣＤＭＡ、ＧＳＭ（登録商標）、ＮＡＤＣ、Ｅ−ＴＤＭＡ、ＷＣＤＭＡ、ＣＤＭＡ２０００、Ｗｉ−Ｆｉ、Ｍｕｎｉ Ｗｉ−Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＤＥＣＴ、Ｗｉｒｅｌｅｓｓ ＵＳＢ、Ｆｌａｓｈ−ＯＦＤＭ、ＩＥＥＥ ８０２．２０、ＧＰＲＳ、ｉＢｕｒｓｔ、ＷｉＢｒｏ、ＷｉＭＡＸ、ＷｉＭＡＸ−Ａｄｖａｎｃｅｄ、ＵＭＴＳ−ＴＤＤ、ＨＳＰＡ、ＥＶＤＯ、ＬＴＥ−Ａｄｖａｎｃｅｄ、ＭＭＤＳ等の通信システムの通信インターフェイスプロトコルを具現するのに利用され得る。
図３１を参照すれば、本発明の実施形態による半導体装置はメモリシステム（ｍｅｍｏｒｙ ｓｙｓｔｅｍ）を具現するために使用され得る。メモリシステム１４００は大容量のデータを格納するためのメモリ素子１４１０及びメモリコントローラ１４２０を含む。メモリコントローラ１４２０はホスト１４３０の読出し／書込み要請に応答してメモリ素子１４１０から格納されたデータを読み出す又は書き込むようにメモリ素子１４１０を制御する。メモリコントローラ１４２０はホスト１４３０、例えば、モバイル機器又はコンピュータシステムから提供されるアドレスをメモリ素子１４１０の物理的なアドレスにマッピングするためのアドレスマッピングテーブル（Ａｄｄｒｅｓｓ ｍａｐｐｉｎｇ ｔａｂｌｅ）を含み得る。メモリ素子１４１０は上述した本発明の実施形態による半導体装置を含み得る。
上述された実施形態で開示された半導体装置は、多様な形態の半導体パッケージ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）で具現される。例えば、本発明の実施形態による半導体装置はＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）、Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ ｉｎ Ｗａｆｆｌｅ Ｐａｃｋ、Ｄｉｅ ｉｎ Ｗａｆｅｒ Ｆｏｒｍ、Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ Ｍｅｔｒｉｃ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ Ｆａｂｒｉｃａｔｅｄ Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐｒｏｃｅｓｓｅｄ Ｓｔａｃｋ Ｐａｃｋａｇｅ（ＷＳＰ）等の方式の何れかにパッケージングされ得る。
本発明の実施形態による半導体装置が実装されたパッケージは、前記半導体装置を制御するコントローラ及び／又は論理素子等をさらに包含することもあり得る。
以上、添付した図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変形しない範囲において、他の具体的な形態で実施できることを理解できよう。従って、以上で記述した実施形態は、全ての面で例示的であって、限定的ではないことが理解されなければならない。
ＡＦ 活性フィン
ＡＰ 活性パターン
ＧＥ ゲート電極
ＧＯ ゲート酸化膜
ＣＨＲ チャネル領域
ＳＤＲ ソース及びドレイン領域
９９ ギャップ領域
１００ 基板（バルクシリコンウエハー）
１１０ 第１マスクパターン
１２０ 第２マスクパターン
１０５ 素子分離トレンチ
１３０ 素子分離パターン
１４０ ゲート絶縁膜
１４５ ゲート絶縁パターン（ゲート誘電パターン）
１５０ 犠牲ゲート膜
１５２ 第１犠牲膜
１５４ 第２犠牲膜
１６０ 犠牲ゲートパターン
１６２ 第１犠牲パターン
１６４ 第２犠牲パターン
１７０ ゲートスペーサ
１８０ ソース及びドレーンパターン
１９０ シリサイドパターン
２００ 下部層間絶縁膜
２１０ 蝕刻停止パターン
２２０ ゲート電極
２２２ 第１ゲート電極
２２４ 第２ゲート電極
２３０ 上部層間絶縁膜
２４０ コンタクトプラグ
２５０ 配線
１３００ 電子装置
１３１０ 制御器
１３２０ 入出力装置
１３３０ メモリ
１３４０ 無線インターフェイス
１３５０ バス
１４００ メモリシステム
１４１０ メモリ素子
１４２０ メモリコントローラ
１４３０ ホスト

Claims (32)

  1. 上部面及び両側壁を有する活性パターンが提供された基板と、
    前記活性パターンの上部面及び両側壁に近接しながら、前記活性パターンを横切るゲート電極と、
    前記ゲート電極の側壁を覆うゲートスペーサと、
    前記ゲート電極の底面を覆うゲート誘電パターンと、
    前記ゲート電極の一側で、前記活性パターン上に形成されたソース電極と、
    前記ゲート電極の他側で、前記活性パターン上に形成されたドレーン電極と、
    前記ソース及びドレーン電極の表面に各々形成されたシリサイドパターンと、を含み、
    前記ゲート誘電パターンは少なくとも１つの高誘電性薄膜を含み、前記ゲートスペーサは前記ゲート誘電パターンより低い誘電常数を有する、ことを特徴とする電界効果トランジスタ。
  2. 前記活性パターンは、前記ソース及びドレーン電極の間に介在し、前記ゲート電極の下方に位置する、チャネル領域を含み、
    前記ゲート電極は前記チャネル領域の両側壁に近接する第１部分及び前記チャネル領域の上方に配置されて前記第１部分を連結する第２部分を含む、ことを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記第１部分は前記第２部分より厚い厚さを有するように形成される、ことを特徴とする請求項２に記載の電界効果トランジスタ。
  4. 前記ゲート絶縁パターンは、前記ゲート電極の下方に配置されて、前記第１部分の底面及び側面、並びに前記第２部分の底面を覆う、ことを特徴とする請求項２に記載の電界効果トランジスタ。
  5. 前記基板はＮＭＯＳ領域及びＰＭＯＳ領域を含み、
    前記ソース及びドレーン電極は、前記ＮＭＯＳ領域では前記チャネル領域の一部に引張性ストレイン（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）を印加するように構成され、前記ＰＭＯＳ領域では前記チャネル領域の一部に圧縮性ストレイン（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎ）を印加するように構成される、ことを特徴とする請求項２に記載の電界効果トランジスタ。
  6. 前記ソース及びドレーン電極は前記基板と異なる物質で形成される、ことを特徴とする請求項１に記載の電界効果トランジスタ。
  7. 前記ソース及びドレーン電極の上部面は前記ソース及びドレーン電極に近接する前記ゲート電極の底面より高い位置に形成されて、前記ソース及びドレーン電極と前記ゲート電極との対向する面は実質的に均一な間隔を有して互いに離隔される、ことを特徴とする請求項１に記載の電界効果トランジスタ。
  8. 前記対向する前記ソース及びドレーン電極の面と前記ゲート電極の面との間の部分は前記ゲートスペーサで満たされる、ことを特徴とする請求項７に記載の電界効果トランジスタ。
  9. 前記ゲート絶縁パターンは前記ゲート電極の底に局所的に形成されて、前記ゲート電極と実質的に同一の幅を有する、ことを特徴とする請求項１に記載の電界効果トランジスタ。
  10. 前記ゲート電極は第１ゲート電極及び第２ゲート電極を含み、
    前記第１ゲート電極は前記ゲート絶縁パターンの上部面及び前記ゲートスペーサの内側壁をコンフォーマルに覆い、前記第２ゲート電極は前記第１ゲート電極の内側壁によって定義される空間を満たす、ことを特徴とする請求項１に記載の電界効果トランジスタ。
  11. 前記ゲート電極と前記ソース及びドレーン電極との間に介在する物質の誘電常数はシリコン窒化膜の誘電常数より低いか、或いは同一である、ことを特徴とする請求項１に記載の電界効果トランジスタ。
  12. 基板をパターニングして活性フィンを形成する段階と、
    前記活性フィンを覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に、前記活性フィンを横切る犠牲ゲートパターンを形成する段階と、
    前記犠牲ゲートパターンの側壁にゲートスペーサを形成する段階と、
    前記犠牲ゲートパターンの一側にソース電極を形成する段階と、
    前記犠牲ゲートパターンの他側にドレーン電極を形成する段階と、
    前記ソース及びドレーン電極上に、各々、シリサイドパターンを形成する段階と、
    前記犠牲ゲートパターンをゲートパターンで代替する段階と、を含む、ことを特徴とする電界効果トランジスタの製造方法。
  13. 前記ゲート絶縁膜は高誘電膜の中の少なくとも１つで形成され、
    前記製造方法は、前記ゲート絶縁膜を形成した以後、そして前記シリサイドパターンを形成する以前に実施される熱処理段階をさらに含む、ことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
  14. 前記シリサイドパターンは、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、チタニウムシリサイド、ニオビウムシリサイド、又はタンタルシリサイドの中の１つで形成される、ことを特徴とする請求項１３に記載の電界効果トランジスタの製造方法。
  15. 前記ゲート絶縁膜は、前記ゲートパターンの代替の以後にも残存して前記電界効果トランジスタのゲート誘電膜の少なくとも一部分に使用される、ことを特徴とする請求項１３に記載の電界効果トランジスタの製造方法。
  16. 前記ゲートスペーサは前記ゲート絶縁膜より低い誘電常数を有する、ことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
  17. 前記活性フィンは前記犠牲ゲートパターンの下方に位置するチャネル領域及び前記チャネル領域の両側に位置するソース及びドレーン領域を含み、
    前記犠牲ゲートパターンを形成する段階は前記ゲート絶縁膜を蝕刻して前記活性フィンの前記ソース及びドレーン領域を露出する段階をさらに含む、ことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
  18. 前記犠牲ゲートパターンを形成する段階は前記露出されたソース及びドレーン領域を蝕刻して、前記活性フィンのソース及びドレーン領域を、前記ソース及びドレーン領域の幅が上方に行くほど狭くなるテーパー構造にする段階をさらに含む、ことを特徴とする請求項１７に記載の電界効果トランジスタの製造方法。
  19. 前記活性フィンは前記犠牲ゲートパターンの下方に位置するチャネル領域及び前記チャネル領域の両側に位置するソース及びドレーン領域を含み、
    前記ゲートスペーサを形成する段階は前記活性フィンの前記ソース及びドレーン領域を露出する段階を含む、ことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
  20. 前記活性フィンを形成する段階は
    前記基板をパターニングして素子分離トレンチを形成する段階と、
    前記素子分離トレンチを満たす素子分離膜を形成する段階と、
    前記素子分離膜の上部面をリセスして前記基板の上部面より低い上部面を有する素子分離パターンを形成する段階と、を含む、ことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
  21. 前記ゲート絶縁膜は単層又は多層構造に形成される、ことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
  22. 前記基板はＮＭＯＳ領域及びＰＭＯＳ領域を含み、
    前記ソース及びドレーン電極を形成する段階は
    前記ＮＭＯＳ領域に引張性ストレイン（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）特性を提供するエピタキシァル層を形成する段階と、
    前記ＰＭＯＳ領域に圧縮性ストレイン（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎ）特性を提供するエピタキシァル層を形成する段階と、を含む、ことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
  23. 前記犠牲ゲートパターンを前記ゲートパターンに代替する段階は
    前記犠牲ゲートパターンを除去して前記ゲート絶縁膜を露出させる段階と、
    前記露出されたゲート絶縁膜上にゲート膜を形成する段階と、を含み、
    前記犠牲ゲートパターンを除去する段階は前記ゲート絶縁膜及び前記ゲートスペーサに対して蝕刻選択性を有する蝕刻レシピを使用して実施される、ことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
  24. 前記ゲート膜を形成する段階は
    前記露出されたゲート絶縁膜上に仕事関数調節膜を形成する段階と、
    前記仕事関数調節膜上に金属膜を形成する段階と、を含む、ことを特徴とする請求項２３に記載の電界効果トランジスタの製造方法。
  25. 前記犠牲ゲートパターンは前記ゲート絶縁膜をコンフォーマルに覆う下部犠牲パターン及び前記下部犠牲パターン上に配置される上部犠牲パターンを含み、
    前記犠牲ゲートパターンを前記ゲートパターンで代替する段階は
    前記下部犠牲パターンを蝕刻停止膜に使用して前記上部犠牲パターンを選択的に除去する段階と、
    前記ゲート絶縁膜に対して蝕刻選択性を有する蝕刻レシピを使用して前記下部犠牲パターンを選択的に除去する段階と、を含む、ことを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
  26. 上部面及び両側壁を含む活性パターンが提供された基板と、
    前記活性パターンの前記上部面及び前記側壁上に提供されたゲート電極と、
    前記ゲート電極の一側で、前記活性パターン上に提供されたソース電極と、
    前記ゲート電極の他側で、前記活性パターン上に提供されたドレーン電極と、
    前記ゲート電極の内側壁と前記ソース及びドレーン電極の中での少なくとも１つの間に提供された絶縁物質と、
    前記ゲート電極の底面上に提供された高誘電（ｈｉｇｈ−ｋ）ゲート絶縁パターンと、を含み、
    前記絶縁物質は前記ゲート絶縁パターンより小さい誘電常数を有する、ことを特徴とする電界効果トランジスタ。
  27. 前記活性パターンは、前記ソース及びドレーン電極の間に介在し、前記ゲート電極の下方に位置する、チャネル領域を含み、
    前記ゲート電極は前記チャネル領域の両側壁に近接する第１部分及び前記チャネル領域の上方に配置されて前記第１部分を連結する第２部分を含む、ことを特徴とする請求項２６に記載の電界効果トランジスタ。
  28. 前記基板はＮＭＯＳ領域及びＰＭＯＳ領域を含み、
    前記ソース及びドレーン電極は前記ＮＭＯＳ領域で前記チャネル領域の一部に引張性ストレイン（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）を印加するように構成され、前記ＰＭＯＳ領域で前記チャネル領域の一部に圧縮性ストレイン（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎ）を印加するように構成される、ことを特徴とする請求項２７に記載の電界効果トランジスタ。
  29. 前記ソース及びドレーン電極の上部面は前記ソース及びドレーン電極に隣接する前記ゲート電極の底面より高い位置に形成されて、前記ソース及びドレーン電極と前記ゲート電極との対向する面は実質的に均一な間隔を有し、互に離隔される、ことを特徴とする請求項２６に記載の電界効果トランジスタ。
  30. 前記ゲート絶縁パターンは前記ゲート電極の幅と実質的に同一の幅を有する、ことを特徴とする請求項２６に記載の電界効果トランジスタ。
  31. 前記ゲート電極は第１ゲート電極及び第２ゲート電極を含み、
    前記第１ゲート電極は前記ゲート絶縁パターンの上部面及び前記ゲートスペーサの内側壁をコンフォーマルに覆い、前記第２ゲート電極は前記第１ゲート電極の内側壁によって定義される空間を満たす、ことを特徴とする請求項２６に記載の電界効果トランジスタ。
  32. 前記絶縁物質はシリコン窒化膜の誘電常数より低いか、或いは同一である誘電常数を有する、ことを特徴とする請求項２６に記載の電界効果トランジスタ。
JP2013037096A 2012-02-27 2013-02-27 電界効果トランジスタ及びその製造方法 Pending JP2013175729A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0019765 2012-02-27
KR1020120019765A KR101876793B1 (ko) 2012-02-27 2012-02-27 전계효과 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2013175729A true JP2013175729A (ja) 2013-09-05
JP2013175729A5 JP2013175729A5 (ja) 2016-04-07

Family

ID=48950914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013037096A Pending JP2013175729A (ja) 2012-02-27 2013-02-27 電界効果トランジスタ及びその製造方法

Country Status (6)

Country Link
US (3) US9087723B2 (ja)
JP (1) JP2013175729A (ja)
KR (1) KR101876793B1 (ja)
CN (1) CN103296088B (ja)
DE (1) DE102013101248A1 (ja)
TW (1) TWI588942B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021950A (ja) * 2018-04-12 2020-02-06 インテル・コーポレーション 集積回路構造、及びコンピューティングデバイス
US11563081B2 (en) 2013-12-19 2023-01-24 Daedalus Prime Llc Self-aligned gate edge and local interconnect

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049774B1 (ko) * 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9214556B2 (en) * 2013-08-09 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned dual-metal silicide and germanide formation
WO2015094309A1 (en) * 2013-12-19 2015-06-25 Intel Corporation Method of forming a wrap-around contact on a semicondcutor device
CN104752224B (zh) * 2013-12-31 2018-03-09 中芯国际集成电路制造(上海)有限公司 FinFET器件及其制作方法
US9318384B2 (en) * 2014-03-24 2016-04-19 International Business Machines Corporation Dielectric liner for a self-aligned contact via structure
US9653461B2 (en) * 2014-03-28 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with low source/drain contact resistance
US9379185B2 (en) * 2014-04-24 2016-06-28 International Business Machines Corporation Method of forming channel region dopant control in fin field effect transistor
TWI615976B (zh) * 2014-07-07 2018-02-21 聯華電子股份有限公司 鰭式場效電晶體及其製造方法
KR102276642B1 (ko) * 2014-07-28 2021-07-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9985112B2 (en) 2015-02-06 2018-05-29 International Business Machines Corporation Sloped finFET with methods of forming same
US20160247919A1 (en) * 2015-02-23 2016-08-25 Globalfoundries Inc. Channel last replacement flow for bulk finfets
KR102326316B1 (ko) * 2015-04-10 2021-11-16 삼성전자주식회사 반도체 소자의 제조 방법
KR102376481B1 (ko) * 2015-05-22 2022-03-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조방법
US9418897B1 (en) * 2015-06-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap around silicide for FinFETs
US9607838B1 (en) * 2015-09-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced channel strain to reduce contact resistance in NMOS FET devices
US9722079B2 (en) * 2015-10-15 2017-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
KR102427326B1 (ko) * 2015-10-26 2022-08-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10366989B2 (en) * 2016-02-10 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a contact bar over an S/D structure
US9825036B2 (en) * 2016-02-23 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for semiconductor device
US10134600B2 (en) * 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch
US10516037B2 (en) * 2017-06-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shaped source/drain epitaxial layers of a semiconductor device
US10672879B2 (en) 2018-07-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming FinFET and gate-all-around FET with selective high-K oxide deposition
DE102019118061A1 (de) * 2018-09-19 2020-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Selektive doppelsilizidherstellung unter verwendung eines maskenlosen herstellungsprozessablaufs
US10998241B2 (en) 2018-09-19 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Selective dual silicide formation using a maskless fabrication process flow
US11094826B2 (en) 2018-09-27 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
KR102198343B1 (ko) * 2019-05-31 2021-01-04 연세대학교 산학협력단 전계 제어 발광 소자
CN113327857B (zh) * 2020-02-28 2023-05-23 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
KR20210137276A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289871A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2008172209A (ja) * 2006-12-11 2008-07-24 Sony Corp 半導体装置の製造方法および半導体装置
JP2009032955A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
JP2009094352A (ja) * 2007-10-10 2009-04-30 National Institute Of Advanced Industrial & Technology 二重絶縁ゲート電界効果トランジスタ
JP2010530623A (ja) * 2007-06-20 2010-09-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整合したソース／ドレイン領域を有するフィン型電界効果トランジスタ・デバイスおよびその形成方法
US20110147842A1 (en) * 2009-12-23 2011-06-23 Annalisa Cappellani Multi-gate semiconductor device with self-aligned epitaxial source and drain

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
US7863674B2 (en) * 2003-09-24 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
KR100553703B1 (ko) * 2003-10-01 2006-02-24 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
KR100598109B1 (ko) * 2004-10-08 2006-07-07 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
KR100585178B1 (ko) 2005-02-05 2006-05-30 삼성전자주식회사 금속 게이트 전극을 가지는 ＦｉｎＦＥＴ을 포함하는반도체 소자 및 그 제조방법
KR100693788B1 (ko) 2005-06-30 2007-03-12 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP4880958B2 (ja) * 2005-09-16 2012-02-22 株式会社東芝 半導体装置及びその製造方法
US7402856B2 (en) * 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US7709312B2 (en) * 2006-09-29 2010-05-04 Intel Corporation Methods for inducing strain in non-planar transistor structures
JP2008282901A (ja) 2007-05-09 2008-11-20 Sony Corp 半導体装置および半導体装置の製造方法
JP2008300384A (ja) * 2007-05-29 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
KR100897478B1 (ko) 2007-10-25 2009-05-14 성균관대학교산학협력단 피넛 형상의 채널층을 갖는 전계 효과 트랜지스터 및 그제조방법
CN101593701B (zh) * 2008-05-30 2011-05-04 中芯国际集成电路制造(北京)有限公司 应变nmos器件以及应变cmos器件的制造方法
WO2010032174A1 (en) 2008-09-16 2010-03-25 Nxp B.V. Fin field effect transistor (finfet)
KR101511933B1 (ko) * 2008-10-31 2015-04-16 삼성전자주식회사 핀 전계 효과 트랜지스터의 제조방법
JP5305969B2 (ja) 2009-02-17 2013-10-02 株式会社東芝 半導体装置
US9054194B2 (en) * 2009-04-29 2015-06-09 Taiwan Semiconductor Manufactruing Company, Ltd. Non-planar transistors and methods of fabrication thereof
US8264021B2 (en) 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8472227B2 (en) 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8716797B2 (en) 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8134209B2 (en) * 2009-12-17 2012-03-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20110147831A1 (en) * 2009-12-23 2011-06-23 Steigerwald Joseph M Method for replacement metal gate fill
US8242560B2 (en) 2010-01-15 2012-08-14 International Business Machines Corporation FinFET with thin gate dielectric layer
US8709928B2 (en) 2010-01-19 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor fin device and method for forming the same using high tilt angle implant
US8513107B2 (en) 2010-01-26 2013-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement gate FinFET devices and methods for forming the same
US8399931B2 (en) * 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8609495B2 (en) * 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US8796759B2 (en) * 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
KR20120019765A (ko) 2010-08-26 2012-03-07 김태형 에빙하우스의 망각곡선을 응용한 외국어 학습 장치
US8551829B2 (en) * 2010-11-10 2013-10-08 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
US20120306026A1 (en) * 2011-05-31 2012-12-06 International Business Machines Corporation Replacement gate electrode with a tungsten diffusion barrier layer
US8637359B2 (en) * 2011-06-10 2014-01-28 International Business Machines Corporation Fin-last replacement metal gate FinFET process
US8466027B2 (en) * 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8557666B2 (en) * 2011-09-13 2013-10-15 GlobalFoundries, Inc. Methods for fabricating integrated circuits
US8772149B2 (en) * 2011-10-19 2014-07-08 International Business Machines Corporation FinFET structure and method to adjust threshold voltage in a FinFET structure
CN103077947A (zh) * 2011-10-26 2013-05-01 中国科学院微电子研究所 具有双金属栅的cmos器件及其制造方法
US9406518B2 (en) * 2011-11-18 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. (110) surface orientation for reducing fermi-level-pinning between high-K dielectric and group III-V compound semiconductor substrate
US8691681B2 (en) * 2012-01-04 2014-04-08 United Microelectronics Corp. Semiconductor device having a metal gate and fabricating method thereof
US8759184B2 (en) * 2012-01-09 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US9147765B2 (en) * 2012-01-19 2015-09-29 Globalfoundries Inc. FinFET semiconductor devices with improved source/drain resistance and methods of making same
US20130214364A1 (en) * 2012-02-16 2013-08-22 International Business Machines Corporation Replacement gate electrode with a tantalum alloy metal layer
US8722494B1 (en) * 2012-11-01 2014-05-13 International Business Machines Corporation Dual gate finFET devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289871A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2008172209A (ja) * 2006-12-11 2008-07-24 Sony Corp 半導体装置の製造方法および半導体装置
JP2010530623A (ja) * 2007-06-20 2010-09-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整合したソース／ドレイン領域を有するフィン型電界効果トランジスタ・デバイスおよびその形成方法
JP2009032955A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
JP2009094352A (ja) * 2007-10-10 2009-04-30 National Institute Of Advanced Industrial & Technology 二重絶縁ゲート電界効果トランジスタ
US20110147842A1 (en) * 2009-12-23 2011-06-23 Annalisa Cappellani Multi-gate semiconductor device with self-aligned epitaxial source and drain
JP2013515356A (ja) * 2009-12-23 2013-05-02 インテル・コーポレーション エピタキシャルソース／ドレインが自己整合したマルチゲート半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563081B2 (en) 2013-12-19 2023-01-24 Daedalus Prime Llc Self-aligned gate edge and local interconnect
JP2020021950A (ja) * 2018-04-12 2020-02-06 インテル・コーポレーション 集積回路構造、及びコンピューティングデバイス

Also Published As

Publication number Publication date
CN103296088B (zh) 2018-04-27
US20130221447A1 (en) 2013-08-29
CN103296088A (zh) 2013-09-11
US20180331201A1 (en) 2018-11-15
DE102013101248A1 (de) 2013-08-29
TWI588942B (zh) 2017-06-21
US9087723B2 (en) 2015-07-21
KR20130098004A (ko) 2013-09-04
US20150279960A1 (en) 2015-10-01
TW201336021A (zh) 2013-09-01
KR101876793B1 (ko) 2018-07-11

Similar Documents

Publication Publication Date Title
JP2013175729A (ja) 電界効果トランジスタ及びその製造方法
KR102146469B1 (ko) 반도체 장치 및 이의 제조 방법
US9269813B2 (en) Field effect transistor
US9679991B2 (en) Method for manufacturing semiconductor device using gate portion as etch mask
US9412731B2 (en) Semiconductor device
KR102021768B1 (ko) 반도체 장치의 제조 방법 및 그 방법에 의해 제조된 반도체 장치
KR102151768B1 (ko) 반도체 장치 및 그 제조방법
TW201511285A (zh) 半導體元件以及提供該半導體元件的方法
KR102060834B1 (ko) 반도체 장치 및 그 제조방법
KR102157839B1 (ko) 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
KR102276992B1 (ko) 반도체 장치의 제조방법
US20150064869A1 (en) Method of forming Fin-FET
KR102392695B1 (ko) 반도체 소자 및 이의 제조 방법
US9130040B2 (en) FinFET semiconductor device and method of manufacturing the same
KR101974598B1 (ko) 반도체 장치 및 그 제조방법
US20130260531A1 (en) Semiconductor device and method of fabricating the same
KR20130098006A (ko) 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
KR102085082B1 (ko) 반도체 장치 및 그 제조방법
KR102443803B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171114