JP2013149986A - ナノ構造アレイの形成方法 - Google Patents

Abstract

【課題】ナノ構造単層を簡単且つ再現可能に形成するための方法が必要とされている。
【解決手段】ナノ構造アレイの形成方法は、第１層を提供する段階と；液体形態のスピンオン誘電体を含有する溶液に分散したナノ構造を提供する段階であって、液体形態のスピンオン誘電体がシルセスキオキサンを含む前記段階と；ナノ構造が第１層上に単層アレイを形成するように、前記溶液を第１層上に配置する段階と；液体形態のスピンオン誘電体を硬化させ、単層アレイにおけるナノ構造がランダムに分配されたマトリックスとして固体形態のスピンオン誘電体を提供する段階を含む。
【選択図】図５

Description

（関連出願とのクロスリファレンス）
本願は米国特許出願第１１／４９５，１８８号（出願日２００６年７月２８日，発明の名称「ナノ構造単層を形成するための方法及びデバイス並びに前記単層を含むデバイス（ＭＥＴＨＯＤＳ ＡＮＤ ＤＥＶＩＣＥＳ ＦＯＲ ＦＯＲＭＩＮＧ ＮＡＮＯＳＴＲＵＣＴＵＲＥ ＭＯＮＯＬＡＹＥＲＳ ＡＮＤ ＤＥＶＩＣＥＳ ＩＮＣＬＵＤＩＮＧ ＳＵＣＨ ＭＯＮＯＬＡＹＥＲＳ）」）の一部継続出願であり、その開示内容全体を全目的で本明細書に援用する。

（発明の技術分野）
本発明は主にナノテクノロジーの分野に関する。より詳細には、本発明はナノ構造アレイの形成方法に関する。

ナノ構造単層（例えば量子ドット）はＬＥＤやメモリデバイス等の各種光電子デバイスの素子として機能することができる（例えばＵＳＰＮ６，５８６，７８５，発明者Ｆｌａｇａｎら，発明の名称“Ａｅｒｏｓｏｌ ｓｉｌｉｃｏｎ ｎａｎｏｐａｒｔｉｃｌｅｓ ｆｏｒ ｕｓｅ ｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ｆａｂｒｉｃａｔｉｏｎ”参照）。このような単層の作製方法としては、分子ビームエピタキシーにより固体上に量子ドットをｉｎ ｓｉｔｕ成長させる方法と、量子ドット上の脂肪族界面活性剤とドット上に堆積された芳香族共役有機材料の相分離を利用する方法がある（Ｃｏｅら（２００２）“Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ ｆｒｏｍ ｓｉｎｇｌｅ ｍｏｎｏｌａｙｅｒｓ ｏｆ ｎａｎｏｃｒｙｓｔａｌｓ ｉｎ ｍｏｌｅｃｕｌａｒ ｏｒｇａｎｉｃ ｄｅｖｉｃｅｓ”Ｎａｔｕｒｅ ４５０：８００−８０３）。しかし、前者技術は多数の単層を形成するために大規模化するのが困難であり、後者技術は多くのデバイス製造工程には存在すべきでない肉厚の厚い有機マトリックスに埋め込まれるか又はこのようなマトリックス上に配置されたナノ構造層を製造する。

そこで、ナノ構造単層を簡単且つ再現可能に形成するための方法が必要とされている。多くの側面のうちで本発明は特にこのような方法を提供する。本発明の完全な理解は以下の記載を熟読することにより得られよう。

ＵＳＰＮ６，５８６，７８５

Ｃｏｅら（２００２）"Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ ｆｒｏｍ ｓｉｎｇｌｅ ｍｏｎｏｌａｙｅｒｓ ｏｆ ｎａｎｏｃｒｙｓｔａｌｓ ｉｎ ｍｏｌｅｃｕｌａｒ ｏｒｇａｎｉｃ ｄｅｖｉｃｅｓ"Ｎａｔｕｒｅ ４５０：８００−８０３

ナノ構造アレイ、例えば規則配列又は不規則配列単層アレイを形成又はパターニングするための方法について記載する。アレイは場合により規定位置に形成され、及び／又は規定寸法をもつ。高温処理中にナノ構造を融着から保護するための方法も記載する。

本発明に係るナノ構造アレイの形成方法は、第１層を提供する段階と；液体形態のスピンオン誘電体を含有する溶液に分散したナノ構造を提供する段階であって、液体形態のスピンオン誘電体がシルセスキオキサンを含む前記段階と；ナノ構造が第１層上に単層アレイを形成するように、前記溶液を第１層上に配置する段階と；液体形態のスピンオン誘電体を硬化させ、単層アレイにおけるナノ構造がランダムに分配されたマトリックスとして固体形態のスピンオン誘電体を提供する段階を含む。

本発明に係るナノ構造アレイの形成方法は、第１層を提供する段階と；液体形態のスピンオン誘電体を含有する溶液に分散したナノ構造を提供する段階と；ナノ構造が第１層上に単層アレイを形成するように、前記溶液を第１層上に配置する段階と；液体形態のスピンオン誘電体を硬化させ、単層アレイにおけるナノ構造がランダムに分配されたマトリックスとして固体形態のスピンオン誘電体を提供する段階であって、前記固体形態のスピンオン誘電体が酸化ケイ素、酸化アルミニウム、酸化ハフニウム、酸化ランタン、又は酸化タンタルを含む前記段階とを含む。

第１層が誘電体材料、酸化物、窒化物、酸化ケイ素、窒化ケイ素、酸化ハフニウム、及びアルミナから構成される群から選択される材料を含む、と良い。

第１層を基板上に配置し、前記基板が半導体を含み、第１層が誘電体材料を含み、厚さ１ｎｍ〜１０ｎｍである、と良い。

基板がソース領域と、ドレイン領域と、ソース領域とドレイン領域の間でナノ構造の単層アレイの下に配置されたチャネル領域を含み；前記方法がゲート電極を固体形態のスピンオン誘電体上に配置する段階を含む、と良い。

ゲート電極を固体形態のスピンオン誘電体上に配置する前に誘電体層を固体形態のスピンオン誘電体上に配置する段階を含む、と良い。

第１層上に溶液を配置する段階が前記溶液を第１層にスピンコートする段階を含む、と良い。

固体形態のスピンオン誘電体が酸化ケイ素を含む、と良い。

液体形態のスピンオン誘電体が液体形態のスピンオングラスであり、固体形態のスピンオン誘電体が固体形態のスピンオングラスである、と良い。

液体形態のスピンオン誘電体がシルセスキオキサンを含む光重合性化合物を含み、前記方法が、第１層の少なくとも第１領域と前記領域上に配置された溶液に適切な波長の光を照射し、第１領域のスピンオン誘電体を硬化させると同時に、第１層の少なくとも第２領域と前記領域上に配置された溶液を光から保護し、第２領域のスピンオン誘電体を未硬化状態に維持する段階と；
硬化したスピンオン誘電体とそこに含まれるナノ構造を除去せずに、未硬化スピンオン誘電体とそこに含まれるナノ構造を第１層から除去する段階を含む、と良い。

ナノ構造がパラジウム、白金、ニッケル、又はルテニウムを含む、と良い。

本発明に係るナノ構造アレイの形成方法は、第１層を提供する段階と；ナノ構造集団を第１層に堆積する段階と；ナノ構造が単層アレイとして集合するように、第１層に堆積したナノ構造を外部溶媒蒸気に暴露する段階を含む。

ナノ構造を外部溶媒蒸気に暴露する段階が、第１の溶媒を液体形態で提供する段階と、第１の溶媒を加熱して溶媒蒸気を発生させる段階を含む、と良い。

ナノ構造集団を第１層に堆積する段階が、少なくとも１種類の第２の溶媒を含有する溶液にナノ構造を分散させる段階と、溶液を第１層上に配置する段階を含む、と良い。

ナノ構造が実質的に球状のナノ構造又は量子ドットを含む、と良い。

図１Ａ〜Ｃは第１層の別個の領域を被覆した被覆第１層上へのナノ構造単層アレイの形成を模式的に示す。

図２Ａ〜Ｄは被覆第１層上へのナノ構造単層アレイの形成を模式的に示し、コーティング組成物は光活性化型であり、第１層の別個の領域に光を照射してナノ構造上のリガンドへの組成物の架橋を開始する。

図３Ａは典型的なモノチオールシルセスキオキサンリガンドを示し、図３Ｂは典型的なトリチオールシルセスキオキサンリガンドを示す。図３Ｃは典型的なアミンＰＯＳＳリガンドを示す。図３Ａ〜Ｃ中、Ｒは有機基又は水素原子とすることができ、例えば、Ｒは炭化水素基、アルキル基（例えば環状アルキル基又は炭素原子数２０未満もしくは１０未満の短鎖アルキル基）、アリール基、アルキルアリール基、アルケニル基、又はアルキニル基とすることができる。例えば、所定態様では、Ｒはイソブチル基、メチル基、ヘキシル基、又はシクロペンチル基である。所定態様では、Ｒはシクロヘキシル基である。図３Ｄはメタクリロシルセスキオキサンを示す。図３Ｅはアクリロシルセスキオキサンを示す。

ナノ構造単層アレイを含むフラッシュトランジスターの作製を模式的に示し、単層をパターニングするためにレジストの使用を含む。

図５Ａ〜Ｄは本発明のデバイスを使用したナノ構造単層アレイの形成を模式的に示す。デバイスの側面図を図５Ａ〜Ｃに模式的に示す。

図６Ａ〜Ｂはナノ構造アレイを形成するためのデバイスの作製を模式的に示す。デバイスの側面図を示す。

図７Ａ〜Ｃは典型的な本発明のデバイスを模式的に示す。図７Ａはデバイスの平面図を示す。図７Ｂは図７Ａに示したデバイスの横断面図を示し、前記デバイスを使用したナノ構造単層アレイの形成の概要を示す。図７Ｃは別の典型的なデバイスの横断面図を示す。

ドットの堆積によりスピンオングラスに形成されたパラジウム量子ドットの顕微鏡写真である。 ドットの堆積によりスピンオングラスに形成されたルテニウム量子ドットの顕微鏡写真である。 ドットの堆積によりスピンオングラスに形成されたニッケル量子ドットの顕微鏡写真である。

単層品質を改善するための溶媒アニールの前（図９Ａ）及び後（図９Ｂ）の量子ドットの顕微鏡写真である。

レジストに埋め込まれたナノ構造単層アレイのパターニングを模式的に示す。

本発明の方法を使用してパターニングされた量子ドットの顕微鏡写真である。

図１２Ａ〜Ｃは９５０℃に暴露後のシルセスキオキサンにおけるルテニウム量子ドットの顕微鏡写真であり、シルセスキオキサンの予備硬化によりドットを保護しなかった場合（図１２Ａ）とシルセスキオキサンを紫外線で１５分間（図１２Ｂ）又は１００分間（図１２Ｃ）予備硬化することにより保護した場合を示す。

ナノ構造単層アレイを含むフラッシュトランジスターの作製を模式的に示し、単層をパターニング及び保護するためにレジストの使用を含む。

図面は必ずしも一定の縮尺ではない。

（定義）
特に定義しない限り、本明細書で使用する全科学技術用語は本発明が属する分野の当業者に通常理解されている通りの意味をもつ。以下の定義は当分野の定義を補足し、本願に関するものであり、関連又は非関連ケース（例えば同一名義の特許又は出願）に帰属するものではない。本発明の試験の実施には本明細書に記載するものに類似又は等価の任意方法及び材料を使用することができるが、好ましい材料と方法は本明細書に記載する。従って、本明細書で使用する用語は特定態様の記載のみを目的とし、限定的ではない。

本明細書と特許請求の範囲で使用する単数形はそうでないことが内容から明白である場合を除き、複数形も含む。従って、例えば「ナノ構造」と言う場合には複数のナノ構造を含み、他の用語についても同様である。

本明細書で使用する「約」なる用語は所与量の値が記載値の±１０％、又は場合により記載値の±５％、又は所定態様では記載値の±１％の範囲内で変動することを意味する。

「ナノ構造」とは約５００ｎｍ未満、例えば約２００ｎｍ未満、約１００ｎｍ未満、約５０ｎｍ未満、又は約２０ｎｍ未満の寸法の少なくとも１個の領域又は特徴的寸法をもつ構造である。一般に、前記領域又は特徴的寸法は構造の最短軸方向に相当する。このような構造の例としては、ナノワイヤー、ナノロッド、ナノチューブ、分岐ナノ結晶、ナノテトラポッド、トライポッド、バイポッド、ナノ結晶、ナノドット、量子ドット、ナノ粒子等が挙げられる。ナノ構造は例えば実質的結晶質、実質的単結晶質、多結晶質、非晶質、又はその組み合わせとすることができる。１側面では、ナノ構造の三次元の各々が約５００ｎｍ未満、例えば約２００ｎｍ未満、約１００ｎｍ未満、約５０ｎｍ未満、又は約２０ｎｍ未満の寸法をもつ。

「縦横比」とはナノ構造の第１の軸の長さをナノ構造の第２の軸と第３の軸の長さの平均で割った値であり、ここで第２の軸と第３の軸は相互にほぼ等しい長さの２本の軸である。例えば、完璧なロッドの縦横比はその長軸の長さを長軸に垂直（直角）な横断面の直径で割った値である。

本明細書で使用するナノ構造の「直径」とはナノ構造の第１の軸に垂直な横断面の直径を意味し、第１の軸は第２及び第３の軸に対する長さの差が最大である（第２及び第３の軸は相互にほぼ等しい長さの２本の軸である）。第１の軸は必ずしもナノ構造の最長軸ではなく、例えばディスク形ナノ構造では、横断面はディスクの短い長軸に垂直な実質的に円形の横断面である。横断面が円形でない場合には、直径は横断面の長軸と短軸の平均である。ナノワイヤーやナノロッド等の細長い即ち縦横比の大きいナノ構造では、直径は一般にナノワイヤー又はナノロッドの最長軸に垂直な横断面の両端で測定される。量子ドット等の球状ナノ構造では、直径は球の中心を通る球面間で測定される。

ナノ構造に関して使用する場合に「結晶質」又は「実質的結晶質」なる用語はナノ構造が一般に構造の１個以上の寸法にわたって長距離秩序を示すという事実を意味する。当業者に自明の通り、単結晶の秩序は結晶の境界を越えることができないので、「長距離秩序」なる用語は特定ナノ構造の絶対寸法に依存する。この場合、「長距離秩序」はナノ構造の寸法の少なくとも大部分にわたる実質的秩序を意味する。場合により、ナノ構造は酸化物又は他のコーティングをもつこともできるし、コアと少なくとも１個のシェルから構成することもできる。このような場合には、当然のことながら、酸化物、シェル、又は他のコーティングはこのような秩序を示す必要はない（例えば非晶質、多結晶質等でもよい）。このような場合には、「結晶質」、「実質的結晶質」、「実質的単結晶質」、又は「単結晶質」なる用語は（コーティング層又はシェルを除く）ナノ構造の中心コアを意味する。本明細書で使用する「結晶質」又は「実質的結晶質」なる用語は、構造が実質的長距離秩序（例えばナノ構造又はそのコアの少なくとも１本の軸の長さの少なくとも約８０％にわたる秩序）を示す限り、各種欠陥、積層欠陥、原子置換等を含む構造も包含するものとする。更に、当然のことながら、ナノ構造のコアと外側の間又はコアと隣接シェルの間又はシェルと第２の隣接シェルの間の界面は非結晶質領域を含んでいてもよく、更には非晶質でもよい。この場合も、本明細書の定義によるとナノ構造は結晶質又は実質的結晶質である。

ナノ構造に関して使用する場合に「単結晶質」なる用語はナノ構造が実質的結晶質であり、実質的に単結晶を含むことを意味する。コアと１個以上のシェルを含むナノ構造ヘテロ構造に関して使用する場合に「単結晶質」とはコアが実質的結晶質であり、実質的に単結晶を含むことを意味する。

「ナノ結晶」とは実質的単結晶質のナノ構造である。従って、ナノ結晶は約５００ｎｍ未満、例えば約２００ｎｍ未満、約１００ｎｍ未満、約５０ｎｍ未満、又は約２０ｎｍ未満の寸法の少なくとも１個の領域又は特徴的寸法をもつ。「ナノ結晶」なる用語は各種欠陥、積層欠陥、原子置換等を含む実質的単結晶質ナノ構造と、前記欠陥、積層欠陥、又は置換等のない実質的単結晶質ナノ構造を包含するものとする。コアと１個以上のシェルを含むナノ結晶ヘテロ構造の場合には、ナノ結晶のコアは一般に実質的単結晶質であるが、シェルはそうである必要はない。１側面では、ナノ結晶の三次元の各々が約５００ｎｍ未満、例えば約２００ｎｍ未満、約１００ｎｍ未満、約５０ｎｍ未満、又は約２０ｎｍ未満の寸法をもつ。ナノ結晶の例としては限定されないが、実質的に球状のナノ結晶、分岐ナノ結晶、並びに実質的単結晶質ナノワイヤー、ナノロッド、ナノドット、量子ドット、ナノテトラポッド、トライポッド、バイポッド、及び分岐テトラポッド（例えば無機デンドリマー）が挙げられる。

「実質的に球状のナノ構造」とは縦横比が約０．８〜約１．２のナノ構造である。例えば、「実質的に球状のナノ結晶」とは縦横比が約０．８〜約１．２のナノ結晶である。

「ナノ構造アレイ」とはナノ構造の集合である。集合は空間的に規則的に配列したもの（「規則配列アレイ」）でも不規則的に配列したもの（「不規則配列アレイ」）でもよい。ナノ構造の「単層アレイ」では、ナノ構造集合は単層を含む。

その他の各種用語は本明細書中に定義するか又は他の方法で特徴を述べる。

（詳細な説明）
１側面において、本発明はナノ構造アレイ、例えばナノ構造の規則配列又は不規則配列単層アレイを形成するための方法を提供する。アレイは場合により規定位置に形成され、及び／又は規定寸法をもつ。前記方法に関連するデバイスと、ナノ構造アレイを含むデバイスも提供する。例えば、１側面において、本発明はナノ構造の小型単層アレイを含むメモリデバイスを提供する。

（化学コーティング上への単層形成）
ナノ構造アレイを形成しようとする表面に化学的組成物、例えば表面自体よりもナノ構造に対して高い親和性をもつ組成物をコーティングすることができる。このようなコーティングは例えば表面へのナノ構造の接着を助長し、従って、単層の形成を助長することができる。

従って、１つの一般分類の態様はナノ構造アレイの形成方法を提供する。前記方法では、第１層を提供し、ナノ構造会合基を含む組成物を被覆し、被覆第１層を提供する。被覆第１層にナノ構造集団を堆積すると、ナノ構造はナノ構造会合基と会合する。ナノ構造会合基と会合しないナノ構造を除去すると、ナノ構造の単層アレイが被覆第１層と会合した状態で残存する。

第１層は例えば得られるナノ構造単層アレイの用途に基づいて選択された基本的に任意の所望材料（例えば導電材料、非導電材料、半導体等）を含むことができる。第１層は場合により基板上に配置又は堆積し、基板も例えばナノ構造アレイの所望用途に応じて基本的に任意の所望材料を含むことができる。適切な基板としては限定されないが、均一基板、例えばシリコン又は他の半導体材料、ガラス、石英、ポリマー等の固体材料のウェーハ；固体材料、例えばガラス、石英、プラスチック（例えばポリカーボネート、ポリスチレン等）の大型剛性シート；プラスチック（例えばポリオレフィン、ポリアミド等）のロール等の可撓性基板；あるいは透明基板が挙げられる。これらの特徴の組み合わせを利用することもできる。基板は場合により最終的に所望されるデバイスの一部となる他の構成又は構造素子を含む。このような素子の特定例としては、電気接点、他のワイヤー又は導電路（ナノワイヤー又は他のナノスケール導電素子を含む）等の電気回路素子、光学及び／又は光電素子（例えばレーザー、ＬＥＤ等）、並びに構造素子（例えばマイクロカンチレバー、ピット、ウェル、ポスト等）が挙げられる。

例えば、ナノ構造の単層アレイをフラッシュトランジスター又はメモリデバイスに組込む態様では、第１層は酸化物（例えば金属酸化物、酸化ケイ素、酸化ハフニウムもしくはアルミナ（Ａｌ₂Ｏ₃）、又はこのような酸化物の組み合わせ）、窒化物（例えばＳｉ₃Ｎ₄）、絶縁性ポリマー、又は別の非導電材料等の誘電体材料を含む。この分類の態様において、（これらの態様ではトンネル誘電体層として機能する）第１層は薄層であることが好ましく（例えば厚さ約１ｎｍ〜約１０ｎｍ、例えば３〜４ｎｍ）、半導体を含む基板上に配置される。好ましいトンネル誘電体はその開示内容全体を本明細書に援用する米国特許出願１１／７４３，０８５（出願日２００７年５月１日，発明者Ｊｉａｎ Ｃｈｅｎ，発明の名称“Ｅｌｅｃｔｒｏｎ ｂｌｏｃｋｉｎｇ ｌａｙｅｒｓ ｆｏｒ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅｓ”）に記載されている。基板は一般にソース領域と、ドレイン領域と、ソース領域とドレイン領域の間でナノ構造の単層アレイの下に配置されたチャネル領域を含み、前記方法はコントロール誘電体層をナノ構造の単層アレイ上に配置する段階と、ゲート電極をコントロール誘電体層上に配置し、こうしてナノ構造アレイをトランジスターに組込む段階を含む。コントロール誘電体層は誘電体材料、例えば、酸化物（例えば金属酸化物、ＳｉＯ₂もしくはＡｌ₂Ｏ₃、又はこのような酸化物の組み合わせ）、絶縁性ポリマー、又は別の非導電材料を含む。好ましいコントロール誘電体は米国特許出願１１／７４３，０８５（前出）に記載されており、好ましいゲート電極設計は米国特許出願６０／９３１，４８８（出願日２００７年５月２３日，発明者Ｆｒａｎｃｉｓｃｏ Ａ．Ｌｅｏｎら，発明の名称“Ｇａｔｅ ｅｌｅｃｔｒｏｄｅ ｆｏｒ ａ ｎｏｎｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｃｅｌｌ”）に記載されており、各々その開示内容全体を本明細書に援用する。

前記方法は同一表面に複数のナノ構造アレイを形成するために使用することができる。従って、１分類の態様では、第１層の２個以上の別個の領域に組成物を被覆する。各領域は（例えば第１層を配置する基板上の規定位置に対応し得る）第１層上の規定位置を占める。従って、第１層の被覆領域にナノ構造集団を堆積し、ナノ構造会合基と会合していないナノ構造を除去した後に、ナノ構造の２個以上の別個の単層アレイが被覆第１層と会合した状態で残存する。こうして、基本的に任意数のナノ構造アレイを作製することができる。例えば、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の別個の単層ナノ構造アレイを第１層上の規定位置に形成するように、第１層の１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の別個の領域に組成物を被覆することができる。

前記領域は基本的に任意の所望寸法とすることができる。例えば、各領域（従って、得られる各ナノ構造の単層アレイ）は約１０⁴μｍ²以下、約１０³μｍ²以下、約１０²μｍ²以下、約１０μｍ²以下、約１μｍ²以下、約１０⁵ｎｍ²以下、約１０⁴ｎｍ²以下、又は約４２２５ｎｍ²以下、約２０２５ｎｍ²以下、約１２２５ｎｍ²以下、約６２５ｎｍ²以下、又は約３２４ｎｍ²以下の面積とすることができる。当然のことながら、得られる各アレイは所望により、トランジスター又は他のデバイスに組込むことができる。

第１層の別個の領域のコーティングに有用な技術は文献に記載されている。例えば、第１層にレジスト（例えばフォトレジスト）を被覆し、所望パターンに露光及び現像して第１層の所望領域を露出させた後、組成物を被覆する。別の例として、第１層に組成物を被覆した後、レジストを被覆し、所望パターンの逆に露光及び現像してもよい。レジストにより保護されない組成物を除去し、残りのレジストを除去すると、所望領域に組成物が残存する。更に別の例として、組成物を単に第１層の所望領域に印刷してもよい。別の分類の態様では、単層を形成した後、例えば「レジストを使用する単層のパターニング」なる標題のセクションで後述するようにレジストを使用してパターニングする。

上記のように、第１層に被覆するために使用する組成物はナノ構造会合基（例えばナノ構造の表面及び／又はナノ構造の表面を被覆するリガンドと共有的又は非共有的に相互作用することが可能な化学基）を含む。多数の適切な基が当分野で公知であり、本発明の実施に応用することができる、典型的なナノ構造会合基としては限定されないが、チオール、アミン、アルコール、ホスホニル、カルボキシル、ボロニル、フッ素又は他の非炭素へテロ原子、ホスフィニル、アルキル、アリール等の基が挙げられる。

１分類の態様において、組成物はシランを含む。例えば、シランはオルガノシラン、例えばトリクロロシラン、トリメトキシシラン、又はトリエトキシシランとすることができる。別の例として、シランは式［Ｘ₃Ｓｉ−スペーサ−ナノ構造会合基］の構造を含むことができ、ここでＸはＣｌ、ＯＲ、アルキル、アリール、他の炭化水素、ヘテロ原子又はこれらの基の組み合わせであり、スペーサはアルキル、アリール及び／又はヘテロ原子組み合わせである。シランは酸化ケイ素第１層の表面の遊離ヒドロキシル基と反応し、例えば第１層上に単層コーティングを形成することができる。

１側面において、ナノ構造会合基はナノ構造の表面と相互作用する。１典型分類の態様において、ナノ構造会合基はチオール基を含む。従って、被覆第１層は例えばチオール化合物を含む自己集合単層を含むことができる。組成物は例えばメルカプトアルキルトリクロロシラン、メルカプトアルキルトリメトキシシラン、又はメルカプトアルキルトリエトキシシランを含むことができ、ここで、例えばアルキル基は炭素原子数３〜１８である（例えば１２−メルカプトドデシルトリメトキシシラン）。組成物は場合により２種類以上の異なる化合物の混合物を含む。例えば、組成物は長鎖メルカプトシラン（例えばアルキル基が炭素原子数８〜１８であるメルカプトアルキルトリクロロシラン、メルカプトアルキルトリメトキシシラン、又はメルカプトアルキルトリエトキシシラン）と短鎖メルカプトシラン（例えばアルキル基が炭素原子数８以下であるメルカプトアルキルトリクロロシラン、メルカプトアルキルトリメトキシシラン、又はメルカプトアルキルトリエトキシシラン）の混合物を含むことができ、長鎖メルカプトシランのアルキル基は短鎖メルカプトシランのアルキル基よりも炭素数が少なくとも１個多い。この例では、長鎖メルカプトシランと短鎖メルカプトシランの比はナノ構造に提示される表面に適合するように変動させることができる。例えば、長鎖メルカプトシランと短鎖メルカプトシランは約１：１０〜約１：１０，０００の長鎖メルカプトシラン対短鎖メルカプトシランモル比（例えば約１：１００又は１：１０００のモル比）で存在することができる。別の例として、組成物は長鎖メルカプトシランとナノ構造会合基を含む必要のない短鎖シラン（例えばアルキル基が炭素原子数８以下であるアルキルトリクロロシラン、アルキルトリメトキシシラン、又はアルキルトリエトキシシラン）の混合物を含むことができる。

ナノ構造は場合により界面活性剤又は他の表面リガンドと会合している。１分類の態様において、各ナノ構造はナノ構造の表面と会合したリガンド、例えば米国特許出願６０／６３２，５７０（出願日２００４年１１月３０日，発明者Ｗｈｉｔｅｆｏｒｄら，発明の名称“Ｐｏｓｔ−ｄｅｐｏｓｉｔｉｏｎ ｅｎｃａｐｓｕｌａｔｉｏｎ ｏｆ ｎａｎｏｃｒｙｓｔａｌｓ：Ｃｏｍｐｏｓｉｔｉｏｎｓ，ｄｅｖｉｃｅｓ ａｎｄ ｓｙｓｔｅｍｓ ｉｎｃｏｒｐｏｒａｔｉｎｇ ｓａｍｅ”）に記載されているもの又は図３Ａ〜Ｃに示すもの等のシルセスキオキサンリガンドを含むコーティングを含む。リガンドは場合によりアレイの隣接ナノ構造間の間隔を制御する。ナノ構造会合基はリガンドに置換することができ、及び／又はナノ構造の表面に達するように隣接リガンド分子間に介在することができる。

典型的な１態様を図１に模式的に示す。本例では、第１層１０３（例えばＳｉＯ₂層）を基板１２０（例えばシリコン基板）上に配置する。図例のような第１層は基板全体に連続的に配置されているが、当然のことながら、第１層は場合により基板上の複数の別個の領域に配置してもよい。ナノ構造会合基１０５（例えばチオール基）を含む組成物１０４（例えば長鎖メルカプトシランと短鎖メルカプトシランの混合物）を第１層に被覆し、別個領域１１９に被覆第１層１０２を形成する。リガンド１１１（例えばシルセスキオキサンリガンド）を被覆したナノ構造１１０（例えばＰｄ量子ドット）の集団を例えばスピンコーティングにより被覆第１層に堆積する（図１Ａ）。ナノ構造はナノ構造を被覆するリガンド間に介在するナノ構造会合基と会合し、第１層上に単層を僅かに上回る層を形成する（図１Ｂ）。ナノ構造会合基と会合していないナノ構造を（例えば溶媒で洗浄することにより）除去すると、被覆第１層と会合したナノ構造の単層アレイ１０９が残る（図１Ｃ）。

ナノ構造上のリガンドに置換又は介在してナノ構造表面と相互作用する代わりに（又はそれに加えて）、ナノ構造会合基はリガンドと相互作用することができる。従って、１側面において、各ナノ構造はナノ構造の表面と会合したリガンドを含むコーティングを含み、ナノ構造会合基はリガンドと相互作用する。所定態様では、リガンドはシルセスキオキサンを含む。典型的なリガンドとしては限定されないが米国特許出願６０／６３２，５７０（前出）に記載されているもの又は図３Ａ〜Ｃに示すものが挙げられる。

リガンドとナノ構造会合基の相互作用は共有的又は非共有的とすることができる。従って、１分類の態様において、相互作用は非共有的である。組成物は例えば３−アミノプロピルトリエトキシシラン（ＡＰＴＥＳ）、ドデシルトリクロロシラン、オクタデシルトリクロロシラン（ＯＴＳ）、ドデシルトリエトキシシラン、オクタデシルトリエトキシシラン、又は多数の同類の化合物の任意のものを含むことができる。上記のように、シランは例えばＳｉＯ₂第１層の表面の遊離ヒドロキシル基と結合することができる。ドデシル基とオクタデシル基は例えばナノ構造上の疎水性リガンドとの相互作用のための疎水性表面を提供し、ＡＰＴＥＳは例えばＡＰＴＥＳアミノ基と水素結合することができるリガンドとの相互作用のための極性表面を提供する。

別の分類の態様において、ナノ構造会合基はリガンドと共有結合を形成する。組成物は場合により光照射時のみにリガンドとナノ構造会合基の共有結合が形成されるように光活性化型である。このような態様では、前記方法は被覆第１層上の規定位置を各々占める被覆第１層の１個以上の別個の領域に光を照射する段階を含む。

こうして基本的に任意数のナノ構造アレイを作製することができる。例えば、被覆第１層の２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の別個の領域に光を照射し、第１層上の規定位置（従って第１層を配置する任意基板上の規定位置）に同数の別個のナノ構造単層アレイを形成することができる。同様に、前記領域は基本的に任意の所望サイズとすることができる。例えば、各領域（従って、得られる各ナノ構造単層アレイ）は約１０⁴μｍ²以下、約１０³μｍ²以下、約１０²μｍ²以下、約１０μｍ²以下、約１μｍ²以下、約１０⁵ｎｍ²以下、約１０⁴ｎｍ²以下、又は約４２２５ｎｍ²以下、約２０２５ｎｍ²以下、約１２２５ｎｍ²以下、約６２５ｎｍ²以下、又は約３２４ｎｍ²以下の面積とすることができる。当然のことながら、得られる各アレイは所望により、トランジスター又は他のデバイスに組込むことができる。従って、光活性化型組成物を使用すると、所望数、サイズ、及び／又は形状の単層ナノ構造アレイを作製できるような好適なパターニング手段となる。

多数の光活性化型化合物が当分野で公知であり、本発明の実施に応用することができる。例えば、組成物は光活性化されると、例えばナノ構造の表面と会合したコーティングを含むシルセスキオキサンリガンドとの間に共有結合を形成することが可能なフェニルアジド基を含むことができる。典型的な光活性化型組成物としては限定されないが、アリールアジド基（例えばフェニルアジド、ヒドロキシフェニルアジド、又はニトロフェニルアジド基）、ソラレン、又はジエンを含む化合物が挙げられる。

組成物は１段階以上でコーティングを形成するために塗布することができる。例えば、所定態様では、第１層に組成物を被覆する段階は、第１層に第１の化合物を被覆する段階と、その後、第１の化合物と相互作用すると共にナノ構造会合基を含む第２の化合物を第１層に被覆する段階を含む。例えば、第１層（例えばＳｉＯ₂第１層）に第１の化合物として３−アミノプロピルトリエトキシシラン（ＡＰＴＥＳ）を被覆した後、第２の化合物としてＮ−５−アジド−２−ニトロベンゾイルオキシスクシンイミド（ＡＮＢ−ＮＯＳ）を被覆する。（ＡＮＢ−ＮＯＳはＡＰＴＥＳアミノ基と反応するアミン反応性Ｎ−ヒドロキシスクシンイミドエステル基と、例えば３２０〜３５０ｎｍで光分解可能なニトロフェニルアジド基をもつ）。

典型的な１態様を図２に模式的に示す。本例では、第１層２０３（例えばＳｉＯ₂層）を基板２２０（例えばシリコン基板）上に配置する。光活性化型ナノ構造会合基２０５（例えばフェニルアジド基）を含む組成物２０４（例えばＡＰＴＥＳとＡＮＢ−ＮＯＳ）を第１層に被覆し、被覆第１層２０２を形成する（図２Ａ）。リガンド２１１（例えばシルセスキオキサンリガンド）を被覆したナノ構造２１０（例えばＰｄ量子ドット）の集団を例えばスピンコーティングにより被覆第１層に堆積し、単層を僅かに上回る層を形成する（図２Ｂ）。被覆第１層の別個の領域２１９に光２３０を照射し、被覆第１層の残余をマスク２３１により光照射から保護する（図２Ｃ）。（例えば溶媒、例えばヘキサン洗浄により）ナノ構造会合基と共有結合していないナノ構造を除去すると、被覆第１層と会合したナノ構造の単層アレイ２０９が残る（図２Ｄ）。

１分類の態様では、少なくとも１種類の溶媒に分散したナノ構造を含有する溶液を第１層に堆積することにより被覆第１層にナノ構造集団を堆積する。ナノ構造溶液は基本的に任意の適切な技術、例えばスピンコーティング、ディップコーティング、浸漬法、噴霧法、又は同等技術により堆積することができる。溶媒は必ずしもその必要はないが、堆積したナノ構造から例えば蒸発により部分的又は完全に除去することができる。ナノ構造会合基と会合していないナノ構造は例えば少なくとも１種類の溶媒で洗浄することにより適切に除去することができる。

１側面において、前記方法により形成されたナノ構造の単層アレイ（又は複数のアレイの各々）は規則配列アレイ、例えば実質的に球状のナノ結晶を含む六方最密充填単層アレイ又は立方体ナノ結晶を含む正方形アレイからなる。しかし、多くの用途では、規則配列アレイは不要である。例えば、メモリデバイス用アレイでは、不規則配列アレイで十分な密度が得られる限り、ナノ構造をアレイに規則的に配列する必要はない。従って、別の側面において、ナノ構造の単層アレイは不規則配列アレイからなる。

１分類の態様において、アレイ（又は前記方法により作製された複数のアレイの各々）はナノ構造密度が高い。例えば、ナノ構造の単層アレイは場合により＞約１×１０¹⁰個／ｃｍ²、＞約１×１０¹¹個／ｃｍ²、＞約１×１０¹²個／ｃｍ²、又は＞約１×１０¹³個／ｃｍ²の密度である。

１分類の態様において、ナノ構造は実質的に球状のナノ構造又は量子ドットを含む。ナノ構造は例えば得られるナノ構造単層アレイの用途に基づいて選択された基本的に任意の所望材料を含むことができる。例えば、ナノ構造は導電材料、非導電材料、半導体、及び／又は同等材料を含むことができる。１側面において、ナノ構造は約４．５ｅＶ以上の動作機能をもつ。このようなナノ構造は例えば、ナノ構造の動作機能が十分に高くないと、ナノ構造に貯蔵された電子がトンネル誘電体層を通って逆行し、メモリ喪失を生じる傾向があるメモリデバイスの作製に有用である。従って、ナノ構造（例えば実質的に球状のナノ構造又は量子ドット）は場合によりパラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、テルル（Ｔｅ）、鉄白金合金（ＦｅＰｔ）等の材料を含む。ナノ構造については「ナノ構造」なる標題の後記セクションで詳述する。

本発明の方法により作製されたデバイス又は本発明の方法の実施に有用なデバイスも本発明の特徴である。従って、別の一般分類の態様は、被覆第１層と、被覆第１層上に配置されたナノ構造単層アレイを含むデバイスを提供する。被覆第１層はナノ構造会合基を含む組成物を被覆された第１層を含み、ナノ構造はナノ構造会合基と会合している。

例えば第１層、基板、第１層に被覆するために使用する組成物、ナノ構造会合基、及びナノ構造の組成に関して、上記方法について記載した基本的に全特徴がこれらの態様にも適宜該当する。特筆すべき点として、ナノ構造の単層アレイは規則配列アレイ又は不規則配列アレイを含むことができ、被覆第１層は場合により各々規定位置を占める２個以上の別個の領域を含む（従って、デバイスは場合により被覆第１層上に配置された２個以上のナノ構造単層アレイを含む）。更に特筆すべき点として、デバイスは場合によりフラッシュトランジスター（フローティングゲートメモリＭＯＳＦＥＴ）又はメモリデバイスを含む。従って、所定態様において、第１層は酸化物（例えば金属酸化物、酸化ケイ素、酸化ハフニウム、又はアルミナ（Ａｌ₂Ｏ₃））、窒化物、絶縁性ポリマー、又は別の非導電材料等の誘電体材料を含む。この分類の態様において、（トンネル誘電体層として機能する）第１層は薄層であることが好ましく（例えば厚さ約１ｎｍ〜約１０ｎｍ、例えば３〜４ｎｍ）、半導体を含む基板（例えばＳｉ基板）上に配置される。基板は一般にソース領域と、ドレイン領域と、ソース領域とドレイン領域の間でナノ構造の単層アレイの下に配置されたチャネル領域を含む。ナノ構造の単層アレイ上にはコントロール誘電体層が配置され、コントロール誘電体層上にはゲート電極が配置されている。コントロール誘電体層は誘電体材料、例えば、酸化物（例えば金属酸化物、ＳｉＯ₂又はＡｌ₂Ｏ₃）、絶縁性ポリマー、又は別の非導電材料を含む。電極は基本的に任意の適切な材料を含むことができる。例えば、ゲート電極はポリシリコン、金属珪化物（例えば珪化ニッケルや珪化タングステン）、ルテニウム、酸化ルテニウム、又はＣｒ／Ａｕを含むことができる。同様に、ソース電極とドレイン電極は場合により金属珪化物（例えば珪化ニッケルや珪化タングステン）又は他の金属（例えば銅やアルミニウム）と接続する各種バリヤー金属もしくは金属窒化物（例えばＴｉＮ）の任意のものを含む。

典型的な１態様を図１Ｃに模式的に示す。本例では、デバイス１０１は被覆第１層１０２と、被覆第１層上の別個の領域１１９に配置されたナノ構造１１０の単層アレイ１０９を含む。被覆第１層１０２はナノ構造会合基１０５を含む組成物１０４を被覆された第１層１０３を含む。第１層は基板１２０上に配置されている。

典型的な１関連態様を図２Ｄに模式的に示す。本例では、デバイス２０１は被覆第１層２０２と、被覆第１層上の別個の領域２１９に配置されたナノ構造２１０の単層アレイ２０９を含む。被覆第１層２０２はナノ構造会合基２０５を含む組成物２０４を被覆された第１層２０３を含む。第１層は基板２２０上に配置されている。この態様では、ナノ構造会合基２０５はナノ構造上のリガンド２１１と共有結合している。

（スピンオン誘電体における単層形成）
上記のように、ナノ構造単層は多数の用途に望ましい。例えば、ナノ結晶フラッシュメモリデバイスを作製するためにはトンネル酸化物上に量子ドット単層を形成することが望ましい。ナノ結晶型フラッシュメモリデバイス（又は他のナノ構造型デバイス）の性能はナノ構造密度の変動により少なくとも部分的に決定され得るので、ナノ構造密度変動の少ない高密度単層が望ましい。他方、ナノドットの不完全なサイズ分布は自己集合のコヒーレンス長に影響を与えるので、基板にドットを被覆しただけ（例えばナノ構造会合基を含む組成物で表面を修飾しない基板や、ドットをマトリックス材料に分散しない基板等）では、一般に局在ドット集合となり、相互間に粒界が形成される。自己集合コヒーレンス長はドットのサイズ分布に依存するので、集合プロセスの品質はドットのサイズ分布により制限されており、得られる集合の品質を改善することが課題となっている。溶液相化学では通常、１０％未満のサイズ分布が得られるが、従来のＣＶＤ及びＰＶＤアプローチによる粒度分布は約２０％〜２５％である。

本発明の１側面はスピンオン誘電体材料を使用することにより粒界形成を伴わずにナノ構造（例えば量子ドット）のランダム集合を助長する方法を提供する。スピンオン誘電体（例えばスピンオングラス）材料の存在下でナノ構造を溶液に十分に分散させる。ナノ構造溶液を基板に遠心塗布すると、ナノ構造はスピンオン誘電体材料中にランダム単層集合を形成する。スピンオン誘電体材料はコーティング工程後に基板上にマトリックスを形成し、ナノ構造はマトリックス中にランダムに分布される。得られるアレイのナノ構造密度は溶液中のその濃度により制御される。得られる単層全体におけるナノ構造密度の変動は最小である。

従って、１つの一般分類の態様はナノ構造アレイの形成方法を提供する。前記方法では、第１層と、液体形態のスピンオン誘電体を含有する溶液に分散したナノ構造を提供する。ナノ構造が第１層上に単層アレイを形成するように、溶液を第１層上に配置する。次に、液体形態のスピンオン誘電体を硬化させ、固体形態のスピンオン誘電体を得る。ナノ構造の単層アレイは得られる固体スピンオン誘電体マトリックスに埋め込まれる。

第１層に適切な材料は上記の通りであり、例としては限定されないが、酸化物（例えば金属酸化物、酸化ケイ素、酸化ハフニウムもしくはアルミナ（Ａｌ₂Ｏ₃）、又はこのような酸化物の組み合わせ）、窒化物（例えば窒化ケイ素）等の半導体又は誘電体材料が挙げられる。場合により溶液を配置する前に第１層を処理する。例えば、溶液を配置する前に第１層にヘキサメチルジシラザン（ＨＭＤＳ）又はシランを被覆することができる。従って、例えば、第１層はＨＭＤＳを被覆した酸化ケイ素又は窒化ケイ素を含むことができる。場合により基板、例えば半導体を含む基板上に第１層を配置する。１分類の態様において、第１層は厚さ約１ｎｍ〜約１０ｎｍ、例えば３〜４ｎｍである。基板はソース領域と、ドレイン領域と、ソース領域とドレイン領域の間でナノ構造の単層アレイの下に配置されたチャネル領域を含み、前記方法は固体形態のスピンオン誘電体材料上にゲート電極を配置する段階を含む。場合により、固体形態のスピンオン誘電体材料上にゲート電極を配置する前に、固体形態のスピンオン誘電体上に誘電体層を配置することによりコントロール誘電体の厚みを増す。上記のように、好ましいトンネル誘電体及びコントロール誘電体とゲート電極は夫々米国特許出願１１／７４３，０８５及び６０／９３１，４８８に記載されている。

ナノ構造と液体スピンオン誘電体を含有する溶液は基本的に任意の適切な技術により第１層上に配置することができる。例えば、第１層に溶液をスピンコートすることができる。

多数のスピンオン誘電体材料が当分野で公知であり、前記方法に応用することができる。ほんの数例を挙げると、固体形態のスピンオン誘電体としては、酸化ケイ素、酸化アルミニウム、酸化ハフニウム（例えばＨｆＯ₂）、酸化ランタン（例えばＬａ₂Ｏ₃）、又は酸化タンタル（例えばＴａ₂Ｏ₂）が挙げられる。同様に、液体形態のスピンオン誘電体としては、アルミニウムｉ−プロポキシド（Ａｌ ｉ−プロポキシド）、トリメチルアルミニウム、トリエチルアルミニウム、ハフニウムｔ−ブトキシド（Ｈｆ ｔ−ブトキシド）、ハフニウムエトキシド（Ｈｆエトキシド）、テトラベンジルハフニウム（テトラベンジルＨｆ）、トリス（シクロペンタジエニル）ランタン、トリス（ｉ−プロピルシクロペンタジエニル）ランタン、ペンタキス（ジメチルアミノ）タンタル、タンタルメトキシド（Ｔａメトキシド）、又はタンタルエトキシド（Ｔａエトキシド）が挙げられる。本明細書に記載するように、固体形態のスピンオン誘電体は場合により拡散バリヤーとして機能する。

１分類の態様において、スピンオン誘電体はスピンオングラスである。液体形態のスピンオングラスとしては、硬化後に酸化ケイ素（例えばＳｉＯ₂）を形成するケイ素化合物が挙げられる。例えば、液体形態のスピンオングラスとしては、シルセスキオキサン、例えばメルカプト−プロピル−シクロヘキシル多面体オリゴマーシルセスキオキサン（図３Ａ参照，なお、Ｒはシクロヘキシル基である）、水素シルセスキオキサン、メチルシルセスキオキサン、オクタビニルジメチルシリルシルセスキオキサン、オクタシランシルセスキオキサン、オクタビニル−Ｔ８シルセスキオキサン、アミノプロピルシクロヘキシル多面体オリゴマーシルセスキオキサン（アミノプロピルシクロヘキシルＰＯＳＳ、図３Ｃ参照，なお、Ｒはシクロヘキシル基である；Ｈｙｂｒｉｄ Ｐｌａｓｔｉｃｓ，Ｉｎｃ．から市販）、アクリロシルセスキオキサン（例えばＨｙｂｒｉｄ Ｐｌａｓｔｉｃｓ，Ｉｎｃ．から市販されている（Ｃ₆Ｈ₉Ｏ₂）_n（ＳｉＯ_1-5）_n（式中、ｎ＝８，１０，１２；ｎ＝８）を含むアクリロＰＯＳＳ（登録商標）ケージ混合物を図３Ｅに示す）、もしくはメタクリロシルセスキオキサン（例えばＨｙｂｒｉｄ Ｐｌａｓｔｉｃｓ，Ｉｎｃ．から市販されている（Ｃ₇Ｈ₁₁Ｏ₂）_n（ＳｉＯ_1-5）_n（式中、ｎ＝８，１０，１２；ｎ＝８）を含むメタクリルＰＯＳＳ（登録商標）ケージ混合物を図３Ｄに示す）、又はその組み合わせ（例えばナノ構造の表面と結合することが可能なナノ構造結合部分をもつシルセスキオキサンともたないシルセスキオキサンの組み合わせ、例えばメルカプト−プロピル−シクロヘキシルＰＯＳＳと水素シルセスキオキサンの混合物）が挙げられる。このような各種シルセスキオキサンが当分野で公知であり、多数のものが例えばＧｅｌｅｓｔ，Ｉｎｃ．から市販されている。他の型のスピンオングラス材料を使用することもできる。好ましいスピンオングラス又はスピンオン誘電体材料はナノ構造用溶媒によく溶け、該当表面上（例えばＨＭＤＳで修飾したトンネル酸化物層上）で良好な湿潤挙動を生じるものである。

スピンオン誘電体材料は当分野で公知の通り、例えば紫外線、電子ビーム、熱等により硬化させることができる。１分類の態様において、液体形態のスピンオン誘電体は光重合性化合物（例えば水素シルセスキオキサン又はオクタビニル−Ｔ８シルセスキオキサン又は別の光重合性シルセスキオキサン又は珪酸塩）を含む。「レジストを使用する単層パターニング」なる標題の後記セクションに詳述するように、光重合性スピンオン誘電体を使用すると、単層アレイのパターニングが容易になる。要約すると、アレイをパターニングするためには、規定パターンに光を照射してスピンオン誘電体を硬化させ、未硬化材料とそこに埋め込まれたナノ構造を除去する。

従って、１分類の態様では、第１層の少なくとも第１領域と前記領域上に配置された溶液に適切な波長の光を照射し、第１領域のスピンオン誘電体を硬化させる。同時に、第１層の少なくとも第２領域と前記領域上に配置された溶液を光から保護し、第２領域のスピンオン誘電体を未硬化状態に維持する。次に、硬化したスピンオン誘電体とそこに含まれるナノ構造を除去せずに、未硬化のスピンオン誘電体とそこに含まれるナノ構造を第１層から除去すると、１個以上の単層アレイが第１層上に残る。硬化したスピンオン誘電体マトリックスにおけるアレイの位置とサイズは第１領域の位置とサイズに対応する。

前記方法は基本的に任意数の単層アレイを作製するために使用することができる。例えば、同数の別個のナノ構造単層アレイが第１層上に残存するように、第１層の２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、又は１×１０¹²個以上の別個の領域と前記領域上に配置された溶液に光を照射することができる。

同様に、スピンオン誘電体が好都合に光重合性でないときにこのようなパターニングが所望される場合には、ナノ構造と液体形態のスピンオン誘電体を含有する溶液にフォトレジスト（例えば任意既知フォトレジスト）を加えることができる。各種成分の百分率は例えばマトリックスの十分な光硬化と硬化後の良好な誘電性を提供するように所望に応じて調整する。

ナノ構造の単層アレイは一般に不規則配列アレイである。前記方法により作製されたアレイ（又は複数のアレイの各々）は場合によりナノ構造密度が高い。例えば、ナノ構造の単層アレイは場合により＞約１×１０¹⁰個／ｃｍ²、＞約１×１０¹¹個／ｃｍ²、＞約１×１０¹²個／ｃｍ²、又は＞約１×１０¹³個／ｃｍ²の密度である。上記のように、アレイ全体（又はアレイの大面積、例えば１辺２〜３μｍの面積）におけるナノ構造の密度の変動は小さいことが好ましい。例えば、単層アレイにおけるナノ構造の密度の変動は単層全体にわたって１０％未満、例えば５％未満とすることができる。

例えば基板上への第１層の配置、基板の組成、アレイのトランジスター組込み、ナノ構造形状及び組成、ナノ構造リガンド、アレイの寸法等に関して、上記態様について記載した基本的に全特徴がこれらの態様にも適宜該当する。例えば、ナノ構造は場合により実質的に球状のナノ構造又は量子ドットである。ナノ構造は基本的に任意の所望材料を含むことができる。１分類の態様において、ナノ構造は約４．５ｅＶ以上の動作機能をもつ。例えば、ナノ構造は金属例えばパラジウム、白金、ニッケル、又はルテニウムを含むことができる。

Ｐｄ、Ｒｕ、及びＮｉ量子ドットの単層形成を夫々図８Ａ〜Ｃに示す。これらの例では、基板にＨＭＤＳを被覆し、メルカプト−プロピル−シクロヘキシル多面体オリゴマーシルセスキオキサン（クロロベンゼン又はキシレン中３．５ｍｇ／ｍｌ）をスピンオングラス材料として使用した。これらの例では、窒化ケイ素膜を基板として使用したが、他の典型的な基板としては、例えばＳｉＯ₂ウェーハやオキシ窒化物基板が挙げられる。３００〜４００℃まで傾斜上昇させ、この高温に５〜３０分間維持することにより、シルセスキオキサンをＯ₂，ＣＤＡ環境で硬化させた。

上記のように、本発明の方法により作製されたデバイス又は本発明の方法の実施に有用なデバイスも本発明の特徴である。従って、別の一般分類の態様は、第１層と、第１層上に配置された液体又は固体形態のスピンオン誘電体と、第１層上のスピンオン誘電体に配置されたナノ構造単層を含むデバイスを提供する。

例えば液体及び／又は固体形態のスピンオン誘電体、第１層、基板及びナノ構造の組成に関して、上記方法について記載した基本的に全特徴がこれらの態様にも適宜該当する。特筆すべき点として、ナノ構造の単層アレイは一般に不規則配列単層であり、デバイスは場合により固体形態のスピンオン誘電体に埋め込まれた２個以上の別個の単層アレイを含み、その各々が一般に規定位置を占める。更に特筆すべき点として、デバイスは場合によりフラッシュトランジスター（フローティングゲートメモリＭＯＳＦＥＴ）又はメモリデバイスを含む。従って、所定態様において、第１層は酸化物（例えば金属酸化物、酸化ケイ素、酸化ハフニウム、又はアルミナ（Ａｌ₂Ｏ₃））、窒化物、絶縁性ポリマー、又は別の非導電材料等の誘電体材料を含む。この分類の態様において、（トンネル誘電体層として機能する）第１層は薄層であることが好ましく（例えば厚さ約１ｎｍ〜約１０ｎｍ、例えば３〜４ｎｍ）、半導体を含む基板（例えばＳｉ基板）上に配置される。基板は一般にソース領域と、ドレイン領域と、ソース領域とドレイン領域の間でナノ構造の単層アレイの下に配置されたチャネル領域を含む。ナノ構造単層上のスピンオン誘電体には必要に応じてコントロール誘電体層が配置され、コントロール誘電体層上にはゲート電極が配置される。コントロール誘電体層は誘電体材料、例えば、酸化物（例えば金属酸化物、ＳｉＯ₂、又はＡｌ₂Ｏ₃）、絶縁性ポリマー、又は別の非導電材料を含む。電極は基本的に任意の適切な材料を含むことができる。例えば、ゲート電極はポリシリコン、金属珪化物（例えば珪化ニッケルや珪化タングステン）、ルテニウム、酸化ルテニウム、又はＣｒ／Ａｕを含むことができる。同様に、ソース電極とドレイン電極は場合により金属珪化物（例えば珪化ニッケルや珪化タングステン）又は他の金属（例えば銅やアルミニウム）と接続する各種バリヤー金属もしくは金属窒化物（例えばＴｉＮ）の任意のものを含む。

（溶媒アニール）
本発明の１側面は単層品質を改善するために使用することができる溶媒アニール法を提供する。量子ドット又は他のナノ構造を表面に堆積した後、溶媒アニールを使用し、ナノ構造を溶媒蒸気に暴露し、表面のナノ構造に多少の短距離移動性を導入し、こうして単層集合品質を改善することができる。

従って、１つの一般分類の態様はナノ構造アレイの形成方法を提供する。前記方法では、第１層を提供し、第１層にナノ構造集団を堆積する。ナノ構造が単層アレイとして集合するように、第１層に堆積したナノ構造を外部溶媒蒸気に暴露する。

第１層上のナノ構造を溶媒蒸気に暴露するためには、（例えば第１層から物理的に分離したレザバーに）第１の溶媒を液体形態で提供することができる。一般に第１の液体溶媒を充填した容器、例えば密閉容器にナノ構造を担持する第１層を加える。第１の溶媒（及び第１層）は周囲温度に維持することができるが、場合により例えば溶媒の少なくとも一部を蒸発させるために十分な温度まで第１の溶媒を加熱する。例えば、＞３０℃、＞５０℃、＞７０℃、又は＞９０℃の温度まで第１の溶媒を加熱することができる。この温度は溶媒の沸点よりも低く且つナノ構造の相互融着を生じるほど高温ではないことが好ましい。当然のことながら、加熱は溶媒を蒸発させると同時に、表面のナノ構造の移動性を高めることができる。単層形成を可能にするために十分な時間にわたって選択温度を維持する。第１の溶媒はナノ構造が十分に分散し、第１層を十分に湿潤させるものが好ましい。適切な溶媒としては限定されないが、ヘキサン、オクタン、キシレン、クロロベンゼン、メチルイソブチルケトン（ＭＩＢＫ）、及び揮発性シロキサンが挙げられる。

少なくとも１種類の第２の溶媒を含有する溶液にナノ構造を分散させ、得られた溶液を第１層上に配置することにより、ナノ構造を第１層に堆積することができる。ナノ構造を含有する溶液は当分野で公知の基本的に任意技術、例えば、スプレーコーティング、フローコーティング、キャピラリーコーティング、ディップコーティング、ロールコーティング、インクジェット印刷、スピンコーティング、又は他の湿式コーティング技術により第１層に塗布することができる。場合により、スピンコーティング以外の方法により溶液を第１層上に配置する。ナノ構造を分散させる第２の溶媒は第１層上に堆積後にナノ構造をその蒸気に暴露する第１の溶媒と同一でもよいし、異なるものでもよい。

ナノ構造は場合により溶媒蒸気に暴露する際に実質的に乾燥状態である。従って、１分類の態様において、前記方法は溶液を第１層上に配置した後でナノ構造を溶媒蒸気に暴露する前に、ナノ構造を分散させた第２の溶媒を蒸発させ、第１層に堆積された乾燥ナノ構造を提供する段階を含む。第１層に堆積された乾燥ナノ構造を溶媒蒸気に暴露する前に場合により一般に周囲温度の空気又は選択雰囲気（例えば酸素含有雰囲気、Ｎ₂、ＣＤＡ（圧縮乾燥空気）等）に暴露する。

別の分類の態様において、ナノ構造は溶媒蒸気に暴露する際に第２の溶媒で湿潤した状態である。例えば、第２の溶媒の薄膜を第１層上に残存させ、ナノ構造を包囲させる。これらの態様では、第１の溶媒の溶媒蒸気に暴露すると、表面からの第２の溶媒の蒸発速度が低下し、ナノ構造が集合し易くなる。

溶媒蒸気は外部から供給するので、ナノ構造と一般には第１層に対して外部の第１の溶媒源に由来する。例えば、溶媒蒸気は第１層上に残存し、ナノ構造を包囲する第２の溶媒の膜に由来しない。

１分類の態様において、第１層に塗布されるナノ構造数は得られる単層アレイに所望されるナノ構造数と実質的に同数である。過剰のナノ構造を塗布する必要がないので、単層形成後に過剰のナノ構造を除去するための洗浄段階は不要である。

本明細書に記載する他の態様と同様に、第１層は基本的に任意の所望材料を含むことができ、例えば導電材料、非導電材料、半導体等（例えばシリコンウェーハ）や、プラスチック等の可撓性材料が挙げられる。第１層は場合により酸化物や窒化物（例えば酸化ケイ素、酸化ハフニウム、アルミナ、又は窒化ケイ素）等の誘電体材料を含み、場合により（基板として機能しない態様では）基板上に配置される。

第１層はナノ構造の堆積前に例えば自己集合単層を形成する化合物で修飾することができる。典型的な化合物としては限定されないが、メルカプトシラン、ＡＰＴＥＳ、ＯＴＳ、及びＨＭＤＳが挙げられる。

得られるナノ構造単層アレイは規則配列アレイ又は不規則配列アレイを含むことができる。アレイは場合により＞約１×１０¹⁰個／ｃｍ²、＞約１×１０¹¹個／ｃｍ²、＞約１×１０¹²個／ｃｍ²（例えば３〜４×１０¹²個／ｃｍ²）、又は＞約１×１０¹³個／ｃｍ²の密度である。

例えばアレイのトランジスター組込み、ナノ構造形状及び組成、ナノ構造リガンド、アレイのサイズ等に関して、上記態様について記載した基本的に全特徴がこれらの態様にも適宜該当する。例えば、ナノ構造は場合により実質的に球状のナノ構造又は量子ドットである。ナノ構造は基本的に任意の所望材料を含むことができる。１分類の態様において、ナノ構造は約４．５ｅＶ以上の動作機能をもつ。

図９は溶媒アニール前（図９Ａ）及び後（図９Ｂ）の低応力窒化ケイ素に堆積したＰｄ量子ドットの顕微鏡写真である。本例では、クロロベンゼンをアニール溶媒として利用する。溶媒を１１０℃まで１２時間加熱し、この間に基板上のドットをクロロベンゼン蒸気に暴露する。溶媒アニール処理により多層領域の百分率が低下し、集合品質が改善した。

単層形成は上記のように量子ドット型デバイスを含む多数のナノ構造型デバイスのいず
れの作製においても重要な段階である。現在の量子ドット単層形成技術は一般に過剰のドットを使用している。例えば、ウェーハに量子ドットをスピンコートする場合には、ドットの大半（一般にドットの＞９５％）が薬液廃液に遠心廃棄される。これらの過剰のドットは汚染と品質管理の問題により一般に再利用のために回収することができない。従って、特にナノ構造デバイスの大量生産には、ドット消費を最小限にする技術が望ましい。

本発明の１側面は場合によりナノ構造消費を最小限にしながら単層形成を助長する方法を提供する。該当表面（例えばウェーハ）に量子ドット又は他のナノ構造を被覆する。表面にドットをスピンコートすることができ、又は場合により非遠心法でドットを表面に塗布することができる。ドットが表面で単層内に位置するときに所望密度が得られるように計算された量のドットを表面に塗布することができる。高密度単層を得るためには、ドットの堆積後に溶媒アニールを利用し、ドットを溶媒蒸気に暴露し、短距離移動性を与え、多層領域から移動して単層を形成できるようにする。

（レジストを使用する単層パターニング）
上記所定方法は得られる単層ナノ構造アレイのサイズ、形状、及び／又は位置を規定することができる。レジスト、例えばフォトレジストの使用も単層アレイのこのようなパターニングを助長することができる。

１つの一般分類の態様はナノ構造単層のパターニング方法を提供する。前記方法では、第１層上に配置したナノ構造単層を提供する。ナノ構造単層上にレジストを配置してレジスト層を提供し、レジスト層上の規定パターンを（例えば光、電子ビーム、Ｘ線等で）露光し、レジスト層の少なくとも第１領域に露光レジストを提供し、レジスト層の少なくとも第２領域に未露光レジストを提供する。ポジレジストを使用する場合には、露光レジストとその下のナノ構造を除去した後に、未露光レジストを除去するが、その下のナノ構造は第１層から除去しない。他方、ネガレジストを使用する場合には、未露光レジストとその下のナノ構造を除去した後に、露光レジストを除去するが、その下のナノ構造は除去しない。ポジレジストとネガレジストのいずれを使用するかに関係なく、第１領域により規定される少なくとも１個のナノ構造単層アレイが第１層上に残存する。当然のことながら、ポジレジストを使用する場合には、アレイの位置は第２領域の位置（即ち第１領域の逆）に対応し、ネガレジストを使用する場合には、アレイの位置は第１領域の位置に対応する。従って、ナノ構造単層アレイの境界は第１領域の境界により規定される。

ナノ構造単層は基本的に任意の適切な技術により作製することができる。例えば、ナノ構造の溶液を第１層にスピンコートした後、第１層と接触していないナノ構造を例えば洗浄により除去することができる。例えば第１層の浸漬もしくはディップコーティング又は市販ラングミュア・ブロジェットデバイスを使用することにより単層を形成することもできる。

第１層は必ずしもその必要はないが、例えば第１層へのナノ構造の接着性を増すために、上記のもの等のナノ構造会合基を含むコーティングを含むことができる。同様に、ナノ構造は場合により上記のもの等のリガンドを含む。

レジストは（例えばスピンコーティング又は当分野で公知の他の技術により）ナノ構造単層上に直接配置することができる。あるいは、レジストと単層の間に１層以上の付加層を配置することもできる。例えば、１分類の態様では、ナノ構造単層上に誘電体層を配置し、誘電体層上にレジストを配置する。

前記方法は基本的に任意数の単層アレイを作製するために使用することができる。例えば、ポジレジストを使用する場合には、２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の別個のナノ構造単層アレイが第１層上に残存するように、レジスト層の２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の別個の第２領域に未露光レジストを提供することができる。同様に、ネガレジストを使用する場合には、同数の別個のナノ構造単層アレイが第１層上に残存するように、レジスト層の２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の別個の第１領域に露光レジストを提供することができる。

例えば第１層の組成、基板上への第１層の配置、基板の組成、アレイのトランジスター組込み、ナノ構造形状及び組成、アレイのサイズ及び密度等に関して、上記方法について記載した基本的に全特徴がこれらの態様にも適宜該当する。特筆すべき点として、単層アレイ（又は複数のアレイの各々）は規則配列アレイ又は不規則配列アレイを含むことができる。

典型的な１態様を図４に模式的に示す。本例では、第１層４２０（例えば厚さ３〜４ｎｍのＳｉＯ₂もしくは別の酸化物、窒化物、又は他の非導電材料層）を基板４２１（例えばＳｉ又は他の半導体基板）上に配置する。ステップ４０１では、ナノ構造（例えばＰｄ量子ドット）の単層４２２を第１層上に配置する。ステップ４０２では、コントロール誘電体層４２３（例えばＳｉＯ₂やＡｌ₂Ｏ₃等の酸化物、絶縁性ポリマー、又は別の非導電材料）を単層上に配置する。（例えば、Ａｌ₂Ｏ₃層を原子層堆積により配置することができ、又はＳｉＯ₂層を化学蒸着法により配置することができる。）コントロール誘電体層にステップ４０３でポジレジストを被覆し、ステップ４０４でマスク及び露光し、ステップ４０５で現像し、露光レジストを除去する。ステップ４０６〜４０８では、チャネル領域４３７により分離されたソース領域４３０とドレイン領域４３１をイオン注入により基板４２１に形成し（ステップ４０６）、未露光レジストを剥離し（ステップ４０７）、活性化させる（ステップ４０８）。ステップ４０９でコントロール誘電体層に再びポジレジスト（例えばポリメチルメタクリレート（ＰＭＭＡ））を被覆し、レジスト層４３２を形成する。フォトリソグラフィーステップ４１０では、第１領域４３３のレジストを（例えば電子ビーム又は深紫外線により）露光し、第２領域４３４のレジストをマスク４３５で保護し、未露光状態に維持する。ステップ４１１で露光レジストを除去（例えば有機溶媒で現像）した後、ステップ４１２で第１領域４３３の露光レジストの下のコントロール誘電体層と第１層とナノ構造の部分を（例えば弗化水素酸浸漬により）除去し、ナノ構造の単層アレイ４４５を残す。アレイ４４５の境界は第２領域４３４の境界に対応するので、第１領域４３３の境界により規定される。ステップ４１３では金属層を配置し、ソース電極４４０とドレイン電極４４１を形成する。ステップ４１４では、（例えば未露光レジストを少なくとも１種類の溶媒、例えばアセトンと接触させることにより）コントロール誘電体層又はその下のナノ構造を変化させずに未露光レジストを除去する。次にステップ４１５でゲート電極４４２（例えばＣｒ／Ａｕ又は別の適切な材料、限定されないが、ポリシリコン、金属珪化物（例えば珪化ニッケルや珪化タングステン）、ルテニウムもしくは酸化ルテニウム）をコントロール誘電体層上に配置し、トランジスター４５０を完成する。

別の一般分類の態様はナノ構造単層のパターニング方法も提供する。前記方法では、レジスト層をその上に配置した第１層を提供する。レジストをレジスト層の少なくとも第１領域に残存させ、レジストをレジスト層の少なくとも第２領域から除去する。ナノ構造集団をレジスト層と第１層の上に配置し、ナノ構造を第１領域のレジストと第２領域の第１層とに接触させる。レジストとその上のナノ構造を第１領域から除去し、第１層と接触していないナノ構造を第２領域から除去すると、少なくとも１個のナノ構造単層アレイが第１層上に残る。当然のことながら、アレイの位置、サイズ、形状等は第２領域の位置等に対応し、形成されるアレイ数は第２領域の数に等しい。

レジストは当分野で周知のリソグラフィー技術により配置、露光及び除去することができる。レジストとその上のナノ構造を第１領域から除去する工程と、（例えば第２領域の）第１層と接触していないナノ構造を除去する工程は場合により、例えば少なくとも第１の溶媒で洗浄することにより、同時に実施する。

例えば第１層の組成、第１層のコーティング、基板上への第１層の配置、基板の組成、アレイのトランジスター組込み、ナノ構造形状及び組成、ナノ構造リガンド、アレイのサイズ及び密度等に関して、上記方法について記載した基本的に全特徴がこれらの態様にも適宜該当する。特筆すべき点として、単層アレイ（又は複数のアレイの各々）は規則配列アレイ又は不規則配列アレイを含むことができる。

更に別の一般分類の態様はナノ構造単層のパターニング方法も提供する。前記方法では、レジストとレジストに埋め込まれたナノ構造単層を第１層上に配置し、レジスト層を提供する。レジスト層上の規定パターンを（例えば光、電子ビーム、Ｘ線等で）露光し、レジスト層の少なくとも第１領域に露光レジストを提供し、レジスト層の少なくとも第２領域に未露光レジストを提供する。ポジレジストを使用する場合には、未露光レジストとそこに埋め込まれたナノ構造を除去せずに、露光レジストとそこに埋め込まれたナノ構造を第１層から除去する。ネガレジストを使用する場合には、露光レジストとそこに埋め込まれたナノ構造を除去せずに未露光レジストとそこに埋め込まれたナノ構造を第１層から除去する。ポジレジストとネガレジストのいずれを使用するかに関係なく、第１領域により規定される少なくとも１個のナノ構造単層アレイが第１層上に残存する。当然のことながら、ポジレジストを使用する場合には、アレイの位置は第２領域の位置（即ち第１領域の逆）に対応し、ネガレジストを使用する場合には、アレイの位置は第１領域の位置に対応する。従って、ナノ構造単層アレイの境界は第１領域の境界により規定される。

レジスト層は基本的に任意の適切な技術により形成することができる。例えば、レジストとナノ構造を含有する溶液を第１層にスピンコートすることができる。

前記方法は基本的に任意数の単層アレイを作製するために使用することができる。例えば、ポジレジストを使用する場合には、２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の別個のナノ構造単層アレイが第１層上に残存するように、レジスト層の２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の別個の第２領域に未露光レジストを提供することができる。同様に、ネガレジストを使用する場合には、同数の別個のナノ構造単層アレイが第１層上に残存するように、レジスト層の２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の別個の第１領域に露光レジストを提供することができる。

１側面において、レジストはケイ素化合物を含み、露光レジスト場合によりは酸化ケイ素（例えばＳｉＯ₂）を含む。例えば、レジストはメルカプト−プロピル−シクロヘキシル多面体オリゴマーシルセスキオキサン、水素シルセスキオキサン、メチルシルセスキオキサン、オクタビニルジメチルシリルシルセスキオキサン、オクタシランシルセスキオキサン、オクタビニル−Ｔ８シルセスキオキサン、アミノプロピルシクロヘキシル多面体オリゴマーシルセスキオキサン、アクリロシルセスキオキサン、もしくはメタクリロシルセスキオキサン、又はその組み合わせ等のシルセスキオキサンとすることができる。１分類の態様において、シルセスキオキサン又は珪酸塩は光重合性である。ナノ構造は必ずしもその必要はないが、シルセスキオキサン又は本明細書に記載するもの等の他のリガンドをその表面に結合することができる。

例えば第１層の組成、第１層の処理、基板上への第１層の配置、基板の組成、アレイのトランジスター組込み、ナノ構造形状及び組成、アレイのサイズ及び密度等に関して、上記方法について記載した基本的に全特徴がこれらの態様にも適宜該当する。特筆すべき点として、単層アレイ（又は複数のアレイの各々）は規則配列アレイ、又は一般には不規則配列アレイを含むことができる。

レジスト層は場合により層の誘電定数を増加する化合物を含有する。例えば、レジストを露光してスピンオン誘電体を硬化させるときにナノ構造の周囲に得られるマトリックスがこのような化合物を加えていない露光レジストよりも高い誘電定数をもつように、レジスト層はネガレジスト（例えば水素シルセスキオキサン）と共にスピンオン誘電体（例えばアルミニウムｉ−プロポキシド、トリメチルアルミニウム、トリエチルアルミニウム、ハフニウムｔ−ブトキシド、ハフニウムエトキシド、テトラベンジルハフニウム、トリス（シクロペンタジエニル）ランタン、トリス（ｉ−プロピルシクロペンタジエニル）ランタン、ペンタキス（ジメチルアミノ）タンタル、タンタルメトキシド、又はタンタルエトキシド等の化合物）を含有することができる。ナノ構造は場合により第１層と隣接又は物理的もしくは電気的に接触しており、あるいは場合によりレジストにより完全に包囲されている。レジスト層は例えばナノ構造を含む材料が後続高温処理段階中に第１層又はその下の基板に拡散しないようにするために、拡散バリヤーとして利用することもできる。例えば、ＳｉＯ₂第１層上の金属ナノ構造を高温でアニールすると、金属はＳｉＯ₂層に拡散する可能性がある。ｋ値の高い誘電体層を金属ナノ構造と基板の真中に配置することにより、拡散を阻止することができる。ほんの１例として、酸化ハフニウムを含有するレジストにより、アニール段階中にＲｕナノ構造の安定化を助長することができる。

典型的な１態様を図１０に模式的に示す。本例では、ステップ１００１において、レジスト１０２４とナノ構造１０２３を第１層１０２０上に配置し、レジスト層１０２２を提供する。ステップ１００２では、第１領域１０３３のレジストを（例えば深紫外線により）露光し、第２領域１０３４のレジストをマスク１０３５により保護し、未露光状態に維持する。ステップ１００３で未露光レジストとそこに埋め込まれたナノ構造を除去（例えば有機溶媒で現像）すると、露光レジストに埋め込まれたナノ構造の単層アレイ１０４５が残る。

図１１は本発明の方法を使用してＮａｎｏｓｙｓ，Ｉｎｃ．のロゴと「ｎａｎｏ」なる単語にパターニングした単層アレイを示す顕微鏡写真である。ルテニウムナノドットとアミノプロピルシクロヘキシルＰＯＳＳ（図３Ｃ参照、なお、Ｒはシクロヘキシル基である）のキシレン溶液を窒化ケイ素膜にスピンコートし、アミノプロピルシクロヘキシルＰＯＳＳに埋め込まれたＲｕドットの単層を得た。次に（ロゴと「ｎａｎｏ」を形成する）第１領域にビーム強度４００μＣ／ｃｍ²の電子ビームを照射して単層に電子ビームパターニングを実施した。次に未露光アミノプロピルシクロヘキシルＰＯＳＳ（とそこに埋め込まれたドット）をクロロホルムで洗浄し、図１１に示すパターン化構造を得た。

本明細書に記載するように、ナノ構造アレイをフラッシュトランジスター等のデバイスに組込むことは非常に望ましい。一般に、金属ナノ結晶や量子ドット等のナノ構造を電荷貯蔵に利用する不揮発性メモリデバイスは均一なサイズ分布をもつ均一で高い密度のナノ構造が必要である。コロイド状金属ナノ結晶を均一なサイズ分布で合成し、均一密度で表面にコーティングすることはできるが、トランジスター製造工程（例えばイオン注入後に基板のソース領域とドレイン領域を活性化させるための高温アニール段階）で使用される高温で金属ドットは相互に融着する傾向がある。このような融着はナノ構造の均一性と密度を低下させ、ナノ構造のサイズ分布を拡大する（例えば図１２Ａ参照）。

多数の利点のうち、本発明の方法は特にこのような融着からナノ構造を保護する手段を提供するものであり、後続高温暴露中に露光レジストに埋め込まれたナノ構造を融着から保護することができる。従って、ナノ構造のレジスト埋め込みはナノ構造のパターニングを助長するのみならず、その完全性の維持も助長することができる。

図１２は露光したシルセスキオキサンレジストによる高温融着からのナノ構造の保護を示す顕微鏡写真である。アミノプロピルシクロヘキシルＰＯＳＳ（図３Ｃ参照、なお、Ｒはシクロヘキシル基である）に埋め込まれたルテニウムドットの単層を窒素／水素雰囲気下で９５０℃に２０秒間暴露した。シルセスキオキサンレジストを９５０℃暴露前に硬化させないサンプル（図１２Ａ）と、９５０℃暴露前に窒素雰囲気下で１５分間（図１２Ｂ）又は１００分間（図１２Ｃ）ＵＶ（紫外線）硬化させたサンプルを作製した。ドット密度は図１２Ａでは約２．０３×１０¹²／ｃｍ²、図１２Ｂでは２．３４×１０¹²／ｃｍ²、図１２Ｃでは２．７５×１０¹²／ｃｍ²である（９５０℃加熱前に３種類のサンプルの密度は同等であった）。シルセスキオキサンのＵＶ硬化を行わなかったサンプル（図１２Ａ）では、９５０℃アニール後に量子ドットの顕著な融着、膜形態の悪化、及びドット密度の低下が認められる。他方、レジストを予めＵＶ硬化させた場合（図１２Ｂ及びＣ）には、ドットサイズ、形態及び密度を維持することができる。特定メカニズムに限定するものではないが、ＵＶ照射によりシルセスキオキサンが架橋し、架橋した珪酸塩マトリックス中にドットが固定化し、高温段階中に移動できなくなり、その結果、相互に融着できなくなる。

従って、前記方法でネガレジストを使用する場合には、１側面において前記方法は、第１領域のレジストを露光し、未露光レジストを第２領域から除去した後に、第１層と、露光レジストと、そこに埋め込まれたナノ構造を高温に暴露する段階を含む。一般に、前記高温は少なくとも約３００℃（光レジストにより保護しない場合に金属ドットが融着し始める温度）、例えば少なくとも約４００℃、少なくとも約５００℃、少なくとも約６００℃、より一般には少なくとも約７００℃、少なくとも約８００℃、又は少なくとも約９００℃である。例えば、第１層と、露光レジストと、そこに埋め込まれたナノ構造を例えば高温アニール段階中に９５０℃以上の温度に暴露することができる。暴露時間は短時間とすることができ、例えば３０分未満、１０分未満、１分未満、４５秒未満、３０秒未満、又は２０秒以下（特に高温アニール段階の場合）とする。

場合により高温暴露前にレジストを１段階で（部分的又は完全に）硬化させる。しかし、特に有用な側面では、レジストを初期低線量又は短時間露光により不完全に硬化させて単層をパターニングし、未露光レジストとそこに埋め込まれた望ましくないナノ構造を除去した後、不完全に硬化したレジストを２回目の露光で更に硬化させ、ナノ構造を後続高温段階から保護する。従って、１分類の態様では、第１領域のレジストを不完全に硬化させるために十分な電離性放射線（例えばＸ線、紫外線、又は電子ビーム）を第１領域のレジストに照射し、（不完全に硬化したレジストとそこに埋め込まれたナノ構造を除去せずに）未露光レジストとそこに埋め込まれたナノ構造を第１層から除去した後に、第１領域のレジストを更に硬化させるために十分な電離性放射線を第１領域の不完全に硬化したレジストに照射した後、高温に暴露する。各種レジストの硬化に適切な条件は当分野で公知及び／又は経験により決定することができる。１例として、例えばシルセスキオキサンをＵＶ（例えば２５０ｎｍ付近のＵＶ）により硬化させる場合には、第１領域のレジストに約１０ｍＪ／ｃｍ²〜１Ｊ／ｃｍ²の紫外線（例えば１Ｊ／ｃｍ²）を照射し、第１領域のレジストを不完全に硬化させた後に、約１Ｊ／ｃｍ²〜５０Ｊ／ｃｍ²の紫外線（例えば１０Ｊ／ｃｍ²）を照射して第１領域のレジストを更に硬化させる。

上記のように、ナノ構造を融着から保護することにより、本発明の技術は高温処理段階中にナノ構造密度、サイズ分布、単層形態等を維持することができる。従って、１分類の態様において、高温（例えば３００℃以上）暴露後の単層アレイにおけるナノ構造の密度はこのような暴露前の単層アレイにおけるナノ構造の密度の少なくとも７５％、より一般には少なくとも９０％又は少なくとも９５％である。場合により、密度は加熱段階中に基本的に不変である。場合により、高温段階後に、ナノ構造の単層アレイは＞約１×１０¹⁰個／ｃｍ²、例えば＞約１×¹¹個／ｃｍ²、＞約１×１０¹²個／ｃｍ²、少なくとも２×１０¹²個／ｃｍ²、少なくとも２．５×１０¹²個／ｃｍ²、少なくとも３×１０¹²個／ｃｍ²、少なくとも４×１０¹²個／ｃｍ²、少なくとも５×１０¹²個／ｃｍ²、又は少なくとも約１×１０¹³個／ｃｍ²の密度である。

本明細書に記載するように、（例えば、液体スピンオン誘電体／レジストに分散したナノ構造を基板にスピンコートすることにより）単層全体のナノ構造密度の変動が最小の単層を作製することができる。露光レジストはナノ構造を融着から保護するので、高温段階中に単層の均一性を維持することができる。従って、１分類の態様において、単層アレイにおけるナノ構造の密度は高温暴露後に実質的に均一である。場合により、例えばアレイ内（又は単層１層から形成されるアレイ間）の２５平方ｎｍを比較することにより測定した場合、単層アレイにおけるナノ構造の密度の変動は上記のように１０％未満である。

１関連分類の態様において、高温暴露後の単層アレイにおけるナノ構造の平均直径はこのような暴露前の単層アレイにおけるナノ構造の平均直径の１１０％未満、例えば１０５％未満又は１０３％未満である。場合により、アレイにおけるナノ構造のサイズ分布は加熱段階中に基本的に不変である。

別の関連分類の態様において、高温暴露後に、単層アレイにおけるナノ構造のサイズ分布は２０％未満のｒｍｓ偏差を示す。例えば、単層アレイにおけるナノ構造のサイズ分布は１５％未満、１０％未満、又は５％未満のｒｍｓ偏差を示すことができる。従って、ナノ構造のコロイド合成により達成可能な狭いサイズ分布を高温処理段階中に維持することができる。

当然のことながら、初期ナノ構造密度が高いほどナノ構造の融着傾向は高くなるため、ナノ構造密度の増加と共に融着からの保護はますます重要になる。従って、例えばナノ構造密度、単層均一性、ナノ構造サイズ、ナノ構造サイズ分布、及び／又は同等事項が重要となる態様では、高温暴露前の単層アレイにおけるナノ構造の密度は場合により少なくとも約１×１０¹⁰個／ｃｍ²、例えば少なくとも約１×１０¹¹個／ｃｍ²、少なくとも約１×１０¹²個／ｃｍ²、少なくとも２×１０¹²個／ｃｍ²、少なくとも２．５×１０¹²個／ｃｍ²、少なくとも３×１０¹²個／ｃｍ²、少なくとも４×１０¹²個／ｃｍ²、少なくとも５×１０¹²個／ｃｍ²、又は少なくとも約１×１０¹³個／ｃｍ²である。

上記のように、前記方法はナノ構造を保護及びパターニングするのに好都合な手段を提供する。前記方法は更に別の関連利点も提供し、（例えばシルセスキオキサンレジストを使用する）所定態様では、未露光レジストを少なくとも１種類の有機溶媒と接触させることにより、未露光レジストとそこに埋め込まれたナノ構造を第１層から除去する。未露光レジストと埋め込まれた望ましくないナノ構造の溶媒洗浄はＰＶＤドットで必要とされるような不要なナノ構造のエッチングに比較して非常に温和である。エッチング段階を回避することにより、ナノ構造を堆積する第１層、例えば、感受性トンネル酸化物層の損傷の危険が回避される。

先述の通り、前記方法は場合によりアレイをトランジスターに組込む段階を含む。従って、例えば、前記方法は場合により基板にドーパントイオンを注入することによりナノ構造の単層アレイの近傍で基板にソース領域とドレイン領域を形成する段階を含み、高温暴露（高温アニール段階）中に基板の注入損傷を修復し、ドーパントを活性化させる。高温アニール段階後又は一般には前記段階前に、ゲート電極を露光レジスト上に配置することができる。ナノ構造アレイを埋め込む露光レジストは場合により誘電体材料を含む。露光レジストは所定態様ではコントロール誘電体として機能することができる。他の態様では、（露光レジスト自体が誘電体材料であるか否かに関係なく）露光レジスト上に誘電体層を配置する。

１典型的態様を図１３に模式的に示す。本例では、第１層１３２０（例えば厚さ３〜４ｎｍのＳｉＯ₂もしくは別の酸化物、窒化物、又は他の非導電材料層）を基板１３２１（例えばＳｉ又は他の半導体基板）上に配置する。ステップ１３０１では、レジスト１３２８（例えばシルセスキオキサン）に埋め込まれたナノ構造（例えば金属量子ドット）の単層１３２２を含むレジスト層１３２９を第１層上に配置する。例えば、レジストに分散したナノ構造を第１層にスピンコートすることができる。フォトリソグラフィーステップ１３０２では、（例えば電子ビーム又はＵＶにより）第１領域１３３３のレジストを露光し、不完全に硬化させ、第２領域１３３４のレジストをマスク１３３５で保護し、未露光状態に維持する。ステップ１３０３で未露光レジストを除去する（例えば有機溶媒で洗浄する）。ステップ１３０４では、例えばより高線量の電子ビーム又は紫外線照射によりレジストを更に硬化させる。（例えば有機置換基をもつシルセスキオキサンをレジストとして使用する態様では）有機置換基を除去するため及び／又は得られるマトリックスの多孔率を低くするために非必須の付加段階を加えることができ、例えば、基板を（例えば５〜３０分間、例えば酸素含有環境、窒素雰囲気、窒素／水素雰囲気、例えばフォーミングガス、又は水蒸気中で）３００〜４００℃に維持した後、場合により（例えば約２０秒間、例えば窒素又は窒素／水素雰囲気中で）９５０℃に維持することができる。ステップ１３０５では、コントロール誘電体層１３２３（例えばＳｉＯ₂やＡｌ₂Ｏ₃等の酸化物、絶縁性ポリマー、又は別の非導電材料）、ソース電極１３４０、ドレイン電極１３４１、及びゲート電極１３４２を堆積し、リソグラフィーにより規定する。最後に、ステップ１３０６において、チャネル領域１３３７により分離されたソース領域１３３０とドレイン領域１３３１をイオン注入と活性化により基板１３２１上に形成し、トランジスター１３５０を完成する。硬化したレジストはソース領域とドレイン領域を活性化させる高温アニール段階中にナノ構造を保護する。上記のように、好ましいトンネル誘電体層及びコントロール誘電体層とゲート電極は夫々米国特許出願１１／７４３，０８５及び６０／９３１，４８８に記載されている。

本明細書に記載する任意態様において、記載する単層（又はアレイ）上に場合により１個以上の付加単層（又は単層アレイ）を配置する。従って、前記方法は場合によりレジスト層上又は露光レジスト上に第２のナノ構造単層を配置する段階を含む。第３、第４等の単層を第２、第３等の単層上に配置することもできる。前記各層を場合により配置した後に、同時にパターニングするか、あるいは例えば基本的に上記のように、第１の単層をパターニングした後にその上に第２層を配置し、その後、パターニングすることができる。場合により隣接するナノ構造単層間に誘電体層を配置する。

関連する一般分類の態様は高温処理中にナノ構造を融着から保護するための方法を提供する。前記方法はａ）ナノ構造とシルセスキオキサンを第１層上に配置する段階と、ｂ）シルセスキオキサンを硬化させ、ナノ構造が埋め込まれた硬化シルセスキオキサンを提供する段階と、ｃ）第１層と、硬化シルセスキオキサンと、そこに埋め込まれたナノ構造を加熱する段階を含む。上記態様について記載したように、硬化シルセスキオキサンはナノ構造を包囲又は分離し、加熱段階中に融着から保護するマトリックスを形成することができる。

ナノ構造とシルセスキオキサンは基本的に任意の適切な技術を使用して第１層上に配置することができる。例えば、シルセスキオキサンとナノ構造を含有する溶液を第１層にスピンコートすることができる。ナノ構造は必ずしもその必要はないが、第１層上に単層を形成することができる。

シルセスキオキサンは一般に約５００℃未満の温度に加熱することにより硬化させることができる。例えば、シルセスキオキサンは約３００℃〜４００℃の温度に例えば５〜３０分間暴露することにより硬化させることができる。このような態様では、段階ｂ）及びｃ）を同時に実施してもよいし、段階ｃ）を段階ｂ）の後に実施してもよい。別の例として、一般には段階ｃ）の前に電離性放射線（例えばＸ線、ＵＶ、又は電子ビーム）を照射することによりシルセスキオキサンを硬化させることができる。１分類の態様では、シルセスキオキサンをほぼ完全に硬化させるために十分な電離性放射線をシルセスキオキサンに照射する。シルセスキオキサンは場合により１段階で硬化させる。しかし、特に有用な側面では、ナノ構造をパターニングしながらシルセスキオキサンを不完全に硬化させた後に更に硬化させる。

従って、１分類の態様では、段階ｂ）においてシルセスキオキサンの硬化は、ｂ）ｉ）少なくとも第２領域のシルセスキオキサンを未露光及び未硬化状態に維持しながら少なくとも第１領域のシルセスキオキサンを露光して不完全に硬化させるように、シルセスキオキサンを電離性放射線で規定パターンに露光する段階と、ｂ）ｉｉ）不完全に硬化したシルセスキオキサンとそこに埋め込まれたナノ構造を第１領域から除去せずに、未露光のシルセスキオキサンとそこに埋め込まれたナノ構造を第２領域から除去する段階と、ｂ）ｉｉｉ）段階ｉｉ）の後に、第１領域の不完全に硬化したシルセスキオキサンに電離性放射線を照射し、シルセスキオキサンを更に硬化させ、硬化シルセスキオキサンを提供する段階を含む。１典型分類の態様では、段階ｂ）ｉ）において第１領域のシルセスキオキサンに約１０ｍＪ／ｃｍ²〜１Ｊ／ｃｍ²（例えば１Ｊ／ｃｍ²，２５０ｎｍ）の紫外線を照射し、第１領域のシルセスキオキサンを不完全に硬化させ、段階ｂ）ｉｉｉ）において第１領域の不完全に硬化したシルセスキオキサンに約１Ｊ／ｃｍ²〜５０Ｊ／ｃｍ²（例えば１０Ｊ／ｃｍ²，２５０ｎｍ）の紫外線を照射し、第１領域のシルセスキオキサンを更に硬化させる。例えば未露光シルセスキオキサンを少なくとも１種類の有機溶媒と接触させることにより、不完全に硬化したシルセスキオキサンとそこに埋め込まれたナノ構造を第１領域から除去せずに、未露光シルセスキオキサンとそこに埋め込まれたナノ構造を第２領域から除去することができる。

段階ｂ）ｉｉｉ）後で段階ｃ）前に、硬化シルセスキオキサンを場合により（例えば５〜３０分間、例えば酸素含有環境、窒素雰囲気、窒素／水素雰囲気、例えばフォーミングガス、又は水蒸気中で）約３００℃〜４００℃の温度に暴露した後に（又はその代わりに）場合により（例えば約２０秒間、例えば窒素又は窒素／水素雰囲気中で）約９５０℃の温度に暴露する。（例えば有機置換基をもつシルセスキオキサンを使用する態様では）有機置換基を除去するため及び／又は得られるマトリックスの多孔率を低くするために非必須の付加段階を加えることができる。場合により、前記方法により、シルセスキオキサンから形成されるＳｉＯ₂から基本的に構成されるマトリックスに埋め込まれたナノ構造が得られる。

場合により、段階ｃ）では、第１層と、硬化したシルセスキオキサンと、そこに埋め込まれたナノ構造を少なくとも約３００℃（一般に段階ｂ後）、例えば少なくとも約４００℃、少なくとも約５００℃、少なくとも約６００℃、より一般には少なくとも約７００℃、少なくとも約８００℃、又は少なくとも約９００℃の温度に暴露する。例えば、第１層と、硬化したシルセスキオキサンと、そこに埋め込まれたナノ構造を例えば高温アニール段階中に９５０℃以上の温度に暴露することができる。暴露時間は短時間とすることができ、例えば３０分未満、１０分未満、１分未満、４５秒未満、３０秒未満、又は２０秒以下（特に高温アニール段階）とする。

上記のように、第１層上に配置されたナノ構造は場合により単層を含む。段階ｂ）で単層をパターニングする態様では、段階ｂ）ｉｉ）において第１領域により規定される少なくとも１個のナノ構造単層アレイが第１層上に残存する。前記方法は基本的に任意数の単層アレイを作製するために使用することができる。例えば、２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、又は１×１０¹²個以上の別個のナノ構造単層アレイが第１層上に残存するように、２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、又は１×１０¹²個以上の別個の第１領域に露光シルセスキオキサンを提供することができる。

上記のように、ナノ構造を融着から保護することにより、前記方法はナノ構造が単層に配列されているか否かに拘わらず、高温処理段階中にナノ構造密度、サイズ、サイズ分布、単層形態等を維持することができる。例えば、ナノ構造を単層に配置した１分類の態様では、段階ｃ）後の単層アレイにおけるナノ構造の密度は段階ｃ）前の単層アレイにおけるナノ構造の密度の少なくとも７５％、より一般には少なくとも９０％又は少なくとも９５％である。場合により、密度は加熱段階中に基本的に不変である。上記のように、ナノ構造密度の増加と共に融着からの保護はますます重要になる。従って、段階ｃ）前の単層アレイにおけるナノ構造の密度は場合により少なくとも約１×１０¹⁰個／ｃｍ²、例えば少なくとも約１×１０¹¹個／ｃｍ²、少なくとも約１×１０¹²個／ｃｍ²、少なくとも２×１０¹²個／ｃｍ²、少なくとも２．５×１０¹²個／ｃｍ²、少なくとも３×１０¹²個／ｃｍ²、少なくとも４×１０¹²個／ｃｍ²、少なくとも５×１０¹²個／ｃｍ²、又は少なくとも約１×１０¹³個／ｃｍ²である。１分類の態様において、段階ｃ）後に、ナノ構造の単層アレイは＞約１×１０¹⁰個／ｃｍ²、例えば＞約１×１０¹¹個／ｃｍ²、＞約１×１０¹²個／ｃｍ²、少なくとも２×１０¹²個／ｃｍ²、少なくとも２．５×１０¹²個／ｃｍ²、少なくとも３×１０¹²個／ｃｍ²、少なくとも４×１０¹²個／ｃｍ²、少なくとも５×１０¹²個／ｃｍ²、又は少なくとも約１×１０¹³個／ｃｍ²の密度である。場合により、単層アレイにおけるナノ構造の密度は段階ｃ）後に実質的に均一である。

１分類の態様において、段階ｃ）後の硬化シルセスキオキサンに埋め込まれたナノ構造の平均直径は段階ｃ）前の硬化シルセスキオキサンに埋め込まれたナノ構造の平均直径の１１０％未満、例えば１０５％未満又は１０３％未満である。場合により、硬化シルセスキオキサンに埋め込まれたナノ構造のサイズ分布は段階ｃ）中に基本的に不変である。１関連分類の態様において、硬化シルセスキオキサンに埋め込まれたナノ構造のサイズ分布は２０％未満のｒｍｓ偏差を示す。例えば、段階ｃ）後に、硬化シルセスキオキサンに埋め込まれたナノ構造のサイズ分布は１５％未満、１０％未満、又は５％未満のｒｍｓ偏差を示すことができる。

ナノ構造を単層に配置する態様において、前記方法は場合により単層上に１個以上の付加単層を配置する段階を含む。例えば、１分類の態様において、前記方法は段階ｂ）ｉ）後で段階ｂ）ｉｉｉ）前に、不完全に硬化したシルセスキオキサン上にシルセスキオキサンに埋め込まれたナノ構造の第２の単層を配置する段階を含む。その後、第１の単層について記載したように、第２の単層をパターニングすることができる。代法として、各層を配置した後に同時にパターニングしてもよい。場合により隣接するナノ構造単層間に誘電体層を配置する。

例えば第１層の組成、第１層の処理、基板上への第１層の配置、基板の組成、ナノ構造形状及び組成、アレイの寸法等に関して、上記方法について記載した基本的に全特徴がこれらの態様にも適宜該当する。特筆すべき点として、単層アレイを作製する態様において、単層アレイ（又は複数のアレイの各々）は規則配列アレイ、又は一般には不規則配列アレイを含むことができる。

１個以上の単層アレイを作製する態様において、前記方法は場合によりアレイをトランジスターに組込む段階を含む。従って、例えば、前記方法は場合により段階ｃ）の前に基板にドーパントイオンを注入することにより単層アレイの近傍で基板にソース領域とドレイン領域を形成する段階を含み、段階ｃ）中に基板の注入損傷を修復し、ドーパントを活性化させる。段階ｃ）後、又は一般には前記段階の前に、ゲート電極を硬化シルセスキオキサン上に配置することができる。ゲート電極を配置する前に、硬化シルセスキオキサン上（即ちナノ構造アレイ上）に誘電体層を配置することができる。

本明細書にはメルカプト−プロピル−シクロヘキシル多面体オリゴマーシルセスキオキサン、水素シルセスキオキサン、メチルシルセスキオキサン、オクタビニルジメチルシリルシルセスキオキサン、オクタシランシルセスキオキサン、オクタビニル−Ｔ８シルセスキオキサン、アミノプロピルシクロヘキシル多面体オリゴマーシルセスキオキサン、アクリロシルセスキオキサン、もしくはメタクリロシルセスキオキサン、又はその組み合わせ等の各種の適切なシルセスキオキサンを記載した。図３Ａ〜Ｅも参照。その他のシルセスキオキサンも市販されており、あるいは当業者により容易に製造される。

ナノ構造が金属ナノ構造である態様において、加熱段階（特に酸化雰囲気下で加熱）中にナノ構造を酸化し、金属酸化物に変換する場合には、場合によりその後、還元雰囲気（例えば水素含有雰囲気、例えばフォーミングガス）中で加熱することにより還元する。

上記のように、本発明の方法により作製されたデバイス又は本発明の方法の実施に有用なデバイスも本発明の特徴である。従って、別の一般分類の態様は、第１層と、第１層上に配置されたナノ構造の単層アレイと、第１層上に配置されたレジストを含むデバイスを提供する。１分類の態様において、レジストはナノ構造の単層アレイ上に配置されたレジスト層を含む。例えば図４のデバイス４６０参照。別の分類の態様において、レジストは第１層の第１領域を占め、ナノ構造の単層アレイは第１領域に隣接する第１層の第２領域を占める。更に別の分類の態様において、ナノ構造の単層アレイはレジストに埋め込まれている（例えば図１０のアレイ１０４５参照）。

例えば第１層の組成、第１層のコーティング、基板上への第１層の配置、基板の組成、アレイのトランジスター組込み、ナノ構造形状及び組成、ナノ構造リガンド、アレイのサイズ及び密度、第１の単層上に配置される第２の単層の付加等に関して、上記方法について記載した基本的に全特徴がこれらの態様にも適宜該当する。特筆すべき点として、単層アレイ（又は複数のアレイの各々）は規則配列アレイ又は不規則配列アレイを含むことができる。

（単層形成用デバイス）
本発明の１側面はナノ構造アレイを形成するためのデバイスと前記デバイスの使用方法を提供する。従って、１つの一般分類の態様は第１層と、第２層と、第１層と第２層の間のキャビティと、１個以上のスペーサと、少なくとも１個のアパーチャを含むデバイスを提供する。１個以上のスペーサは第１層と第２層の間に配置され、第１層と第２層の間に距離を維持する。少なくとも１個のアパーチャはキャビティを外部雰囲気と連通させる。キャビティはナノ構造集団により占められる。

以下に詳述するように、前記デバイスはナノ構造アレイを形成するために使用することができる。要約すると、ナノ構造溶液をキャビティに導入し、溶媒をキャビティから蒸発させる。溶媒が蒸発するにつれてナノ構造は第１層上のアレイとして集合する。ナノ構造が規則配列アレイとして集合するように、蒸発速度を制御し、遅くすることができる。

従って、１分類の態様では、ナノ構造を少なくとも１種類の溶媒に分散させ、他の態様では、ナノ構造は実質的に無溶媒である。ナノ構造は場合により第１層上に配置されたアレイを含む。アレイは不規則配列アレイを含むことができるが、所定態様では、アレイは規則配列アレイを含む。アレイは単層、例えば六方最密充填単層等の規則配列単層を含むが、場合により多層を含む。

第１層と第２層は一般に実質的に平坦であり、実質的に相互に平行である。第１層に適切な材料としては限定されないが、上記に挙げたもの、例えば、酸化物（例えば酸化ケイ素、酸化ハフニウム、及びアルミナ）や窒化物等の誘電体材料が挙げられる。第１層は場合によりナノ構造会合基を含む組成物を含有するコーティングを含む。典型的なコーティング組成物とナノ構造会合基については上記の通りである。

第１層は基板上に配置することができる。典型的な基板も上記の通りであり、例えば、得られるナノ構造アレイをトランジスター又は同様のデバイスに組込む場合には、半導体基板を使用することができる。当然のことながら、基板上の規定位置に基本的に任意の所望数及び／又はサイズのナノ構造アレイ（例えば２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上のアレイ）を同時に作製するために、１枚の基板上に複数のデバイスを配置して使用することができる。

第２層及び／又はスペーサは基本的に任意の適切な材料を含むことができる。例えば、第２層及び／又はスペーサは金属又は誘電体材料（例えばアルミニウム、ニッケル、クロム、モリブデン、ＩＴＯ、窒化物、又は酸化物）を含むことができる。

第１層と第２層の間の距離はナノ構造の平均直径よりも大きい。前記距離はナノ構造の平均直径の約２倍以上とすることができるが、所定態様では、ナノ構造単層の形成を助長するために、第１層と第２層の間の距離はナノ構造の平均直径の約２倍未満とする。例えば、平均直径約３〜５ｎｍの量子ドットでは、前記距離は約６〜１０ｎｍ未満となる。

デバイスは基本的に任意の所望サイズ及び／又は形状とすることができる。１分類の態様において、第１層は４辺をもつ。第１層と第２層は第１層の２本の対辺に沿って配置された２個のスペーサにより分離されている。第１層の残りの２本の対辺に沿って配置された２個のアパーチャがキャビティを外部雰囲気に連通させ、例えば溶媒が蒸発するにつれて排出できるように構成されている。当然のことながら、多数の他の構成も可能である。別のほんの１例を挙げると、第１層は４辺と４頂点をもち、各頂点にスペーサを配置し、各辺にアパーチャを配置することができ、あるいはデバイスは円形、不規則形状等でもよい。

キャビティに電界を印加することによりナノ構造アレイの形成を助長することができる（例えばＺｈａｎｇ ａｎｄ Ｌｉｕ （２００４）“Ｉｎ ｓｉｔｕ ｏｂｓｅｒｖａｔｉｏｎ ｏｆ ｃｏｌｌｏｉｄａｌ ｍｏｎｏｌａｙｅｒ ｎｕｃｌｅａｔｉｏｎ ｄｒｉｖｅｎ ｂｙ ａｎ ａｌｔｅｒｎａｔｉｎｇ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ”Ｎａｔｕｒｅ ４２９：７３９−７４３参照）。従って、１分類の態様において、第１層は第１の導電材料を含むか又は前記材料上に配置され、第２層は第２の導電材料を含むか又は前記材料上に配置される。導電材料としては限定されないが、金属、半導体、ＩＴＯ等が挙げられる。なお、キャビティの片面又は両面に絶縁層（例えば誘電体第１層）を配置しても、このような電界印加に支障ない。

ナノ構造は例えば短いナノロッド、実質的に球状のナノ構造又は量子ドットを含むことができ、基本的に任意の所望材料を含むことができる。ナノ構造については後記「ナノ構造」なる標題のセクションで詳述する。

典型的な１態様を図５Ａ〜Ｃに模式的に示す。本例では、デバイス５０１は第１層５０２と、第２層５０３と、第１層と第２層の間のキャビティ５０４と、２個のスペーサ５０５を含む。スペーサは第１層と第２層の間に配置され、両層の間に距離５０６を維持する。２個のアパーチャ５１０がキャビティ５０４を外部雰囲気５１３と連通させる。キャビティはナノ構造５１１の集団により占められ、ナノ構造は図５Ａ及びＢでは溶媒５１２に分散され、図５Ｃでは第１層上に配置されたアレイ５１５を構成する。

上記のように、本発明のデバイスの使用方法は本発明の別の特徴を構成する。従って、１つの一般分類の態様はナノ構造アレイの形成方法を提供する。前記方法では、第１層と、第２層と、第１層と第２層の間のキャビティを含むデバイスを提供する。少なくとも１種類の溶媒に分散したナノ構造を含有する溶液をキャビティに導入する。溶媒の少なくとも一部をキャビティから蒸発させると、ナノ構造は第１層上に配置されたアレイとして集合する。

典型的な方法の１例を図５に模式的に示し、図５Ａは溶媒に分散したナノ構造を含むキャビティを示す。ナノ構造は溶媒の蒸発に伴って引き寄せ合い（図５Ｂ）、第１層上のアレイとして集合する（図５Ｃ）。第２層を除去し（図５Ｄ）、本例ではスペーサも除去すると、第１層上に配置されたナノ構造アレイが残る。

アレイを場合によりデバイス、例えばメモリデバイスに組込み、例えば、ナノ構造アレイはフラッシュトランジスターのゲート領域を構成することができる。当然のことながら、前記方法は（例えば２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上の）規定位置に基本的に任意数のナノ構造アレイを同時に形成するために使用することができる。

例えばデバイスの構成、第１層及び／又はスペーサの組成、ナノ構造の種類、得られるアレイの構成、及び／又は同等事項に関して、上記デバイスについて記載した基本的に全特徴がこれらの方法にも適宜該当する。

デバイスは例えば慣用リソグラフィー、ＭＥＭＳ、及び／又は集積回路技術を使用して作製することができる。１側面において、デバイスを提供する段階は、第１層上に第３層を配置する段階と、第３層上に第２層を配置する段階と、第３層の少なくとも一部を除去することにより、第１層と第２層の間にキャビティを形成する段階を含む。例えば第３層をエッチング液（例えば異方性エッチング液）でエッチング除去することにより、第３層又はその一部を除去することができる。例えば、第３層はポリシリコン（即ち多結晶ケイ素）、非晶質ケイ素、モリブデン又はチタンを含むことができ、エッチング液はＸｅＦ₂を含むことができる。

当然のことながら、除去される第３層の厚さは第１層と第２層の間に形成されるキャビティの高さを規定する。従って、第３層の厚さはナノ構造の平均直径よりも大きい。第３層の厚さはナノ構造の平均直径の約２倍以上とすることができるが、所定態様では、ナノ構造単層の形成を助長するために、第３層の厚さはナノ構造の平均直径の約２倍未満とする。

第１層と第２層は一般に第３層を除去したときに第１層と第２層の間の距離を維持する１個以上のスペーサにより分離されている。上記のように、得られるデバイスは基本的に任意サイズ及び／又は形状とすることができるので、第１層、第２層及び第３層とスペーサには多数の構成が可能である。例えば、１分類の態様において、第１層は４辺をもつ。第１層と第２層は第１層の２本の対辺に沿って配置された２個のスペーサにより分離されている。従って、得られるデバイスは残りの２本の対辺に沿って配置された２個のアパーチャをもつ。あるいは、デバイスのスペーサは２個より多くても少なくともよく、辺ではなく頂点に配置してもよく、円形でも不規則形状等でもよい。

デバイスを提供するための１典型方法を図６Ａに模式的に示す。本例では、例えば基板６１１（例えばＳｉ又は他の半導体基板）上に配置された所望第１層（例えばＳｉＯ₂又は別の誘電体材料）と同一材料からなる比較的厚い層６１０を提供する。ステップ６０１では、層６１０をマスクし、縞状にエッチングする。ステップ６０２では、材料薄層を配置し、第１層６１２を形成する。ステップ６０３では、第１層６１２上に第３層６１３を配置する（例えばポリシリコン第３層を化学蒸着により配置することができる）。ステップ６０４では、第３層６１３上に第２層６１４を配置する（例えば第３層上に薄層金属第２層を蒸着することができる）。層６１０の残りの厚い部分はスペーサ６１５を含む。ステップ６０５では、第３層をエッチング除去し、デバイス６２０にキャビティ６１６を残す。本例では、同一基板上に２個のデバイスを同時に作製する。

デバイスを提供するための別の典型方法を図６Ｂに模式的に示す。本例では、薄い第１層６６０を基板６６１上に提供する。ステップ６５１では、第１層６６０上に第３層６６２を配置する。ステップ６５２では、第３層６６２をマスクし、縞状にエッチングする。ステップ６５３では、金属を堆積し、第２層６６５とスペーサ６６６を形成する。場合によりデバイスをマスクし、先に形成した縞と垂直な縞状にエッチングし、エッチング剤を対辺上の第３層に接近させるための自由辺を提供する。ステップ６５４では、第３層をエッチング除去し、デバイス６７１にキャビティ６７０を残す。本例でも、同一基板上に２個のデバイスを同時に作製する。

第１層は場合によりナノ構造会合基を含む組成物を含有するコーティングを含む。従って、前記方法は場合により第１層上に第３層を配置する前に、ナノ構造会合基を含む組成物を第１層にコーティングする段階を含む。典型的なコーティング組成物及びナノ構造会合基については上記の通りである。

ナノ構造は例えば毛管作用により簡便にキャビティに導入することができる。１分類の態様では、デバイスを過剰の溶液に浸し、毛管作用により溶液をキャビティに吸引させ、過剰の溶液からデバイスを取り出すことにより、ナノ構造溶液をキャビティに導入する。

溶媒の一部又は実質的に全部を蒸発させる。例えばアレイ形成を制御するために、溶媒の蒸発速度を制御することができる。例えば、溶媒をゆっくりと蒸発させてナノ構造濃度を徐々に増加すると、ナノ構造の規則配列アレイ、例えば六方最密充填単層等の規則配列単層の形成を誘導することができる。

溶媒蒸発プロセスはナノ構造の横運動を生じ、規則配列アレイの形成を助長することができる。例えば溶液をキャビティに導入後に（例えば溶媒の蒸発前又はそれと同時に）交流電圧をキャビティに印加することにより、ナノ構造の運動を更に助長することができる。交流電圧が溶液中に渦電流を発生し、ナノ構造の横運動を生じ、規則配列アレイ（例えば六方最密充填単層）の形成を助長することを示したＺｈａｎｇ ａｎｄ Ｌｉｕ（前出）参照。

蒸発とアレイ形成が所望程度まで進行したら、第２層を除去する。場合により、過剰のナノ構造（例えば単層よりも過剰のナノ構造）及び／又は残留溶媒も例えば洗浄により除去することができる。第２層を例えばエッチング除去してもよいし、スペーサをエッチング除去し、ナノ構造アレイを変化させずに例えば溶媒で洗浄することにより第２層を剥離してもよい。同様に、第２層の下のスペーサ上又は第１層上のスペーサの下にレジスト層を配置し、適切な溶媒に浸漬することにより第２層の剥離を助長することもできる。

別の一般分類の態様はその表面に少なくとも１個の鉛直方向不連続部を含む固体支持体を含むデバイスを提供する。前記不連続部は表面からの突起又は表面の窪みを含む。突起又は窪みは固体支持体上の規定位置に配置される。デバイスは更に前記突起又は窪みに配置されたナノ構造集団を含む。

以下に詳述するように、デバイスはナノ構造アレイを形成するために使用することができる。要約すると、ナノ構造溶液を固体支持体に堆積し、溶媒を蒸発させる。溶媒が蒸発するにつれて、ナノ構造は突起又は窪みに配置されたアレイとして集合する。ナノ構造が規則配列アレイとして集合するように、蒸発速度を制御し、遅くすることができる。

従って、１分類の態様では、ナノ構造を少なくとも１種類の溶媒に分散させ、他の態様では、ナノ構造は実質的に無溶媒である。ナノ構造は場合により突起又は窪みに配置されたアレイを含む。アレイは不規則配列アレイを含むことができるが、所定態様では、アレイは規則配列アレイを含む。アレイは単層、例えば六方最密充填単層等の規則配列単層を含むことがが好ましいが、場合により多層を含む。

好ましい１分類の態様において、固体支持体は第１層を含む。固体支持体は場合により第１層を配置する基板を更に含む。１分類の態様において、第１層はナノ構造会合基を含む組成物を含有するコーティングを含む。第１層及び基板の典型的な材料と、典型的なコーティング組成物及びナノ構造会合基については上記の通りである。例えばナノ構造の種類（例えば短いナノロッド、実質的に球状のナノ構造、量子ドット等）に関して、上記態様について記載した基本的に全特徴がこれらの態様にも適宜該当する。

当然のことながら、１個の固体支持体が複数のデバイスを含むことができ、このようなデバイスは固体支持体上の規定位置に基本的に任意の所望数及び／又はサイズのナノ構造アレイを（例えば支持体を含む基板上に２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上のアレイ）を同時に作製するために使用することができる。

典型的な態様を図７Ａ〜Ｃに模式的に示す。１例では、デバイス７０１は第１層７０８と基板７０９を含む固体支持体７０２を含む。固体支持体７０２の表面７０３は表面からの突起７０５からなる複数の鉛直方向不連続部７０４を含む（図７Ａ〜Ｂ）。図７Ｂは更に突起７０５上に配置された溶媒７１１又はアレイ７１３に分散したナノ構造集団７１０も示す。第２の例では、デバイス７５１（図７Ｃ）は第１層７５８と基板７５９を含む固体支持体７５２を含む。固体支持体７５２の表面７５３は表面の窪み７５５からなる複数の鉛直方向不連続部７５４を含む。

デバイスは例えば第１層をマスク及びエッチングすることにより、例えば慣用リソグラフィー、ＭＥＭＳ、及び／又は集積回路技術を使用して作製することができる。

上記のように、本発明のデバイスの使用方法は本発明の別の特徴を構成する。従って、１つの一般分類の態様はナノ構造アレイの形成方法を提供する。前記方法では、その表面に少なくとも１個の鉛直方向不連続部を含む固体支持体を提供する。前記不連続部は表面からの突起又は表面の窪みを含み、突起又は窪みは固体支持体上の規定位置に配置される。少なくとも１種類の溶媒に分散したナノ構造を含有する溶液を固体支持体に堆積する。ナノ構造が突起又は窪みに配置されたアレイとして集合するように、溶媒の少なくとも一部を蒸発させる。

１典型方法を図７Ｂに模式的に示す。ステップ７２１では、表面７０３からの突起７０５を含む固体支持体７０２にナノ構造７１０を溶媒７１１に溶かした溶液を堆積する。溶媒が蒸発するにつれてナノ構造の濃度は増加する。溶媒は最終的に所定領域の表面に脱濡れを生じ、突起に付着し、突起間のスペースに脱濡れを生じる。既に分離した溶媒液滴内の対流はナノ構造に横移動性を加え、その自己集合を助長することができる。最終的に、蒸発が進むと、溶媒表面張力の結果、突起の上に溶媒液滴が残る（ステップ７２２）。溶媒の実質的に全部を蒸発させてもよいし、ナノ構造の集合が所望段階に達したら蒸発を停止してもよい。残留溶媒と、場合により単層よりも過剰のナノ構造及び／又は突起間に残されたナノ構造を除去すると、突起上に配置されたナノ構造アレイ７１３が残る（ステップ７２３）。

アレイを場合によりデバイス、例えばメモリデバイスに組込み、例えば、ナノ構造アレイはフラッシュトランジスターのゲート領域を構成することができる。当然のことながら、前記方法は規定位置に基本的に任意数のナノ構造アレイ、例えば２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上のアレイを同時に形成するために使用することができる。

例えばデバイスの構成、ナノ構造の種類、得られるアレイの構成、及び／又は同等事項に関して、上記デバイスについて記載した基本的に全特徴がこれらの方法にも適宜該当する。

好ましい１分類の態様において、固体支持体は第１層を含む。固体支持体は場合により更に第１層を配置する基板を含む。第１層は場合によりナノ構造会合基を含む組成物を含有するコーティングを含む。従って、前記方法は場合により第１層に溶液を堆積する前に、ナノ構造会合基を含む組成物を第１層にコーティングする段階を含む。第１層及び基板の典型的材料と、典型的なコーティング組成物及びナノ構造会合基については上記の通りである。

ナノ構造を含有する溶液は例えば固体支持体への溶液のスピンコーティング、固体支持体への溶液のディップコーティング、過剰の溶液への固体支持体の浸漬、又は固体支持体への溶液のスプレーコーティング等の各種技術のいずれかにより固体支持体に堆積することができる。

溶媒の一部又は実質的に全部を蒸発させる。溶媒の蒸発速度は例えばアレイ形成を制御するように制御することができる。例えば、溶媒をゆっくりと蒸発させてナノ構造濃度を徐々に増加すると、ナノ構造の規則配列アレイ、例えば六方最密充填単層等の規則配列単層の形成を誘導することができる。

（ナノ構造アレイを含むデバイス）
上記方法及びデバイスはナノ構造アレイを規定位置に作製するために使用することができ、これらのアレイはメモリデバイス、ＬＥＤ等のデバイスに組込むことができる。従って、１側面において、本発明は規定位置及び／又はサイズのアレイを含むナノ構造アレイを含むデバイスを提供する。

１つの一般分類の態様は基板と、基板上に配置された２個以上のナノ構造アレイを含むデバイスを提供する。各ナノ構造アレイは基板上の規定位置に配置されている。上記のように、デバイスは場合により本発明の方法により作製され、典型的なデバイスを図１（デバイス１０１）及び図２（デバイス２０１）に模式的に示す。

基板は例えばナノ構造アレイの所望用途に応じて基本的に任意の所望材料を含むことができる。適切な基板としては限定されないが、半導体；均一基板、例えばシリコン又は他の半導体材料、ガラス、石英、ポリマー等の固体材料のウェーハ；固体材料、例えばガラス、石英、プラスチック（例えばポリカーボネート、ポリスチレン等）の大型剛性シート；プラスチック（例えばポリオレフィン、ポリアミド等）のロール等の可撓性基板；あるいは透明基板が挙げられる。これらの特徴の組み合わせを利用することもできる。基板は場合により最終的に所望されるデバイスの一部となる他の構成又は構造素子を含む。このような素子の特定例としては、電気接点、他のワイヤー又は導電路（ナノワイヤー又は他のナノスケール導電素子を含む）等の電気回路素子、光学及び／又は光電素子（例えばレーザー、ＬＥＤ等）、並びに構造素子（例えばマイクロカンチレバー、ピット、ウェル、ポスト等）が挙げられる。

ナノ構造は必ずしもその必要はないが、基板と物理的に接触させることができる。従って、１分類の態様において、第１層はナノ構造アレイと基板の間に配置される。第１層の典型的材料については上記の通りである。第１層は場合によりナノ構造会合基を含む組成物を含有するコーティングを含み、典型的な組成物とナノ構造会合基についても上記の通りである。

１分類の態様において、第１層は誘電体材料を含み、厚さ約１ｎｍ〜約１０ｎｍ、例えば３〜４ｎｍである。例えばナノ構造アレイをフラッシュトランジスター又はメモリデバイスに組込む態様では、第１層はトンネル誘電体層として機能することができる。従って、所定態様では、ナノ構造の単層アレイ毎に、基板はソース領域と、ドレイン領域と、ソース領域とドレイン領域の間でナノ構造の単層アレイの下に配置されたチャネル領域を含み、ナノ構造の各単層アレイ上にはコントロール誘電体層が配置され、各コントロール誘電体層上にはゲート電極が配置されている。好ましいトンネル誘電体層及びコントロール誘電体層とゲート電極は夫々米国特許出願１１／７４３，０８５及び６０／９３１，４８８に記載されている。

デバイスは基本的に任意数のナノ構造アレイ、例えば１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上のナノ構造アレイを含むことができる。同様に、アレイは基本的に任意の所望サイズ及び／又は形状とすることができる。例えば、各ナノ構造アレイは約１０⁴μｍ²以下、約１０³μｍ²以下、約１０²μｍ²以下、約１０μｍ²以下、約１μｍ²以下、約１０⁵ｎｍ²以下、約１０⁴ｎｍ²以下、又は約４２２５ｎｍ²以下、約２０２５ｎｍ²以下、約１２２５ｎｍ²以下、約６２５ｎｍ²以下、又は約３２４ｎｍ²以下の面積とすることができる。各ナノ構造アレイは場合により約４５×４５ｎｍ以下、約３５×３５ｎｍ以下、約２５×２５ｎｍ以下、又は約１８ｘ１８ｎｍ以下の寸法をもつ。

１側面において、各ナノ構造アレイは規則配列アレイ及び／又は単層、例えば六方最密充填単層を含む。しかし、多くの用途では、規則配列アレイは不要である。例えば、メモリデバイス用アレイでは、不規則配列アレイで十分な密度が得られる限り、ナノ構造をアレイに規則的に配列する必要はない。従って、別の側面において、各ナノ構造アレイは不規則配列アレイ、例えば不規則配列単層アレイを含む。ナノ構造アレイ（例えば不規則配列単層アレイ）は場合により固体形態のスピンオン誘電体又は固体形態のスピンオングラスに埋め込まれている。

１分類の態様において、アレイはナノ構造密度が高い。例えば、各ナノ構造アレイは場合により＞約１×１０¹⁰個／ｃｍ²、＞約１×１０¹¹個／ｃｍ²、＞約１×１０¹²個／ｃｍ²、少なくとも２×１０¹²個／ｃｍ²、少なくとも２．５×１０¹²個／ｃｍ²、少なくとも３×１０¹²個／ｃｍ²、少なくとも４×１０¹²個／ｃｍ²、少なくとも５×１０¹²個／ｃｍ²、又は＞約１×１０¹³個／ｃｍ²の密度である。

当然のことながら、本明細書に記載する基本的に任意特徴が任意関連組み合わせに該当し、例えば、各々＞約１×１０¹¹個／ｃｍ²の密度の２個以上の不規則配列単層アレイを基板上の規定位置に配置したデバイスも本発明の特徴である。

１分類の態様において、ナノ構造は実質的に球状のナノ構造又は量子ドットを含む。ナノ構造は例えば所望用途に基づいて選択された基本的に任意の所望材料を含むことができる。例えば、ナノ構造は導電材料、非導電材料、半導体、及び／又は同等材料を含むことができる。１側面において、アレイを含むナノ構造は約４．５ｅＶ以上の動作機能をもつ。このようなナノ構造は例えば、ナノ構造の動作機能が十分に高くないと、ナノ構造に貯蔵された電子がトンネル誘電体層を通って逆行し、メモリ喪失を生じる傾向があるメモリデバイスの作製に有用である。従って、ナノ構造（例えば実質的に球状のナノ構造又は量子ドット）は場合によりパラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、テルル（Ｔｅ）、鉄白金合金（ＦｅＰｔ）等の材料を含む。アレイを含むナノ構造は一般に予め形成され、即ちアレイに組込む前に合成される。例えば、１側面において、ナノ構造はコロイド状ナノ構造である。１分類の態様において、アレイを含む各ナノ構造はナノ構造の表面と会合したリガンド、例えば米国特許出願６０／６３２，５７０（前出）に記載されているもの又は図３Ａ〜Ｃに示すもの等のシルセスキオキサンリガンドを含むコーティングを含む。１関連分類の態様において、アレイを含むナノ構造は例えばシルセスキオキサンコーティング（米国特許出願６０／６３２，５７０参照）から作製されたＳｉＯ₂又は他の絶縁シェルに含まれる。このようなリガンド又はシェルは場合によりアレイの隣接ナノ構造間の間隔を制御する。ナノ構造については後記「ナノ構造」なる標題のセクションで詳述する。

関連する一般分類の態様は更に、基板と、基板上に配置された２個以上のナノ構造アレイを含むデバイスを提供する。基板は半導体を含み、各ナノ構造アレイは単層を含み、基板上の規定位置に配置されている。単層アレイ毎に、基板は活性化ソース領域と、活性化ドレイン領域と、ソース領域とドレイン領域の間でナノ構造の単層アレイの下に配置されたチャネル領域を含む。ドーパントイオン（例えばＢ又はＡｓ）を基板（例えばＳｉ）のソース領域とドレイン領域に注入すると、一般に基板格子の損傷が生じ、ドーパントは一般に格子内で侵入型位置をとる。上記のように、基板のこのような注入損傷を修復し、ソース領域とドレイン領域を活性化させるためには、一般に高温アノール段階を使用する。「活性化」ソース及びドレイン領域では、ドーパントは基板格子内で置換型位置をとっているので（ドーパントは例えば伝導帯に余分な電子又は価電子帯に余分な正孔を付加するので）、ソース領域とドレイン領域を高導電性になる。

適切な基板としては限定されないが、石英基板又はシリコンウェーハ又はその一部が挙げられる。上記態様と同様に、基板は場合により最終的に所望されるデバイスの部分となる他の構成又は構造素子を含む。

１分類の態様において、第１層は単層アレイと基板の間に配置される。第１層の典型的材料については上記の通りである。第１層は場合によりコーティングを含み、典型的なコーティングについても上記の通りである。１分類の態様において、第１層は誘電体材料を含み、厚さ約１ｎｍ〜約１０ｎｍ、例えば３〜４ｎｍである。例えばナノ構造アレイをフラッシュトランジスター又はメモリデバイスに組込む態様では、第１層はトンネル誘電体層として機能することができる。従って、所定態様では、ナノ構造の各単層アレイ上にはコントロール誘電体層が配置され、各コントロール誘電体層上にはゲート電極が配置されている。上記態様について記載したように、好ましいトンネル誘電体層及びコントロール誘電体層とゲート電極は夫々米国特許出願１１／７４３，０８５及び６０／９３１，４８８に記載されている。

例えばナノ構造形状及び組成、予め形成されたナノ構造の付加、アレイ数、アレイのサイズ及び／又は寸法等に関して、上記態様について記載した基本的に全特徴がこれらの態様にも適宜該当する。特筆すべき点として、アレイは規則配列アレイ、又はより一般には一般には不規則配列アレイとすることができる。ナノ構造アレイは場合により上記のように、固体形態のスピンオン誘電体もしくは固体形態のスピンオングラス、硬化（部分硬化又はほぼ完全硬化）レジスト、硬化シルセスキオキサン、二酸化ケイ素等に埋め込まれている。

デバイスは場合により本発明の方法により作製され、従って、上記のように、サイズ分布の狭いナノ構造を含むことができる。従って、１分類の態様において、単層アレイにおけるナノ構造のサイズ分布は２０％未満、例えば、１５％未満、１０％未満、又は５％未満のｒｍｓ偏差を示す。

１分類の態様において、アレイはナノ構造密度が高い。例えば、各ナノ構造アレイは場合により＞約１×１０¹⁰個／ｃｍ²、＞約１×１０¹¹個／ｃｍ²、＞約１×１０¹²個／ｃｍ²、少なくとも２×１０¹²個／ｃｍ²、少なくとも２．５×１０¹²個／ｃｍ²、少なくとも３×１０¹²個／ｃｍ²、少なくとも４×１０¹²個／ｃｍ²、少なくとも５×１０¹²個／ｃｍ²、又は＞約１×１０¹³個／ｃｍ²の密度である。場合により、上記のように、各単層アレイ（又はアレイ間）におけるナノ構造の密度は実質的に均一である。

１分類の態様において、基板上に配置されたナノ構造の２個以上の単層アレイの各々はその上に配置されたナノ構造の付加単層アレイ（又は２個以上の付加アレイ）をもつ。場合により隣接単層間に誘電体層を配置する。第２（第３、第４等）の単層上にコントロール誘電体層とゲート電極を配置することができる。

ナノ構造をメモリデバイスで記憶素子として使用すると、従来の集積回路作製技術により得られるノードよりも小型のノードを形成し易くなる。従って、別の一般分類の態様はナノ構造の単層アレイにより占められる面積８１００ｎｍ²以下のゲート領域を含む少なくとも１個のトランジスター（例えばＭＯＳＦＥＴ）を含むメモリデバイスを提供する。ゲート領域は場合により約４２２５ｎｍ²以下、約２０２５ｎｍ²以下、約１２２５ｎｍ²以下、約６２５ｎｍ²以下、又は約３２４ｎｍ²以下の面積である。ゲート領域は場合により約６５×６５ｎｍ以下、約４５×４５ｎｍ以下、約３５×３５ｎｍ以下、約２５×２５ｎｍ以下、又は約１８ｘ１８ｎｍ以下の寸法である。

デバイスは基本的に任意数のこのようなトランジスターを含むことができる。例えば、メモリデバイスは２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、１×１０¹⁰個以上、１×１０¹¹個以上、又は１×１０¹²個以上のトランジスターを含むことができる。

上記態様について記載した基本的に全特徴がこれらの態様にも適宜該当する。例えば、単層アレイを含むナノ構造は場合により実質的に球状のナノ構造又は量子ドットを含み、約４．５ｅＶ以上の動作機能をもち、予め形成され（例えばコロイド状）、及び／又はＳｉＯ₂又は他の絶縁シェルに含まれる。同様に、単層アレイは規則配列アレイ（例えば六方最密充填単層）又は不規則配列アレイを含むことができる。単層アレイは（規則配列アレイであるか不規則配列アレイであるかに関係なく）場合により＞約１×１０¹⁰個／ｃｍ²、＞約１×１０¹¹個／ｃｍ²、＞約１×１０¹²個／ｃｍ²、少なくとも２×１０¹²個／ｃｍ²、少なくとも２．５×１０¹²個／ｃｍ²、少なくとも３×１０¹²個／ｃｍ²、少なくとも４×１０¹²個／ｃｍ²、少なくとも５×１０¹²個／ｃｍ²、又は＞約１×１０¹³個／ｃｍ²の密度である。

典型的な１態様を図４に模式的に示し、図中、メモリデバイス／トランジスター４５０はゲート領域４４９を占めるナノ構造の単層アレイ４４５を含む。

上記のように、本発明の方法はナノ構造サイズ、密度等（例えばＰＶＤドットではなくコロイドドットにより達成可能な狭いサイズ分布）を維持しながら基板の高温アニールを助長する。従って、１つの一般分類の態様はナノ構造の単層アレイに占められるゲート領域と、活性化ソース領域と、活性化ドレイン領域を含む少なくとも１個のトランジスターを含むメモリデバイスを提供し、単層アレイにおけるナノ構造のサイズ分布は２０％未満のｒｍｓ偏差を示す。例えば、単層アレイにおけるナノ構造のサイズ分布は１５％未満、１０％未満、又は５％未満のｒｍｓ偏差を示すことができる。場合により、単層アレイにおけるナノ構造の密度は実質的に均一である。少なくとも１個のトランジスターは２個以上、１０個以上、５０個以上、１００個以上、１０００個以上、１×１０⁴個以上、１×１０⁶個以上、１×１０⁹個以上、又は１×１０¹²個以上のトランジスターを含むことができる。

例えばナノ構造形状及び組成、予め形成されたナノ構造の付加、アレイ数、アレイのサイズ及び／又は寸法、第１の単層アレイ上への第２（第３、第４等）の単層アレイの付加、コントロール誘電体、トンネル誘電体、ゲート電極等に関して、上記態様について記載した基本的に全特徴がこれらの態様にも適宜該当する。特筆すべき点として、アレイは規則配列アレイ又はより一般には不規則配列アレイとすることができる。単層アレイは（規則配列アレイであるか不規則配列アレイであるかに関係なく）場合により＞約１×１０¹⁰個／ｃｍ²、＞約１×１０¹¹個／ｃｍ²、＞約１×１０¹²個／ｃｍ²、少なくとも２×１０¹²個／ｃｍ²、少なくとも２．５×１０¹²個／ｃｍ²、少なくとも３×１０¹²個／ｃｍ²、少なくとも４×１０¹²個／ｃｍ²、少なくとも５×１０¹²個／ｃｍ²、又は＞約１×１０¹³個／²の密度である。アレイにおけるナノ構造は場合により上記のように、固体形態のスピンオン誘電体もしくは固体形態のスピンオングラス、硬化（部分硬化又はほぼ完全硬化）レジスト、硬化シルセスキオキサン、二酸化ケイ素等に埋め込まれている。

ナノ構造型メモリデバイス、トランジスター等のその他の詳細は例えば米国特許出願１１／０１８，５７２（発明者Ｘｉａｎｇｆｅｎｇ Ｄｕａｎら，発明の名称“Ｎａｎｏ−ｅｎａｂｌｅｄ ｍｅｍｏｒｙ ｄｅｖｉｃｅｓ ａｎｄ ａｎｉｓｏｔｒｏｐｉｃ ｃｈａｒｇｅ ｃａｒｒｙｉｎｇ ａｒｒａｙｓ”，出願日２００４年１２月２１日）に記載されている。

（ナノ構造）
前記方法及びデバイスで使用される個々のナノ構造としては限定されないが、ナノ結晶、量子ドット、ナノドット、ナノ粒子、ナノワイヤー、ナノロッド、ナノチューブ、ナノテトラポッド、トライポッド、バイポッド、分岐ナノ構造、又は分岐テトラポッドが挙げられる。１側面において、前記方法及びデバイスは球形、略球形、及び／又は等方性ナノ結晶（例えばナノドット及び／又は量子ドット）を含み、例えば平均直径約１０ｎｍ未満、場合により約８ｎｍ、６ｎｍ、５ｎｍ、又は４ｎｍ未満の実質的に球状のナノ構造又は量子ドットを含む。

本発明の方法及びデバイスで使用されるナノ構造は基本的に任意の利用し易い材料から作製することができる。例えば、ナノ結晶は無機材料を含むことができ、例えば金属（例えばＰｄ、Ｉｒ、Ｎｉ、Ｐｔ、Ａｕ、Ｒｕ、Ｃｏ、Ｗ、Ｔｅ、Ａｇ、Ｔｉ、Ｓｎ、Ｚｎ、Ｆｅ、ＦｅＰｔ等）や、ＩＩ−ＶＩ族、ＩＩＩ−Ｖ族、又はＩＶ族の各種半導体から選択される半導体材料が挙げられ、例えば周期表ＩＩ族から選択される第１の元素とＶＩ族から選択される第２の元素を含む材料（例えばＺｎＳ、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＭｇＳ、ＭｇＳｅ、ＭｇＴｅ、ＣａＳ、ＣａＳｅ、ＣａＴｅ、ＳｒＳ、ＳｒＳｅ、ＳｒＴｅ、ＢａＳ、ＢａＳｅ、ＢａＴｅ及び同等材料）；ＩＩＩ族から選択される第１の元素とＶ族から選択される第２の元素を含む材料（例えばＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ及び同等材料）；ＩＶ族元素を含む材料（Ｇｅ、Ｓｉ、及び同等材料）；ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＡｌＳ、ＡｌＰ、及びＡｌＳｂ等の材料；又はその合金もしくは混合物が挙げられる。ナノ構造はｐ型又はｎ型半導体を含むことができる。他の態様では、ナノ構造は絶縁材料（例えば金属酸化物）、ポリマー、有機材料（例えば炭素）、及び／又は同等材料を含むことができる。

１側面において、ナノ構造は予め形成され、即ち方法で使用する前又はデバイスに組込む前に作製される。例えば、ナノ構造はコロイド状ナノ構造とすることができる。コロイド状金属ナノ構造（例えばＰｄ、Ｐｔ及びＮｉナノ構造）の合成は米国特許出願６０／６３７，４０９（出願日２００４年１２月１６日，発明者Ｊｅｆｆｅｒｙ Ａ．Ｗｈｉｔｅｆｏｒｄら，発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｇｒｏｕｐ ｃａｎ ｍｅｔａｌ ｎａｎｏｓｔｒｕｃｔｕｒｅ ｓｙｎｔｈｅｓｉｓ ａｎｄ ｃｏｍｐｏｓｉｔｉｏｎｓ ｍａｄｅ ｕｓｉｎｇ ｓａｍｅ”）に記載されている。コロイド状ＩＩＩ−Ｖ半導体ナノ構造の合成は米国特許出願６０／６２８，４５５（出願日２００４年１１月１５日，発明者Ｅｒｉｋ Ｃ．Ｓｃｈｅｒら，発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｇｒｏｕｐ ＩＩＩ−Ｖ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｓｔｒｕｃｔｕｒｅ ｓｙｎｔｈｅｓｉｓ ａｎｄ ｃｏｍｐｏｓｉｔｉｏｎｓ ｍａｄｅ ｕｓｉｎｇ ｓａｍｅ”）に記載されている。ナノ構造合成の他の詳細については文献に記載されている（例えば下記文献参照）。

異なる材料に応用可能な多数の適切な方法の任意のものによりナノ構造を作製し、そのサイズを制御することができる。例えば、各種組成のナノ結晶の合成は例えばＰｅｎｇら（２０００）“Ｓｈａｐｅ ｃｏｎｔｒｏｌ ｏｆ ＣｄＳｅ ｎａｎｏｃｒｙｓｔａｌｓ”Ｎａｔｕｒｅ ４０４，５９−６１；Ｐｕｎｔｅｓら（２００１）“Ｃｏｌｌｏｉｄａｌ ｎａｎｏｃｒｙｓｔａｌ ｓｈａｐｅ ａｎｄ ｓｉｚｅ ｃｏｎｔｒｏｌ：Ｔｈｅ ｃａｓｅ ｏｆ ｃｏｂａｌｔ”Ｓｃｉｅｎｃｅ ２９１，２１１５−２１１７；ＵＳＰＮ６，３０６，７３６，発明者Ａｌｉｖｉｓａｔｏｓら（２００１年１０月２３日）発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｆｏｒｍｉｎｇ ｓｈａｐｅｄ ｇｒｏｕｐ ＩＩＩ−Ｖ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ，ａｎｄ ｐｒｏｄｕｃｔ ｆｏｒｍｅｄ ｕｓｉｎｇ ｐｒｏｃｅｓｓ”；ＵＳＰＮ６，２２５，１９８，発明者Ａｌｉｖｉｓａｔｏｓら（２００１年５月１日）発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｆｏｒｍｉｎｇ ｓｈａｐｅｄ ｇｒｏｕｐ ＩＩ−ＶＩ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ，ａｎｄ ｐｒｏｄｕｃｔ ｆｏｒｍｅｄ ｕｓｉｎｇ ｐｒｏｃｅｓｓ”；ＵＳＰＮ５，５０５，９２８，発明者Ａｌｉｖｉｓａｔｏｓら（１９９６年４月９日）発明の名称“Ｐｒｅｐａｒａｔｉｏｎ ｏｆ ＩＩＩ−Ｖ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ”；ＵＳＰＮ５，７５１，０１８，発明者Ａｌｉｖｉｓａｔｏｓら（１９９８年５月１２日）発明の名称“Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ ｃｏｖａｌｅｎｔｌｙ ｂｏｕｎｄ ｔｏ ｓｏｌｉｄ ｉｎｏｒｇａｎｉｃ ｓｕｒｆａｃｅｓ ｕｓｉｎｇ ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ ｍｏｎｏｌａｙｅｒｓ”；ＵＳＰＮ６，０４８，６１６，発明者Ｇａｌｌａｇｈｅｒら（２０００年４月１１日）発明の名称“Ｅｎｃａｐｓｕｌａｔｅｄ ｑｕａｎｔｕｍ ｓｉｚｅｄ ｄｏｐｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｒｔｉｃｌｅｓ ａｎｄ ｍｅｔｈｏｄ ｏｆ ｍａｎｕｆａｃｔｕｒｉｎｇ ｓａｍｅ”；及びＵＳＰＮ５，９９０，４７９，発明者Ｗｅｉｓｓら（１９９９年１１月２３日）発明の名称“Ｏｒｇａｎｏ ｌｕｍｉｎｅｓｃｅｎｔ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌ ｐｒｏｂｅｓ ｆｏｒ ｂｉｏｌｏｇｉｃａｌ ａｐｐｌｉｃａｔｉｏｎｓ ａｎｄ ｐｒｏｃｅｓｓ ｆｏｒ ｍａｋｉｎｇ ａｎｄ ｕｓｉｎｇ ｓｕｃｈ ｐｒｏｂｅｓ”に記載されている。

直径制御型ナノワイヤーを含む各種縦横比のナノワイヤーの成長は例えばＧｕｄｉｋｓｅｎら（２０００）“Ｄｉａｍｅｔｅｒ−ｓｅｌｅｃｔｉｖｅ ｓｙｎｔｈｅｓｉｓ ｏｆ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，８８０１−８８０２；Ｃｕｉら（２００１）“Ｄｉａｍｅｔｅｒ−ｃｏｎｔｒｏｌｌｅｄ ｓｙｎｔｈｅｓｉｓ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｎａｎｏｗｉｒｅｓ”Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７８，２２１４−２２１６；Ｇｕｄｉｋｓｅｎら（２００１）“Ｓｙｎｔｈｅｔｉｃ ｃｏｎｔｒｏｌ ｏｆ ｔｈｅ ｄｉａｍｅｔｅｒ ａｎｄ ｌｅｎｇｔｈ ｏｆ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ”Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ １０５，４０６２−４０６４；Ｍｏｒａｌｅｓら（１９９８）“Ａ ｌａｓｅｒ ａｂｌａｔｉｏｎ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ ｓｙｎｔｈｅｓｉｓ ｏｆ ｃｒｙｓｔａｌｌｉｎｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ”Ｓｃｉｅｎｃｅ ２７９，２０８−２１１；Ｄｕａｎら（２０００）“Ｇｅｎｅｒａｌ ｓｙｎｔｈｅｓｉｓ ｏｆ ｃｏｍｐｏｕｎｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ”Ａｄｖ．Ｍａｔｅｒ．１２，２９８−３０２；Ｃｕｉら（２０００）“Ｄｏｐｉｎｇ ａｎｄ ｅｌｅｃｔｒｉｃａｌ ｔｒａｎｓｐｏｒｔ ｉｎ ｓｉｌｉｃｏｎ ｎａｎｏｗｉｒｅｓ”Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ １０４，５２１３−５２１６；Ｐｅｎｇら（２０００）“Ｓｈａｐｅ ｃｏｎｔｒｏｌ ｏｆ ＣｄＳｅ ｎａｎｏｃｒｙｓｔａｌｓ”Ｎａｔｕｒｅ ４０４，５９−６１；Ｐｕｎｔｅｓら（２００１）“Ｃｏｌｌｏｉｄａｌ ｎａｎｏｃｒｙｓｔａｌ ｓｈａｐｅ ａｎｄ ｓｉｚｅ ｃｏｎｔｒｏｌ：Ｔｈｅ ｃａｓｅ ｏｆ ｃｏｂａｌｔ”Ｓｃｉｅｎｃｅ ２９１，２１１５−２１１７；ＵＳＰＮ６，３０６，７３６，発明者Ａｌｉｖｉｓａｔｏｓら（２００１年１０月２３日）発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｆｏｒｍｉｎｇ ｓｈａｐｅｄ ｇｒｏｕｐ ＩＩＩ−Ｖ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ，ａｎｄ ｐｒｏｄｕｃｔ ｆｏｒｍｅｄ ｕｓｉｎｇ ｐｒｏｃｅｓｓ”；ＵＳＰＮ６，２２５，１９８，発明者Ａｌｉｖｉｓａｔｏｓら（２００１年５月１日）発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｆｏｒｍｉｎｇ ｓｈａｐｅｄ ｇｒｏｕｐ ＩＩ−ＶＩ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ，ａｎｄ ｐｒｏｄｕｃｔ ｆｏｒｍｅｄ ｕｓｉｎｇ ｐｒｏｃｅｓｓ”；ＵＳＰＮ６，０３６，７７４，発明者Ｌｉｅｂｅｒら（２０００年３月１４日）発明の名称“Ｍｅｔｈｏｄ ｏｆ ｐｒｏｄｕｃｉｎｇ ｍｅｔａｌ ｏｘｉｄｅ ｎａｎｏｒｏｄｓ”；ＵＳＰＮ５，８９７，９４５，発明者Ｌｉｅｂｅｒら（１９９９年４月２７日）発明の名称“Ｍｅｔａｌ ｏｘｉｄｅ ｎａｎｏｒｏｄｓ”；ＵＳＰＮ５，９９７，８３２，発明者Ｌｉｅｂｅｒら（１９９９年１２月７日）発明の名称“Ｐｒｅｐａｒａｔｉｏｎ ｏｆ ｃａｒｂｉｄｅ ｎａｎｏｒｏｄｓ”；Ｕｒｂａｕら（２００２）“Ｓｙｎｔｈｅｓｉｓ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｐｅｒｏｖｓｋｉｔｅ ｎａｎｏｗｉｒｅｓ ｃｏｍｐｏｓｅｄ ｏｆ ｂａｒｉｕｍ ｔｉｔａｎａｔｅ ａｎｄ ｓｔｒｏｎｔｉｕｍ ｔｉｔａｎａｔｅ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ，１２４，１１８６；及びＹｕｎら（２００２）“Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｉｎｄｉｖｉｄｕａｌ Ｂａｒｉｕｍ Ｔｉｔａｎａｔｅ Ｎａｎｏｗｉｒｅｓ Ｉｎｖｅｓｔｉｇａｔｅｄ ｂｙ Ｓｃａｎｎｅｄ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｙ”Ｎａｎｏｌｅｔｔｅｒｓ ２，４４７に記載されている。

分岐ナノワイヤー（例えばナノテトラポッド、トライポッド、バイポッド、及び分岐テトラポッド）の成長は例えばＪｕｎら（２００１）“Ｃｏｎｔｒｏｌｌｅｄ ｓｙｎｔｈｅｓｉｓ ｏｆ ｍｕｌｔｉ−ａｒｍｅｄ ＣｄＳ ｎａｎｏｒｏｄ ａｒｃｈｉｔｅｃｔｕｒｅｓ ｕｓｉｎｇ ｍｏｎｏｓｕｒｆａｃｔａｎｔ ｓｙｓｔｅｍ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２３，５１５０−５１５１；及びＭａｎｎａら（２０００）“Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｓｏｌｕｂｌｅ ａｎｄ Ｐｒｏｃｅｓｓａｂｌｅ Ｒｏｄ−，Ａｒｒｏｗ−，Ｔｅａｒｄｒｏｐ−，ａｎｄ Ｔｅｔｒａｐｏｄ−Ｓｈａｐｅｄ ＣｄＳｅ Ｎａｎｏｃｒｙｓｔａｌｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，１２７００−１２７０６に記載されている。

ナノ粒子の合成は例えばＵＳＰＮ５，６９０，８０７，発明者Ｃｌａｒｋ Ｊｒ．ら（１９９７年１１月２５日）発明の名称“Ｍｅｔｈｏｄ ｆｏｒ ｐｒｏｄｕｃｉｎｇ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｒｔｉｃｌｅｓ”；ＵＳＰＮ６，１３６，１５６，発明者Ｅｌ−Ｓｈａｌｌら（２０００年１０月２４日）発明の名称“Ｎａｎｏｐａｒｔｉｃｌｅｓ ｏｆ ｓｉｌｉｃｏｎ ｏｘｉｄｅ ａｌｌｏｙｓ”；ＵＳＰＮ６，４１３，４８９，発明者Ｙｉｎｇら（２００２年７月２日）発明の名称“Ｓｙｎｔｈｅｓｉｓ ｏｆ ｎａｎｏｍｅｔｅｒ−ｓｉｚｅｄ ｐａｒｔｉｃｌｅｓ ｂｙ ｒｅｖｅｒｓｅ ｍｉｃｅｌｌｅ ｍｅｄｉａｔｅｄ ｔｅｃｈｎｉｑｕｅｓ”；及びＬｉｕら（２００１）“Ｓｏｌ−Ｇｅｌ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｆｒｅｅ−Ｓｔａｎｄｉｎｇ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｅａｄ Ｚｉｒｃｏｎａｔｅ Ｔｉｔａｎａｔｅ Ｎａｎｏｐａｒｔｉｃｌｅｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２３，４３４４に記載されている。

ナノ構造は場合によりコア−シェル構成を含む。コア−シェルナノ構造ヘテロ構造、即ちナノ結晶及びナノワイヤー（例えばナノロッド）コア−シェルヘテロ構造の合成は例えばＰｅｎｇら（１９９７）“Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ ｈｉｇｈｌｙ ｌｕｍｉｎｅｓｃｅｎｔ ＣｄＳｅ／ＣｄＳ ｃｏｒｅ／ｓｈｅｌｌ ｎａｎｏｃｒｙｓｔａｌｓ ｗｉｔｈ ｐｈｏｔｏｓｔａｂｉｌｉｔｙ ａｎｄ ｅｌｅｃｔｒｏｎｉｃ ａｃｃｅｓｓｉｂｉｌｉｔｙ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１１９，７０１９−７０２９；Ｄａｂｂｏｕｓｉら（１９９７）“（ＣｄＳｅ）ＺｎＳ ｃｏｒｅ−ｓｈｅｌｌ ｑｕａｎｔｕｍ ｄｏｔｓ：Ｓｙｎｔｈｅｓｉｓ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ａ ｓｉｚｅ ｓｅｒｉｅｓ ｏｆ ｈｉｇｈｌｙ ｌｕｍｉｎｅｓｃｅｎｔ ｎａｎｏｃｒｙｓａｌｌｉｔｅｓ”Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ １０１，９４６３−９４７５；Ｍａｎｎａら（２００２）“Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ａｎｄ ｐｈｏｔｏｃｈｅｍｉｃａｌ ａｎｎｅａｌｉｎｇ ｏｆ ｇｒａｄｅｄ ＣｄＳ／ＺｎＳ ｓｈｅｌｌｓ ｏｎ ｃｏｌｌｏｉｄａｌ ＣｄＳｅ ｎａｎｏｒｏｄｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２４，７１３６−７１４５；及びＣａｏら（２０００）“Ｇｒｏｗｔｈ ａｎｄ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃｏｒｅ／ｓｈｅｌｌ ｎａｎｏｃｒｙｓｔａｌｓ ｗｉｔｈ ＩｎＡｓ ｃｏｒｅｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，９６９２−９７０２に記載されている。他のコア−シェルナノ構造の成長にも同様のアプローチを適用することができる。

ナノワイヤーの長軸方向の異なる位置に異なる材料を分配したナノワイヤーヘテロ構造の成長は例えばＧｕｄｉｋｓｅｎら（２００２）“Ｇｒｏｗｔｈ ｏｆ ｎａｎｏｗｉｒｅ ｓｕｐｅｒｌａｔｔｉｃｅ ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ｎａｎｏｓｃａｌｅ ｐｈｏｔｏｎｉｃｓ ａｎｄ ｅｌｅｃｔｒｏｎｉｃｓ”Ｎａｔｕｒｅ ４１５，６１７−６２０；Ｂｊｏｒｋら（２００２）“Ｏｎｅ−ｄｉｍｅｎｓｉｏｎａｌ ｓｔｅｅｐｌｅｃｈａｓｅ ｆｏｒ ｅｌｅｃｔｒｏｎｓ ｒｅａｌｉｚｅｄ”Ｎａｎｏ ｌｅｔｔｅｒｓ ２，８６−９０；Ｗｕら（２００２）“Ｂｌｏｃｋ−ｂｙ−ｂｌｏｃｋ ｇｒｏｗｔｈ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ Ｓｉ／ＳｉＧｅ ｓｕｐｅｒｌａｔｔｉｃｅ ｎａｎｏｗｉｒｅｓ”Ｎａｎｏ Ｌｅｔｔｅｒｓ ２，８３−８６；及び米国特許出願６０／３７０，０９５（２００２年４月２日），発明者Ｅｍｐｅｄｏｃｌｅｓ，発明の名称“Ｎａｎｏｗｉｒｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ｅｎｃｏｄｉｎｇ ｉｎｆｏｒｍａｔｉｏｎ”に記載されている。他のヘテロ構造にも同様のアプローチを適用することができる。

所定態様では、ナノ構造集合ないし集団はサイズ及び／又は形状が実質的に単分散である。例えば米国特許出願２００２００７１９５２，発明者Ｂａｗｅｎｄｉら，発明の名称“Ｐｒｅｐａｒａｔｉｏｎ ｏｆ ｎａｎｏｃｒｙｓｔａｌｌｉｔｅｓ”参照。

ナノ構造のシルセスキオキサン及び他のリガンドコーティング、ＳｉＯ₂シェル、並びに金属ナノ構造の酸化は米国特許出願６０／６３２，５７０（前出）、１１／１４７，６７０、及び１１／２９９，２９９に記載されている。

以上、明確に理解できるように本発明を多少詳細に記載したが、本発明の真の範囲を逸脱することなく形態や細目に種々の変更が可能であることは以上の開示から当業者に自明である。例えば、上記全技術及び装置は種々に組み合わせて使用することができる。本明細書に引用した全刊行物、特許、特許出願、及び／又は他の文献はその開示内容全体を全目的で本明細書に援用し、各刊行物、特許、特許出願、及び／又は他の文献を全目的で援用すると個々に記載していると同等にみなす。

Claims (15)

1. 第１層を提供する段階と；
   液体形態のスピンオン誘電体を含有する溶液に分散したナノ構造を提供する段階であって、液体形態のスピンオン誘電体がシルセスキオキサンを含む前記段階と；
   ナノ構造が第１層上に単層アレイを形成するように、前記溶液を第１層上に配置する段階と；
   液体形態のスピンオン誘電体を硬化させ、単層アレイにおけるナノ構造がランダムに分配されたマトリックスとして固体形態のスピンオン誘電体を提供する段階を含む、ナノ構造アレイの形成方法。
2. 第１層を提供する段階と；
   液体形態のスピンオン誘電体を含有する溶液に分散したナノ構造を提供する段階と；
   ナノ構造が第１層上に単層アレイを形成するように、前記溶液を第１層上に配置する段階と；
   液体形態のスピンオン誘電体を硬化させ、単層アレイにおけるナノ構造がランダムに分配されたマトリックスとして固体形態のスピンオン誘電体を提供する段階であって、前記固体形態のスピンオン誘電体が酸化ケイ素、酸化アルミニウム、酸化ハフニウム、酸化ランタン、又は酸化タンタルを含む前記段階と
   を含む、ナノ構造アレイの形成方法。
3. 第１層が誘電体材料、酸化物、窒化物、酸化ケイ素、窒化ケイ素、酸化ハフニウム、及びアルミナから構成される群から選択される材料を含む請求項１又は２に記載の方法。
4. 第１層を基板上に配置し、前記基板が半導体を含み、第１層が誘電体材料を含み、厚さ１ｎｍ〜１０ｎｍである請求項１又は２に記載の方法。
5. 基板がソース領域と、ドレイン領域と、ソース領域とドレイン領域の間でナノ構造の単層アレイの下に配置されたチャネル領域を含み；前記方法がゲート電極を固体形態のスピンオン誘電体上に配置する段階を含む請求項４に記載の方法。
6. ゲート電極を固体形態のスピンオン誘電体上に配置する前に誘電体層を固体形態のスピンオン誘電体上に配置する段階を含む請求項５に記載の方法。
7. 第１層上に溶液を配置する段階が前記溶液を第１層にスピンコートする段階を含む請求項１又は２に記載の方法。
8. 固体形態のスピンオン誘電体が酸化ケイ素を含む請求項１に記載の方法。
9. 液体形態のスピンオン誘電体が液体形態のスピンオングラスであり、固体形態のスピンオン誘電体が固体形態のスピンオングラスである請求項２に記載の方法。
10. 液体形態のスピンオン誘電体がシルセスキオキサンを含む光重合性化合物を含む、請求項１又は２に記載の方法であって、前記方法が、
    第１層の少なくとも第１領域と前記領域上に配置された溶液に適切な波長の光を照射し、第１領域のスピンオン誘電体を硬化させると同時に、第１層の少なくとも第２領域と前記領域上に配置された溶液を光から保護し、第２領域のスピンオン誘電体を未硬化状態に維持する段階と；
    硬化したスピンオン誘電体とそこに含まれるナノ構造を除去せずに、未硬化スピンオン誘電体とそこに含まれるナノ構造を第１層から除去する段階を含む、方法。
11. ナノ構造がパラジウム、白金、ニッケル、又はルテニウムを含む請求項１又は２に記載の方法。
12. 第１層を提供する段階と；
    ナノ構造集団を第１層に堆積する段階と；
    ナノ構造が単層アレイとして集合するように、第１層に堆積したナノ構造を外部溶媒蒸気に暴露する段階を含む、ナノ構造アレイの形成方法。
13. ナノ構造を外部溶媒蒸気に暴露する段階が、第１の溶媒を液体形態で提供する段階と、
    第１の溶媒を加熱して溶媒蒸気を発生させる段階を含む請求項１２に記載の方法。
14. ナノ構造集団を第１層に堆積する段階が、少なくとも１種類の第２の溶媒を含有する溶液にナノ構造を分散させる段階と、溶液を第１層上に配置する段階を含む請求項１２に記載の方法。
15. ナノ構造が実質的に球状のナノ構造又は量子ドットを含む請求項１２に記載の方法。

Images