JP2013138174A - 光電変換装置 - Google Patents

Abstract

【課題】光応答特性の良い光電変換装置を提供する。
【解決手段】光電変換装置は、光電変換により電流を第１の端子に出力する第１の光電変換素子（１０）と、前記第１の光電変換素子の第１の端子の電位を検出する第１の検出手段（３０）と、前記第１の検出手段により検出された電位に基づく信号を前記第１の光電変換素子の第１の端子にフィードバックし、前記第１の光電変換素子の第１の端子の電位に基づく電流を第１の電流出力端子に出力する第１のフィードバック手段（４０）と、前記第１の光電変換素子の第１の端子へ電流を供給する電流供給手段（５０）とを有することを特徴とする。
【選択図】図２

Description

本発明は、光電変換装置に関する。

特許文献１は、フォトトランジスタとフィードバック手段を用いた光電変換装置を開示している。その光電変換装置は、定電流源とその定電流源によって駆動されるＭＯＳＦＥＴでソース接地回路を構成しており、そのＭＯＳＦＥＴのゲートとソース間の電圧で、フォトトランジスタのベース電位を定めている。また、その光電変換装置は、光量が変化した際、フォトトランジスタのコレクタ電流が変化するので、そのベースとエミッタ間の電圧が変化するが、この時、フォトトランジスタのベース電位ではなくエミッタ電位が主に変動する構成となっている。光電流でバイアスされたベースではなく、より大きな電流（〜ｈＦＥ×光電流）でバイアスされたエミッタの電位が動くようにすることで光応答性を向上させている。すなわち、光量が変化してから、ベース電位とエミッタ電位の変化が完了するまでの時間の短縮を行っている。

特開２０００−７７６４４号公報

本発明の目的は、光応答特性の良い光電変換装置を提供することである。

本発明の光電変換装置は、光電変換により電流を第１の端子に出力する第１の光電変換素子と、前記第１の光電変換素子の第１の端子の電位を検出する第１の検出手段と、前記第１の検出手段により検出された電位に基づく信号を前記第１の光電変換素子の第１の端子にフィードバックし、前記第１の光電変換素子の第１の端子の電位に基づく電流を第１の電流出力端子に出力する第１のフィードバック手段と、前記第１の光電変換素子の第１の端子へ電流を供給する電流供給手段とを有することを特徴とする。

電流供給手段によって電流を第１の光電変換素子の第１の端子に供給することにより、光応答特性の良い光電変換装置を提供することができる。

ソース接地回路の動作点を表す概念図である。 第１の実施形態の構成例を示す図である。 第１の実施形態の構成例を示す図である。 第１の実施形態の説明図である。 第２の実施形態の構成例を示す図である。 第２の実施形態の構成例を示す図である。 第３及び第４の実施形態の構成例を示す図である。 第５の実施形態の構成例を示す図である。 第５の実施形態の構成例を示す図である。 第６の実施形態の構成例を示す図である。 第７の実施形態の構成例を示す図である。 第８の実施形態の構成例を示す図である。 第８の実施形態の構成例を示す図である。 第９の実施形態の構成例を示す図である。 第１０の実施形態の構成例を示す図である。 第１１の実施形態の構成例を示す図である。 第１２の実施形態の構成例を示す図である。 第１３の実施形態の構成例を示す図である。

（第１の実施形態）
図２は、本発明の第１の実施形態に係る光電変換装置（センサ）の構成例を示す図である。光電変換装置は、第１の光電変換素子１０と、第１の光電変換素子１０で発生した光電流が入力される第１の端子２０と、第１の検出手段３０と、第１のフィードバック手段４０と、電流供給手段５０と、第１の電流出力端子６０とを有する。光電変換素子１０は、光電変換により電流を端子２０に出力する。検出手段３０は、光電変換素子１０の端子２０の電位を検出する。フィードバック手段４０は、検出手段３０により検出された電位に基づくフィードバック信号を光電変換素子１０の端子２０にフィードバックし、光電変換素子１０の端子２０の電位に基づく電流を電流出力端子６０に出力する。電流供給手段５０は、光電変換素子１０の端子２０へ電流を供給する。図２において、光電流が入力される端子２０の電位を検出手段３０で検出し、フィードバック手段４０を用いてフィードバックをかけることによって、光電流が変化した際の端子２０の電位変動を低減することができる。

本実施形態においては、電流供給手段５０から端子２０に電流を供給することにより、光応答性を改善することができる。

図３は、図２の光電変換装置の具体的な回路構成例を示す図である。まず、図２と図３の対応について説明する。第１の光電変換素子１０は光電変換を行う第１のフォトダイオードであり、第１の光電変換素子１０の第１の端子２０は第１のフォトダイオード１０のアノードである。第１の検出手段３０は、第１の電界効果トランジスタ（ＭＯＳＦＥＴ）１００及び第１の電流源（定電流源）９０を有する。第１のフィードバック手段４０は、第１のバイポーラトランジスタ８０及び第２の電界効果トランジスタ（ＭＯＳＦＥＴ）７０を有する。フォトダイオード１０のアノード２０は、第１の電界効果トランジスタ１００のゲート及びバイポーラトランジスタ８０のベースに接続される。フォトダイオード１０のカソードは、電源電圧端子１２０に接続される。第１の電界効果トランジスタ１００は、ソースが電源電圧端子１２０に接続され、ドレインが第１の電流源９０を介してグランド端子に接続される。第２の電界効果トランジスタ７０は、ソースがバイポーラトランジスタ８０のエミッタに接続され、ゲートが第１の電界効果トランジスタ１００のドレインに接続され、ドレインが電流出力端子６０に接続される。バイポーラトランジスタ８０は、コレクタが電源電圧端子１２０に接続される。電流供給手段５０は、第２の電流源１１０を有し、電源電圧端子１２０及びフォトダイオード１０のアノード２０間に接続される。検出手段３０は、定電流源９０とＭＯＳＦＥＴ１００のソース接地回路で構成されている。電源電圧端子１２０は電源Ｖｃｃに接続されている。本実施形態においては、端子２０での光電流が一定値以下となる場合に、電流源１１０から端子２０に一定電流を供給することにより、端子２０の電流を一定に保つことができるので、端子２０の電位変動を抑えることが可能となる。例えば、露光状態から光電流が一定値以下となる検出動作開始前の暗い状態に変化した場合の端子２０の電位変動をより低減できる。その結果、再び露光状態にして光が照射され、検出動作を開始する際の端子２０の電流を用いてベースに付随する容量を充電する時間を低減することができる。その結果、光電流の小さい場合の光応答性を改善することができる。

図３において、電流源１１０がない場合、バイポーラトランジスタ８０のベース電位とエミッタ電位は、センサ照度（もしくは光電変換素子１０の光電流値）に対して、図１のように変化する。図１は、ソース接地回路の動作点を表す概念図である。図１の横軸は、光量（もしくは、光電流＝ベース電流）である。横軸はｌｏｇスケールであり、１目盛毎に光量が２倍になる。縦軸は電位である。光量の指数関数的な増加に対して、ベースとエミッタ間の電圧がリニアに増加していくことがわかる。これは、ベースとエミッタ間の電圧Ｖｂｅとコレクタ電流Ｉｃの間に次式（１）の関係が成り立つためである。

ここで、Ｉｓは飽和電流、ｑは電気素量、ｋはボルツマン定数、Ｔは絶対温度である。光量が増加する際には、ベース電位１５１がわずかに上昇することで、ソース接地回路の出力が低下することにより、エミッタ電位１５２が低下する。よって、光量の変化の際には、ベース電位１５１にも多少の変動を生じる。今、光電変換素子１０が検出すべき光量の範囲が、図１において、横軸の目盛０〜２０であるとする。検出動作を開始する前の状態が、それよりも暗い状態（例えばほぼ遮光状態にして、横軸の目盛が−１０）であった場合には、ベース電位１５１が不必要に低下してしまう。この状態から、再び露光状態にして光（光量は図１の横軸の目盛０〜２０の範囲）が照射され検出動作を開始した際には、光電流でベースに付随する容量を充電する。これにより、ベース電位１５１を目盛−１０のベース電位１５１から、目盛０のベース電位１５１まで持ち上げる必要がある。この例のようにベース電位１５１の変動つまり低下分がわずかであっても、その低下分を持ち上げるためにベースに付随する容量を充電する光電流が小さい場合には、この持ち上げ動作に要する時間がかかり、光応答性が悪化してしまうという課題がある。

図３において、電流源１１０から電流を供給した場合に、それがどのように変化するかの一例を図４に示す。図４では、図１に対しての横軸と縦軸を拡大している。ベース電位４０２は、電流源１１０がない場合のバイポーラトランジスタ８０のベース電位である。エミッタ電位４０３は、電流源１１０がない場合のバイポーラトランジスタ８０のエミッタ電位である。ベース電位４０１は、電流源１１０を設けた場合のバイポーラトランジスタ８０のベース電位である。エミッタ電位４０４は、電流源１１０を設けた場合のバイポーラトランジスタ８０のエミッタ電位である。図４においては、電流源１１０から供給される電流値が、図４の横軸の目盛が−３相当の光量時に図３の光電変換素子１０で発生する光電流値とおよそ等しい場合を表している。以下、電流源１１０がある時の電流−電圧特性が、図４のように変化する理由を説明する。

図３において、バイポーラトランジスタ８０のコレクタ電流Ｉｃは、次式（２）で表される。

ここで、ｈＦＥはバイポーラトランジスタ８０の電流増幅率、Ｉｐは光電変換素子１０の光電流、Ｉｓｕｐは電流源１１０の電流値である。式（１）及び式（２）から、次式（３）を導出することができる。

式（３）から、図３の光電変換素子１０の光電流Ｉｐが半分になった場合、すなわち、図４の横軸のセンサ照度が一目盛低下した場合のベースとエミッタ間の電圧Ｖｂｅの低下量を見積もることができる。式（３）において、光電流ＩｐがＩｐ／２となる場合の電圧Ｖｂｅの低下量ΔＶｂｅは、次式（４）になる。

式（４）において、ＩｓｕｐがＩｐに対して無視できる場合、次式（５）が成立する。

図４において、例えば、横軸のセンサ照度が、目盛４から３に低下する場合、式（４）において、電流Ｉｓｕｐ（横軸の目盛が−３相当）は、Ｉｐ／２⁷の大きさしかないので、電流Ｉｓｕｐが無視できる。その結果、ベースとエミッタ間の電圧Ｖｂｅの低下量ΔＶｂｅは式（５）のようになる。これは、図１の場合と同等の結果である。しかし、更に低照度の領域で、式（４）において、電流Ｉｓｕｐが無視できない領域になってくると、ベースとエミッタ間の電圧Ｖｂｅの低下量ΔＶｂｅは、式（５）よりも小さくなってくる。すなわち、図４において、横軸のセンサ照度が一目盛低下しても、ベースとエミッタ間の電圧Ｖｂｅがあまり変化しなくなってくる。更に、低照度の領域で、式（４）において、逆に光電流Ｉｐが電流Ｉｓｕｐに対して無視できる程度の大きさの領域においては、ΔＶｂｅ＝０となって、ベースとエミッタ間の電圧Ｖｂｅは変化しなくなる。最終的に、ベースとエミッタ間の電圧Ｖｂｅは、式（３）から、式（６）で一定となる。

このように、電流供給手段５０を追加し、電流供給手段５０として電流源１１０を用いることによって、通常、光量を検出する範囲より暗い状態から、図４の横軸の例えば目盛０にセンサ照度が変化する場合のベース電位の変化量が低減していることがわかる。これにより、ベース電位を持ち上げるために、ベースに付随する容量を充電する時間を短縮することが可能となる。よって、光応答性を向上させることが可能となる。

以上のように、光電変換素子１０の端子２０に電流供給手段５０として第２の電流源１１０を設けることにより、光量変動による端子２０の電位変動を抑えることが可能となり、光応答特性の良い光電変換装置を提供することができる。

なお、上記の説明では電流源１１０の電流値が、図４の横軸の目盛が−３相当の場合を例にとって説明を行った。センサで検出する最低照度が、図４の横軸の目盛０とすると、最低照度時には、電流源１１０から光電流の１／８の誤差電流が発生することを意味する。よって、ベース電位の低下量を減らす観点では、電流源１１０の電流を増加することが望ましいが、Ｓ／Ｎの観点では増加させすぎないことが望ましい。両者のトレードオフから、最適な電流値が決定される。

（第２の実施形態）
図５及び図６を用いて、本発明の第２の実施形態に係る光電変換装置について説明する。以下、本実施形態が第１の実施形態と異なる点についてのみ説明する。電流供給手段５０は、ダイオード１２１を有する。ダイオード１２１は、リーク電流により端子２０に電流を供給する。また、図６に光電変換素子１０とダイオード１２１の断面構造の例を示す。図６において、Ｎ型領域１２２中に、Ｐ型領域１２３、コンタクト部１２４、Ｎ型コンタクト部１２５が設けられている。また、１２６は層間絶縁膜、１２７は遮光膜である。図６において、Ｎ型領域１２２とＰ型領域１２３で光電変換素子１０が構成されている。また、コンタクト部１２４とＮ型コンタクト部１２５でダイオード１２１が構成されている。コンタクト部１２４は端子２０に接続されており、Ｎ型コンタクト部１２５は電源電圧端子１２０に接続されている。図６のように、コンタクト部１２４とＮ型コンタクト部１２５でダイオード１２１を構成することにより、電流供給手段５０を簡便に追加することができ、省スペース化の効果が得られる。

図６において、コンタクト部１２４とＮ型コンタクト部１２５は、それぞれ高濃度領域であるため、ダイオード１２１中の空乏層幅は狭くなり、高電界が印加される。電界次第では、雪崩現象によりダイオード１２１の両端子間に大きなリーク電流が発生する。よって、ダイオード１２１は、リーク電流により端子２０に電流を供給する。

以上のように、電流供給手段５０としてリーク電流を供給するダイオード１２１を用いることにより、省スペース化の効果が得られる。

（第３の実施形態）
図７を用いて、本発明の第３の実施形態に係る光電変換装置について説明する。以下、本実施形態が第１の実施形態と異なる点についてのみ説明する。図７においては、電流供給手段５０として、ＭＯＳＦＥＴ１３０を用いている。電流出力端子６０からの出力電流を用いて、センサ照度の検出を行う場合は、ＭＯＳＦＥＴ１３０をオフにする、もしくは流れる電流値を小さくすることで、ＭＯＳＦＥＴ１３０により光電変換素子１０の光電流に重畳される誤差電流の影響を低減することができる。更に述べると、センサを用いるシステムにおいて、特定のタイミングでのみセンサ照度がセンサの光量検出範囲より低下する場合（例えば、遮光される場合）は、その時のみ、ＭＯＳＦＥＴ１３０から所定の電流が供給されるようにゲート電位を駆動すればよい。

電流供給手段５０は、第１の期間には第１の電流値の電流を光電変換素子１０の端子２０に供給し、第２の期間には第１の電流値より小さい第２の電流値の電流を光電変換素子１０の端子２０に供給する又は電流を供給しない。第１の期間は画素信号を生成する期間であり、第２の期間は照度の検出を行う期間である。以上のように、電流供給手段５０は、光電変換装置の動作状態や光量に応じて、光電変換素子１０の端子２０への電流供給をオフする、もしくは供給電流を小さくすることにより、誤差電流によるＳ／Ｎの悪化を低減することができる。

（第４の実施形態）
図７を用いて、本発明の第４の実施形態に係る光電変換装置について説明する。以下、本実施形態が第１の実施形態と異なる点についてのみ説明する。本実施形態は、電源投入時の駆動方法に関する。図７において、電源を投入した際、すなわち電源電圧端子１２０の電圧を０Ｖから電源電圧Ｖｃｃに設定した際に、バイポーラトランジスタ８０のベース電位が０Ｖから定常電位に達するまでに長い時間を要してしまう。これは、光電流によるベースに付随する寄生容量の充電に時間がかかるためであり、低輝度時ほど光電流が小さいため、時間を要する。よって、電源投入後の一定期間にベース電位を所定の電位に持ち上げる手段を設けることが望ましい。図７において、電源投入後の一定期間に、ＭＯＳＦＥＴ１３０のゲート電位を下げて、より大きな電流を供給することで、その役割を果たすことができる。よって、素子を追加することなく、ベース電位を持ち上げる手段を設けることができるので、省スペース化の効果が得られる。

電流供給手段５０は、第１の期間には第１の電流値の電流を光電変換素子１０の端子２０に供給し、第２の期間には第１の電流値より小さい第２の電流値の電流を光電変換素子１０の端子２０に供給する又は電流を供給しない。第１の期間は電源投入後の一定期間であり、第２の期間は第１の期間の後の期間である。以上のように、電流供給手段５０は、電源投入時に、光電変換素子１０の端子２０への供給電流を大きくすることにより、素子を追加することなく、ベース電位を持ち上げる手段を設けることができるので、省スペース化の効果が得られる。

（第５の実施形態）
図８を用いて、本発明の第５の実施形態に係る光電変換装置について説明する。以下、本実施形態が第１の実施形態と異なる点についてのみ説明する。本実施形態は、深さ方向に複数の光電変換素子１０及び１１を積層した構成に関する。図８において、Ｎ⁺領域１３５上に、Ｎ型領域１４０、Ｐ型領域１５０、Ｎ型領域１６０、Ｐ型領域１７０、表面Ｎ⁺領域１８０と、Ｎ型領域とＰ型領域が交互に積層されており、Ｐ型領域１５０及び１７０はそれぞれ異なる深さに形成されている。シリコンに入射した光は波長の長いものほど深く侵入するので、Ｐ型領域１５０及び１７０からは異なる波長帯域の光に対する光信号を得ることができる。このように図８においては、Ｎ型領域１４０、Ｐ型領域１５０、Ｎ型領域１６０から光電変換素子１０が、Ｎ型領域１６０、Ｐ型領域１７０、表面Ｎ⁺領域１８０から光電変換素子１１が形成されており、深さ方向に複数の光電変換素子１０及び１１が積層されている。Ｐ型領域１５０及び１７０のそれぞれにコンタクト部１９０及び２００を設けて、それぞれの光電変換素子１０及び１１から光電流を読み出す構成となっており、それぞれの光電変換素子１０及び１１に対して、それぞれの読み出し回路２２０及び２２１を設けている。読み出し回路２２０及び２２１は、それぞれ、図３の光電変換装置において光電変換素子１０を除く構成と同じ構成を有する。それぞれの読み出し回路２２０及び２２１は、それぞれの検出手段３０及び３１を有しており、それぞれの定電流源９０及び９１、及びそれぞれのＭＯＳＦＥＴ１００及び１０１を有する。また、それぞれのフィードバック手段４０及び４１を有しており、それぞれのＭＯＳＦＥＴ７０及び７１、及びそれぞれのバイポーラトランジスタ８０及び８１を有する。また、それぞれの電流供給手段５０及び５１として、それぞれの定電流源１１０及び１１１を有する。また、それぞれの電流出力端子６０及び６１を有する。また、図８においては、Ｎ型領域１４０及び１６０、表面Ｎ⁺型領域１８０中にＮ型コンタクト部２１０を設けて、電源端子１２０に接続している。このように、図８においては、光電変換素子１０及び１１のそれぞれに対して読み出し回路２２０及び２２１を設けて、それぞれ電流源１１０及び１１１を設けている。これにより、それぞれの光電変換素子１０及び１１の光応答性とＳ／Ｎについて最適化を行うことが可能となる。

図８において、ａはＮ型領域１６０の深さ方向の不純物プロファイルのピーク位置、ｂはＮ⁺領域１３５上に形成された半導体層のトータルの厚さを示している。図８において、光電変換素子１０及び１１の分光特性は、主に、この２つのファクタａ及びｂにより決まる。ａとｂが、ある値の場合の分光特性シミュレーション結果を図９に示す。図９において、横軸が照射光の波長、縦軸がそれぞれの光電変換素子１０及び１１から得られる光電流である。光電流特性９０２は波長１強にピークを持っている光電変換素子１１の特性であり、光電流特性９０１は波長３強にピークを持っている光電変換素子１０の特性である。図９のような分光特性の場合、ほとんどの分光特性の光源に対して、光電変換素子１０は１１よりも大きな光電流を得ることができる。よって、電流源１１１よりも電流源１１０の方がより大きな電流を設定しても、同等のＳ／Ｎを得ることができる。ゆえに、電流源１１０及び１１１の電流値を個別に設定し、それぞれの光電変換素子１０及び１１の光応答性とＳ／Ｎについて最適化を行うことが可能となる。複数の電流供給手段５０，５１のうちの一の電流供給手段５０は、少なくとも他の一の電流供給手段５１とは異なる電流値の電流を供給する。

光電変換素子１０，１１、検出手段３０，３１、フィードバック手段４０，４１及び電流供給手段５０，５１の組みが複数設けられる。複数の光電変換素子１０，１１は、第１の導電型（例えばＰ型）の光電変換領域１５０，１７０と、第１の導電型と逆の導電型である第２の導電型（例えばＮ型）の領域１８０，１６０，１４０を交互に複数積層することにより、深さ方向に積層される。以上のように、深さ方向に積層したそれぞれの光電変換素子１０及び１１のそれぞれの端子２０及び２１に電流供給手段５０及び５１をそれぞれ設けることにより、それぞれの光電変換素子１０及び１１の光応答性とＳ／Ｎについて最適化を行うことが可能となる。

（第６の実施形態）
図１０を用いて、本発明の第６の実施形態に係る光電変換装置について説明する。以下、本実施形態が第３の実施形態と異なる点についてのみ説明する。図１０において、電流低下検出手段（電流検出手段）２３０を設けている。電流低下検出手段２３０は、バイポーラトランジスタ２４０、２５０、電流源２６０、コンパレータ２７０、ＭＯＳＦＥＴ２８０、２９０、及び電流源３００を有する。また、バイポーラトランジスタ３０１及び電流出力端子３０５を有する。電流低下検出手段２３０によりＭＯＳＦＥＴ１３０のゲート電位を制御することにより、光電変換装置の駆動を簡便化することが可能となる。

バイポーラトランジスタ２４０及び２５０のベースとエミッタ間電圧とコレクタ電流の間には第１の実施形態で示した式（１）の関係がある。よって、ＭＯＳＦＥＴ７０のドレイン電流より電流源２６０の電流の方が大きい場合は、コンパレータ２７０の正転端子電圧が反転端子電圧より高いため、コンパレータ２７０の出力は電源電圧レベルとなる。ゆえに、ＭＯＳＦＥＴ２８０がオフ状態となるので、ＭＯＳＦＥＴ１３０のゲート電位は、電流源３００の電流値とＭＯＳＦＥＴ２９０のサイズで決まるバイアス電位に設定される。逆に、ＭＯＳＦＥＴ７０のドレイン電流より電流源２６０の電流の方が小さい場合は、コンパレータ２７０の反転端子電圧が正転端子電圧より高いため、コンパレータ２７０の出力はグランドレベルとなる。ゆえに、ＭＯＳＦＥＴ２８０がオン状態となるので、ＭＯＳＦＥＴ１３０のゲート電位は高くなり、ＭＯＳＦＥＴ１３０のドレイン電流は低下する。ＭＯＳＦＥＴ７０のドレイン電流は、光電変換素子１０の光電流（センサ照度）で決まるので、上記の説明より、センサ照度が一定以上の場合は、ＭＯＳＦＥＴ１３０のドレイン電流が低下する。これにより、外部からの制御信号によりＭＯＳＦＥＴ１３０を制御しなくても、例えばセンサが遮光された場合には、自動的にＭＯＳＦＥＴ１３０のドレイン電流を増加させる。それ以外の場合にはＭＯＳＦＥＴ１３０のドレイン電流を低減し、誤差電流を低減することが可能となる。よって、光電変換装置の駆動を簡便化することが可能となる。なお、バイポーラトランジスタ３０１は、バイポーラトランジスタ２４０とカレントミラー回路を構成しており、ＭＯＳＦＥＴ７０のドレインから出力された電流をコピーし、電流出力端子３０５から出力している。

電流低下検出手段（電流検出手段）２３０は、電流出力端子６０，３０５の電流を検出する。電流供給手段５０は、電流低下検出手段２３０により検出される電流に応じて供給する電流値が変わる。以上のように、電流低下検出手段２３０によりＭＯＳＦＥＴ１３０を制御することにより、光電変換装置の駆動を簡便化することが可能となる。

（第７の実施形態）
図１１を用いて、本発明の第７の実施形態に係る光電変換装置について説明する。以下、本実施形態が第６の実施形態と異なる点についてのみ説明する。図１１においては、複数の画素３１０及び３１１を有している。画素３１０及び３１１は、それぞれ、図７の光電変換装置と同じ構成を有する。それぞれの画素３１０及び３１１は、それぞれの光電変換素子１０及び１１を有している。また、それぞれの検出手段３０及び３１を有しており、それぞれの定電流源９０及び９１、及びそれぞれのＭＯＳＦＥＴ１００及び１０１を有する。また、それぞれのフィードバック手段４０及び４１を有しており、それぞれのＭＯＳＦＥＴ７０及び７１、及び、それぞれのバイポーラトランジスタ８０及び８１を有する。また、それぞれの電流供給手段５０及び５１として、それぞれのＭＯＳＦＥＴ１３０及び１３１を有する。また、それぞれの電流出力端子６０及び６１を有する。また、図１１において、最小電流検出手段３１５が設けられている。最小電流検出手段３１５は、図１０の電流低下検出手段２３０と同様の構成を有し、バイポーラトランジスタ２４０及び２４１を有している。また、バイポーラトランジスタ３０１及び３０２を有している。また、電流出力端子３０５及び３０６を有している。また、ＭＯＳＦＥＴ３２０及び３２１を有している。また、電流源３３０を有している。また、ＭＯＳＦＥＴ３４０及び電流源３５０を有している。図１１においては、複数の電流供給手段５０及び５１を同一の最小電流検出手段３１５によって制御することにより、省スペース化の効果が得られる。

図１１において、式（１）から、電流出力端子６０及び６１からの出力電流でバイポーラトランジスタ２４０及び２４１のベースとエミッタ間電圧がそれぞれ決まり、ＭＯＳＦＥＴ３２０及び３２１のゲート電位が決まる。電流源３３０の電流は、ＭＯＳＦＥＴ３２０及び３２１に流し込まれるが、ＭＯＳＦＥＴ３２０及び３２１のゲート電位差が大きい場合は、ゲート電位が大きい方のＭＯＳＦＥＴはゲートとソース間電圧が小さいことにより、オフ状態となる。今、仮に、ＭＯＳＦＥＴ３２１がオフ状態とし、ＭＯＳＦＥＴ３２０のゲート電位をＶｐとした場合のコンパレータ２７０の反転端子電位を以下で求める。

電流源３３０の電流値をＩａとし、これがＭＯＳＦＥＴ３２０を流れる電流に等しいとすると、一般的なＭＯＳＦＥＴのドレイン電流の式から、次式（７）が成立する。

ここで、ＶｇｓはＭＯＳＦＥＴ３２０のゲート及びソース間電圧、Ｖｔｈは閾値電圧であり、また、βは次式（８）の通りである。

ここで、μ₀はキャリアの移動度、Ｃ_oxはＭＯＳＦＥＴの単位面積当たりのゲート容量、ＷはＭＯＳＦＥＴのゲート幅、ＬはＭＯＳＦＥＴのゲート長である。式（７）から、電圧Ｖｇｓは次式（９）のようになる。

よって、コンパレータ２７０の反転端子電圧Ｖｎは、次式（１０）となる。

図１１において、この反転端子電圧Ｖｎがコンパレータ２７０の正転端子電圧を下回った時に、コンパレータ２７０の出力は電源電圧となり、ＭＯＳＦＥＴ２８０がオフすることにより、ＭＯＳＦＥＴ１３０及び１３１のゲートにバイアス電位が与えられる。式（９）より、反転端子電圧Ｖｎは、ゲート電位Ｖｐにより決まるので、画素３１０及び３１１の出力電流の最小値がある値を下回った時にＭＯＳＦＥＴ１３０及び１３１からバイアス電流が供給される。

光電変換素子１０，１１、検出手段３０，３１、フィードバック手段４０，４１及び電流供給手段５０，５１の組みが複数設けられる。最小電流検出手段３１５は、複数の電流出力端子６０，６１の電流のうちの最小値の電流を検出する。複数の電流供給手段５０，５１は、最小電流検出手段３１５により検出される最小値の電流に応じて供給する電流値が変わる。以上のように、複数の電流供給手段５０及び５１を同一の最小電流検出手段３１５によって制御することにより、画素毎に電流検出手段を設ける必要がなくなり、省スペース化の効果が得られる。

なお、バイポーラトランジスタ３０１及び３０２は、バイポーラトランジスタ２４０及び２４１とそれぞれカレントミラー回路を構成している。これにより、ＭＯＳＦＥＴ７０及び７１のドレインからそれぞれ出力された電流をコピーし、電流出力端子３０５及び３０６からそれぞれ出力している。

（第８の実施形態）
図１２を用いて、本発明の第８の実施形態に係る光電変換装置について説明する。以下、本実施形態が第１の実施形態及び図８と異なる点についてのみ説明する。図１２においては、電流供給手段５０は、図８と同様に、第２の光電変換素子１１と、第２の端子２１と、第２の検出手段３１と、第２のフィードバック手段４１と、ＭＯＳＦＥＴ５００，５１０とを有する。第２の光電変換素子１１は、例えば第２のダイオードであり、光電変換により電流を第２の端子２１に出力可能である。第２の検出手段３１は、第３の電界効果トランジスタ（ＭＯＳＦＥＴ）１０１及び第３の電流源（定電流源）９１を有し、第２の端子２１の電位を検出する。第２のフィードバック手段４１は、第２のバイポーラトランジスタ８１及び第４の電界効果トランジスタ（ＭＯＳＦＥＴ）７１を有する。また、第２のフィードバック手段４１は、第２の検出手段３１より検出された電位に基づく信号を第２の端子２１にフィードバックし、第２の端子２１の電位に基づく電流を第２の電流出力端子６１に出力する。第２の端子２１は、ＭＯＳＦＥＴ１０１のゲート及び第２のバイポーラトランジスタ８１のベースに接続される。ＭＯＳＦＥＴ１０１は、ドレインが第３の電流源９１に接続される。ＭＯＳＦＥＴ７１は、ソースが第２のバイポーラトランジスタ８１のエミッタに接続され、ゲートがＭＯＳＦＥＴ１０１のドレインに接続され、ドレインが第２の電流出力端子６１に接続される。第５の電界効果トランジスタ（ＭＯＳＦＥＴ）５００は、ドレインが第２の端子２１に接続され、ソースが第２の光電変換素子（第２のフォトダイオード）のアノードに接続される。第６の電界効果トランジスタ（ＭＯＳＦＥＴ）５１０は、ドレインが第１の光電変換素子（第１のフォトダイオード）１０のアノードに接続され、ソースが第２の光電変換素子（第２のフォトダイオード）１１のアノードに接続される。ＭＯＳＦＥＴ５００及び５１０は、電流加算手段であり、第２の光電変換素子１１で発生する電流を用いて第１の光電変換素子１０の第１の端子２０へ電流を出力する。

ＭＯＳＦＥＴ５００をオン状態、ＭＯＳＦＥＴ５１０をオフ状態で動作させた場合には、光電変換素子１０及び１１で発生した光電流はそれぞれ、バイポーラトランジスタ８０及び８１で増幅され、電流出力端子６０及び６１から出力される。この場合に、光電変換素子１０に照射されている光が、図１の横軸の目盛が−１０の照度の状態から、０の照度の状態に変化した場合、光電流で端子２０に付随する容量を充電する。これにより、図１のベース電位１５１を、目盛−１０のベース電位１５１から、目盛０のベース電位１５１まで持ち上げる必要がある。これに要する時間は、端子２０に付随する容量をＣ、ベース電位１５１の変化分をΔＶ、光電変換素子１０の光電流をＩとすると、Ｃ・ΔＶ／Ｉとなる。

これに対して、ＭＯＳＦＥＴ５００をオフ状態、ＭＯＳＦＥＴ５１０をオン状態で動作させた場合には、光電変換素子１０及び１１で発生したそれぞれの光電流の加算電流がバイポーラトランジスタ８０で増幅され、電流出力端子６０から出力される。この場合、上記と同様に、光電変換素子１０及び１１に照射されている光が、図１の横軸の目盛が−１０の照度の状態から、０の照度の状態に変化した場合、光電変換素子１０及び１１の光電流で端子２０に付随する容量を充電する。これにより、図１のベース電位１５１を、目盛−１０のベース電位１５１から、目盛０のベース電位１５１まで持ち上げる。これに要する時間は、端子２０に付随する容量をＣ、ベース電位１５１の変化分をΔＶ、光電変換素子１０及び１１の光電流をともにＩとすると、Ｃ・ΔＶ／２Ｉとなる。よって、充電に要する時間を、上記の場合の１／２に短縮できることができる。なお、バイポーラトランジスタ８０に流れ込む光電流が２倍になるので、図１のベース電位１５１とエミッタ電位１５２は、横軸の１目盛分だけ、センサ照度の高い方へシフトするが、センサ照度の変化に対するベース電位１５１の変化分ΔＶは変化しない。

このように、電流供給手段５０中の光電変換素子１１から端子２０へ光電流を供給することによって、光応答性を向上させることが可能となる。

また、図１３は、第１のフィードバック手段４０をＭＯＳＦＥＴ７０のみで構成し、第２のフィードバック手段４１をＭＯＳＦＥＴ７１のみで構成した例を示す。第２の端子２１は、ＭＯＳＦＥＴ１０１のゲート及びＭＯＳＦＥＴ７１のソースに接続される。ＭＯＳＦＥＴ１０１は、ドレインが第３の電流源９１に接続される。ＭＯＳＦＥＴ７１は、ゲートがＭＯＳＦＥＴ１０１のドレインに接続され、ドレインが第２の電流出力端子６１に接続される。この例においても、定電流源９０とそれによって駆動されるＭＯＳＦＥＴ１００でソース接地回路を構成しており、そのＭＯＳＦＥＴ１００のゲートとソース間の電圧で、フォトダイオード１０のアノード電位を定めている。光量が変化した際、ＭＯＳＦＥＴ７０の電流が変化するので、そのソース及びゲート間の電圧が変化するが、光電変換素子１０のアノード電位ではなく、ゲート電位が主に変動する構成となっている。光電流でバイアスされたアノードではなく、電流源９０でバイアスされたＭＯＳＦＥＴ７０のゲート電位が動くようにすることで、光応答性を向上させている。この例においても、ＭＯＳＦＥＴ５００をオフ状態、ＭＯＳＦＥＴ５１０をオン状態で動作させて、光電変換素子１１から光電流を端子２０に供給することで、光応答性を向上させることが可能となる。

（第９の実施形態）
図１４を用いて、本発明の第９の実施形態に係る光電変換装置について説明する。本実施形態は、第５及び第８の実施形態を組み合わせたものである。以下、本実施形態が第５及び第８の実施形態と異なる点についてのみ説明する。図１４においては、図８と同様に、光電変換素子１０及び１１が深さ方向に積層されている。

ＭＯＳＦＥＴ５００をオン状態、ＭＯＳＦＥＴ５１０をオフ状態で動作させた場合には、光電変換素子１０及び１１で発生した光電流はそれぞれ、バイポーラトランジスタ８０及び８１で増幅され、電流出力端子６０及び６１から出力される。これにより、異なる色成分の光信号を個別に得ることができる。これに対して、ＭＯＳＦＥＴ５００をオフ状態、ＭＯＳＦＥＴ５１０をオン状態で動作させた場合には、光電変換素子１０及び１１で発生したそれぞれの光電流の加算電流がバイポーラトランジスタ８０で増幅され、電流出力端子６０から出力される。このとき、得られる光信号の色成分は１つとなってしまうが、光応答性を向上させることが可能となる。

なお、図１４の光電変換装置においては、異なる色成分の光電流を得る光電変換素子１０及び１１の光電流を加算する例を示したが、これに限られるものではない。例えば、図１４の光電変換素子１０及び１１を複数組み有する場合には、同色の色成分の光電流を得る光電変換素子同士で光電流を加算することで、光応答性を向上させることも可能である。その場合、第１の光電変換素子１０及び第２の光電変換素子１１は、同色成分の光を光電変換する。

（第１０の実施形態）
図１５を用いて、本発明の第１０の実施形態に係る光電変換装置について説明する。以下、本実施形態が第８の実施形態と異なる点についてのみ説明する。図１５においては、電流供給手段５０は、さらに、ＭＯＳＦＥＴ５２０及び５３０を有する。ＭＯＳＦＥＴ５２０は、ソースが電源端子１２０に接続され、ゲート及びドレインがバイポーラトランジスタ８１のコレクタに接続される。ＭＯＳＦＥＴ５３０は、ソースが電源端子１２０に接続され、ゲートがＭＯＳＦＥＴ５２０のゲートに接続され、ドレインが端子２０に接続される。ＭＯＳＦＥＴ５２０及び５３０は、カレントミラー回路を構成する。

図１５において、光電変換装置は、光電変換素子１１の光電流をバイポーラトランジスタ８１で増幅して電流出力端子６１から出力する。それとともに、光電変換装置は、ＭＯＳＦＥＴ５２０を用いてその出力電流を検出し、ＭＯＳＦＥＴ５３０を用いて、その出力電流に基づいた電流を生成して第１の端子２０に供給する。ＭＯＳＦＥＴ５２０及び５３０は、電流加算手段であり、第２の光電変換素子１１で発生する電流を増幅して、第１の光電変換素子１０の第１の端子２０へ電流を出力する電流を生成する電流増幅手段である。このように第１の端子２０に供給する電流を生成することにより、電流出力端子６１からも信号電流を得ることが可能となる。つまり、端子２０に付随する容量を充電する電流を増加し、光応答性を向上させることが可能となる。

光電変換素子１１の光電流をＩｐ、バイポーラトランジスタ８１の電流増幅率をｈＦＥとすると、ＭＯＳＦＥＴ５２０のドレイン電流はおよそＩｐ・ｈＦＥとなる。このとき、ＭＯＳＦＥＴ５３０のドレイン電流Ｉｄは、式（７）及び式（８）より、次式（１１）となる。

ここで、β₅₂₀はＭＯＳＦＥＴ５２０のβであり、β₅₃₀はＭＯＳＦＥＴ５３０のβである。端子２０に付随する容量を、光電変換素子１０の光電流に加えて、ＭＯＳＦＥＴ５３０のドレイン電流を用いて充電することにより、光応答性を向上させることが可能となる。ただし、第２の光電変換素子１１の感度が第１の光電変換素子１０の感度よりも低く、発生する光電流が小さい場合、もしくは第２の端子２１に付随する容量が第１の端子２０に付随する容量よりも大きい場合がある。その場合、ＭＯＳＦＥＴ５３０の電流の立ち上がりが遅くなってしまい、光応答性向上の効果が得られない。第１の光電変換素子１０の光電流による第１の端子２０の充電に対して、第２の光電変換素子１１の光電流による第２の端子２１の充電完了が遅くなることにより、第１の端子２０の充電が終わってしまってから、ＭＯＳＦＥＴ５３０の電流が立ち上がるためである。そのため、第２の光電変換素子１１の感度は、第１の光電変換素子１０の感度よりも高いことが好ましい。感度は、白色光照射時に得られるトータルの光キャリア数に比例する。また、第２の端子２１に付随する容量は、第１の端子２０に付随する容量より小さいことが好ましい。

なお、式（１１）において、ｈＦＥは、一般的には、例えば１００程度の値をとるので、β₅₃₀／β₅₂₀を１以下の値にして、ＭＯＳＦＥＴ５３０のドレイン電流が大きくなりすぎないように調整することが望ましい。すなわち、ＭＯＳＦＥＴ５２０及び５３０の電流増幅手段は、電流ゲインが１以下であることが望ましい。これは、バイポーラトランジスタ８０のエミッタ電流が大きくなりすぎることにより、バイポーラトランジスタ８０のベース及びエミッタ間電圧並びにＭＯＳＦＥＴ７０のゲート及びソース間電圧が大きくなりすぎて、回路の動作電圧範囲を小さくするためである。

（第１１の実施形態）
図１６を用いて、本発明の第１１の実施形態に係る光電変換装置について説明する。以下、本実施形態が第１０の実施形態と異なる点についてのみ説明する。図１６においては、電流供給手段５０は、図１５のＭＯＳＦＥＴ５２０及び５３０の代わりに、ＭＯＳＦＥＴ５４０、５５０、５６０、５７０、５８０を有する。ＭＯＳＦＥＴ５４０は、ソースがバイポーラトランジスタ８１のエミッタに接続され、ゲートがＭＯＳＦＥＴ７１のゲートに接続される。ＭＯＳＦＥＴ５５０は、ドレイン及びゲートがＭＯＳＦＥＴ５４０のドレインに接続され、ソースがグランド端子に接続される。ＭＯＳＦＥＴ５７０は、ソースが電源端子１２０に接続され、ゲート及びドレインがＭＯＳＦＥＴ５６０のドレインに接続される。ＭＯＳＦＥＴ５８０は、ソースが電源端子１２０に接続され、ゲートがＭＯＳＦＥＴ５７０のゲートに接続され、ドレインが端子２０に接続される。ＭＯＳＦＥＴ５６０は、ゲートがＭＯＳＦＥＴ５５０のゲートに接続され、ソースがグランド端子に接続される。ＭＯＳＦＥＴ５５０及び５６０はカレントミラー回路を構成し、ＭＯＳＦＥＴ５７０及び５８０もカレントミラー回路を構成する。

図１６においては、光電変換装置は、光電変換素子１１の光電流をバイポーラトランジスタ８１で増幅し、その一部を電流出力端子６１から出力し、他の一部を用いて端子２０へ出力する電流を生成している。このように端子２０に供給する電流を生成することにより、バイポーラトランジスタ８１の回路の動作電圧範囲を改善することが可能となる。

光電変換素子１１の光電流をＩｐ、バイポーラトランジスタ８１の電流増幅率をｈＦＥとすると、ＭＯＳＦＥＴ７１及び５４０のドレイン電流の合計はおよそＩｐ・ｈＦＥとなる。このとき、ＭＯＳＦＥＴ７１及び５４０のゲート及びソース間電圧は等しいので、式（７）及び式（８）より、それぞれのＭＯＳＦＥＴ７１及び５４０のβが互い等しければ、ＭＯＳＦＥＴ７１及び５４０のドレイン電流は等しくなる。つまり、ドレイン電流は、それぞれＩｐ・ｈＦＥ／２となる。よって、ＭＯＳＦＥＴ７１により、電流出力端子６１からはＩｐ・ｈＦＥ／２の電流が出力される。また、ＭＯＳＦＥＴ５４０のＩｐ・ｈＦＥ／２の電流を用いて、ＭＯＳＦＥＴ５５０、５６０、５７０、５８０は、端子２０に出力する電流を生成する。式（７）及び式（８）より、ＭＯＳＦＥＴ５８０の出力するドレイン電流Ｉｄは、次式（１２）となる。

ここで、β₅₅₀、β₅₆₀、β₅₇₀、β₅₈₀は、それぞれＭＯＳＦＥＴ５５０、５６０、５７０、５８０のβである。端子２０に付随する容量を、フォトダイオード１０の光電流に加えて、ＭＯＳＦＥＴ５８０のドレイン電流を用いて充電することにより、光応答性を向上させることが可能となる。また、図１５と比較すると、図１６のバイポーラトランジスタ８１のコレクタ電位が図１５のＭＯＳＦＥＴ５２０のゲートとソース間電圧分だけ高いことがわかる。バイポーラトランジスタ８１を活性領域で動作させるためには、コレクタとベースが逆バイアスされている必要があり、ベース電位の上限はコレクタ電位により制限される。よって、バイポーラトランジスタ８１のコレクタ電位が高い分、ベース電位をより高く設定することが可能となり、回路の動作電圧範囲を改善することが可能となる。

（第１２の実施形態）
図１７を用いて、本発明の第１２の実施形態に係る光電変換装置について説明する。以下、本実施形態が第１１の実施形態と異なる点についてのみ説明する。図１７においては、フィードバック手段４０及び４１は、それぞれ、バイポーラトランジスタ８０及び８１を有していない。また、電流供給手段５０は、さらに電圧バッファ５９０及び６００を有する。電圧バッファ５９０は、入力端子がＭＯＳＦＥＴ５５０のドレインに接続され、出力端子がＭＯＳＦＥＴ５５０のゲートに接続される。電圧バッファ６００は、入力端子がＭＯＳＦＥＴ５７０のドレインに接続され、出力端子がＭＯＳＦＥＴ５７０のゲートに接続される。これらの電圧バッファ５９０及び６００により、ＭＯＳＦＥＴ５５０、５６０、５７０、５８０のゲートに付随する容量の充電にかかる時間を短縮し、光応答性を改善することが可能となる。

図１７においては、光電変換装置は、光電変換素子１１の光電流の一部を電流出力端子６１から出力し、他の一部を用いて端子２０へ出力する電流を生成している。光電変換素子１１の光電流をＩｐとすると、ＭＯＳＦＥＴ７１及び５４０のドレイン電流の合計はＩｐとなる。このとき、それぞれのＭＯＳＦＥＴ７１及び５４０のβが互い等しければ、ＭＯＳＦＥＴ７１及び５４０のドレイン電流は等しく、Ｉｐ／２となる。電圧バッファ５９０がない場合には、この電流でＭＯＳＦＥＴ５５０及び５６０のゲートに付随する容量を充電することになる。光電流Ｉｐが微小な場合には、その充電に時間がかかることにより、ＭＯＳＦＥＴ５６０のドレイン電流の立ち上がりが遅れることで、ＭＯＳＦＥＴ５８０のドレイン電流の立ち上がりが遅れてしまい、光応答性向上の妨げとなってしまう。そこで、電圧バッファ５９０を設けて、ＭＯＳＦＥＴ５５０及び５６０のゲートに付随する容量を駆動することにより、ＭＯＳＦＥＴ５４０のドレイン電流で充電する容量値を低減することにより、光応答性を改善することが可能となる。

なお、式（１２）のＭＯＳＦＥＴ５８０のドレイン電流は、大きいほど光応答性向上の効果を得ることができるので、β₅₆₀・β₅₆₀／β₅₅₀・β₅₇₀を１以上として、電流を増幅して出力するのが望ましい。ＭＯＳＦＥＴ５４０、５５０、５６０、５７０、５８０及び電圧バッファ５９０、６００は、電流加算手段であり、第２の光電変換素子１１で発生する電流を増幅して、第１の光電変換素子１０の第１の端子２０へ電流を出力する電流を生成する電流増幅手段である。ＭＯＳＦＥＴ５５０、５６０、５７０、５８０の電流増幅手段は、上記のように、電流ゲインが１以上であることが望ましい。

（第１３の実施形態）
図１８を用いて、本発明の第１３の実施形態に係る光電変換装置について説明する。以下、本実施形態が第９及び第１２の実施形態と異なる点についてのみ説明する。図１８においては、図１７と比較して、図８と同様に、光電変換素子１０、１１が深さ方向に積層されている点が異なる。

図１８の光電変換装置は、光電変換素子１０の光電流の一部を電流出力端子６１から出力し、他の一部を用いて端子２０へ出力する電流を生成し、これにより光応答性を向上させている。電流出力端子６０からは、光電変換素子１０の光電流に基づくＭＯＳＦＥＴ５８０のドレイン電流と光電変換素子１１の光電流の加算電流が出力される。これにより、電流出力端子６１からは、図９の光電流特性９０１を有する出力電流を得ることができ、電流出力端子６０からは、図９の光電流特性９０１に比例する成分と光電流特性９０２を加算した光電流特性を有する出力電流を得ることができる。よって、図１８の光電変換装置は、図１４の光電変換装置と比較し、電流出力端子６０及び６１から異なる２つの色成分を有する出力電流を同時に得ることが可能としつつ、端子２０を充電する電流を増加し、光応答性を向上させることが可能となる。

なお、第１の電流出力端子６０からの出力電流に対して、第２の電流出力端子６１からの出力電流を用いて適切な差分処理を行うことにより、光電流特性９０１の信号成分を除去し、光電流特性９０２を有する信号を得ることが可能である。すなわち、第１の電流出力端子６０から得られる電流に基づいた信号と第２の電流出力端子６１から得られる電流に基づいた信号を用いて、差分処理を行う。

上記の第１〜第１３の実施形態では、光電変換素子１０及び１１としてホールを集めるタイプのものを用いた場合を例にとって説明したが、これに限られるものではない。光電変換素子１０及び１１として電子を集めるタイプのものを用いた場合でも、同様な構成をとることにより同様な効果が得られる。

また、上記の第１〜第１３の実施形態では検出手段３０として、ソース接地回路を用いた場合を例にとって説明したが、これに限られるものではない。

また、上記の第１〜第１３の実施形態ではフィードバック手段４０として、バイポーラトランジスタ８０とＭＯＳＦＥＴ７０を用いた場合を例にとって説明したが、これに限られるものではない。

また、上記の第１〜第７の実施形態では電流供給手段５０として、電流源１１０もしくはダイオード１２１もしくはＭＯＳＦＥＴ１３０を用いた場合を例にとって説明したが、これに限られるものではない。

また、上記の第５、第９及び第１３の実施形態では、深さ方向に積層した光電変換素子１０及び１１の数を２の場合を例にとって説明したが、これに限られるものではない。

また、上記の第６の実施形態では、電流低下検出手段２３０は、図１０に記載のものに限られるものではない。

また、上記の第７の実施形態では、最小電流検出手段３１５は、図１１に記載のものに限られるものではない。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０、１１ 光電変換素子、２０ 端子、３０ 検出手段、４０ フィードバック手段、５０ 電流供給手段、６０、６１ 電流出力端子

Claims (19)

1. 光電変換により電流を第１の端子に出力する第１の光電変換素子と、
   前記第１の光電変換素子の第１の端子の電位を検出する第１の検出手段と、
   前記第１の検出手段により検出された電位に基づく信号を前記第１の光電変換素子の第１の端子にフィードバックし、前記第１の光電変換素子の第１の端子の電位に基づく電流を第１の電流出力端子に出力する第１のフィードバック手段と、
   前記第１の光電変換素子の第１の端子へ電流を供給する電流供給手段と
   を有することを特徴とする光電変換装置。
2. 前記第１の光電変換素子は、第１のフォトダイオードであり、
   前記第１の光電変換素子の第１の端子は、前記第１のフォトダイオードのアノードであり、
   前記第１の検出手段は、第１の電界効果トランジスタ及び第１の電流源を有し、
   前記第１のフィードバック手段は、第１のバイポーラトランジスタ及び第２の電界効果トランジスタを有し、
   前記第１のフォトダイオードのアノードは、前記第１の電界効果トランジスタのゲート及び前記第１のバイポーラトランジスタのベースに接続され、
   前記第１の電界効果トランジスタは、ドレインが前記第１の電流源に接続され、
   前記第２の電界効果トランジスタは、ソースが前記第１のバイポーラトランジスタのエミッタに接続され、ゲートが前記第１の電界効果トランジスタのドレインに接続され、ドレインが前記第１の電流出力端子に接続されることを特徴とする請求項１記載の光電変換装置。
3. 前記電流供給手段は、第１の期間には第１の電流値の電流を前記第１の光電変換素子の第１の端子に供給し、第２の期間には前記第１の電流値より小さい第２の電流値の電流を前記第１の光電変換素子の第１の端子に供給する又は電流を供給しないことを特徴とする請求項１又は２記載の光電変換装置。
4. 前記第１の期間は、画素信号を生成する期間であり、
   前記第２の期間は、照度の検出を行う期間であることを特徴とする請求項３記載の光電変換装置。
5. 前記第１の期間は、電源投入後の一定期間であり、
   前記第２の期間は、前記第１の期間の後の期間であることを特徴とする請求項３記載の光電変換装置。
6. 前記第１の光電変換素子、前記第１の検出手段、前記第１のフィードバック手段及び前記電流供給手段の組みが複数設けられ、
   複数の前記第１の光電変換素子は、第１の導電型の光電変換領域と、前記第１の導電型と逆の導電型である第２の導電型の領域を交互に複数積層することにより、深さ方向に積層されることを特徴とする請求項１又は２記載の光電変換装置。
7. 複数の前記電流供給手段のうちの一の電流供給手段は、少なくとも他の一の電流供給手段とは異なる電流値の電流を供給することを特徴とする請求項６記載の光電変換装置。
8. さらに、前記第１の電流出力端子の電流を検出する電流検出手段を有し、
   前記電流供給手段は、前記電流検出手段により検出される電流に応じて供給する電流値が変わることを特徴とする請求項１又は２記載の光電変換装置。
9. 前記第１の光電変換素子、前記第１の検出手段、前記第１のフィードバック手段及び前記電流供給手段の組みが複数設けられ、
   さらに、複数の前記第１の電流出力端子の電流のうちの最小値の電流を検出する最小電流検出手段を有し、
   複数の前記電流供給手段は、前記最小電流検出手段により検出される最小値の電流に応じて供給する電流値が変わることを特徴とする請求項１又は２記載の光電変換装置。
10. 前記電流供給手段は、
    第２の端子と、
    光電変換により電流を前記第２の端子に出力可能な第２の光電変換素子と、
    前記第２の端子の電位を検出する第２の検出手段と、
    前記第２の検出手段により検出された電位に基づく信号を前記第２の端子にフィードバックし、前記第２の端子の電位に基づく電流を第２の電流出力端子に出力する第２のフィードバック手段と、
    前記第２の光電変換素子で発生する電流を用いて前記第１の光電変換素子の前記第１の端子へ電流を出力する電流加算手段と
    を有することを特徴とする請求項１記載の光電変換装置。
11. 前記第２の光電変換素子は、第２のフォトダイオードであり、
    前記第２の検出手段は、第３の電界効果トランジスタ及び第３の電流源を有し、
    前記第２のフィードバック手段は、第２のバイポーラトランジスタ及び第４の電界効果トランジスタを有し、
    前記第２の端子は、前記第３の電界効果トランジスタのゲート及び前記第２のバイポーラトランジスタのベースに接続され、
    前記第３の電界効果トランジスタは、ドレインが前記第３の電流源に接続され、
    前記第４の電界効果トランジスタは、ソースが前記第２のバイポーラトランジスタのエミッタに接続され、ゲートが前記第３の電界効果トランジスタのドレインに接続され、ドレインが前記第２の電流出力端子に接続されることを特徴とする請求項１０記載の光電変換装置。
12. 前記第２の光電変換素子は、第２のフォトダイオードであり、
    前記第２の検出手段は、第３の電界効果トランジスタ及び第３の電流源を有し、
    前記第２のフィードバック手段は、第４の電界効果トランジスタを有し、
    前記第２の端子は、前記第３の電界効果トランジスタのゲート及び前記第４の電界効果トランジスタのソースに接続され、
    前記第３の電界効果トランジスタは、ドレインが前記第３の電流源に接続され、
    前記第４の電界効果トランジスタは、ゲートが前記第３の電界効果トランジスタのドレインに接続され、ドレインが前記第２の電流出力端子に接続されることを特徴とする請求項１０記載の光電変換装置。
13. 前記電流加算手段は、第５の電界効果トランジスタ及び第６の電界効果トランジスタを有し、
    前記第５の電界効果トランジスタは、ドレインが前記第２の端子に接続され、ソースが前記第２のフォトダイオードのアノードに接続され、
    前記第６の電界効果トランジスタは、ドレインが前記第１の光電変換素子である第１のフォトダイオードのアノードに接続され、ソースが前記第２のフォトダイオードのアノードに接続されることを特徴とする請求項１０記載の光電変換装置。
14. 前記電流加算手段は、前記第２の光電変換素子で発生する電流を増幅して、前記第１の光電変換素子の第１の端子へ電流を出力する電流を生成する電流増幅手段を有することを特徴とする請求項１１記載の光電変換装置。
15. 前記電流増幅手段は、カレントミラー回路を有し、前記カレントミラー回路は、電圧バッファを有することを特徴とする請求項１４記載の光電変換装置。
16. 前記第１及び第２の光電変換素子は、第１の導電型の光電変換領域と、前記第１の導電型と逆の導電型である第２の導電型の領域を交互に複数積層することにより、深さ方向に積層されることを特徴とする請求項１３〜１５のいずれか１項に記載の光電変換装置。
17. 前記第２の光電変換素子の感度は、前記第１の光電変換素子の感度よりも高いことを特徴とする請求項１４又は１５記載の光電変換装置。
18. 前記第２の端子に付随する容量は、前記第１の端子に付随する容量より小さいことを特徴とする請求項１４又は１５記載の光電変換装置。
19. 前記第１の電流出力端子から得られる電流に基づいた信号と前記第２の電流出力端子から得られる電流に基づいた信号を用いて、差分処理を行うことを特徴とする請求項１４又は１５記載の光電変換装置。

Images