JP2013123078A - 半導体の実装構造体およびその製造方法 - Google Patents

半導体の実装構造体およびその製造方法 Download PDF

Info

Publication number
JP2013123078A
JP2013123078A JP2013026869A JP2013026869A JP2013123078A JP 2013123078 A JP2013123078 A JP 2013123078A JP 2013026869 A JP2013026869 A JP 2013026869A JP 2013026869 A JP2013026869 A JP 2013026869A JP 2013123078 A JP2013123078 A JP 2013123078A
Authority
JP
Japan
Prior art keywords
solder
electrode
resin
circuit board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013026869A
Other languages
English (en)
Other versions
JP5557936B2 (ja
Inventor
Naomichi Ohashi
直倫 大橋
Shigeaki Sakatani
茂昭 酒谷
Arata Kishi
新 岸
Atsushi Yamaguchi
敦史 山口
Hideki Miyagawa
秀規 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013026869A priority Critical patent/JP5557936B2/ja
Publication of JP2013123078A publication Critical patent/JP2013123078A/ja
Application granted granted Critical
Publication of JP5557936B2 publication Critical patent/JP5557936B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体実装構造体において、接続部の耐衝撃信頼性を高めるとともにリペアを容易に行うことを可能とする。
【解決手段】半導体実装構造体１０において、第１電極２を有する半導体１と、複数の第２電極５を有する回路基板４と、第１電極上に形成されたはんだバンプ３と、はんだバンプと第２電極との間に配置され、はんだバンプを通じて第１電極と第２電極とを電気的に接続し、はんだバンプの融点より低い融点を有するはんだ材料により形成された接合部材９と、少なくとも、はんだバンプと接合部材との接合部分および接合部材を覆うように、個々の接合部材の周囲に配置された樹脂部材６とを備え、それぞれの樹脂部材は、隣接する樹脂部材同士が、互いに離間して配置されているとともに、回路基板上における隣接する第２電極間に個々の樹脂部材同士の接触を防止する空間Ｓが形成されている。
【選択図】図１

Description

本発明は、半導体チップ（半導体素子）や半導体パッケージなどの半導体を、回路基板上に電気的に接続する半導体の実装構造体およびその製造方法に関する。
携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等のモバイル機器の小型化、高機能化が進んでおり、これに対応できる実装技術として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）などの実装構造が多く用いられている。モバイル機器は落下衝撃などの機械的負荷にさらされやすい。そのため、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のリードのように衝撃を緩和する機構を持たないＢＧＡやＣＳＰなどの実装構造では、はんだ接続部の耐衝撃信頼性を確保することが重要である。
このため、例えばＢＧＡ型半導体パッケージと電子回路基板とをはんだ接続する際、アンダーフィルによる封止補強のように、はんだ付け後にＢＧＡ型半導体パッケージと電子回路基板との隙間に補強樹脂材料を充填して、ＢＧＡ型半導体パッケージと電子回路基板とを固着させることにより、熱や機械衝撃による応力を緩和して、接合部の耐衝撃信頼性を高める手法がこれまで用いられている。従来から使用されているアンダーフィル封止剤としては、主に加熱硬化型のエポキシ樹脂が主に使用されている（特許文献１、２、３参照）。
また、近年、世界的な環境問題の関心の高まりから、従来から用いられてきたＰｂ（鉛）を含まないＰｂフリーはんだの実用化が進んでいる。現在では、このＰｂフリーはんだのうち、比較的濡れ性がよい、接続信頼性が高いなどのメリットを持つＳｎ−Ａｇ−Ｃｕ系のはんだが多く採用されている。また、Ｓｎ−Ａｇ−Ｃｕ系はんだの他、Ｓｎ−Ａｇ−Ｃｕ系はんだのように融点が高いというデメリットを無くしたＳｎ−Ｚｎ系、Ｓｎ−Ａｇ−Ｉｎ系、Ｓｎ−Ｂｉ系等の低融点Ｐｂフリーはんだが使用され始めている。ところが、Ｓｎ−Ｚｎ系、Ｓｎ−Ａｇ−Ｉｎ系、Ｓｎ−Ｂｉ系はんだを用いたＢＧＡ接続に対してそのはんだ接続部の接続信頼性はまだ明確でない。
特開平１０−１０１９０６号公報 特開平１０−１５８３６６号公報 特開平１０−２０４２５９号公報
しかしながら、特許文献１、２に示すようなアンダーフィル封止による補強構造では、ＢＧＡ型半導体パッケージと回路基板とを補強樹脂材料により完全に固着させるような構造が採用されている。そのため、ＢＧＡ型半導体パッケージ内の不良や、ＢＧＡ型半導体パッケージと回路基板との接続不良が発生した場合（あるいは事後的に発覚した場合）、補強樹脂材料による固着を解除して、ＢＧＡ型半導体パッケージと回路基板とを分離させることが容易にできず、ＢＧＡ型半導体パッケージを交換することが極めて困難であるという問題がある。すなわち、補強樹脂材料としては熱硬化性樹脂が用いられているため、ＢＧＡ型半導体パッケージ部品の耐熱温度内では、熱硬化性樹脂である補強樹脂材料を十分に溶融させることができず、補強樹脂を剥がすことが容易にできない。
そこで、前述したような問題点を改良したリペア性（すなわち、ＢＧＡ型半導体パッケージと回路基板との分離によるＢＧＡ型半導体パッケージの交換性）を付与された接着剤を用いることが特許文献３のように提案されている。特許文献３では、このような良好なリペア性を有する接着剤として、一液性または二液性エポキシ樹脂に可塑剤を添加することによって、短時間の熱硬化が可能で、かつ、ＣＳＰやＢＧＡ等の半導体を配線基板に接続でき、耐ヒートショック性に優れ、かつ不良が発見されたときに、容易に、ＣＳＰやＢＧＡを取り外すことが可能なアンダーフィル封止用熱硬化性樹脂組成物が記載されている。
しかしながら、特許文献３に開示されているこのような方法では可塑剤を用いることが必須条件となるため、樹脂強度、すなわち、耐久性や耐熱性、耐ヒートサイクル性が低下し、硬化物中からの可塑剤のブリードによって周囲を汚染するという問題点がある。
従って、本発明の目的は、上記問題を解決することにあって、半導体チップや半導体パッケージなどの半導体を、回路基板上に電気的に接続する半導体の実装構造体において、接続部の耐衝撃信頼性を高めるとともに、半導体実装構造体のリペアを容易に行うことができる半導体実装構造体およびその製造方法を提供することにある。
上記目的を達成するために、本発明は以下のように構成する。
本発明の第１態様によれば、第１電極を有する半導体と、複数の第２電極を有する回路基板と、第１電極上に形成されたはんだバンプと、はんだバンプと第２電極との間に配置され、はんだバンプを通じて第１電極と第２電極とを電気的に接続し、はんだバンプの融点より低い融点を有するはんだ材料により形成された接合部材と、少なくとも、はんだバンプと接合部材との接合部分および接合部材を覆うように、個々の接合部材の周囲に配置された樹脂部材とを備え、それぞれの樹脂部材は、隣接する樹脂部材同士が、互いに離間して配置されているとともに、半導体と接触せず配置されており、回路基板上における隣接する第２電極間に、個々の樹脂部材同士の接触を防止する空間が形成されている、半導体実装構造体を提供する。
本発明の第２態様によれば、樹脂部材は、はんだバンプと接合部材との接合部分のそれぞれを個別に覆い、それぞれが独立して回路基板に配置されている、第１態様に記載の半導体実装構造体を提供する。
本発明の第３態様によれば、樹脂部材は、熱硬化性樹脂であり、その硬化温度は、はんだ材料の固化温度と同じである、第１態様または第２態様に記載の半導体実装構造体を提供する。
本発明の第４態様によれば、接合部材は、はんだバンプを形成するはんだ材料の融点よりも２０℃以上低い融点の合金材料により形成されている、第１態様から第３態様のいずれか１つに記載の半導体実装構造体を提供する。
本発明の第５態様によれば、第１電極と第２電極との間の距離Ｄに対する樹脂部材の高さＨの比率（Ｈ１／Ｄ）が、１５％以上である、第１態様から第４態様のいずれか１つに記載の半導体実装構造体を提供する。
本発明の第６態様によれば、回路基板上における隣接する第２電極間に、個々の樹脂部材同士の接触を防止する突起部が形成されている、第１態様から第５態様のいずれか１つに記載の半導体実装構造体を提供する。
本発明の第７態様によれば、個々の接合部材は、その外周面が環状の湾曲凹面形状となるように形成され、少なくとも、接合部材の湾曲凹面全体に樹脂部材が充填されるように、接合部材の周囲に樹脂部材が配置されている、第１態様から第６態様のいずれか１つに記載の半導体実装構造体を提供する。
本発明の第８態様によれば、半導体と回路基板との間において、それぞれの第１電極、第２電極、はんだバンプおよび樹脂部材を覆うように、別の樹脂材料が配置されている、第１態様から第７態様のいずれか１つに記載の半導体実装構造体を提供する。
本発明の第９態様によれば、接合部材のはんだ材料は、Ｓｎと、Ｂｉ、Ｉｎ、ＡｇおよびＣｕの群から選ばれる２種若しくはそれ以上の元素との組み合わせからなる合金組成のはんだ材料である、第１態様から第８態様のいずれか１つに記載の半導体実装構造体を提供する。
本発明の第１０態様によれば、はんだバンプは、Ｓｎ−Ａｇ−Ｃｕ系のはんだ材料であり、はんだ材料は、Ｓｎ−Ｂｉ系のはんだ材料である、第１態様から第９態様のいずれか１つに記載の半導体実装構造体を提供する。
本発明の第１１態様によれば、回路基板上の第２電極上に、樹脂材料とはんだ材料とを含む混合ペーストを塗布し、半導体の第１電極上に形成され、かつ、はんだ材料の融点より高い融点を有するはんだバンプを、混合ペーストを介して回路基板の第２電極上に配置し、混合ペーストを加熱することで、樹脂材料とはんだ材料とを分離させ、はんだ材料およびはんだバンプを介して、第１電極と第２電極とを電気的に接続するとともに、少なくとも、はんだバンプとはんだ材料との接合部分およびはんだ材料を覆うように、個々のはんだ材料の周囲に樹脂材料を配置させるとともに、回路基板上における隣接する第２電極間に、個々の樹脂材料同士の接触を防止する空間を形成する、半導体実装構造体の製造方法を提供する。
本発明の第１２態様によれば、回路基板上の第２電極上に、ペースト状のはんだ材料を塗布し、半導体の第１電極上に形成され、かつ、はんだ材料の融点より高い融点を有するはんだバンプ上に、樹脂材料を塗布し、半導体のはんだバンプ上の樹脂材料を、回路基板のはんだ材料上に配置し、樹脂材料およびはんだ材料を加熱することで、はんだ材料およびはんだバンプを介して、第１電極と第２電極とを電気的に接続するとともに、少なくとも、はんだバンプとはんだ材料との接合部分およびはんだ材料を覆うように、個々のはんだ材料の周囲に樹脂材料を配置させるとともに、回路基板上における隣接する第２電極間に、個々の樹脂材料同士の接触を防止する空間を形成する、半導体実装構造体の製造方法を提供する。
本発明によれば、半導体実装構造体において、バンプと接合部材との接合部分および接合部材を覆うように、個々の接合部材の周囲に樹脂部材が配置されていることにより、バンプと接合部材との接合部分および接合部材を、樹脂部材により確実に補強することができる。樹脂部材は、半導体と接触せず、バンプと接合部材との接合部分および接合部材を覆うように配置されているため、半導体と回路基板との間が樹脂材料により封止されているような従来の構造と比べて、半導体実装構造体のリペアを容易に行うことができる。なお、このようなリペアは、接合部材を再溶融して、バンプと第２電極との接続を解除することにより行うことができる。
さらに、それぞれの樹脂部材は、隣接する樹脂部材同士が接触しないように互いに離間して配置されているため、樹脂部材中に生じた微細なクラックを通して、再溶融された接合材料が毛管現象により流れ出すような場合が生じても、隣接する電極間の短絡を確実に防止することができる。
したがって、半導体実装構造体において、接続部の耐衝撃信頼性を高めることができるとともに、半導体実装構造体のリペア性を向上させることができる。
本発明のこれらの態様と特徴は、添付された図面についての好ましい実施形態に関連した次の記述から明らかになる。
本発明の第１実施形態にかかる半導体パッケージの実装構造体の断面図 本発明の第２実施形態にかかる半導体パッケージの実装構造体の製造方法（実装方法１）を示す図 本発明の第２実施形態における半導体パッケージの実装構造体の製造方法（実装方法２）を示す図 本発明の第２実施形態における半導体パッケージの実装構造体の製造方法（実装方法３）を示す図 本発明の実施例および比較例にかかる半導体パッケージの実装構造体の測定結果の示す表 本発明の実施例の半導体パッケージの実装構造体の接合部分の断面図
本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
図１は、本第１実施形態における実装方法によって得られる半導体パッケージ（半導体の一例であって、半導体素子単体である場合、および半導体素子を含むパッケージとして構成される場合を含む。）１の実装構造体１０の概略部分断面図である。図１に示すように、実装構造体１０は、複数の電極２を有するＢＧＡ半導体パッケージ１と、それぞれの電極２上に形成されたはんだバンプ３と、複数の基板電極（第２電極の一例）５を有する回路基板４と、はんだバンプ３と回路基板４の基板電極５との間に介在して、はんだバンプ３と基板電極５とを電気的に接続する接合部材９と、それぞれの接合部材９の周囲に配置され、接合部材９を補強する補強樹脂（補強樹脂部材）６とを備える。
本第１実施形態の実装構造体１０では、はんだバンプ３は、半導体パッケージ１の電極２に固定されている。また、補強樹脂６は、接合部材９とはんだバンプ３との接合部分（接合界面）と接合部材９とを覆うように、個々の接合部材９の周囲に配置されている。さらに隣接する補強樹脂６同士は互いに接触しないように、互いに離間して配置されている。すなわち、隣接する補強樹脂６の間には、互いの接触を防止するスペースＳが設けられている。なお、このスペースＳは、一定の値に設定しても良く、また、個々の基板電極５の形成間隔に応じて個別に設定しても良い。また、補強樹脂６は、半導体パッケージ１に接触しないように配置されており、個々のはんだバンプ３の全体を覆うことなく、一部のみを覆うように配置されている。さらに、補強樹脂６は、回路基板４の基板電極５の側に向けて裾拡がり形状を有するフィレットを形成している。
このような構造の実装構造体１０においては、はんだバンプ３と接合部材９との接合部分（接合界面）および接合部材９を覆うように、個々の接合部材９の周囲に補強樹脂６が配置されていることにより、はんだバンプ３と接合部材９との接合部分および接合部材９自体を、補強樹脂６により確実に補強することができる。補強樹脂６は、ＢＧＡ半導体パッケージ１と接触することなく、はんだバンプ３と接合部材９との接合部分および接合部材９自体を覆うように配置されているため、ＢＧＡ半導体パッケージ１と回路基板４との間が樹脂材料により封止されているような従来の構造と比べて、実装構造体１０のリペア、すなわちＢＧＡ半導体パッケージ１のリペアを容易に行うことができる。なお、このようなリペアは、接合部材９を再溶融して、はんだバンプ３と基板電極５との接続を解除することにより行うことができる。
さらに、それぞれの補強樹脂６は、隣接する補強樹脂６同士が接触しないように互いに離間して配置されている、すなわち、スペースＳが設けられているため、補強樹脂６中に微細なクラックが生じ、このクラックを通して、再溶融された接合材料（例えばはんだ材料）が毛管現象により流れ出すような場合が生じても、隣接する基板電極５間などの短絡を確実に防止することができる。
さらに、補強樹脂６は、回路基板４側に裾拡がりとなるようなフィレットを形成して、回路基板４の基板電極５および回路基板４の表面の一部が補強樹脂６で覆われているため、熱的衝撃や機械的衝撃を受けた場合に、回路基板４の変形を抑制することができ、耐衝撃性を向上させることができる。
したがって、ＢＧＡ半導体パッケージ１の実装構造体１０において、接続部の耐衝撃信頼性を高めることができるとともに、ＢＧＡ半導体パッケージ１のリペア特性を向上させることができる。
ここで、半導体パッケージ１の実装構造体１０の構成および材料仕様などについて、さらに詳細に説明する。
半導体パッケージ１は、ＢＧＡ型半導体から形成されたＢＧＡ半導体パッケージ１である場合を一例として説明したが、これに限定されない。はんだバンプを有する半導体であれば良い。
はんだバンプ３は、例えば、スズ系合金単一またはそれら合金の混合物、例えば、Ｓｎ−Ｂｉ系、Ｓｎ−Ｉｎ系、Ｓｎ−Ｂｉ−Ｉｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系、Ｓｎ−Ｃｕ−Ｂｉ系、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系、Ｓｎ−Ａｇ−Ｉｎ系、Ｓｎ−Ｃｕ−Ｉｎ系、Ｓｎ−Ａｇ−Ｃｕ−Ｉｎ系、およびＳｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ系からなる群から選ばれる合金組成を用いることができる。はんだバンプ３は、Ｂｉ、Ｉｎ、Ａｇ、ＺｎおよびＣｕの群から選ばれる１種以上の元素と、Ｓｎとの組み合わせを含む合金組成を有することがより好ましい。
補強樹脂６は、熱硬化性樹脂であり、エポキシ樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ビスマレイミド、フェノール樹脂、ポリエステル樹脂、シリコーン樹脂、オキセタン樹脂など、様々な樹脂を含むことができる。これらは単独で用いてもよく、２種類以上を組み合わせて用いてもよい。これらのうちでは、特にエポキシ樹脂が好適である。
エポキシ樹脂には、ビスフェノール型エポキシ樹脂、多官能エポキシ樹脂、可撓性エポキシ樹脂、臭素化エポキシ樹脂、グリシジルエステル型エポキシ樹脂、高分子型エポキシ樹脂の群から選ばれるエポキシ樹脂も用いることができる。例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などが好適に用いられる。これらを変性させたエポキシ樹脂も用いられる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。
上記のような熱硬化性樹脂と組み合わせて用いる硬化剤としては、チオール系化合物、変性アミン系化合物、多官能フェノール系化合物、イミダゾール系化合物、および酸無水物系化合物の群から選ばれる化合物を用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。硬化剤は、導電性ペーストの使用環境や用途に応じて、好適なものが選択される。
また、必要に応じ、粘度調整／チクソ性付与添加剤として、無機系あるいは有機系のものが使用でき、例えば、無機系であれば、シリカやアルミナなどが用いられ、有機系であれば固形のエポキシ樹脂や低分子量のアマイド、ポリエステル系、ヒマシ油の有機誘導体などが用いられる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。
なお、本第１実施形態にて用いたＢＧＡ半導体パッケージ１の大きさは、例えば、１１ｍｍ×１１ｍｍの大きさであり、はんだバンプ３は、０．５ｍｍピッチで、バンプ数は４４１個であり、回路基板４は、３ｃｍ×７ｃｍの大きさで、厚さ０．８ｍｍで、電極材質が銅で、基板材質はガラスエポキシ材ある。
（第２実施形態）
本第２実施形態は、本発明の１つの形態における半導体パッケージ１の実装方法、すなわち半導体パッケージ１の実装構造体１０の製造方法に関するものであり、図２、図３、および図４を用いて３つのパターンの実装方法（製造方法）１、２、３について説明する。なお、図１に示す実装構造体１０と実質的に同じ構成部材には、同じ参照番号を付してその説明を省略する。
（実装方法１）
まず、実装方法１について説明する。図２に示すように、回路基板４の基板電極５上に、Ｓｎと、Ｂｉ、Ｉｎ、ＡｇおよびＣｕの群から選ばれる２種もしくはそれ以上の元素との組合せからなる合金組成のはんだ材料と、未硬化状態の熱硬化性樹脂とが混ざった混合ペースト７１（すなわち、はんだ材料と熱硬化性樹脂との混合ペースト）を印刷する。その後、ＢＧＡ半導体パッケージ１の電極２上に形成されたそれぞれのはんだバンプ３と、回路基板４の基板電極５上に印刷された混合ペースト７１との位置合わせを行い、はんだバンプ３と混合ペースト７１とを接触させるように、回路基板４上にＢＧＡ半導体パッケージ１をマウントする。
その後、リフロー装置を用い、はんだ材料と熱硬化性樹脂が混ざった混合ペースト７１を加熱して、はんだ材料を溶融させる。混合ペースト７１に中のはんだ材料が溶融されることで、溶融したはんだ材料が、はんだバンプ３および基板電極５の表面と濡れ合う状態（金属拡散状態）となり、これにより、混合ペースト７１において、はんだ材料と熱硬化性樹脂とが分離する。分離した熱硬化性樹脂は、はんだ材料の周囲に配置される。その後、熱硬化性樹脂が熱硬化して補強樹脂６となるとともに、はんだ材料が固化して、接合部材９となって、はんだバンプ３と基板電極５とを電気的に接続する。また、補強樹脂６は、接合部材９とはんだバンプ３との接合部分および接合部材９を覆って補強する。また、それぞれの補強樹脂６が接合部材９とはんだバンプ３との接合部分および接合部材９を覆い、かつ補強樹脂６が半導体パッケージ１に接触することなく、さらに隣接する補強樹脂６同士が互いに離間するように、混合ペースト７１の印刷量を調整することが好ましい。
よって、実装方法１により、図１に示す第１実施形態のＢＧＡ型半導体パッケージ１の実装構造体１０を形成することができる。
（実装方法２）
次に、実装方法２について説明する。図３に示すように、回路基板４の基板電極５上にＳｎと、Ｂｉ、Ｉｎ、ＡｇおよびＣｕの群から選ばれる２種もしくはそれ以上の元素との組合せからなる合金組成のはんだペースト７を印刷する。次に、未硬化状態の熱硬化性樹脂８を、Ｓｎと、Ｂｉ、Ｉｎ、Ａｇ、ＺｎおよびＣｕの群から選ばれる２種もしくはそれ以上の元素との組合せからなる合金組成からなるＢＧＡ半導体パッケージ１のはんだバンプ３上に転写する。熱硬化性樹脂の転写は、樹脂をスキージで０．１〜１ｍｍ程度の均一な薄さに広げ、そこにＢＧＡ半導体パッケージ１のはんだバンプ３を載せることで行う。
熱硬化性樹脂８の転写量は、スキージで薄く広げた際の樹脂の薄さ、あるいは、ＢＧＡ半導体パッケージ１のはんだバンプ３を樹脂に押し付ける際の押し込み量などを制御することで調整することができる。具体的には、実装完了後に熱硬化性樹脂（すなわち補強樹脂６）が、それぞれの補強樹脂６が接合部材９とはんだバンプ３との接合部分および接合部材９を覆い、かつ補強樹脂６が半導体パッケージ１に接触することなく、さらに隣接する補強樹脂６同士が互いに離間するように、熱硬化性樹脂８の転写量の調整を行う。
その後、半導体パッケージ１を回路基板４へマウントし、リフロー装置を用い、はんだペースト７を溶融させてはんだ付けを行い、また同時に樹熱硬化性樹脂の硬化も完了させる。これにより、はんだペースト７が固化して接合部材９となって、はんだバンプ３と基板電極５とを電気的に接続するとともに、熱硬化性樹脂６が接合部材９の周囲に配置された補強樹脂６となって、接合部材９とはんだバンプ３との接合部分および接合部材９を覆って補強する。
よって、実装方法２により、図１に示す第１実施形態のＢＧＡ型半導体パッケージ１の実装構造体１０を形成することができる。
（実装方法３）
次に、実装方法３について説明する。図４に示すように、回路基板４の基板電極５のパッド上にのみ、はんだペースト７を印刷する。その後、未硬化状態の熱硬化性樹脂８をスクリーン印刷やディスペンサーなどで回路基板４上に供給する。供給場所ははんだペースト７の上でも、その周辺でもよく、また、回路基板４の全ての基板電極５上、あるいは、回路基板４における中央部や四隅など、一部の基板電極５の周囲でもよい。熱硬化性樹脂８の供給量は、実装完了後に熱硬化性樹脂８（すなわち補強樹脂６）が、それぞれの補強樹脂６が接合部材９とはんだバンプ３との接合部分および接合部材９を覆い、かつ補強樹脂６が半導体パッケージ１に接触することなく、さらに隣接する補強樹脂６同士が互いに離間するように、調整する。このような熱硬化性樹脂８の供給量の調整に加えて、図４に示すように、それぞれの基板電極５の間における回路基板４上に突起部材４ａを設けても良い。このように突起部材４ａを設けることにより、実装完了後に、回路基板４と補強樹脂６との接合強度を向上させながら、隣接する補強樹脂６同士を確実に離間させることができる。なお、隣接する熱硬化性樹脂７間にスペースＳを設けることができれば、このように突起部材４ａを設けるような場合に代えて、他の様々な手段を採用しても良い。
その後、ＢＧＡ半導体パッケージ１を回路基板４へマウントし、リフロー装置を用い、はんだペースト７を溶融させてはんだ付けを行い、また同時に樹熱硬化性樹脂の硬化も完了させる。これにより、はんだペースト７が固化して接合部材９となって、はんだバンプ３と基板電極５とを電気的に接続するとともに、熱硬化性樹脂６が接合部材９の周囲に配置された補強樹脂６となって、接合部材９とはんだバンプ３との接合部分および接合部材９を覆って補強する。
よって、実装方法３により、図１に示す第１実施形態のＢＧＡ型半導体パッケージ１の実装構造体１０を形成することができる。
また、はんだペーストに用いられるはんだ材料の融点は、はんだバンプに用いられるはんだ材料の融点よりも１０℃以上小さい温度であることが好ましく、さらに２０℃以上小さい温度とすることがより好ましい。このように融点差を設けることで、半導体実装構造体１０をリペアする際に、接合部材９を再加熱して容易に溶融させることができ、リペア性を向上させることができる。このような融点差を考慮すれば、はんだバンプが、合金組成：Ｓｎ−Ａｇ−Ｃｕ系のはんだ材料により形成され、接合部材が、合金組成：Ｓｎ−Ｂｉ系のはんだ材料により形成されていることが望ましい。
（実施例）
本発明の実施例として、上述の実装方法２を用いて実装したＢＧＡ型半導体パッケージ１の実装構造体１０について、はんだペーストの種類とリフロー温度、補強樹脂の量を変化させ、耐衝撃性やリペア性への影響を調べ、図５の表にその結果を示した。図５の表としては、本発明の実装方法２を用いて実装した実装構造体１０の実施例１〜６と、比較対象となる比較例１〜４について示している。
はんだペースト７には、Ｓｎ５８Ｂｉはんだペースト（商品名「Ｌ２０−ＢＬＴ−５−Ｔ７Ｆ」、千住金属工業株式会社製）を用いた。
ＢＧＡ型の半導体パッケージ１を用い、はんだバンプ３として、ＳｎＡｇＣｕボール搭載のＤａｉｓｙ−ｃｈａｉｎ配線半導体パッケージ、熱硬化性樹脂にはビスフェノールＦ型エポキシ樹脂（商品名「エピコート８０６」、ジャパンエポキシレジン製）、硬化剤にはイミダゾール系硬化剤（商品名「キュアゾール２Ｐ４ＭＺ」、四国化成製）、粘度調整／チクソ性付与添加剤には、ヒマシ油系チクソ剤（商品名「ＴＨＩＸＣＩＮ Ｒ」、エレメンティス・ジャパン製）を共通して使用した。
はんだバンプ３（ＳｎＡｇＣｕボール）の融点は２１９℃であり、はんだペースト７（Ｓｎ５８Ｂｉはんだペースト）の融点は１３８℃である。
はんだペースト７のリフローのための加熱温度（リフロー最高到達温度）は、はんだペースト７の融点以上であり、かつ、はんだバンプ３の融点未満の温度として、実施例および比較例に共通して、１５５℃まで加熱を行い、実装構造体を形成した。
また、それぞれの実施例１〜６および比較例１〜４について、補強樹脂６の添加量を変えて、実装構造体を形成した。具体的には、補強樹脂６の添加量については、実装完了後の状態において、はんだバンプ３の高さおよび接合部９の高さを含めた合計高さに対する基板電極側から濡れ上がっている補強樹脂６の高さの割合で計算し、図５の表に示す。補強樹脂６の樹脂高さの比を、実施例１〜６では、１５％〜８０％の範囲内で設定し、比較例１〜４では、０％（補強樹脂なし）、５％、１０％、１００％と設定した。
それぞれのＢＧＡ型半導体パッケージの実装構造体の評価は、以下のように行った。
耐衝撃試験として、耐落下寿命で評価した。具体的には、３０ｃｍの高さから実装構造体を落下させ、半導体パッケージにおいて、抵抗値が２０％以上上昇したら不良と判断し、不良発生までの落下回数を耐落下寿命とした。耐落下寿命として、合格、許容範囲内、不合格の三段階で評価した。
なお、ここで用いたＢＧＡ半導体パッケージの大きさは、１１ｍｍ×１１ｍｍサイズであり、はんだバンプ３は、０．５ｍｍピッチで、バンプ数は４４１個であり、回路基板４は、３ｃｍ×７ｃｍの大きさで、厚さ０．８ｍｍで、電極材質が銅で、基板材質はガラスエポキシ材ある。
リペア性として、実装構造体をホットプレートを用い、２５０℃まで温度上昇させ、３０秒後、ＢＧＡ型の半導体パッケージ１をピンセットで１０Ｎの力で引き剥がす。これにより引き剥がすことができたら、合格、できなかったものは不合格、その中間のものを許容範囲内として三段階で評価した。
（測定結果）
図５の表に示す測定結果において、実施例４（補強樹脂高さが５０％）と比較例３（補強樹脂高さが１００％）を対比すると、耐落下寿命では同程度の結果を得ながら、比較例３ではリペア性が著しく劣り、実施例４が良好な結果を得ている。また、実施例４（補強樹脂高さが５０％）と比較例４（補強樹脂高さが０％）を対比すると、比較例４では、耐落下寿命が著しく劣り、実施例４が良好な結果を得ている。
また、実施例１（補強樹脂高さが１５％）と比較例２（補強樹脂高さが１０％）を対比すると、耐落下寿命において、実施例１が４０回、比較例２が２５回と、明らかに実施例１が実用に耐えうる結果を得ていることが判る。さらに、実施例６（補強樹脂高さが８０％）と比較例３（補強樹脂高さが１００％）を対比すると、リペア性において、実施例６が実用に耐えうる結果を得ていることが判る。
したがって、実施例１〜６では、実用に耐えうる耐落下寿命の確保およびリペア性の向上を両立して実現することができることが判る。このような観点からは、補強樹脂高さの割合を、１５％以上、より好ましくは１５％〜８０％の範囲内に設定することが有効であると言える。すなわち、半導体パッケージ１の電極２と、回路基板４の基板電極５との間の距離Ｄに対する補強樹脂６の濡れ上がり高さＨの比率（Ｈ／Ｄ）が、１５％以上、より好ましくは１５％〜８０％の範囲内に設定することが有効であると言える。
また、実施例１〜６および比較例１〜４においては言及しなかったが、リフロー最高到達温度２４５℃ではんだ付けした場合、脆弱なＢｉ成分が全体に分散してしまうため、補強樹脂で覆われていない脆弱な組成が露出し、耐落下衝撃性が低下することが確認された。これに対して、実施例１〜６のように、はんだバンプを熔融させることなく、はんだペースト、すなわちＳｎＢｉのみを溶融させた場合は、Ｂｉが接合部材９全体に分散せず、回路基板４側にＳｎＢｉとして存在することになり、回路基板４側は補強樹脂６で覆われるため、脆弱な組成が露出せず、耐落下衝撃性が大きくなると考えられる。
よって、本発明の半導体パッケージ１の実装構造体１０の構造において、脆弱なＳｎＢｉなどの低温はんだを用いて、ＳｎＡｇＣｕはんだバンプのＢＧＡ半導体パッケージ１をはんだ付けするような場合、ＳｎＡｇＣｕはんだが溶融する温度ではんだ付けしても補強樹脂による補強効果は得られるが、ＳｎＡｇＣｕはんだが溶融しない温度ではんだ付けした方が得られる補強樹脂の補強効果は大きく、望ましい。
実装方法２を例として説明したが、その他の実装方法１、３でも同様の結果になる。
ここで、上述の実施例により得られた本発明の半導体パッケージ１の実装構造体１０における接合部分の断面図を図６に示す。
図６に示す実装構造体１０の実施例では、はんだバンプ３として、ＳｎＡｇＣｕ系、例えばＳｎ−３Ａｇ−０．５Ｃｕはんだバンプ（融点２１９℃）が用いられ、接合部材９は、ＳｎＢｉ系、例えばＳｎ−５８Ｂｉはんだ（融点１３８℃）により形成されている。また、補強樹脂６としては、エポキシ樹脂が用いられている。
図６の実装構造体１０においては、接合部材９の外周面は、ほぼ環状の湾曲凹面形状に形成され、接合部材９の湾曲凹面の外周全体に補強樹脂６が充填されることで、接合部材９が補強されている。このような補強構造を採ることで、補強樹脂６による補強効果をより有効に得ることができる。
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
２００８年１０月２７日に出願された日本国特許出願Ｎｏ．２００８−２７５１０９号の明細書、図面、及び特許請求の範囲の開示内容は、全体として参照されて本明細書の中に取り入れられるものである。
本発明のＢＧＡ半導体パッケージの実装構造体およびその製造方法は、電気／電子回路形成技術の分野において、広範な用途に使用できる。例えば、ＣＣＤ素子、フォログラム素子、チップ部品等の電子部品の接続用およびそれらを基板に接合する用途に用いることができ、これらの素子、部品、または基板を内蔵する製品、例えば、ＤＶＤ、携帯電話、ポータブルＡＶ機器、デジタルカメラ等に使用することができる。
１ 半導体パッケージ
２ 電極
３ はんだバンプ
４ 回路基板
５ 基板電極
６ 補強樹脂
９ 接合部材
１０ 実装構造体

Claims (12)

  1. 第１電極を有する半導体と、
    複数の第２電極を有する回路基板と、
    第１電極上に形成されたはんだバンプと、
    はんだバンプと第２電極との間に配置され、はんだバンプを通じて第１電極と第２電極とを電気的に接続し、はんだバンプの融点より低い融点を有するはんだ材料により形成された接合部材と、
    少なくとも、はんだバンプと接合部材との接合部分および接合部材を覆うように、個々の接合部材の周囲に配置された樹脂部材とを備え、
    それぞれの樹脂部材は、隣接する樹脂部材同士が、互いに離間して配置されているとともに、半導体と接触せず配置されており、
    回路基板上における隣接する第２電極間に、個々の樹脂部材同士の接触を防止する空間が形成されている、半導体実装構造体。
  2. 樹脂部材は、はんだバンプと接合部材との接合部分のそれぞれを個別に覆い、それぞれが独立して回路基板に配置されている、請求項１に記載の半導体実装構造体。
  3. 樹脂部材は、熱硬化性樹脂であり、その硬化温度は、はんだ材料の固化温度と同じである、請求項１または２に記載の半導体実装構造体。
  4. 接合部材は、はんだバンプを形成するはんだ材料の融点よりも２０℃以上低い融点の合金材料により形成されている、請求項１から３のいずれか１つに記載の半導体実装構造体。
  5. 第１電極と第２電極との間の距離Ｄに対する樹脂部材の高さＨの比率（Ｈ１／Ｄ）が、１５％以上である、請求項１から４のいずれか１つに記載の半導体実装構造体。
  6. 回路基板上における隣接する第２電極間に、個々の樹脂部材同士の接触を防止する突起部が形成されている、請求項１から５のいずれか１つに記載の半導体実装構造体。
  7. 個々の接合部材は、その外周面が環状の湾曲凹面形状となるように形成され、
    少なくとも、接合部材の湾曲凹面全体に樹脂部材が充填されるように、接合部材の周囲に樹脂部材が配置されている、請求項１から６のいずれか１つに記載の半導体実装構造体。
  8. 半導体と回路基板との間において、それぞれの第１電極、第２電極、はんだバンプおよび樹脂部材を覆うように、別の樹脂材料が配置されている、請求項１から７のいずれか１つに記載の半導体実装構造体。
  9. 接合部材のはんだ材料は、Ｓｎと、Ｂｉ、Ｉｎ、ＡｇおよびＣｕの群から選ばれる２種若しくはそれ以上の元素との組み合わせからなる合金組成のはんだ材料である、請求項１から８のいずれか１つに記載の半導体実装構造体。
  10. はんだバンプは、Ｓｎ−Ａｇ−Ｃｕ系のはんだ材料であり、
    はんだ材料は、Ｓｎ−Ｂｉ系のはんだ材料である、請求項１から９のいずれか１つに記載の半導体実装構造体。
  11. 回路基板上の第２電極上に、樹脂材料とはんだ材料とを含む混合ペーストを塗布し、
    半導体の第１電極上に形成され、かつ、はんだ材料の融点より高い融点を有するはんだバンプを、混合ペーストを介して回路基板の第２電極上に配置し、
    混合ペーストを加熱することで、樹脂材料とはんだ材料とを分離させ、はんだ材料およびはんだバンプを介して、第１電極と第２電極とを電気的に接続するとともに、少なくとも、はんだバンプとはんだ材料との接合部分およびはんだ材料を覆うように、個々のはんだ材料の周囲に樹脂材料を配置させるとともに、回路基板上における隣接する第２電極間に、個々の樹脂材料同士の接触を防止する空間を形成する、半導体実装構造体の製造方法。
  12. 回路基板上の第２電極上に、ペースト状のはんだ材料を塗布し、
    半導体の第１電極上に形成され、かつ、はんだ材料の融点より高い融点を有するはんだバンプ上に、樹脂材料を塗布し、
    半導体のはんだバンプ上の樹脂材料を、回路基板のはんだ材料上に配置し、
    樹脂材料およびはんだ材料を加熱することで、はんだ材料およびはんだバンプを介して、第１電極と第２電極とを電気的に接続するとともに、少なくとも、はんだバンプとはんだ材料との接合部分およびはんだ材料を覆うように、個々のはんだ材料の周囲に樹脂材料を配置させるとともに、回路基板上における隣接する第２電極間に、個々の樹脂材料同士の接触を防止する空間を形成する、半導体実装構造体の製造方法。
JP2013026869A 2008-10-27 2013-02-14 半導体の実装構造体およびその製造方法 Expired - Fee Related JP5557936B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013026869A JP5557936B2 (ja) 2008-10-27 2013-02-14 半導体の実装構造体およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008275109 2008-10-27
JP2008275109 2008-10-27
JP2013026869A JP5557936B2 (ja) 2008-10-27 2013-02-14 半導体の実装構造体およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010535660A Division JP5204241B2 (ja) 2008-10-27 2009-10-27 半導体の実装構造体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013123078A true JP2013123078A (ja) 2013-06-20
JP5557936B2 JP5557936B2 (ja) 2014-07-23

Family

ID=42128556

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010535660A Expired - Fee Related JP5204241B2 (ja) 2008-10-27 2009-10-27 半導体の実装構造体およびその製造方法
JP2013026869A Expired - Fee Related JP5557936B2 (ja) 2008-10-27 2013-02-14 半導体の実装構造体およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010535660A Expired - Fee Related JP5204241B2 (ja) 2008-10-27 2009-10-27 半導体の実装構造体およびその製造方法

Country Status (4)

Country Link
US (1) US8450859B2 (ja)
JP (2) JP5204241B2 (ja)
CN (1) CN101965632B (ja)
WO (1) WO2010050185A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018134860A1 (ja) * 2017-01-17 2019-11-07 パナソニックＩｐマネジメント株式会社 半導体実装品
US11618110B2 (en) 2019-11-01 2023-04-04 Panasonic Intellectual Property Management Co., Ltd. Solder paste and mounting structure

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
EP2206756A1 (en) * 2007-10-29 2010-07-14 Hitachi Chemical Company, Ltd. Circuit connecting material, connection structure and method for producing the same
JP2012039045A (ja) * 2010-08-11 2012-02-23 Nec Embedded Products Ltd パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法
JP5463328B2 (ja) * 2010-09-16 2014-04-09 株式会社タムラ製作所 パッケージ部品の接合方法およびその方法に用いる熱硬化性樹脂組成物
JP5587804B2 (ja) * 2011-01-21 2014-09-10 日本特殊陶業株式会社 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP5967489B2 (ja) * 2011-04-04 2016-08-10 パナソニックＩｐマネジメント株式会社 実装構造体
WO2013014869A1 (ja) * 2011-07-25 2013-01-31 株式会社村田製作所 電子部品およびその製造方法並びに電子部品を備える複合モジュール並びにその製造方法
JP5869911B2 (ja) * 2012-02-23 2016-02-24 株式会社タムラ製作所 熱硬化性樹脂組成物
EP2849216B1 (en) 2012-05-10 2018-10-24 Panasonic Intellectual Property Management Co., Ltd. Mounting structure and method for manufacturing same
JP6179287B2 (ja) * 2013-09-09 2017-08-16 富士通株式会社 半導体装置の製造方法
US9925612B2 (en) * 2014-07-29 2018-03-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
CN105684138B (zh) * 2014-07-29 2019-09-06 松下知识产权经营株式会社 半导体部件和半导体安装品的制造方法
KR101778498B1 (ko) 2014-10-10 2017-09-13 이시하라 케미칼 가부시키가이샤 합금 범프의 제조방법
JP6447155B2 (ja) * 2015-01-16 2019-01-09 富士通株式会社 電子装置及び電子装置の製造方法
US9824998B2 (en) 2015-02-06 2017-11-21 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing DEHT
US9472531B2 (en) * 2015-02-06 2016-10-18 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing phthalate
JP6124032B2 (ja) 2015-08-04 2017-05-10 パナソニックＩｐマネジメント株式会社 実装構造体と実装構造体の製造方法
JP6659950B2 (ja) * 2016-01-15 2020-03-04 富士通株式会社 電子装置及び電子機器
KR101892468B1 (ko) * 2016-06-10 2018-08-27 엘지이노텍 주식회사 인쇄회로기판 및 그 제조 방법
JP6990488B2 (ja) * 2017-08-30 2022-02-10 株式会社タムラ製作所 熱硬化性フラックス組成物および電子基板の製造方法
KR102550329B1 (ko) * 2018-09-28 2023-07-05 가부시키가이샤 무라타 세이사쿠쇼 접속 전극 및 접속 전극의 제조 방법
US11600498B2 (en) * 2019-12-31 2023-03-07 Texas Instruments Incorporated Semiconductor package with flip chip solder joint capsules
CN111292634B (zh) * 2020-03-26 2022-08-09 京东方科技集团股份有限公司 一种显示基板和显示面板
JP2021178336A (ja) 2020-05-12 2021-11-18 パナソニックＩｐマネジメント株式会社 樹脂フラックスはんだペーストおよび実装構造体
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11721642B2 (en) * 2021-06-17 2023-08-08 Nxp Usa, Inc. Semiconductor device package connector structure and method therefor
WO2023248302A1 (ja) * 2022-06-20 2023-12-28 三菱電機株式会社 はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法
CN117727723B (zh) * 2024-02-15 2024-04-26 江门市和美精艺电子有限公司 一种封装基板中bga防翘曲封装结构及封装工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059970A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2005064303A (ja) * 2003-08-15 2005-03-10 Sony Corp 光電気複合基板装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10101906A (ja) 1996-10-03 1998-04-21 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物の製造方法
JP3351974B2 (ja) 1996-12-05 2002-12-03 住友ベークライト株式会社 液状注入封止アンダーフィル材料
JP3613367B2 (ja) 1997-01-17 2005-01-26 ヘンケル コーポレイション 熱硬化性樹脂組成物
US6316528B1 (en) 1997-01-17 2001-11-13 Loctite (R&D) Limited Thermosetting resin compositions
JP3067693B2 (ja) 1997-06-02 2000-07-17 日本電気株式会社 はんだバンプ構造体及びはんだバンプ構造体の製造方法
JP2000058709A (ja) 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
CN1228826C (zh) * 1999-03-12 2005-11-23 晶扬科技股份有限公司 高低熔点球栅阵列结构
US6583354B2 (en) 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
JP4071893B2 (ja) 1999-05-31 2008-04-02 京セラ株式会社 配線基板およびその実装構造
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP4609617B2 (ja) 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP2002050717A (ja) 2000-08-03 2002-02-15 Nec Corp 半導体装置およびその製造方法
JP2002299518A (ja) 2001-04-03 2002-10-11 Sumitomo Bakelite Co Ltd 半導体パッケージ、その製造方法、及び、半導体装置
JP4977937B2 (ja) 2001-09-25 2012-07-18 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP3708478B2 (ja) * 2001-11-20 2005-10-19 松下電器産業株式会社 電子部品の実装方法
JP3925252B2 (ja) * 2002-03-15 2007-06-06 松下電器産業株式会社 電子部品実装方法
JP4283091B2 (ja) * 2003-11-10 2009-06-24 富士通株式会社 電子部品の実装方法
KR100733208B1 (ko) * 2004-10-11 2007-06-27 삼성전기주식회사 플립칩 실장 기술을 이용한 반도체 패키지
JP4729963B2 (ja) * 2005-04-15 2011-07-20 パナソニック株式会社 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP5022756B2 (ja) 2007-04-03 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 半導体チップの実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059970A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2005064303A (ja) * 2003-08-15 2005-03-10 Sony Corp 光電気複合基板装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018134860A1 (ja) * 2017-01-17 2019-11-07 パナソニックＩｐマネジメント株式会社 半導体実装品
US11618110B2 (en) 2019-11-01 2023-04-04 Panasonic Intellectual Property Management Co., Ltd. Solder paste and mounting structure

Also Published As

Publication number Publication date
CN101965632A (zh) 2011-02-02
WO2010050185A1 (ja) 2010-05-06
JPWO2010050185A1 (ja) 2012-03-29
JP5557936B2 (ja) 2014-07-23
US8450859B2 (en) 2013-05-28
JP5204241B2 (ja) 2013-06-05
US20110095423A1 (en) 2011-04-28
CN101965632B (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
JP5557936B2 (ja) 半導体の実装構造体およびその製造方法
KR101975076B1 (ko) 실장 구조체와 그 제조 방법
JP5967489B2 (ja) 実装構造体
JP2017080797A (ja) はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
WO2012057953A1 (en) Lead-free structures in a semiconductor device
JP2010263014A (ja) 半導体装置
WO2001024968A1 (fr) Flux de soudure, pate de soudure et procede de soudage
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
US9881813B2 (en) Mounting structure and method for producing mounting structure
WO2018134860A1 (ja) 半導体実装品
JP2018181939A (ja) 半導体部品の実装構造体
JP4283091B2 (ja) 電子部品の実装方法
WO2020095634A1 (ja) 硬化樹脂組成物および実装構造体
TWI839521B (zh) 製造電子零件裝置的方法以及電子零件裝置
JP6350720B2 (ja) 金属核カラムの実装方法
US20220246597A1 (en) Method for manufacturing electronic component device and electronic component device
JP2017022190A (ja) 実装構造体
JP2018181937A (ja) リペア性に優れる実装構造体
JP2017152652A (ja) 半導体部品の実装構造体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140603

R151 Written notification of patent or utility model registration

Ref document number: 5557936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees