WO2023248302A1 - はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法 - Google Patents

はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法 Download PDF

Info

Publication number
WO2023248302A1
WO2023248302A1 PCT/JP2022/024565 JP2022024565W WO2023248302A1 WO 2023248302 A1 WO2023248302 A1 WO 2023248302A1 JP 2022024565 W JP2022024565 W JP 2022024565W WO 2023248302 A1 WO2023248302 A1 WO 2023248302A1
Authority
WO
WIPO (PCT)
Prior art keywords
mass
less
solder
melting point
semiconductor element
Prior art date
Application number
PCT/JP2022/024565
Other languages
English (en)
French (fr)
Inventor
浩次 山▲崎▼
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/024565 priority Critical patent/WO2023248302A1/ja
Publication of WO2023248302A1 publication Critical patent/WO2023248302A1/ja

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0205Non-consumable electrodes; C-electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin

Definitions

  • the present disclosure relates to a solder joint member, a semiconductor device, a solder joint method, and a method for manufacturing a semiconductor device.
  • solder which does not contain lead (Pb), which is a substance subject to environmental regulations, is being adopted as the solder used for joining such joints.
  • Pb lead
  • solder having a composition of Sn-3Ag-0.5Cu (wt%) (Sn-3Ag-0.5Cu solder) is known.
  • the melting point of Sn-3Ag-0.5Cu solder is 220°C.
  • the members to be joined may warp or accumulate high residual stress due to thermal contraction. Therefore, in joint reliability evaluation (heat cycle test, power cycle test) after cooling, stress is released and cracks are likely to occur in the solder joint at an early stage.
  • Bi, In, etc. which have the effect of lowering the melting point, are added to the Sn-3Ag-0.5Cu solder.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2002-120085
  • a lead-free solder alloy has a melting temperature lower than 215° C. and contains substantially 76-96% tin, 0.2-2.5%
  • a solder alloy is disclosed consisting of % copper, 2.5-4.5% silver, and greater than 0 up to 12% indium. It is stated that this makes it possible to provide a lead-free solder that has a moderate melting temperature range (175 to 210° C.) useful for mainstream electronic manufacturing, and provides high strength and high fatigue resistance.
  • Patent Document 2 Japanese Unexamined Patent Publication No. 2018-149558
  • a lead-free solder alloy is disclosed that contains 1% by mass or more and 6% by mass or less of In, with the remainder being Sn. Further, a lead-free solder alloy is disclosed which further contains Bi in an amount of 1% by mass or more and 5.5% by mass or less in addition to the above composition.
  • preheating is from 170°C to 190°C for 110 seconds, the peak temperature is 245°C, and the time at 200°C or higher is 65 seconds. , it is disclosed that the time at 220°C or higher is 45 seconds, and the cooling rate from the peak temperature to 200°C is 3 to 8°C/second.
  • Patent Document 1 and Patent Document 2 do not pay attention to the structure (structure) of the joint after soldering, and there are problems in actual use.
  • Sn which is the main component of the solder
  • Sn which is the main component of the solder
  • other additive elements are locally concentrated relative to Sn, the main component, and a phase with a melting point different from the melting point of the solder itself before use occurs. is formed.
  • the other additive element is Bi
  • a Sn-Bi eutectic phase melting point 140° C.
  • the main phase solidifies first, and then a phase having a lower melting point (eg, Sn--Bi phase) solidifies.
  • Such a timing shift in solidification causes shrinkage cavities (crevasse-like gaps that occur during the solidification process), stress due to thermal contraction, and the like, which may damage the semiconductor elements that are the members to be joined.
  • Patent Document 1 and Patent Document 2 the addition of In has the effect of lowering the melting point of the solder.
  • In is a metal that is easily oxidized, if the solder contains a large amount of In, there is a possibility that voids may be formed due to oxidation of In during initial bonding. For this reason, in practice, it is necessary to make the amount of In added smaller than that described in the above-mentioned literature.
  • An object of the present disclosure is to provide a solder that can suppress the occurrence of defects caused by joints formed using solder.
  • the solder joint member of this embodiment is A solder joint member that joins a first object and a second object, Sn as a main component, 3% by mass or more but less than 4% by mass of Ag, 0.5% by mass or more and less than 1.0% by mass of Cu, 2.5% by mass or more and less than 4% by mass of Bi, and 0.5% by mass or more and less than 4% by mass of Bi.
  • Sn--Bi--Sb alloy phase that covers at least a portion of the Sn--Bi alloy phase and has a melting point of 170° C. or more and less than 180° C.
  • solder joint member of the present disclosure has two phases with a lower melting point than the main phase inside near the joint interface with the target object (joint object), the stress generated during thermal contraction (solidification contraction) is alleviated. , the occurrence of defects caused by stress is suppressed. Therefore, a highly reliable junction (and a semiconductor device having the same) is provided.
  • the stress generated after bonding is also alleviated, so a bonded portion (and a semiconductor device having the same) that can maintain high reliability even after bonding is provided.
  • FIG. 2 is a schematic cross-sectional view showing the first step in FIG. 1.
  • FIG. FIG. 2 is a schematic cross-sectional view showing the second step in FIG. 1.
  • FIG. FIG. 2 is a schematic cross-sectional view showing the third step in FIG. 1.
  • FIG. FIG. 2 is a schematic cross-sectional view showing the fourth step in FIG. 1.
  • FIG. FIG. 2 is a schematic cross-sectional view showing the fifth step in FIG. 1.
  • 3 is a DSC measurement result of a solder joint member of Comparative Example 1.
  • 3 is a cross-sectional observation result of the solder joint member of Example 1.
  • 3 is a cross-sectional observation result of a solder joint member of Comparative Example 1.
  • 1 is a schematic cross-sectional view of a solder joint member according to Embodiment 1.
  • the solder joint member 4 of this embodiment is a member that joins the first object 2 (for example, a substrate) and the second object 3 (for example, a semiconductor element) (see FIG. 6).
  • the solder joint member 4 is a member made of solder (solder alloy) that is solidified after being melted in a heating process, and is a member that is made of solder (solder alloy) that is solidified after being melted in a heating process, and is a member that is made of solder (solder alloy) that is solidified after being melted in a heating process. It is a member that exists in a state where it is joined to both.
  • the solder joint member 4 of this embodiment has a multiphase structure, and includes a plurality of separated phases having different melting points.
  • the Sn-Bi-Sb alloy phase 11 (medium melting point phase), the Sn-Bi alloy phase 10 (low melting point phase), and the main phase 12 (high melting point phase) are basically: They exist in this order from the member to be joined (first object 2 or second object 3) side.
  • the Ag content is 3% by mass or more and less than 4% by mass
  • the Cu content is 0.5% by mass or more and less than 1.0% by mass. It has been confirmed that the effects of the present disclosure can be obtained if the contents of Ag and Cu are within this range.
  • the heating temperature (maximum temperature reached) is 220°C or more and less than 230°C
  • the heating time (time during which the temperature is maintained at 220°C or more and less than 230°C) is 10 minutes or more and less than 20 minutes.
  • the solder joint member of this embodiment can be formed more reliably, and the effects of the solder joint member described above can be obtained.
  • Embodiment 4 ⁇ Method for manufacturing semiconductor devices>
  • the method of manufacturing a semiconductor device according to this embodiment is a method of manufacturing a semiconductor device including a substrate and a semiconductor element.
  • the method for manufacturing a semiconductor device according to this embodiment is similar to that in Embodiment 3.
  • the method includes the step of joining a substrate (substrate wiring such as a copper plate) and a semiconductor element using a soldering method. This provides a highly reliable semiconductor device.
  • Example 1 An example of a procedure for manufacturing a semiconductor element assembly (a assembly of a semiconductor element and a substrate) in the semiconductor device manufacturing method of this embodiment will be described below with reference to the flowchart shown in FIG. 1. .
  • the solder sheet 1 is cut into a predetermined size (see FIG. 2).
  • a roll-shaped solder sheet 1 was produced by a rolling process at 100° C. or lower so that the thickness was 100 ⁇ m. Thereafter, it was cut into a size of 5 mm x 5 mm, which is the same size as the semiconductor element size described below.
  • solder sheet 1 was placed on the substrate 2 (copper plate) (see FIG. 3).
  • a tough pitch copper plate (thickness: 1 mm, size: 10 mm x 10 mm) was used.
  • the outermost surface of the substrate 2 is made of solid copper, and no plating treatment is applied to the outermost surface.
  • a predetermined amount of a rust preventive agent having a decomposition temperature of 100° C. or lower that does not affect bondability may be applied to the outermost surface of the CuMo alloy plate to prevent oxidation.
  • an organic agent that thermally decomposes at a high temperature of 100° C. or higher may be used as a tack material so that the solder sheet 1 does not shift from its initial position.
  • the viscosity of the tack material is preferably 200 Pa ⁇ s or more.
  • a resist film may be applied to areas other than the joints of the Cu plates so that the solder sheet 1 does not shift.
  • the solder sheet 1 may be slightly curved during cutting or handling. This is because the solder sheet 1 is completely melted by heating, so there is no influence from the initial shape of the solder sheet 1. However, since a semiconductor element will be mounted in the next step, if the curve is so large that the semiconductor element cannot be mounted, it may be corrected to be parallel on another flat plate.
  • the laminate of each member obtained in the above steps was placed on the hot plate 6 in the heating furnace 5 (see FIG. 5). Then, formic acid, which is a typical organic acid capable of reducing an oxide film, is sealed in the heating furnace 5, and the solder sheet 1 is heated at 180°C for 5 minutes and then at 230°C for 10 minutes. was melted to form a solder joint member 4.
  • formic acid which is a typical organic acid capable of reducing an oxide film
  • the sample (semiconductor element assembly) on which the solder joint member 4 was formed was placed on the cooling plate 7 and cooled (see FIG. 6).
  • the sample was gradually cooled over 360 seconds to 130° C. (for a 100° C. temperature drop from 230° C. to 130° C.) at which the sample could be taken out.
  • FIG. 7 is a schematic cross section showing a bonding interface part 8 (a part of the solder bonding member 4 and substrate 2 side, including the bonding interface between the two) of the semiconductor element assembly (see FIG. 6) obtained after the fifth step. It is a diagram.
  • the bonding interface 8 includes, in order from the substrate 2 side, an interfacial compound 9 (a compound containing the components of the substrate 2 and the components of the solder sheet 1), a Sn--Bi alloy phase 10 (low melting point phase), a Sn-Bi-Sb alloy phase 11 (medium melting point phase), and a main phase 12.
  • each phase in the entire solder joint member 4 including the substrate 2 side and the semiconductor element 3 side is as shown in FIG. 12.
  • Figure 8 shows the DSC measurement results of the sample.
  • the horizontal axis represents the heating temperature in DSC measurement
  • the vertical axis represents the heat flow of the solder joint member 4. Note that when changing from solid to liquid, an endothermic reaction occurs, so the heat flow has a negative value.
  • the vertical axis is a logarithmic axis, the unit of heat flow is mW, and the numerical values shown in FIG. 8 are relative values (values relative to the Pt pan).
  • the bonding strength of the sample was measured by a die shear test. As a result, the bonding strength was 48 MPa. This value is higher than the target value of 40 MPa. Note that when a similar bonded body was obtained using general-purpose Sn-3Ag-0.5Cu solder, the peel strength of the bonded body was 40 MPa, so a bonding strength higher than this was set as the target value. The reason why the bonding strength was high is presumed to be that the addition of Bi and Sb to the solder caused a solid solution strengthening mechanism to work in part.
  • the amount of warpage (maximum distance from the substrate) of the semiconductor element in the sample (semiconductor element assembly) was measured. As a result, the amount of warpage in the entire semiconductor element was 10 ⁇ m or less, exceeding the target of 30 ⁇ m or less. On the other hand, when using general-purpose Sn-3Ag-0.5Cu solder, the amount of warpage was 40 ⁇ m, which did not meet the target.
  • Example 1 In order to consider the effect of adding Sb, the same procedure as in Example 1 was performed except that solder sheet 1 did not contain Sb (solder sheet 1 had a composition of Sn-3.5Ag-0.7Cu-3.3Bi). A sample (semiconductor element assembly) was prepared using the same method, and the same evaluation was performed.
  • FIG. 9 shows the DSC measurement results of Comparative Example 1.
  • Comparative Example 1 no intermediate melting point phase was observed, and the low melting point phase was also outside the range of "135° C. or higher and lower than 145° C.” of Example 1. This is considered to be because the added Sb has the effect of increasing the melting points of the low melting point phase and the intermediate melting point phase.
  • the main phase 12 as in Example 1, a peak corresponding to a phase having a melting point of 210° C. or more and less than 220° C. is observed. It is thought that this became more obvious due to the concentration of Sb at the bonding interface.
  • Example 2 The amounts of Bi and Sb added were varied as shown in Table 1. With respect to the bonded samples obtained in the same manner as in Example 1 except for the above, the presence or absence of solidification cracks was visually confirmed using SEM photographs. The confirmation results are shown in Table 1. In Table 1, “OK” indicates that there is no solidification cracking, and “NG” indicates that there is solidification cracking.
  • Solder sheet 1 Solder sheet, 2 First object (substrate: copper plate), 3 Second object (semiconductor element), 4 Solder joint member, 5 Heating furnace, 6 Hot plate, 7 Cooling plate, 8 Bonding interface, 9 Interfacial compound , 10 Sn-Bi alloy phase (low melting point phase), 11 Sn-Bi-Sb alloy phase (medium melting point phase), 12 main phase.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)

Abstract

第1対象物(2)と第2対象物(3)とを接合する、はんだ接合部材(4)であって、主成分としてのSn、3質量%以上4質量%未満のAg、0.5質量%以上1.0質量%未満のCu、2.5質量%以上4質量%未満のBi、および、0.5質量%以上3質量%未満のSbを含み、Sn、AgおよびCuを含み、210℃以上220℃未満の融点を有する、主相(12)と、前記主相(12)の少なくとも一部を被覆し、135℃以上145℃未満の融点を有する、Sn-Bi合金相(10)と、前記Sn-Bi合金相(10)の少なくとも一部を被覆し、170℃以上180℃未満の融点を有する、Sn-Bi-Sb合金相(11)と、を有する、はんだ接合部材(4)。

Description

はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法
 本開示は、はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法に関する。
 近年、半導体素子と回路基板とを含む半導体装置に対して、信頼性の要求はますます高まっている。半導体装置において、特に半導体素子と回路基板との接合部(接合体)については、両者の熱膨張係数差が大きく欠陥が生じやすいため、信頼性の向上が求められている。
 一方、環境負荷低減のため、そのような接合部の接合に用いられるはんだとして、環境規制対象物質である鉛(Pb)を含まない鉛フリーはんだの採用が進められている。従来の代表的な鉛フリーはんだとしては、Sn-3Ag-0.5Cu(wt%)の組成を有するはんだ(Sn-3Ag-0.5Cuはんだ)が知られている。
 Sn-3Ag-0.5Cuはんだの融点は220℃である。その鉛フリーはんだを溶融させて流動性を上げる(被接合面に濡れ広がらせる)ためには、加熱温度を融点よりも30℃高い250℃程度まで上げる必要がある。その後の冷却時には、熱収縮により、被接合部材が反ったり、あるいは高い残留応力を溜め込んだりする。そのため、冷却後の接合信頼性評価(ヒートサイクル試験、パワーサイクル試験)においては、応力が解放されて、早期にはんだ接合部にクラックが入りやすい。
 このようなはんだ接合後の残留応力を小さくするために、上記Sn-3Ag-0.5Cuはんだには、融点を下げる効果を有するBi、In等が添加される。
 例えば、特許文献1(特開2002-120085号公報)では、鉛フリーはんだ合金は、215℃より低い融解温度を有し、実質的に、76~96%の錫、0.2~2.5%の銅、2.5~4.5%の銀、及び0より多く12%までのインジウムからなるはんだ合金が開示されている。これにより、主流の電子製造に有用な適度な融解温度の範囲(175~210℃)を有し、高強度と高い疲れ抵抗をもたらす鉛フリーはんだを提供できる旨記載されている。
 また、特許文献2(特開2018-149558号公報)では、1質量%以上4質量%以下のAgと、0.1質量%以上1質量%以下のCuと、1.5質量%以上5質量%以下のSbと、1質量%以上6質量%以下のInとを含み、残部がSnからなる、鉛フリーはんだ合金が開示されている。また、上記組成に加えて更に1質量%以上5.5質量%以下のBiを含有する、鉛フリーはんだ合金が開示されている。
 なお、特許文献2には、具体的なリフロー条件(温度プロファイル)について、プリヒートが170℃から190℃で110秒間であり、ピーク温度が245℃であり、200℃以上の時間が65秒間であり、220℃以上の時間が45秒間であり、ピーク温度から200℃までの冷却速度を3~8℃/秒であることが開示されている。
特開2002-120085号公報 特開2018-149558号公報
 特許文献1および特許文献2では、はんだ接合後の接合部の組織(構成)には着目されておらず、実際の使用上の問題がある。
 具体的には、被接合面において、はんだの主成分であるSnは金属間化合物を形成する。その金属間化合物とその周囲との界面の近傍では、局部的に主成分のSnに対して相対的に他の添加元素が濃化され、使用前のはんだ単体の融点とは異なる融点を有する相が形成される。例えば、他の添加元素がBiである場合、Sn-Bi共晶相(融点140℃)相が形成される。このため、はんだ接合後の凝固収縮時において、まず主相が凝固した後に、それより低い融点を有する相(例えば、Sn-Bi相)が凝固する。このような凝固のタイミングのずれによって、引け巣(凝固過程において生じるクレバスのようなすき間)、熱収縮による応力などが発生するため、被接合部材である半導体素子が破損する可能性がある。
 また、はんだ接合後に被接合部材(半導体素子または基板)に反り、凹凸等が生じると、半導体素子の電気特性がはんだ接合部ごとに変わってしまい、電機設計上の問題がある。さらに、半導体素子に凹凸が生じると、その後のワイヤボンド工程(電気配線)の時に、半導体素子にワイヤボンド時の応力が掛かり、半導体素子素子が割れたり、あるいはワイヤボンド不良が生じたりする可能性もある。
 なお、特許文献1および特許文献2において、Inの添加は、はんだの融点を低下させる効果を有する。しかし、Inは酸化し易い金属であるため、はんだがInを多量に含むと、初期接合時にInの酸化によって空隙を生じる可能性がある。このため、実用上は、In添加量を上記文献に記載された添加量よりも少なくする必要がある。
 本開示の目的は、はんだを用いて形成された接合部に起因する欠陥の発生を抑制することのできるはんだを提供することである。
 本実施の形態のはんだ接合部材は、
 第1対象物と第2対象物とを接合する、はんだ接合部材であって、
 主成分としてのSn、3質量%以上4質量%未満のAg、0.5質量%以上1.0質量%未満のCu、2.5質量%以上4質量%未満のBi、および、0.5質量%以上3質量%未満のSbを含み、
 Sn、AgおよびCuを含み、210℃以上220℃未満の融点を有する、主相と、
 前記主相の少なくとも一部を被覆し、135℃以上145℃未満の融点を有する、Sn-Bi合金相と、
 前記Sn-Bi合金相の少なくとも一部を被覆し、170℃以上180℃未満の融点を有する、Sn-Bi-Sb合金相と、を有する。
 本開示によれば、はんだを用いて形成された接合部に起因する欠陥の発生を抑制することができる。
 本開示のはんだ接合部材は、対象物(被接合物)との接合界面の近傍に内部の主相よりも融点の低い2つの相を有するため、熱収縮(凝固収縮)時に生じる応力が緩和され、応力に起因する欠陥の発生が抑制される。このため、信頼性の高い接合部(および、それを有する半導体装置)が提供される。
 また、上記の2つの相を有することで、接合後に生じる応力も緩和されるため、接合後も高い信頼性を維持することのできる接合部(および、それを有する半導体装置)が提供される。
半導体装置(半導体素子接合体)の製造手順を示すフローチャートである。 図1の第1工程を示す概略断面図である。 図1の第2工程を示す概略断面図である。 図1の第3工程を示す概略断面図である。 図1の第4工程を示す概略断面図である。 図1の第5工程を示す概略断面図である。 図1の第5工程後の接合界面部の概略断面図である。 実施例1のはんだ接合部材のDSC測定結果である。 比較例1のはんだ接合部材のDSC測定結果である。 実施例1のはんだ接合部材の断面観察結果である。 比較例1のはんだ接合部材の断面観察結果である。 実施の形態1のはんだ接合部材の概略断面図である。
 以下、本開示の実施の形態について説明する。なお、図面において、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
 実施の形態1.
 <はんだ接合部材>
 本実施の形態のはんだ接合部材4は、第1対象物2(例えば、基板)と第2対象物3(例えば、半導体素子)とを接合する部材である(図6参照)。なお、はんだ接合部材4は、後述のはんだシート1とは異なり、加熱工程により溶融した後に凝固したはんだ(はんだ合金)からなる部材であり、被接合部材(第1対象物および第2対象物)の両者と接合した状態で存在する部材である。
 本実施の形態のはんだ接合部材4は、主成分としてのSn、3質量%以上4質量%未満のAg、0.5質量%以上1.0質量%未満のCu、2.5質量%以上4質量%未満のBi、および、0.5質量%以上3質量%未満のSbを含む。
 また、本実施の形態のはんだ接合部材4は、
 Sn、AgおよびCuを含み、210℃以上220℃未満の融点を有する、主相12(高融点相)と、
 主相12の少なくとも一部を被覆し、135℃以上145℃未満の融点を有する、Sn-Bi合金相10(低融点相)と、
 Sn-Bi合金相10の少なくとも一部を被覆し、170℃以上180℃未満の融点を有する、Sn-Bi-Sb合金相11(中融点相)と、
を有する(図7および図12参照)。
 このように、本実施の形態のはんだ接合部材4は、多相構造を有しており、分離した融点の異なる複数の相を有している。
 なお、はんだ接合部材4において、Sn-Bi-Sb合金相11(中融点相)、Sn-Bi合金相10(低融点相)、および、主相12(高融点相)は、基本的に、被接合部材(第1対象物2または第2対象物3)側からこの順で存在する。
 本実施の形態のはんだ接合部材4は、Snを主成分として含む。ここで、「主成分」とは、はんだ接合部材4に含まれる成分のうち最も量が多い成分である。はんだ接合部材4中のSnの含有率は、好ましくは60質量%以上であり、より好ましくは70質量%以上であり、さらに好ましくは80質量%以上である。
 本実施形態のはんだ接合部材4において、Agの含有率は3質量%以上4質量%未満であり、Cuの含有率は0.5質量%以上1.0質量%未満である。AgおよびCuの含有率がこの範囲内であれば、本開示の効果が得られることが確認されている。
 なお、AgやCuの添加は、Sn単体の融点が232℃であるのに対してSn-Ag-Cuの共晶の融点が220℃であるという融点低下効果を有している。また、Agの添加は、Ag-Sn化合物の微細分散強化による高強度化効果を奏する。Cuの添加は、接合界面でSnが粗大な界面化合物を形成しないようにする効果を奏する。なお、Cuが無い場合、接合界面での化合物反応が進み、Snが消失してBiが濃化し易いため、Cu添加量を上記範囲内とすることが好ましい。
 なお、はんだ接合部材4は、上記以外の元素を含んでいてもよく、例えば、他の添加元素として、融点低下効果を有するInを0.1質量%以上1質量%未満の量で含んでいてもよい。この場合でも、接合性には大きな影響を与えず、上記と同様の効果が得られる。
 実施の形態2.
 <半導体装置>
 本実施の形態に係る半導体装置は、基板2と半導体素子3とを備える。基板2と半導体素子3とは、実施の形態1に記載のはんだ接合部材4を介して接合されている。これにより、信頼性の高い半導体装置が提供される。
 実施の形態3.
 <はんだ接合方法>
 本実施形態のはんだ接合方法は、第1対象物2(例えば、基板)と第2対象物3(例えば、半導体素子)とを接合する、はんだ接合方法である(図1~図6参照)。
 本実施形態のはんだ接合方法は、主成分としてのSn、3質量%以上4質量%未満のAg、0.5質量%以上1.0質量%未満のCu、2.5質量%以上4質量%未満のBi、および、0.5質量%以上3質量%未満のSbを含む、はんだシート1を、第1対象物2と第2対象物3との間に挟まれた状態で、加熱する加熱工程を含む。
 加熱工程を経ることにより、はんだシート1がはんだ接合部材4となり、第1対象物2および第2対象物3が接合される。なお、加熱工程以外の工程については、実施例において後述する。
 加熱工程において、加熱温度(最高到達温度)は220℃以上230℃未満であり、加熱時間(220℃以上230℃未満の温度に維持されている時間)は10分以上20分未満であることが好ましい。この場合、より確実に、本実施の形態のはんだ接合部材が形成され、上記のはんだ接合部材の効果を得ることができる。
 さらに本開示では、はんだシート1内の酸素濃度も重要である。Biは酸化し易く、Biを添加して真空デシケータ等で保管してないとはんだ濡れ性が悪く良好な接合が得られない。はんだシート1に含まれる酸素の濃度は0ppmより多く500ppm未満であることが好ましく、この場合、より確実に上記と同様の効果が得られる。
 実施の形態4.
 <半導体装置の製造方法>
 本実施の形態の半導体装置の製造方法は、基板と半導体素子とを備える半導体装置の製造方法である。本実施の形態の半導体装置の製造方法は、実施の形態3.のはんだ接合方法を用いて、基板(銅板などの基板配線)と半導体素子とを接合する工程を含む。これにより、信頼性の高い半導体装置が提供される。
 以下に実施例を挙げて本開示をさらに詳細に説明するが、本開示はこれら実施例に限定されるものではない。
 (実施例1)
 以下、図1に示されるフローチャートを参照して、本実施の形態の半導体装置の製造方法において半導体素子接合体(半導体素子と基板との接合体)を作製する際の手順の一例について、説明する。
 最初に、第1工程(S1)として、はんだシート1を所定のサイズにカットする(図2参照)。
 具体的には、まず、はんだ組成の代表例としてSn-3.5Ag-0.7Cu-3.3Bi-2.0Sb(数値は質量%を示す。Snは他の元素の組成比の残部である。)で示される組成となるように各元素を添加し溶解して、バルク体を作製した。
 次に、厚みが100μmになるように、100℃以下の圧延プロセスにより、ロール状のはんだシート1を作製した。その後、下記半導体素子サイズと同じサイズ5mm×5mmにカットした。
 なお、はんだシート1の製造については、圧延だけでなく、バルク体を溶融させて薄いスリットから溶けたはんだを順次流し込むことにより、はんだシート1を製造してもよい。また、上記のように元素の組み合わせが5元素であり多い場合、溶解炉の温度バラつきによって、バルク体の組成が不均一になる場合がある。その場合はSn-Ag-Cuのバルク体を最初に製造し、その後再度溶解させて残りのBiおよびSbを所定量添加することではんだ組成の調整をしてもよい。他に、一旦はんだボール化して、そのはんだボールを均一に平板にばらまき、圧縮成型してシートを製造してもよい。
 次に、第2工程(S2)として、基板2(銅板)にはんだシート1を載せた(図3参照)。
 基板2は、タフピッチ銅製の板(厚み:1mm、サイズ:10mm×10mm)を使用した。基板2の最表面は銅無垢であり、該最表面にめっき処理は施されていない。
 なお、CuMo合金板の最表面には、酸化防止のため、接合性に影響を与えない分解温度100℃以下の防錆剤を所定量塗布してもよい。また、はんだシート1を載せる際、はんだシート1が初期の位置からズレないように、100℃以上の高温で熱分解する有機剤をタック材として使用してもよい。タック材の粘度としては200Pa・s以上が好ましい。あるいは、はんだシート1がズレないようにCu板の接合部以外にはレジスト膜を塗布しておけばよい。
 はんだシート1については、カット時あるいはハンドリング時に多少の湾曲が生じていてもよい。これは、はんだシート1が加熱によって完全溶融するので、はんだシート1の初期形状による影響が無いためである。ただし、次工程で半導体素子を載せるため、半導体素子を載せられない程、大きく湾曲している場合は別の平板上で平行に矯正してもよい。
 次に、第3工程(S3)として、半導体素子3をはんだシート1上に載せた(図4参照)。半導体素子3は材料はSiで、厚み100μm、サイズ5mm×5mmである。被接合面側にははんだが濡れるようにNi膜が形成されている。また、半導体素子3とはんだシート1との間に、搭載位置を固定させるため、上述のタック材を塗布してもよい。
 次に、第4工程として、上記の工程で得られた各部材の積層体を、加熱炉5内のホットプレート6上に載置した(図5参照)。そして、加熱炉5内に酸化膜を還元できる代表的な有機酸であるギ酸を封入し、180℃での5分間の加熱、および、その後の230℃での10分間の加熱により、はんだシート1を溶融させてはんだ接合部材4を形成した。
 次に、第5工程(S5)として、はんだ接合部材4が形成された試料(半導体素子接合体)を冷却プレート7上に置き、冷却をおこなった(図6参照)。
 この際、はんだの熱収縮によって半導体素子が反る、あるいはうねる(凹凸が生じる)と半導体素子3の電気特性がばらつく原因になる。よって、冷却工程では、試料を取り出せる130℃まで(230℃から130℃までの100℃の温度低下のために)360秒をかけて、徐々に冷却を行った。
 尚、このような冷却(徐冷)工程は、汎用のはんだ製造プロセスでは行われない。それは、このような徐冷工程によって、はんだ接合のタクト(作業時間)が長くなってしまうからである。しかし、上述の半導体素子3の影響を考慮して、応力を極力下げるために上記のような徐冷をおこなった。
 以上の工程により、半導体素子接合体を得た。
 図7は、第5工程後に得られた半導体素子接合体(図6参照)の接合界面部8(はんだ接合部材4および基板2側の一部で、両者の接合界面を含む)を示す概略断面図である。図7に示されるように、接合界面部8には、基板2側から順に、界面化合物9(基板2の成分とはんだシート1の成分とを含む化合物)、Sn-Bi合金相10(低融点相)、Sn-Bi-Sb合金相11(中融点相)、および、主相12が存在している。
 なお、基板2側および半導体素子3側を含むはんだ接合部材4の全体における各相の構成は、図12に示されるとおりである。
 <評価>
 得られた試料(半導体素子接合体)に対して、半導体素子3を取り除き、はんだ接合部材4の一部を半導体素子3側から削り取ることで、基板(Cu板)2側の接合界面部8のみを残した。なお、試料は、作製時に加工油、研磨クズ、水分等が混入するため、事前にエタノールで洗浄し、洗浄後室温で24時間放置された試料を用いた。
 はんだ接合部材4の接合界面部8に対して、示差走査熱量(DSC:Differential scanning calorimetry)測定をおこなった。試料を入れるパンにはPt(白金)を用いた。DSC測定(装置)は、試料の状態変化を測定する方法(装置)であり、DSC測定によって、接合界面部8におけるはんだ接合部材4の融点を確認することができる。DSC測定の際の昇温速度は2℃/分とした。
 試料のDSC測定結果を図8に示す。図8において、横軸はDSC測定における加熱温度であり、縦軸ははんだ接合部材4の熱流を示している。なお、固体から液体に変わる際は吸熱反応が起きるため、熱流は負の値となる。縦軸は対数軸であり、熱流は単位がmWであり、今回図8に示した数値は相対値(Ptパンに対する相対的な値)である。
 図8に示される結果から、主に3つの熱流のピーク(逆ピーク)が観察された。この3つのピークは、135℃以上145℃未満の融点を有する相(低融点相:Sn-Bi合金相10)と、170℃以上180℃未満の融点を有する相(中融点相:Sn-Bi-Sb合金相11)と、210℃以上220℃未満の融点を有する相(主相12)と、に相当する。
 この結果から、本実施例においては、接合時の界面反応によって、図7に示される第5工程後の接合界面部8(はんだ接合部材4の基板側の一部)のように、複数の相が形成されていることが確認できる。
 次に、試料(半導体素子接合体)の接合強度をダイシア試験により測定した。その結果、接合強度は48MPaであった。この値は、目標値である40MPa以上である。なお、汎用のSn-3Ag-0.5Cuはんだを用いて同様の接合体を得た場合の接合体の剥離強度が40MPaであったため、これよりも高い接合強度を目標値に設定した。接合強度が高かった理由は、BiおよびSbをはんだに添加したことで、一部で固溶強化機構が働いたためであると推定される。
 また、試料(半導体素子接合体)における半導体素子の反り量(基板からの最大距離)を測定した。その結果、半導体素子全体において、反り量は10μm以下であり、目標の30μm以下をクリアした。一方、汎用のSn-3Ag-0.5Cuはんだを持ち苛では、反り量は40μmであり、目標をクリアできなかった。
 (比較例1)
 Sb添加の効果について考察するため、はんだシート1がSbを含まない(はんだシート1がSn-3.5Ag-0.7Cu-3.3Biの組成を有する)点以外は、実施例1と同様にして試料(半導体素子接合体)を作製し、同様の評価をおこなった。
 図9に比較例1のDSC測定結果を示す。図9に示されるように、比較例1では中融点相は見られず、低融点相も実施例1の「135℃以上145℃未満」の範囲から外れていた。これは、添加したSbが低融点相、中融点相の融点を上げる効果を有するためであると考えられる。なお、主相12については、実施例1と同様に、210℃以上220℃未満の融点を有する相に相当するピークが見られる。これは接合界面にSbが濃化することでより顕在化したと考えられる。
 上記メカニズムを明らかにするため、Sb入りはんだシート1(Sn-3.5Ag-0.7Cu-3.3Bi-2.0Sb)を用いて作製された実施例1の試料のはんだ接合部材4の元素マッピングをおこなった。その結果、図10に示されるように、特に接合界面部において、SbとBiが濃化されており、これが低融点相および中融点相であることが示された。
 更に、図11のSEM写真に示されるように、Sbを添加していないはんだシート1(Sn-3.5Ag-0.7Cu-3.3Bi)を用いて作製された比較例1の試料において、界面化合物9の上に凝固収縮による引け巣の発生が確認された。これは、Sbが添加されないと、主相12が凝固し、その後に低融点相が凝固する際に、一気に凝固されるために、このような引け巣が発生したと考えられる。つまり、Sbの添加は、本開示において接合部の残留応力を抑制するための徐冷プロセスにおいて、接合界面に形成された相分離による低融点相の凝固収縮割れを抑制する効果があると考えられる。
 (実施例2)
 BiおよびSbの添加量を表1に示されるように変化させた。それ以外の点は実施例1と同様にして得られた接合サンプルについて、凝固割れの有無をSEM写真で目視により確認した。確認結果を表1に示す。表1において、「OK」は凝固割れが無いことを示し、「NG」は凝固割れが有ることを示す。
Figure JPOXMLDOC01-appb-T000001
 表1に示される結果から、2.5質量%以上4質量%未満のBi、および、0.5質量%以上3質量%未満のSbを添加した場合は、凝固割れが無く、良好な接合が可能であることが分かる。また、この場合、接合サンプルの接合強度は40MPa以上であることが確認された。これは、凝固割れ(引け巣)が無いため、高い接合強度が維持されたためであると考えられる。半導体素子の反り量についても10μm以下であり、良好であった。
 Biが2.5質量%未満の場合、十分なはんだ濡れ性が得られず、接合強度が不充分(40MPa未満)であった。Biが4質量%以上の場合、低融点相の割合が増えてしまって、凝固割れを生じ、接合強度が不充分(40MPa未満)であった。
 Sbが0.5質量%未満の場合、中融点相の十分な効果が得られず、凝固割れを生じ接合強度が不充分(40MPa未満)であった。Sbが3質量%以上の場合、主相12の融点も上昇してしまい、十分なはんだ濡れ性が得られず、接合強度が不充分(40MPa未満)であった。
 今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
 1 はんだシート、2 第1対象物(基板:銅板)、3 第2対象物(半導体素子)、4 はんだ接合部材、5 加熱炉、6 ホットプレート、7 冷却プレート、8 接合界面部、9 界面化合物、10 Sn-Bi合金相(低融点相)、11 Sn-Bi-Sb合金相(中融点相)、12 主相。

Claims (8)

  1.  第1対象物と第2対象物とを接合する、はんだ接合部材であって、
     主成分としてのSn、3質量%以上4質量%未満のAg、0.5質量%以上1.0質量%未満のCu、2.5質量%以上4質量%未満のBi、および、0.5質量%以上3質量%未満のSbを含み、
     Sn、AgおよびCuを含み、210℃以上220℃未満の融点を有する、主相と、
     前記主相の少なくとも一部を被覆し、135℃以上145℃未満の融点を有する、Sn-Bi合金相と、
     前記Sn-Bi合金相の少なくとも一部を被覆し、170℃以上180℃未満の融点を有する、Sn-Bi-Sb合金相と、を有する、はんだ接合部材。
  2.  さらに0.1質量%以上1質量%未満のInを含む、請求項1に記載のはんだ接合部材。
  3.  第1対象物は基板であり、第2対象物は半導体素子である、請求項1または2に記載のはんだ接合部材。
  4.  基板と半導体素子とを備え、
     前記基板と前記半導体素子とが、請求項1~3のいずれか1項に記載のはんだ接合部材を介して接合されている、半導体装置。
  5.  第1対象物と第2対象物とを接合する、はんだ接合方法であって、
     主成分としてのSn、3質量%以上4質量%未満のAg、0.5質量%以上1.0質量%未満のCu、2.5質量%以上4質量%未満のBi、および、0.5質量%以上3質量%未満のSbを含む、はんだシートを、前記第1対象物と前記第2対象物との間に挟まれた状態で、加熱する加熱工程を含み、
     前記加熱工程において、加熱温度は220℃以上230℃未満であり、加熱時間は10分以上20分未満である、はんだ接合方法。
  6.  前記はんだシートに含まれる酸素の総量は、0ppmより多く500ppm未満である、請求項5に記載のはんだ接合方法。
  7.  第1対象物は基板であり、第2対象物は半導体素子である、請求項5または6に記載のはんだ接合方法。
  8.  基板と半導体素子とを備える半導体装置の製造方法であって、
     請求項7に記載のはんだ接合方法を用いて、前記基板と前記半導体素子とを接合する工程を含む、半導体装置の製造方法。
PCT/JP2022/024565 2022-06-20 2022-06-20 はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法 WO2023248302A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/024565 WO2023248302A1 (ja) 2022-06-20 2022-06-20 はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/024565 WO2023248302A1 (ja) 2022-06-20 2022-06-20 はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2023248302A1 true WO2023248302A1 (ja) 2023-12-28

Family

ID=89379589

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/024565 WO2023248302A1 (ja) 2022-06-20 2022-06-20 はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2023248302A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050185A1 (ja) * 2008-10-27 2010-05-06 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP2012081521A (ja) * 2003-04-25 2012-04-26 Cookson Electronics Assembly Materials Group Alpha Metals Loetsysteme Gmbh Sn、AgおよびCuからなるはんだ物質
WO2018193760A1 (ja) * 2017-04-18 2018-10-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018181605A (ja) * 2017-04-13 2018-11-15 ニホンハンダ株式会社 金属製部材接合用シート、金属製部材の接合方法および金属製部材接合体
JP2020157349A (ja) * 2019-03-27 2020-10-01 千住金属工業株式会社 はんだ合金、はんだボール、はんだプリフォーム、はんだペースト及びはんだ継手
WO2021261486A1 (ja) * 2020-06-23 2021-12-30 千住金属工業株式会社 はんだ合金、ソルダペースト、はんだボール、ソルダプリフォーム、はんだ継手、車載電子回路、ecu電子回路、車載電子回路装置、及びecu電子回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012081521A (ja) * 2003-04-25 2012-04-26 Cookson Electronics Assembly Materials Group Alpha Metals Loetsysteme Gmbh Sn、AgおよびCuからなるはんだ物質
WO2010050185A1 (ja) * 2008-10-27 2010-05-06 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP2018181605A (ja) * 2017-04-13 2018-11-15 ニホンハンダ株式会社 金属製部材接合用シート、金属製部材の接合方法および金属製部材接合体
WO2018193760A1 (ja) * 2017-04-18 2018-10-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2020157349A (ja) * 2019-03-27 2020-10-01 千住金属工業株式会社 はんだ合金、はんだボール、はんだプリフォーム、はんだペースト及びはんだ継手
WO2021261486A1 (ja) * 2020-06-23 2021-12-30 千住金属工業株式会社 はんだ合金、ソルダペースト、はんだボール、ソルダプリフォーム、はんだ継手、車載電子回路、ecu電子回路、車載電子回路装置、及びecu電子回路装置

Similar Documents

Publication Publication Date Title
TWI461252B (zh) A bonding method, a bonding structure, an electronic device, an electronic device manufacturing method, and an electronic component
JP5943066B2 (ja) 接合方法および接合構造体の製造方法
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
JP2014223678A5 (ja)
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP5633816B2 (ja) Au−Sn合金はんだ
JP4115979B2 (ja) 非鉛系はんだ材
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JP6688417B2 (ja) はんだ接合方法
WO2023248302A1 (ja) はんだ接合部材、半導体装置、はんだ接合方法、および、半導体装置の製造方法
JP6936351B2 (ja) 成形はんだの製造方法
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
WO2024069866A1 (ja) 接合部材および半導体装置
WO2020179759A1 (ja) 成形はんだおよびその製造方法、並びにはんだ接合方法
JPH07299585A (ja) はんだ合金
JP2006000925A (ja) 無鉛はんだ合金およびその製造方法
JP2014200794A (ja) Au−Sn系はんだ合金
KR100903026B1 (ko) 솔더링용 무연합금
JP2017124426A (ja) Cu系基材とZn−Al系合金はんだとのクラッド材によって接合された接合体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22947866

Country of ref document: EP

Kind code of ref document: A1